KR100620879B1 - 플립 칩 반도체 장치 - Google Patents

플립 칩 반도체 장치 Download PDF

Info

Publication number
KR100620879B1
KR100620879B1 KR1020000069524A KR20000069524A KR100620879B1 KR 100620879 B1 KR100620879 B1 KR 100620879B1 KR 1020000069524 A KR1020000069524 A KR 1020000069524A KR 20000069524 A KR20000069524 A KR 20000069524A KR 100620879 B1 KR100620879 B1 KR 100620879B1
Authority
KR
South Korea
Prior art keywords
cap member
package substrate
semiconductor device
modulus
young
Prior art date
Application number
KR1020000069524A
Other languages
English (en)
Other versions
KR20020007120A (ko
Inventor
시미즈노부따까
이마무라가즈유끼
기구찌아쓰시
미나미자와마사하루
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20020007120A publication Critical patent/KR20020007120A/ko
Application granted granted Critical
Publication of KR100620879B1 publication Critical patent/KR100620879B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

본 발명은 뒤집어진 상태의 반도체 칩을 지지하는 패키지 기판과, 이 패키지 기판 상의 반도체 칩을 덮는 캡 부재를 포함하는 반도체 장치에 관한 것이며, 여기서 캡 부재는 영률(Young modulus)이 약 20 GPa보다 작으며 열 전도도(thermal conductivity)가 약 100 W/(m·K)를 초과하는 것이 바람직하다.
패키지 기판, 반도체 칩, 캡 부재, 열 전도도, 영률, 반도체 장치

Description

플립 칩 반도체 장치{FLIP-CHIP SEMICONDUCTOR DEVICE}
도 1은 종래 기술에 의한 BGA 반도체 장치의 구성을 나타낸 도면.
도 2는 또 다른 종래 기술에 의한 BGA 반도체 장치의 구성을 나타낸 도면.
도 3은 본 발명의 원리를 야기한 발견을 나타낸 도면.
도 4는 본 발명의 제 1 실시예에 의한 BGA 반도체 장치의 구성을 나타낸 도면.
도 5는 열 사이클링(thermal cycling)의 결과, 도 4의 반도체 장치의 BGA 범프에 야기된 스트레인(strain)을 나타낸 도면.
도 6a 및 도 6b는 본 발명의 제 2 실시예에 의한 BGA 반도체 장치에 사용한 캡 부재의 구성을 나타낸 도면.
도 7은 본 발명의 제 3 실시예에 의한 BGA 반도체 장치에 사용한 캡 부재의 구성을 나타낸 도면.
도 8은 본 발명의 제 4 실시예에 의한 BGA 반도체 장치의 구성을 나타낸 도면.
도 9는 본 발명의 제 5 실시예에 의한 BGA 반도체 장치의 구성을 나타낸 도면.
본 발명은 일반적으로 반도체 장치에 관한 것이며, 더 구체적으로는 기판 상에 반도체 칩이 뒤집어진 상태로 장착된 플립 칩 반도체 장치에 관한 것이다.
반도체 기술 분야에서 장치 소형화의 정도가 향상함에 따라, 반도체 장치를 반도체 패키지 형태로 조립할 경우 충분한 수의 콘택트 리드(contact lead)를 마련할 필요가 있다.
상기의 필요성에 의한 것으로, 칩의 전극에 대응하여 그 위에 범프 전극을 지지하는 반도체 칩이 패키지 기판 상에 뒤집어진 상태로 장착된 BGA 패키지 구조체가 있다. 이렇게 패키지 기판 상에 플립 칩으로 장착된 반도체 칩은 히트 싱크(heat sink)로도 기능하는 캡 부재(cap member)로 덮인다. 한편, 패키지 기판은 반도체 칩이 플립 칩 장착되는 면의 반대 면 상에서 범프 전극도 지지하므로, 이렇게 패키지 기판으로 형성된 반도체 장치는 전자 기기의 프린트 회로 기판(printed circuit board) 등의 주 기판(main substrate) 상에 장착된다.
도 1은 관련 기술에 의한 BGA 반도체 장치(10)의 구성을 나타낸다.
도 1을 참조하면, 반도체 장치(10)는 반도체 칩(12)이 플립 칩 장착되는 패키지 기판(11)을 포함함으로써, 주로 Sn-Ag 합금으로 되고 반도체 칩(12)의 저면 상에 형성되는 범프 전극(12A)이, 패키지 기판(11)의 상면 상에 구비된 대응하는 배선 패턴(나타내지 않음)과 맞닿게 된다. 또한, 범프 전극(11A)은 패키지 기판(11)의 저면 상에 구비되어 상면 상에 구비된 배선 패턴과 전기적으로 접속되 며, 여기서 범프 전극(11A)은 솔더 범프(solder bump)로 형성하여도 좋다. 범프 전극(11A)은 패키지 기판(11)의 저면 상에서 볼 그리드 어레이(ball grid array)를 형성한다.
그 후, 이렇게 패키지 기판(11) 상에 플립 칩 장착된 반도체 칩(12)은 캡 부재(13)에 의해 덮이며, 여기서 캡 부재(13)는 은 페이스트(silver paste) 등의 열 전도성 접착 층(13A)을 거쳐서 반도체 칩(12)에 열적으로 접속된다. 이것에 의해, 캡 부재(13)는 히트 싱크로서 기능한다. 캡 부재(13)는 에폭시 수지(epoxy resin) 등의 접착 층(13B)에 의해 패키지 기판(11)의 상면에 기계적으로 고정되기도 한다. 또한, 주로 에폭시 수지로 된 수지 층(12B)은 반도체 칩(12)의 저면과 패키지 기판(11)의 상면 사이에 형성된 공간을 충전하며, 이 공간 내에서 범프 전극(12A)이 패키지 기판(11) 상의 배선 패턴과 콘택트 결합하게 된다. 이 공간을 수지 층(12B)으로 충전함으로써, 범프 전극(12A)의 전기적 콘택트의 신뢰성이 개선된다.
BGA 반도체 장치(10)는 그 후, 전자 기기의 프린트 회로 기판 등의 주 기판(14) 상에 장착되는 것에 유의하여야 한다. 대체로, 패키지 기판(11)은 다층 세라믹 기판 또는 다층 수지 기판으로 형성된다. 한편, 히트 싱크로서 기능하는 캡 부재(13)는 Cu, Al, Al-SiC 또는 AlN 등의 열 전도성 재료로 형성된다.
도 1의 장치에서, 대표적인 캡 부재(13)는 영률이 110 GPa인 Al-SiC복합물로 형성된다. 이 경우, 캡 부재(13)의 열 팽창 계수는 1.2×10-5/℃이다. 캡 부재(13)의 열 팽창 계수에 부합하여, 패키지 기판(11)은 열 팽창 계수가 1.2×10-5/℃인 유 리 세라믹으로 형성하여도 좋다. 유리 세라믹 기판(11)은 대체로 영률이 70 ∼ 75 GPa이다. 한편, 주 기판(14)은 주로 유리-에폭시 수지로 형성되고, 열 팽창 계수는 1.6 ∼ 1.7×10-5/℃이다.
전자 기기의 BGA 반도체 장치(10)의 실제 사용에서는, 반도체 장치(10)에 전자 기기의 턴-온 및 턴-오프와 관련한 열 사이클 공정을 행한다. 이러한 열 사이클로 인해, 특히 범프 전극(11A)이 주 기판(14) 상의 대응하는 배선 패턴과 전기적 접촉을 하는 부분에 대응하여 반도체 장치(10)에 열 응력이 유발되며, 피로의 결과 접촉이 끊어질 위험이 있다.
이러한 피로의 위험은 BGA 반도체 장치(10)와 주 기판(14) 사이의 열 팽창 계수의 차가 큰 경우에 현저히 나타난다. 또한, 상술한 열 피로의 문제는 반도체 장치(10)의 강성(rigidity)이 증가할 경우 현저히 나타난다. 또한, 상술한 열 피로의 문제는 반도체 장치(10)의 측면 크기, 즉 패키지 기판(11) 상의 가장 바깥쪽 범프 전극들을 가로지르는 거리가 증가할 경우 현저하게 나타난다.
요즈음, 입력/출력 단자의 수는 향상된 고성능 반도체 장치에서 증가하고 있으므로, 현재 패키지 기판(11) 상의 범프 전극(11A)의 수는 수백 ∼ 수천 개에 이른다. 이와 관련하여, 가장 바깥쪽 범프 전극들을 가로지르는 거리도 증가하여, 전기 접촉의 신뢰성은 향상된 고성능 반도체 장치에서 심각한 문제가 되었다.
도 2는 종래 기술에 따른 또 다른 BGA 반도체 장치(10A)를 나타내며, 상술한 구성 요소에 상응하는 것에 대해서는 동일 참조 번호를 붙이고 그에 대한 설명은 생략한다.
도 2를 참조하면, BGA 반도체 장치(10A)는 캡 부재(13)가 두께가 감소된 캡 부재(23)로 대체된 것을 제외하고는, 도 1의 BGA 반도체 장치(10)와 유사한 구성을 갖는다. 이것에 의해, BGA 반도체 장치(10A)의 강성은 BGA 반도체 장치(10)에 비하여 감소하며, 범프 전극(11A)의 피로의 문제가 감소된다.
한편, 캡 부재(23) 두께가 감소된 것에 의해, 캡 부재(23)는 더 이상 유효한 히트 싱크로서 기능하지 않게 되어, 도 2의 반도체 장치(10A)는 이상 작동의 문제를 겪게 되며, 냉각 불량으로 인해 이상 승온 현상이 발생한다. 도 1의 장치의 경우, 캡 부재(13)의 두께는 반도체 칩(12)과 접촉하는 상부에서 약 2 mm이지만, 도 2의 반도체 장치(10A)의 캡 부재(23)의 두께는 0.3 mm일 뿐이다.
따라서, 본 발명의 목적은 상기 문제를 제거한 유용한 반도체 장치를 제공하는 것이다.
본 발명의 또 다른 구체적인 목적은, 패키지 기판 상에 구비된 전극 범프에 대한 외부 기판의 접촉의 신뢰성이 개선되며, 우수한 열 분산성을 유지할 수 있는, 반도체 칩이 플립 칩 장착되는 패키지 기판을 갖는 BGA 반도체 장치를 제공하는 것이다.
본 발명의 또 다른 목적은
패키지 기판과,
뒤집어진 상태의 상기 패키지 기판의 상면 상에 장착된 반도체 칩과,
상기 반도체 칩을 덮도록 상기 패키지 기판의 상면 상에 구비되며, 상기 반도체 칩과 상기 패키지 기판의 상면과 접하는 캡 부재와,
상기 패키지 기판의 저면 상에 구비된 전극을 포함하며,
상기 캡 부재는 열 전도도(thermal conductivity)가 약 100 W/(m·K)보다 작지 않고, 영률이 약 20 GPa를 초과하지 않는 반도체 장치를 제공하는 것이다.
본 발명에 의하면, 영률이 약 20 GPa를 초과하지 않는 캡 부재를 사용한 결과 반도체 장치 전체의 강성이 감소되고, 반도체 장치와 반도체 장치가 장착되는 기판 사이의 열 팽창 계수의 차이에 기인하여 패키지 기판의 저면 상의 전극에 야기되는 기계적 피로의 문제가 감소된다. 또한, 캡 부재는 높은 열 전도도를 유지하므로, 반도체 장치의 강성이 감소하더라도 열 분산이 불량해지는 문제를 야기하지 않는다.
바람직하게는, 캡 부재의 열 팽창 계수가 3×10-5/℃와 같거나 작은 것이 좋다. 캡 부재는 금속이 침투된 탄소 복합물로 형성하여도 좋다. 또한, 캡 부재는 두께 방향의 탄성 계수에 비하여 측면 방향의 탄성 계수가 감소된 방향성 탄소/금속 복합물로 형성하여도 좋다.
이하, 본 발명의 다른 목적과 특징들에 대하여 도면을 참조하여 상세히 설명하기로 한다.
[본 발명의 원리]
도 3은 열 사이클이 -25 ℃와 125 ℃ 사이에서 인가될 경우 도 1 및 도 2의 구조체의 범프 전극(11A)에 유발된 스트레인(△ε)의 평가 결과를 나타낸다. 도 3에 나타낸 바와 같이, 평가는 2 종류의 캡 부재(도 1의 캡 부재(13)와 도 2의 캡 부재(23))에 대하여 행하였다. 평가 자체는 패키지 기판(11) 상의 캡 부재(13, 23)의 높이를 각각 2.65 mm 및 1.425 mm로 설정한 도 1 및 도 2의 구조체에 대한 유한 요소 법(finite-element method)에 의해 행하였다. 반도체 칩(12)과 접하는 캡 부재(13, 23)의 두께는 각각 2.05 mm 및 0.3 mm로 설정하였고, 패키지 기판(11)의 두께 및 크기는 양 패키지 구조체에 대하여 각각 1.85 mm 및 40 mm로 설정하였다. 캡 부재(13, 23)의 에지 길이는 각각 39 mm 및 35 mm로 설정하였다.
도 3을 참조하면, 범프 전극(11A)에서의 스트레인(△ε)은 Al-SiC 복합물을 캡 부재(13)로 사용할 경우 최대로 그 값은 0.017에 달한다. 캡 부재(23)로 Cu를 사용할 경우, 스트레인(△ε)은 0.013으로 감소함을 알 수 있다. 한편, 패키지 기판(11) 상에 캡 부재(13)를 구비하지 않을 경우에는, 스트레인(△ε)이 0.007 미만으로 감소함을 알 수 있다.
도 3의 결과는 재료, 특히 캡 부재(13)의 강성(rigidity)이 스트레인(△ε)에 큰 영향을 주며, 스트레인(△ε)의 값은 캡 부재(13)의 영률(Young modulus)을 약 20 GPa 또는 그 이하로 감소시킬 때, 약 0.01 또는 그 이하로 최적화할 수 있음을 알게 되었다. 캡 부재(13)는 플립 칩 장착 반도체 칩(12)으로부터 열을 제거하는 히트 싱크의 기능을 갖기 때문에, 도 1의 구조체에서 캡 부재(13)를 제거할 수 없다는 것에 유의하여야 한다.
영률이 20 GPa 이하인 재료는 여러 가지가 있지만, BGA 반도체 장치(10)의 캡 부재(13)의 재료는 열 전도도가 100 W/(m·K) 이상으로 커야 할 필요가 있다. 또한, 캡 부재(13)는 반도체 칩(12)의 열 팽창 계수와 비교해 작은 열 팽창 계수를 가져야 한다.
즉, 본 발명은 도 1의 BGA 반도체 장치 구조체의 캡 부재(13)에 대하여 상기 기준을 만족시키는 재료를 사용한다.
[제 1 실시예]
도 4는 본 발명의 제 1 실시예에 의한 BGA 반도체 장치(30)의 구성을 나타내며, 도 4의 구성 요소 중 상술한 구성 요소에 상응하는 것에 대하여는 동일한 참조 번호를 붙이고, 그에 대한 설명은 생략한다.
도 4를 참조하면, BGA 반도체 장치(30)의 구성은 캡 부재(13)가 캡 부재(33)로 대체된 것을 제외하고는, 도 1의 반도체 장치(10)와 유사하다. 캡 부재(33)는 탄소로 된 다공질 베이스 블록에 18.5 중량%의 비율로 Al을 침투시킨 탄소-금속 복합물 블록으로 형성한다.
상술한 예에서, 패키지 기판(11)은 두께가 1.85 mm이고, 크기는 각 에지에 대하여 40.0 mm이며, 캡 부재(33)는 두께가 반도체 칩(12)과 접촉하는 상부에서 2.05 mm이고, 크기는 각 에지에 대하여 39.0 mm이다. 캡 부재(33)의 높이는 패키지 기판(11)의 상면 상에 2.65 mm이어도 좋다.
이렇게 탄소-금속 복합물로 형성된 캡 부재(33)의 영률은 약 12 GPa로 상기 기준에 의해 요구되는 영률 20 GPa보다 작은 값이고, 열 전도도는 약 200 W/(m·K) 로 상기 기준에 의해 요구되는 열 전도도의 값을 초과한다. 캡 부재(33)의 열 팽창 계수는 0.9×10-5/℃로, 열 팽창 계수도 바람직한 범위 내에 속한다.
캡 부재(33)는 또한 C/Al-Si 복합물로 형성하여도 좋다. 이 경우, 다공질 탄소 매트릭스 블록에 침투시키기 위하여, Si를 약 12 중량%로 함유하는 Al-Si 합금을 사용하여도 좋다. 다공질 탄소 블록에 대한 Al-Si 금속의 비율은 약 18 %로 설정한다. 이렇게 C/Al-Si로 형성된 캡 부재(33)는 영률이 약 15 GPa이다.
도 5는 도 3의 결과와 비교하여, 도 4의 반도체 장치(30)에 열 사이클을 인가할 경우의 범프 전극(11A) 상에 나타나는 스트레인(△ε)을 나타낸다.
도 5를 참조하면, 영률이 12 GPa인 C/Al 복합물로 된 캡 부재(33)를 사용함으로써, 스트레인(△ε)이 0.01보다 작게 할 수 있음을 알 수 있다. 또한, 캡 부재(33)에 대하여 C/Al-Si 복합물을 사용할 경우 비슷한 결과치를 얻을 수 있다.
[제 2 실시예]
도 6a 및 도 6b는 본 발명의 제 2 실시예에 의한 BGA 반도체 장치에 사용된 캡 부재(43)의 구성을 나타내며, 여기서 캡 부재(43)는 도 4의 캡 부재(33)를 대체하고 있다. 따라서, 상술한 본 실시예의 BGA 반도체 장치의 구성 요소들에 대한 설명은 생략한다.
캡 부재(43)의 사시도 및 정단면도인 도 6a 및 도 6b를 각각 참조하면, 캡 부재(43)는 탄소 블록(43A)의 두께 방향으로 뻗은 미세 구멍(43B)을 갖는 다공질 탄소 블록(43A)으로 형성되어 있다. 미세 구멍(43B)은 직경이 약 30 ㎛이고, Al 또 는 Al-Si 합금 플러그(plug)로 충전되어 있다. 이것에 의해, 각각의 Al 또는 Al-Si 플러그는 통상 다공질 탄소 블록의 두께 방향으로 뻗으며, 따라서 캡 부재(43)는 이방성(anisotropy)을 나타낸다.
더 구체적으로, 캡 부재(43)는 영률이 두께 방향보다는 측면 방향에서 더 작고, 따라서 열 사이클이 인가될 경우 패키지 기판(11)의 열 팽창으로 쉽게 변형된다. 이것에 의해, 반도체 칩(12)에서 발생된 열은 캡 부재(43)를 거쳐서 패키지 기판(11)으로 이동되어 제거되고, 또한 Al 또는 Al-Si 플러그와 탄소 매트릭스를 거쳐서 주위 환경으로 이동되어 제거된다.
[제 3 실시예]
도 7은 본 발명의 제 3 실시예에 의한 캡 부재(53)의 구성을 나타내며, 여기서 BGA 반도체 장치(30) 내에는 캡 부재(33) 대신에 캡 부재(53)를 사용한다. 도 7에서, 상술한 구성 요소에 상응하는 것에 대해서는 동일 참조 번호를 붙이고, 그에 대한 설명을 생략한다.
도 7을 참조하면, 캡 부재(53)는 캡 부재(53) 상에 주로 Al 또는 Al-Si 합금으로 된 금속 막(53A)을 구비하는 것을 제외하고는 캡 부재(43)와 유사하다. 이것에 의해, 반도체 칩(12)에 의해 발생한 열은, 반도체 칩(12)과 접하는 캡 부재(53)의 중심부에 대응하여 미세 구멍(43B)을 충전하는 금속 플러그를 거쳐서 금속 막(53A)에 효과적으로 전도할 수 있으며, 또한 금속 막(53A)으로부터 캡 부재(53)의 가장자리부에서의 미세 구멍(43B)을 충전하는 금속 플러그를 거쳐서 패키지 기판(11)으로 전도할 수 있다.
이것에 의해, 열 전도도에 관한 캡 부재(43)의 이방성은 효과적으로 보상되며, 금속 막(36A)을 통하여 캡 부재(53)에서의 효과적인 측면 열 전달을 실현할 수 있다.
[제 4 실시예]
도 8은 본 발명의 제 4 실시예에 의한 BGA 반도체 장치(60)의 구성을 나타내며, 상술한 구성 요소에 상응하는 구성 요소에는 동일한 참조 번호를 붙이고 이에 대한 설명을 생략한다.
도 8을 참조하면, 반도체 장치(60)는 반도체 칩(12) 외에 뒤집어진 상태로 패키지 기판(11)의 상면 상에 구비된 커패시터(C)를 포함함으로써, 커패시터(C)는 캡 부재(13)에 의해 획정된 공간 내에 위치하게 된다.
상술한 도 8의 구성은 캡 부재(13) 내에 큰 공간을 필요로 함에 유의하여야 하며, 따라서 캡 부재(13)는 커패시터(C) 또는 다른 구성 요소를 수용하기 위하여 크기가 커야 하며, C/Al 또는 C/Al-Si 복합물 등 캡 부재(13)에 대해 영률이 작은 재료를 사용하여야 커패시터(C)를 수용하는 데 충분한, 바람직한 큰 크기의 캡 부재(13)를 얻을 수 있다.
도 8의 반도체 장치(60)의 다른 점은 상술한 실시예의 경우와 유사하므로, 이에 대한 설명은 생략한다.
[제 5 실시예]
도 9는 본 발명의 제 5 실시예에 의한 BGA 반도체 장치(70)의 구성을 나타내며, 상술한 구성 요소에 상응하는 것에 대하여는 동일 참조 번호를 붙이고 이에 대 한 설명은 생략한다.
도 9를 참조하면, 반도체 장치(70)는 캡 부재(73)가 반도체 칩(12)을 수용하기 위한 공간이 감소된 것을 제외하고는, 도 4의 캡 부재(33)의 경우와 유사한 C/Al 또는 C/Al-Si 복합물로 형성된 캡 부재(73)를 포함한다.
도 9의 구성의 결과, 패키지 기판(11)과 접하는 캡 부재(73)의 접촉 면적이 상당히 증가하며, 캡 부재(73)로부터 패키지 기판(11)으로의 열 전단 효율이 상당히 개선된다.
또한, 본 발명은 상술한 실시예에 국한되는 것은 아니고, 본 발명의 정신으로부터 벗어나지 않으면서도 여러 가지 변형과 수정이 가능하다.
본 발명에 의한 반도체 칩이 플립 칩 장착되는 패키지 기판을 갖는 BGA 반도체 장치에 의하면, 패키지 기판 상에 구비된 전극 범프에 대한 외부 기판의 접촉의 신뢰성이 개선되며, 우수한 열 분산성을 유지할 수 있다.
본 발명에 의하면, 영률이 약 20 GPa를 초과하지 않는 캡 부재를 사용한 결과 반도체 장치 전체의 강성이 감소되고, 반도체 장치와 반도체 장치가 장착되는 기판 사이의 열 팽창 계수의 차이에 기인하여 패키지 기판의 저면 상의 전극에 야기되는 기계적 피로의 문제가 감소된다. 또한, 캡 부재는 높은 열 전도도를 유지하므로, 반도체 장치의 강성이 감소하더라도 열 분산이 불량해지는 문제를 야기하지 않는다.

Claims (12)

  1. 패키지 기판;
    뒤집어진 상태의 상기 패키지 기판의 상면(top surface) 상에 장착된 반도체 칩;
    상기 반도체 칩을 덮도록 상기 패키지 기판의 상기 상면 상에 구비되며, 상기 반도체 칩과 상기 패키지 기판의 상기 상면과 접하는 캡 부재; 및
    상기 패키지 기판의 저면 상에 구비된 전극을 포함하며,
    상기 캡 부재는 열 전도도(thermal conductivity)가 100 W/(m·K)보다 작지 않고, 영률(Young modulus)이 20 GPa를 초과하지 않으며, 탄소/금속 복합물로 형성되는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 캡 부재는 영률이 12 GPa인 반도체 장치.
  3. 제 1 항에 있어서,
    상기 캡 부재는 열 전도도가 200 W/(m·K)인 반도체 장치.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 캡 부재는 열 팽창 계수가 3×10-5/℃보다 작은 반도체 장치.
  6. 제 5 항에 있어서,
    상기 캡 부재는 Al을 침투시킨 다공질 탄소 재료로 형성된 반도체 장치.
  7. 제 5 항에 있어서,
    상기 캡 부재는 Al-Si 합금을 침투시킨 다공질 탄소 재료로 형성된 반도체 장치.
  8. 제 1 항에 있어서,
    상기 캡 부재는 상기 패키지 기판의 주면(principal surface)에 평행한 측면 방향의 영률이 상기 측면 방향에 수직한 두께 방향의 영률보다 작은 이방성 재료인 반도체 장치.
  9. 제 8 항에 있어서,
    상기 캡 부재는 대체로 상기 두께 방향으로 뻗은 구멍들과, 상기 구멍들을 충전하는 도전성 플러그를 포함하는 반도체 장치.
  10. 제 9 항에 있어서,
    상기 캡 부재는 상기 캡 부재의 외측을 덮는 금속 막을 더 포함하는 반도체 장치.
  11. 제 1 항에 있어서,
    상기 패키지 기판은 영률이 70 GPa와 75 GPa 사이인 반도체 장치.
  12. 제 1 항에 있어서,
    상기 패키지 기판은 유리-에폭시로 형성된 반도체 장치.
KR1020000069524A 2000-07-13 2000-11-22 플립 칩 반도체 장치 KR100620879B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/615,728 US6566748B1 (en) 2000-07-13 2000-07-13 Flip-chip semiconductor device having an improved reliability
US09/615,728 2000-07-13

Publications (2)

Publication Number Publication Date
KR20020007120A KR20020007120A (ko) 2002-01-26
KR100620879B1 true KR100620879B1 (ko) 2006-09-13

Family

ID=24466584

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000069524A KR100620879B1 (ko) 2000-07-13 2000-11-22 플립 칩 반도체 장치

Country Status (3)

Country Link
US (1) US6566748B1 (ko)
KR (1) KR100620879B1 (ko)
TW (1) TW473793B (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6821625B2 (en) * 2001-09-27 2004-11-23 International Business Machines Corporation Thermal spreader using thermal conduits
KR100429856B1 (ko) * 2001-11-15 2004-05-03 페어차일드코리아반도체 주식회사 스터드 범프가 있는 웨이퍼 레벨 칩 스케일 패키지 및 그 제조 방법
DE10205208A1 (de) * 2002-02-08 2003-09-18 Conti Temic Microelectronic Schaltungsanordnung mit einer mit einem programmierbaren Speicherelement bestückten Leiterplatte
US6933603B2 (en) * 2002-07-11 2005-08-23 Teledyne Technologies Incorporated Multi-substrate layer semiconductor packages and method for making same
US20040191955A1 (en) * 2002-11-15 2004-09-30 Rajeev Joshi Wafer-level chip scale package and method for fabricating and using the same
US20050012225A1 (en) * 2002-11-15 2005-01-20 Choi Seung-Yong Wafer-level chip scale package and method for fabricating and using the same
US6949404B1 (en) * 2002-11-25 2005-09-27 Altera Corporation Flip chip package with warpage control
US6747350B1 (en) * 2003-06-06 2004-06-08 Silicon Integrated Systems Corp. Flip chip package structure
US6909176B1 (en) 2003-11-20 2005-06-21 Altera Corporation Structure and material for assembling a low-K Si die to achieve a low warpage and industrial grade reliability flip chip package with organic substrate
JP4397947B2 (ja) * 2005-03-28 2010-01-13 パナソニック株式会社 フリップチップ実装体とフリップチップ実装方法及びフリップチップ実装装置
US7459782B1 (en) 2005-10-05 2008-12-02 Altera Corporation Stiffener for flip chip BGA package
US7585702B1 (en) 2005-11-08 2009-09-08 Altera Corporation Structure and assembly procedure for low stress thin die flip chip packages designed for low-K Si and thin core substrate
US7728437B2 (en) 2005-11-23 2010-06-01 Fairchild Korea Semiconductor, Ltd. Semiconductor package form within an encapsulation
US20080001277A1 (en) * 2006-06-30 2008-01-03 Tsrong Yi Wen Semiconductor package system and method of improving heat dissipation of a semiconductor package
US7656236B2 (en) * 2007-05-15 2010-02-02 Teledyne Wireless, Llc Noise canceling technique for frequency synthesizer
JP2009117767A (ja) * 2007-11-09 2009-05-28 Shinko Electric Ind Co Ltd 半導体装置の製造方法及びそれにより製造した半導体装置
US8179045B2 (en) 2008-04-22 2012-05-15 Teledyne Wireless, Llc Slow wave structure having offset projections comprised of a metal-dielectric composite stack
US7906376B2 (en) * 2008-06-30 2011-03-15 Intel Corporation Magnetic particle-based composite materials for semiconductor packages
JP2013251449A (ja) * 2012-06-01 2013-12-12 Fujitsu Ltd 伝熱キャップ、リペア装置及びリペア方法
US9202660B2 (en) 2013-03-13 2015-12-01 Teledyne Wireless, Llc Asymmetrical slow wave structures to eliminate backward wave oscillations in wideband traveling wave tubes
WO2017069780A1 (en) * 2015-10-23 2017-04-27 Hewlett-Packard Development Company, L.P. Microelectromechanical device with multiple hinges
US11488839B2 (en) * 2019-01-16 2022-11-01 Intel Corporation Reflowable grid array as standby heater for reliability

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5532513A (en) * 1994-07-08 1996-07-02 Johnson Matthey Electronics, Inc. Metal-ceramic composite lid
US6104093A (en) * 1997-04-24 2000-08-15 International Business Machines Corporation Thermally enhanced and mechanically balanced flip chip package and method of forming
US6245442B1 (en) * 1997-05-28 2001-06-12 Kabushiki Kaisha Toyota Chuo Metal matrix composite casting and manufacturing method thereof
US6057402A (en) * 1998-08-12 2000-05-02 Johnson Matthey, Inc. Long and short-chain cycloaliphatic epoxy resins with cyanate ester
US6395203B1 (en) * 1999-08-30 2002-05-28 General Electric Company Process for producing low impurity level ceramic

Also Published As

Publication number Publication date
TW473793B (en) 2002-01-21
KR20020007120A (ko) 2002-01-26
US6566748B1 (en) 2003-05-20

Similar Documents

Publication Publication Date Title
KR100620879B1 (ko) 플립 칩 반도체 장치
US5834848A (en) Electronic device and semiconductor package
US5990550A (en) Integrated circuit device cooling structure
KR100218996B1 (ko) 반도체장치
JP2548602B2 (ja) 半導体実装モジュール
EP3051584B1 (en) Heat spreader with down set leg attachment feature
US7224048B1 (en) Flip chip ball grid array package
US6111313A (en) Integrated circuit package having a stiffener dimensioned to receive heat transferred laterally from the integrated circuit
KR980013574A (ko) 스트레스 경감을 위한 히트 싱크가 부착된 칼럼 그리드 어레이(Column Grid Array Substrate Attachment with Geat Sink Stress Rdlief)
KR100606295B1 (ko) 회로 모듈
US6097085A (en) Electronic device and semiconductor package
JP2001168131A (ja) 薄型相互接続構造
US6034437A (en) Semiconductor device having a matrix of bonding pads
GB2338108A (en) Lead-out terminals for semiconductor packages
KR100419359B1 (ko) 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
JP2000216550A (ja) 積層プリント配線基板
US6646356B1 (en) Apparatus for providing mechanical support to a column grid array package
JP2006278771A (ja) 半導体装置及びその製造方法
EP0942635B1 (en) A power semiconductor device for "flip-chip" connections
US6541710B1 (en) Method and apparatus of supporting circuit component having a solder column array using interspersed rigid columns
JPH10256413A (ja) 半導体パッケージ
JPH06268141A (ja) 電子回路装置の実装方法
JP2531125B2 (ja) Ｉｃチップキャリアモジュ―ル
JPH10256414A (ja) 半導体パッケージ
US20040032025A1 (en) Flip chip package with thermometer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140808

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150730

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160727

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170804

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee