JPH04120741A - 半導体装置用部品の接着方法 - Google Patents
半導体装置用部品の接着方法Info
- Publication number
- JPH04120741A JPH04120741A JP24142490A JP24142490A JPH04120741A JP H04120741 A JPH04120741 A JP H04120741A JP 24142490 A JP24142490 A JP 24142490A JP 24142490 A JP24142490 A JP 24142490A JP H04120741 A JPH04120741 A JP H04120741A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- flux
- semiconductor device
- heat sink
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000000034 method Methods 0.000 title claims abstract description 7
- 229910000679 solder Inorganic materials 0.000 claims abstract description 51
- 230000004907 flux Effects 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000005219 brazing Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 239000003822 epoxy resin Substances 0.000 claims 1
- 239000000945 filler Substances 0.000 claims 1
- 229920000647 polyepoxide Polymers 0.000 claims 1
- 239000006071 cream Substances 0.000 abstract description 15
- 239000004020 conductor Substances 0.000 abstract description 11
- 239000011800 void material Substances 0.000 abstract description 5
- 238000005476 soldering Methods 0.000 abstract description 4
- 238000002844 melting Methods 0.000 abstract description 3
- 230000008018 melting Effects 0.000 abstract description 3
- 238000009736 wetting Methods 0.000 abstract description 3
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 3
- 150000001875 compounds Chemical class 0.000 abstract 1
- 229910052751 metal Inorganic materials 0.000 abstract 1
- 239000002184 metal Substances 0.000 abstract 1
- 150000002739 metals Chemical class 0.000 abstract 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Die Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は半導体装置に関し、半導体装置の部品を半田
等のろう材で接着する部分の接着性に関するものである
。
等のろう材で接着する部分の接着性に関するものである
。
［従来の技術の説明］
第３図は従来の半導体装置の内部構造を示す断面図であ
る。
る。
図において、（１）は銅等の熱伝導性の良好な材料で形
成された放熱板、（２）はセラミック材で形成された絶
縁基板、（３）はこの絶縁基板（２）に接合され銅等の
電気伝導性や熱伝導性の良好な材料で形成された導体、
（４）はこの導体（３）に接着された半導体チップ、（
５）はこの半導体チップ（４）と外部回路（図示せず）
を接続するためのし形状の電極端子、（６）は上記半導
体チップ（４）上の電極（図示せず）と上記電極端子（
５）とを接続するアルミ線等のワイヤー、（７）は上記
絶縁基板（２）の上、下面に接合された上記導体（３）
を中心として、上記放熱板（１）、上記半導体チップ（
４）及び上記電極端子（５）を接着するフラックスを含
まない半田、（８）は上記放熱板（１）の雨上端面には
めこまれると共に、上記半導体チップ（４）等の部品を
内部に収納されたプラスチックケース、（９）は上記半
導体チップ（４）等の部品全体を覆って、上記プラスチ
ックケース（８）内に充填されるシリコンケル、（１０
）はこのシリコンケル（９）の上面に唄ねて充填し、硬
化される樹脂である。尚、上記し形状の電極端子（５）
の一部は上記プラスチックケース（８）の上面から一部
か外部へ突出されている。
成された放熱板、（２）はセラミック材で形成された絶
縁基板、（３）はこの絶縁基板（２）に接合され銅等の
電気伝導性や熱伝導性の良好な材料で形成された導体、
（４）はこの導体（３）に接着された半導体チップ、（
５）はこの半導体チップ（４）と外部回路（図示せず）
を接続するためのし形状の電極端子、（６）は上記半導
体チップ（４）上の電極（図示せず）と上記電極端子（
５）とを接続するアルミ線等のワイヤー、（７）は上記
絶縁基板（２）の上、下面に接合された上記導体（３）
を中心として、上記放熱板（１）、上記半導体チップ（
４）及び上記電極端子（５）を接着するフラックスを含
まない半田、（８）は上記放熱板（１）の雨上端面には
めこまれると共に、上記半導体チップ（４）等の部品を
内部に収納されたプラスチックケース、（９）は上記半
導体チップ（４）等の部品全体を覆って、上記プラスチ
ックケース（８）内に充填されるシリコンケル、（１０
）はこのシリコンケル（９）の上面に唄ねて充填し、硬
化される樹脂である。尚、上記し形状の電極端子（５）
の一部は上記プラスチックケース（８）の上面から一部
か外部へ突出されている。
［従来技術の作用、動作の説明］
次に動作について説明する。第３図において、電極端子
（５）に通電すると王として、半導体チップ（４）が発
熱する。この熱の一部はシリコンゲル（９）→樹脂（１
０）→プラスチックケース（８）の順に放熱するが、そ
のほとんどは導体（３）→絶縁基板（２）を経て放熱板
（１）に伝達されその表面から外部へ放熱される。
（５）に通電すると王として、半導体チップ（４）が発
熱する。この熱の一部はシリコンゲル（９）→樹脂（１
０）→プラスチックケース（８）の順に放熱するが、そ
のほとんどは導体（３）→絶縁基板（２）を経て放熱板
（１）に伝達されその表面から外部へ放熱される。
［発明が解決しようとする問題点］
従来の半導体装置は、以上の様に構成されているので半
田付けされた部分にボイド（引け）等による隙間が存在
すると、熱放散が悪くなり半導体装置の熱特性が悪くな
るという問題点があった。
田付けされた部分にボイド（引け）等による隙間が存在
すると、熱放散が悪くなり半導体装置の熱特性が悪くな
るという問題点があった。
又、一般に、フラックスは含有量が多いほとボイドも大
きく、少ないほど小さいか、従来のｆ−１＋、（付けで
は、同一部分に一種類の半田を使用しており、通常１０
〜１５Ｗｔ９６の多量のフラックスを素行して半田の経
時変化を防止すると共に、銅等の母材へのぬれを確保し
ているため、容易にこのフラックス量を増減できないと
いう問題点かあった。
きく、少ないほど小さいか、従来のｆ−１＋、（付けで
は、同一部分に一種類の半田を使用しており、通常１０
〜１５Ｗｔ９６の多量のフラックスを素行して半田の経
時変化を防止すると共に、銅等の母材へのぬれを確保し
ているため、容易にこのフラックス量を増減できないと
いう問題点かあった。
［発明の目的］
この発明は上記の様な問題点を解消するためになされた
もので、半田に含まれるフラックス量を最適量に増減す
ることにより、半田付部のボイド等の隙間を最小限に抑
えて、熱特性の良好な半導体装置を得ることを目的とす
る。
もので、半田に含まれるフラックス量を最適量に増減す
ることにより、半田付部のボイド等の隙間を最小限に抑
えて、熱特性の良好な半導体装置を得ることを目的とす
る。
［問題点を解決するための手段コ
この発明に係る半導体装置用部品の接着方法は、半導体
装置の絶縁基板と放熱板、及び絶縁基板と半導体チップ
等の接着に、フラックスを含まない半田と、フラックス
を含むクリーム状の半田とを使用したものである。
装置の絶縁基板と放熱板、及び絶縁基板と半導体チップ
等の接着に、フラックスを含まない半田と、フラックス
を含むクリーム状の半田とを使用したものである。
［作用］
この発明における半導体装置用部品の接着方法は、半導
体装置の絶縁基板と放熱板及び絶縁基板と半導体チップ
等がフラックスを含まない半田とフラックスを含むクリ
ーム状の半田とにより接着される。
体装置の絶縁基板と放熱板及び絶縁基板と半導体チップ
等がフラックスを含まない半田とフラックスを含むクリ
ーム状の半田とにより接着される。
［発明の実施例］
以下、この発明の一実施例を第１図及び第２図について
説明する。
説明する。
図において、（１）ないしく６）及び（８）ないしく１
０）は従来例と略同様の構成に付、説明を省略する。
０）は従来例と略同様の構成に付、説明を省略する。
次に、（１１）は導体（３）と放熱板（１）との間に挟
まれ、フラックスを含まない半田（１２）はこの半田（
１１）と導体（３）、及び放熱板（＋）との間に挟まれ
、フラックスを多量に含んだクリーム半田である。尚、
第２図は半田ろう付する前の状態を示す図で、第１図は
半田ろう付後の完成図である。
まれ、フラックスを含まない半田（１２）はこの半田（
１１）と導体（３）、及び放熱板（＋）との間に挟まれ
、フラックスを多量に含んだクリーム半田である。尚、
第２図は半田ろう付する前の状態を示す図で、第１図は
半田ろう付後の完成図である。
［発明の実施例の作用、動作の詳細な説明コ次に、上記
の様に構成されたものにおいて、半田接合部の供給方法
及びその作用について説明する。
の様に構成されたものにおいて、半田接合部の供給方法
及びその作用について説明する。
まず、放熱板（１）上面にクリーム半田（１２）を少な
くとも１箇所以上塗布し、半田（１１）をその上に載せ
、さらに半田（ＩＩ）の上面に再びクリームＹ田（１２
）を少なくとも１箇所以−［塗布する。次に、このクリ
ーム半田（１２）の−Ｆに導体（３）とこれに接合され
た絶縁基板（２）を載せる。
くとも１箇所以上塗布し、半田（１１）をその上に載せ
、さらに半田（ＩＩ）の上面に再びクリームＹ田（１２
）を少なくとも１箇所以−［塗布する。次に、このクリ
ーム半田（１２）の−Ｆに導体（３）とこれに接合され
た絶縁基板（２）を載せる。
そして、ヒータ等にて半田接合部又は半導体装置全体を
加熱すると、次第にクリーム半田（１２）中のフラック
スか融点に達し、放熱板（１）の上面又は、絶縁基板（
２）に載置された導体（３）に拡かり、これらの酸化膜
を除去して半田のぬれを良好にする。さらに加熱してい
くと、半田（ＩＩ）か溶解して、フラックスにより酸化
膜か除去された部分に拡かっていき、半田接合部を充填
して金属間化合物を形成し半田付けを完了する。
加熱すると、次第にクリーム半田（１２）中のフラック
スか融点に達し、放熱板（１）の上面又は、絶縁基板（
２）に載置された導体（３）に拡かり、これらの酸化膜
を除去して半田のぬれを良好にする。さらに加熱してい
くと、半田（ＩＩ）か溶解して、フラックスにより酸化
膜か除去された部分に拡かっていき、半田接合部を充填
して金属間化合物を形成し半田付けを完了する。
この半田付けの過程において、半田接合部のボイド等の
隙間を発生させるフラックスは、半田（１１）とクリー
ム半田（１２）を混合したことにより最適量に調整され
ているので、ボイドは最小限に抑えられる。
隙間を発生させるフラックスは、半田（１１）とクリー
ム半田（１２）を混合したことにより最適量に調整され
ているので、ボイドは最小限に抑えられる。
又、当然のことではあるか、半田（１１）を少なくし、
クリーム半田（１２）を多くするとボイト等の隙間は次
第に増大する。
クリーム半田（１２）を多くするとボイト等の隙間は次
第に増大する。
［その他の実施例の説明コ
尚、上記実施例ては、クリーム半田（１２）で半田（１
１）を挟むように使用したか、逆に半田（Ｉ １）でク
リーム半田（１２）を挟むようにしても同様の効果を奏
する。
１）を挟むように使用したか、逆に半田（Ｉ １）でク
リーム半田（１２）を挟むようにしても同様の効果を奏
する。
［発明の効果］
以上の様に、この発明によれば半導体装置の絶縁基板と
放熱板及び絶縁基板と半導体チップ等の接着に、フラッ
クスを含まない半田とフラックスを含むクリーム半田と
を使用する様に構成したので、フラックス量を任意に増
減することかでき、ボイト等による隙間を最小に抑える
ことかできると共に、熱放散か良くなり半導体装置の熱
特性の向上を図れる効果かある。
放熱板及び絶縁基板と半導体チップ等の接着に、フラッ
クスを含まない半田とフラックスを含むクリーム半田と
を使用する様に構成したので、フラックス量を任意に増
減することかでき、ボイト等による隙間を最小に抑える
ことかできると共に、熱放散か良くなり半導体装置の熱
特性の向上を図れる効果かある。
第１図及び第２図はこの発明の一実施例を説明するため
の断面図、第３図は従来例を説明するための断面図であ
る。図において、（１）は放熱板、（２）は絶縁基板、
（３）は導体、（４）は半導体チップ、（５）は電極端
子、（１１）は半田（フラックス含まず）、（＋２）は
クリーム半田（フラックス入り）である。 尚、図中同一符号は相当部分を示す。 代理人 大 岩 増 雄 第１図 第２因 第３図 手得体チップ
の断面図、第３図は従来例を説明するための断面図であ
る。図において、（１）は放熱板、（２）は絶縁基板、
（３）は導体、（４）は半導体チップ、（５）は電極端
子、（１１）は半田（フラックス含まず）、（＋２）は
クリーム半田（フラックス入り）である。 尚、図中同一符号は相当部分を示す。 代理人 大 岩 増 雄 第１図 第２因 第３図 手得体チップ
Claims (1)
- 半導体チップと電極端子を一側面に接着させた絶縁基
板と、この絶縁基板の他側面に半田等のろう材で接着さ
れた放熱板と、上記半導体チップ、電極端子の一部及び
上記絶縁基板等を覆って上記放熱板上に接着させるケー
スとを有し、このケース内にエポキシ樹脂等の充填材を
充填し硬化させてなる半導体装置において、上記絶縁基
板と上記放熱板、及び上記絶縁基板と半導体チップ等の
接着に、フラックスを含まない半田とフラックスを含む
半田とを同一部に使用してろう付けする事を特徴とする
半導体装置用部品の接着方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24142490A JPH04120741A (ja) | 1990-09-11 | 1990-09-11 | 半導体装置用部品の接着方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24142490A JPH04120741A (ja) | 1990-09-11 | 1990-09-11 | 半導体装置用部品の接着方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04120741A true JPH04120741A (ja) | 1992-04-21 |
Family
ID=17074096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24142490A Pending JPH04120741A (ja) | 1990-09-11 | 1990-09-11 | 半導体装置用部品の接着方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04120741A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11183479B2 (en) | 2017-03-30 | 2021-11-23 | Mitsubishi Electric Corporation | Semiconductor device, method for manufacturing the same, and power conversion device |
-
1990
- 1990-09-11 JP JP24142490A patent/JPH04120741A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11183479B2 (en) | 2017-03-30 | 2021-11-23 | Mitsubishi Electric Corporation | Semiconductor device, method for manufacturing the same, and power conversion device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3409957B2 (ja) | 半導体ユニット及びその形成方法 | |
| JP4479121B2 (ja) | 半導体装置の製造方法 | |
| JPH11195680A (ja) | 半導体装置接続構造及び接続方法 | |
| JPS59141249A (ja) | 電力チツプ・パツケ−ジ | |
| JP2003124438A (ja) | 半導体装置及びその製造方法 | |
| JP3597913B2 (ja) | 半導体装置とその実装方法 | |
| TWI313929B (en) | Semiconductor device | |
| JP2002026067A (ja) | 半導体装置及びその実装方法 | |
| JP2002329804A (ja) | 半導体装置 | |
| JPH04120741A (ja) | 半導体装置用部品の接着方法 | |
| JP2574369B2 (ja) | 半導体チップの実装体およびその実装方法 | |
| JP3708478B2 (ja) | 電子部品の実装方法 | |
| JP2892348B1 (ja) | 半導体ユニットおよび半導体素子の実装方法 | |
| JPH1126641A (ja) | 半導体装置及びその製造方法 | |
| JPH0831871A (ja) | 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造 | |
| JP2965496B2 (ja) | 半導体ユニット及び半導体素子の実装方法 | |
| JPH06140540A (ja) | ヒートシンク及びそのヒートシンクを用いた半導体装置の実装方法 | |
| JP2721790B2 (ja) | 半導体装置の封止方法 | |
| JP2002184907A (ja) | 電力用半導体装置 | |
| JP2975782B2 (ja) | 混成集積回路装置およびこれに用いるケース材 | |
| JP2564487B2 (ja) | 回路基板及びその混成集積回路 | |
| JP3395317B2 (ja) | パッケージ型電子部品及びその製造方法 | |
| JPS5927537A (ja) | 半導体装置 | |
| JP2002184890A (ja) | 表面実装型半導体装置 | |
| JPH07106358A (ja) | 半導体装置の封止方法とその実装体 |