JP2564487B2 - 回路基板及びその混成集積回路 - Google Patents

回路基板及びその混成集積回路

Info

Publication number
JP2564487B2
JP2564487B2 JP62137746A JP13774687A JP2564487B2 JP 2564487 B2 JP2564487 B2 JP 2564487B2 JP 62137746 A JP62137746 A JP 62137746A JP 13774687 A JP13774687 A JP 13774687A JP 2564487 B2 JP2564487 B2 JP 2564487B2
Authority
JP
Japan
Prior art keywords
circuit
aluminum
solder
copper
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62137746A
Other languages
English (en)
Other versions
JPS63302530A (ja
Inventor
和男 加藤
辰夫 中野
新一郎 浅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denka Co Ltd
Original Assignee
Denki Kagaku Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denki Kagaku Kogyo KK filed Critical Denki Kagaku Kogyo KK
Priority to JP62137746A priority Critical patent/JP2564487B2/ja
Publication of JPS63302530A publication Critical patent/JPS63302530A/ja
Application granted granted Critical
Publication of JP2564487B2 publication Critical patent/JP2564487B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は銅回路パターンの局所に半田を形成した回路
を設けて、大電流の必要な回路部分となすインバーター
で代表されるパワーモジユールのワイヤーボンデイング
可能な大電流用回路基板及びその混成集積回路に関する
ものである。
（従来の技術） パワーモジユール用の混成集積回路基板としてはセラ
ミツクス基板が従来から多く使用されて来たが、その回
路形成が貴金属ペーストによるため、シート抵抗が大き
く、近年のパワーモジユールの大電流化には不向きにな
つて来ている。従つて従来は銅等の金属薄板を回路に半
田付し、この大電流化に対応していた。またこれに代る
基板としてアルミニウムと銅の両方の金属が露出した回
路を有し、絶縁層に高熱伝導性の樹脂を用いた金属ベー
ス基板が開発された（特開昭58-48432号公報）。
この基板は銅の露出した回路の一部で半田付による回
路形成例えばヒートスプレツダーや外部リードの接続を
行ない、アルミニウムの露出した回路の一部で半導体ベ
アーチツプとの超音波振動アルミニウムワイヤーボンデ
イングを行なう様に設計されている。
またアルミニウムおよび銅回路パターンの露出部の銅
回路の局所に厚付きメツキを施すことにより、大電流通
電用回路や半導体、発熱素子を設けたハイパワー用混成
集積回路がある（特開昭62-2587号公報）。
しかしながら、この方法ではメツキ時間が長いためメ
ツキの肉厚にバラツキが生じ易く、大電流を必要とする
回路部分の総銅箔厚みの一定のものができず、従つてハ
イパワー用混成集積回路としての品質の安定性に欠ける
欠点があつた。
（発明が解決しようとする問題点） 本発明は、かかる欠点を解決するものであり、大電流
の流れる銅回路パターン部位に半田を設けて大電流回路
とすることにより、部分的な肉厚のバラツキが少ない回
路となつているため電流集中がなく、ハイパワー用混成
集積回路としての品質が安定し、さらに回路の製造工程
の簡略化、製造コストの低減につながるワイヤーボンデ
イング可能な大電流用回路基板及びその混成集積回路を
提供するものである。
（問題点を解決するための手段） すなわち本発明は、 1.金属基板上の絶縁層を介して少なくともアルミニウム
箔と銅箔とからなる層を積層して夫々回路を形成し、前
記銅回路からなる電源層の表面に電子部品を搭載するこ
となく半田を設けたことを特徴とする回路基板、 2.金属基板上の絶縁層に少なくともアルミニウム回路と
表面に電子部品を搭載することなく半田を設けた電源層
を有する銅回路を形成してなる回路基板に半導体を配置
し、該半導体とアルミニウム回路とをアルミニウム線で
接続したことを特徴とする混成集積回路、 及び、 3.金属基板上の絶縁層に少なくともアルミニウム回路と
表面に電子部品を搭載することなく半田を設けた電源層
を有する銅回路を形成してなる回路基板に半導体を配置
し、該半導体とアルミニウム回路とをアルミニウム線で
接続した回路基板に外部リード端子を接続し、前記回路
基板をゲル状シリコン系樹脂およびエポキシ系樹脂組成
物にて封止したことを特徴とする混成集積回路、 である。
以下本発明を詳細に説明する。
第１図（ａ）、（ｂ）及び（ｃ）は、本発明の混成集
積回路を表わす実施例の平面図と断面図である。第１図
（ｂ）はベース金属６上には絶縁層５を介して異種金属
複合箔からなる下層が銅箔部１、上層がアルミニウムボ
ンデイングポスト３となるアルミニウム箔部が積層され
ている。また銅箔部１の大電流が流れる電源層の表面に
は電子部品を搭載することなく共晶半田10からなる回路
が形成されている。またこの共晶半田10によりパワート
ランジスター７が載置されたヒートスプレツダ２やその
他発熱素子例えばトランジスター、FET、IC等、具体的
にはダイオード８が搭載されている。さらにこれ等のパ
ワートランジスター７とダイオード８は、アルミニウム
ワイヤー９によりアルミニウムボンデイングポスト３に
接続されて回路を形成している。また第１図（ｃ）は、
ベース金属６上絶縁層５を介してアルミニウム箔部から
なるアルミニウムボンデイングポスト３、その上層に銅
箔部１が形成されており、その他は、第１図（ｂ）と同
様である。
次に第２図は第１図（ｂ）回路の外部リード端子半田
付部４で外部リード端子11を接続した後、回路の周囲を
パツケージ12で覆い、絶縁層５より上層部をパツケージ
12の上端までゲル状シリコン系樹脂13とエポキシ樹脂組
成物14で封止した回路の断面図である。なお第２図は、
第１図（ｃ）回路も同様な操作を行うものである。
本発明に用いるベース金属板としては、良熱伝導性を
有する、アルミニウム、銅、鉄やそれらの合金が用いら
れる。また熱伝導性の良い絶縁層はアルミナ、ベリリ
ア、ボロンナイトライド、マグネシア、シリカおよび窒
化アルミニウム等の良熱伝導性無機フイラーを例えば60
重量％以上含んだ熱硬化性樹脂等があり、その厚みも耐
電圧が許される限り薄いものが良く、通常は20μｍ以上
は必要である。
次に絶縁層を介してアルミニウム箔と銅箔の両方の金
属が露出した回路を形成する方式には２つあり、その１
つはアルミニウム銅クラツド箔又はアルミニウム箔上に
銅メツキして形成した箔、あるいはアルミニウム箔に亜
鉛もしくはニツケルを介して銅を順次メツキした箔を絶
縁物上に張り合せた基板をエツチングにより回路形成し
たものである。
さらに本発明の混成集積回路の大電流回路となる部位
は、半導体等の電子部品を載置するランドと外部リード
端子を載置するランドとの間の銅箔からなる電源層の部
分であり、（以下大電流回路部分という）、銅箔表面に
半田を形成することにより目的を達することができ、半
田の肉厚は、大電流通電容量に合わせて自由に変化させ
ることができる。銅箔への半田形成方法は、回路基板を
半田バスへ浸漬する方法及びクリーム状半田を銅箔の必
要個所に印刷し、加熱・リフローする方法のいづれであ
つてもよい。半田の肉厚は、特に制限するものではない
が、35μｍ超、好ましくは45μｍ〜1500μｍ、さらに好
ましくは50μｍ〜300μｍである。肉厚は35μｍ以下で
は大電流通電容量が得られず、また上限は別に制限はな
いが、通常の混成集積回路としては、1500μｍ程度が限
度である。
次に回路を封止するゲル状シリコン系樹脂は例えばシ
リコン樹脂単独または、良熱伝導性を有する充填剤含有
シリコン樹脂のいずれでもよい。さらにエポキシ樹脂組
成物は耐湿性、低応力を持つ組成物であれば何んら限定
するものでない。
すなわち本発明の混成集積回路に用いる基板はアルミ
ニウムと肉厚銅箔の両方の金属が露出した回路基板であ
り、露出した銅箔の大電流が流れる部位に半田を形成さ
せた回路が存在するため、電流容量的に充分であり、大
電流が流せられる。また、発熱素子を固着する部分も肉
厚半田となつているため、発熱素子を半田付すればヒー
トスプレツダーにもなる。
その他では、発熱素子（パワー素子）の発熱量、サイ
ズ、基板の熱伝導率が問題となり、従つて熱伝導性の良
い絶縁層を有する金属基板が本発明によるハイパワー用
混成集積回路として必要となる。
（実施例） 以下実施例により詳細に説明する。
実施例１ 第４図（ａ）、（ｂ）に示すごとく、基板は、ベース
金属板６に絶縁層５を介して10μｍの銅箔と10μｍのア
ルミニウム箔からなる異種金属複合箔により構成され、
さらに大電流回路部分には肉厚120μｍの共晶半田10が
形成されている。次にこの基板を用いて半田付きの必要
な部分（端子取付部、パワートランジスターやダイオー
ドの取付部）にスクリーン印刷により半田ペーストを印
刷した。次に８×８×0.2mmのパワートランジスター６
ケと1.5×1.5×0.2mmのダイオード６ケを第１図に示す
個所に置き、半田リフロー炉を通して半田付けした。
次に400μｍの直径を有するアルミニウム太線を用
い、このパワートランジスターからアルミニウムボンデ
イングポストに超音波振動法でワイヤーボンデイングし
て配線した。同様にパワートランジスターからダイオー
ドへもワイヤーボンデイングした。
次に14本の外部リード端子を半田付した後パツケージ
を回路にかぶせシリコン樹脂を第２図の様にアルミニウ
ムワイヤーやパワートランジスターがかくれるまで注入
し、硬化させゲル状にした。
その後エポキシ樹脂組成物をその上から注入し、硬化
させた。
以上の工程を経ることにより第３図に示す電気回路を
有する、モーター制御用大電力パワーモジユール（イン
バーター）を完成させた。このインバーターはコレクタ
絶縁型のため取付けが簡単で許容電流を30Aにすること
が出来た。
実施例２ 第４図（ｃ）に示すごとく、アルミニウム箔を絶縁層
５側に形成し、しかも共晶半田の肉厚を150μｍとした
以外は、実施例１と同様の操作を行いモーター制御用大
電力パワーモジユール（インバーター）を得た。このイ
ンバーターは、許容電流を40Aとすることができた。
実施例３ 第４図（ａ），（ｂ）に示す回路基板において、大電
流回路部に肉厚共晶半田10が形成されていない10μｍの
銅箔と40μｍのアルミニウム箔から構成された絶縁金属
基板を用いた。
まずこの基板の大電流回路部分及び半田付の必要な部
分（端子取付部パワートランジスターやダイオード取付
部）にスクリーン印刷により半田ペーストを印刷した。
次に８×８×0.2mmのパワートランジスター６ケと1.5×
1.5×0.2mmのダイオード６ケを第１図に示す個所に置
き、半田リフロー炉を通して半田付けした。半田付部以
外の大電流回路部分の厚みは半田リフロー後150μｍで
あつた。
この半導体を塔載した基板を用いた以外は実施例１と
同様にアルミニウム太線によるワイヤーボンデイング及
び外部リード端子の半田付及びパツケージングを行つ
て、第３図に示す電気回路を有する、インバーターを得
た。このインバーターは許容電流を40Aとすることが出
来た。
（比較例） 第４図の銅箔が10μｍで半田による大電流回路を形成
させなかつた他は実施例と同様の基板を用いて、第３図
に示すインバーターを製造した。
まず実施例と同じパワートランジスターを16×16×0.
8mmの銅製ヒートスプレツダーに高温半田で半田付し
た。このものを実施例と同様に半田ペーストをスクリー
ン印刷した基板上に置き、ダイオードと共に半田をリフ
ローし半田付した。
以後の工程は実施例と同様にしてパツケージした完成
品を得た。このインバーターは銅箔厚みが10μｍと薄い
ため、許容電流は10A以下であつた。
（発明の効果） 以上のとおり本発明はアルミニウムと銅回路パターン
上の銅箔部の大電流が流れる部位に半田を形成した回路
パターンを有する絶縁金属基板において半導体等とアル
ミニウム回路とをアルミニウム線で接続した回路であ
り、（１）大電流を流せる様にセラミツク基板における
金属薄板による回路の補強の必要がない（２）ヒートス
プレツダーとして半田を用いると基板の半田回路との密
着が有利である、（３）アルミニウムのワイヤーボンデ
イングポストがあるため、アルミニウム線による半導体
のワイヤーボンデイングが信頼性良く出来る。特に数百
μｍの直径を有する太線のアルミワイヤーは、パワート
ランジスター等の大電流を流す半導体素子の結線には欠
かせないものであり、この太線のアルミワイヤーがワイ
ヤーボンデイング出来る利点がある。
更に熱伝導性の良い絶縁層を有する金属基板を用いる
ことにより（４）従来のセラミツク基板を用いた場合よ
りも熱伝導性が良くなり、パワーモジユールの大電力化
に有利である。しかも（５）セラミツク基板を用いたパ
ワーモジユールではセラミツクが割れ易いため銅のニツ
ケルメツキ板等のベース金属をセラミツク基板に半田付
け等で接着せねばならないが、金属基板ではベース金属
が第２図に示す様にパツケージの下部に配置されるた
め、新しくベース金属を置く必要がない等の利点があ
る。
【図面の簡単な説明】
第１図（ａ）、（ｂ）及び（ｃ）は本発明のハイパワー
用混成集積回路の平面図および断面図であり、第２図は
第１図の集積回路を樹脂封止した集積回路の断面図を表
わす。また第３図は電気回路図である。次に第４図
（ａ）、（ｂ）及び（ｃ）は実装前の基板を表わす平面
図と断面図である。 符号１……銅箔部、２……ヒートスプレツダー、３……
アルミニウムボンデイングポスト、４……外部リード端
子半田付部、５……絶縁層、６……ベース金属板、７…
…パワートランジスター、８……ダイオード、９……ア
ルミニウムワイヤー、10……共晶半田、11……外部リー
ド端子、12……パツケージ、13……ゲル状シリコン系樹
脂、14……エポキシ樹脂組成物

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】金属基板上の絶縁層を介して少なくともア
    ルミニウム箔と銅箔とからなる層を積層して夫々回路を
    形成し、前記銅回路からなる電源層の表面に電子部品を
    搭載することなく半田を設けたことを特徴とする回路基
    板。
  2. 【請求項２】金属基板上の絶縁層に少なくともアルミニ
    ウム回路と表面に電子部品を搭載することなく半田を設
    けた電源層を有する銅回路を形成してなる回路基板に半
    導体を配置し、該半導体とアルミニウム回路とをアルミ
    ニウム線で接続したことを特徴とする混成集積回路。
  3. 【請求項３】金属基板上の絶縁層に少なくともアルミニ
    ウム回路と表面に電子部品を搭載することなく半田を設
    けた電源層を有する銅回路を形成してなる回路基板に半
    導体を配置し、該半導体とアルミニウム回路とをアルミ
    ニウム線で接続した回路基板に外部リード端子を接続
    し、前記回路基板をゲル状シリコン系樹脂およびエポキ
    シ系樹脂組成物にて封止したことを特徴とする混成集積
    回路。
JP62137746A 1987-06-02 1987-06-02 回路基板及びその混成集積回路 Expired - Lifetime JP2564487B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62137746A JP2564487B2 (ja) 1987-06-02 1987-06-02 回路基板及びその混成集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62137746A JP2564487B2 (ja) 1987-06-02 1987-06-02 回路基板及びその混成集積回路

Publications (2)

Publication Number Publication Date
JPS63302530A JPS63302530A (ja) 1988-12-09
JP2564487B2 true JP2564487B2 (ja) 1996-12-18

Family

ID=15205861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62137746A Expired - Lifetime JP2564487B2 (ja) 1987-06-02 1987-06-02 回路基板及びその混成集積回路

Country Status (1)

Country Link
JP (1) JP2564487B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4207112B2 (ja) * 2002-06-10 2009-01-14 富士電機デバイステクノロジー株式会社 樹脂封止型半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5848432A (ja) * 1981-09-17 1983-03-22 Denki Kagaku Kogyo Kk 混成集積回路の製法
JPS58151039A (ja) * 1982-03-04 1983-09-08 Denki Kagaku Kogyo Kk 混成集積回路基板
JPS622587A (ja) * 1985-06-28 1987-01-08 電気化学工業株式会社 ハイパワ−用混成集積回路

Also Published As

Publication number Publication date
JPS63302530A (ja) 1988-12-09

Similar Documents

Publication Publication Date Title
JP4438489B2 (ja) 半導体装置
US6914325B2 (en) Power semiconductor module
US8890310B2 (en) Power module package having excellent heat sink emission capability and method for manufacturing the same
US5504372A (en) Adhesively sealed metal electronic package incorporating a multi-chip module
KR900000206B1 (ko) 전력용 반도체 모듈의 배선구조
US5841183A (en) Chip resistor having insulating body with a continuous resistance layer and semiconductor device
JPH11204724A (ja) パワーモジュール
CN115443531A (zh) 功率模组及其制造方法、转换器和电子设备
WO2020254143A1 (en) Half-bridge power assembly
KR100343150B1 (ko) 금속터미널을구비하는전력반도체모쥴,전력반도체모쥴의금속터미널제조방법및전력반도체모쥴의제조방법
JPS622587A (ja) ハイパワ−用混成集積回路
JP2564487B2 (ja) 回路基板及びその混成集積回路
JPS63250164A (ja) ハイパワ−用混成集積回路基板とその集積回路
JPH0831546B2 (ja) ハイパワ−用回路基板及びその混成集積回路
JP4277168B2 (ja) 樹脂封止型半導体装置及びその製法
JP4861200B2 (ja) パワーモジュール
JPH04212277A (ja) プリント配線板への端子の接続法
JPS60160624A (ja) 半導体チツプの絶縁分離方法
JPH08148647A (ja) 半導体装置
JPS63284831A (ja) 混成集積回路の製造方法
WO2021220357A1 (ja) 半導体装置
JPH0617317Y2 (ja) 混成集積回路の接続構造
JPH08255868A (ja) 半導体装置およびその製造方法
JP4225246B2 (ja) 電子装置の製造方法
JP2649251B2 (ja) 電子部品搭載用基板