WO1997004481A1 - Support, dispositif semi-conducteur et procede de montage - Google Patents

Support, dispositif semi-conducteur et procede de montage Download PDF

Info

Publication number
WO1997004481A1
WO1997004481A1 PCT/JP1996/002007 JP9602007W WO9704481A1 WO 1997004481 A1 WO1997004481 A1 WO 1997004481A1 JP 9602007 W JP9602007 W JP 9602007W WO 9704481 A1 WO9704481 A1 WO 9704481A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
carrier
substrate
base material
circuit board
Prior art date
Application number
PCT/JP1996/002007
Other languages
English (en)
French (fr)
Inventor
Koichi Tsurumi
Kenichi Yamamoto
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to KR1019980700420A priority Critical patent/KR100355323B1/ko
Priority to US08/983,136 priority patent/US6037657A/en
Publication of WO1997004481A1 publication Critical patent/WO1997004481A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10568—Integral adaptations of a component or an auxiliary PCB for mounting, e.g. integral spacer element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • Patent application title Carrier and semiconductor device and mounting method using them
  • the present invention relates to a semiconductor device for mounting a semiconductor element on a circuit board.
  • body device 1 has body element 2! It is arranged on a carrier 3 made of a conductive material.
  • a plurality of electrodes 6 connected to the electrodes 4 of the semiconductor element 2 by solder or gold bumps 5 are arranged, and on the bottom surface, external electrode terminals 8 arranged on a grid are arranged.
  • the electrodes 6 and the external electrode terminals 8 are electrically connected.
  • the gap between the body element 2 and the carrier 3 and the periphery of the body element 2 are filled and covered with a sealing agent 7 of an epoxy resin.
  • solder bumps 9 are formed on the surface of the external electrode terminals 8.
  • the circuit board 12 is for mounting the ⁇ i device 1, and the electrodes 11 are provided in a grid pattern corresponding to the external electrode terminals 8 at the mounting position of the semiconductor device 1.
  • the cream solder 13 is printed on it.
  • the semiconductor device 1 is mounted on the circuit board 12 so that the external electrode terminals 8 of the semiconductor device 1 match the electrodes 11 of the circuit board 12 and heated, so that the cream is obtained.
  • the solder 13 is melted, and the external electrode terminal 8 and the electrode 11 are joined via the solder 10.
  • the thermal stress generated due to the difference in the thermal expansion coefficient between the carrier 3 and the circuit board 12 concentrates on the solder joint, and cracks may occur at the joint, and in some cases, peeling may occur.
  • An object of the present invention is to provide a body device and a method of mounting the body device that can be mounted on a printed board with high reliability in view of the above conventional problems.
  • a semiconductor device includes an output electrode formed on a surface of an element forming a semiconductor integrated circuit, and a conductive electrode formed on a body carrier.
  • a semiconductor carrier is provided with a concave portion, and an external electrode is formed at a bottom portion thereof.
  • the body carrier is characterized in that it is constructed by laminating a flat upper part and a lower part protruding from the upper part to the lower surface to form a recess in the direction of the ⁇ # body device, and The upper portion and the lower portion are made of different materials. Further, when the upper portion and the lower portion are made of different materials, the materials are sequentially changed from the thermal expansion coefficient of the semiconductor carrier of the semiconductor device to the thermal expansion coefficient of the circuit board on which the body device is mounted. It is characterized in that it is constructed by transflective lamination of materials with different coefficients of thermal expansion so as to approach each other.
  • soldering is performed by filling the concave portions of the external electrodes of the device with cream solder, turning over the device, heating the circuit board, and heating the circuit board. M, and then apply soldering flux to the concave portions of the external electrodes of the body device, apply solder flux, turn the body device upside down, attach it to the circuit board, and heat it by soldering.
  • the electrodes provided in the recesses of the semiconductor carrier and the electrodes on the circuit board are joined in a m-like manner, the # body device and the circuit board are in contact with each other and are connected in a mm-like manner.
  • the method is characterized in that an adhesive is applied to a portion not required for mounting, the body device is mounted on a circuit board, and then soldering is performed by heating.
  • FIG. 1 (a) is a cultivated view showing a configuration of a first embodiment of a semiconductor device having a carrier of the present invention.
  • FIG. 1 (b) is a cross-sectional view taken along the line AA of FIG. 1 (a).
  • FIG. 1 (c) is a bottom view of FIG. 1 (a).
  • FIG. 2 (a) is a perspective view showing a configuration of a second embodiment of a semiconductor device provided with the carrier of the present invention.
  • FIG. 2 (b) is a cross-sectional view taken along the line AA of FIG. 2 (a).
  • FIG. 2 (c) is a bottom view of FIG. 2 (a).
  • FIG. 3 (a) is a perspective view showing a configuration of a third embodiment of a semiconductor device provided with the carrier of the present invention.
  • FIG. 3 (b) is a cross-sectional view taken along the line AA of FIG. 3 (a).
  • FIG. 3 (c) is a bottom view of FIG. 3 (a).
  • FIGS. 4 (a) to 4 (d) are process diagrams showing a first wei form of the mounting method of the body device of the present invention.
  • 5 (a) to 5 (d) are process diagrams showing a second embodiment of the semiconductor device mounting method of the present invention.
  • 6 (a) to 6 (e) are process diagrams showing a third embodiment of the method for mounting a semiconductor device according to the present invention.
  • FIG. 7 is a diagram showing a thermal expansion coefficient of a material used in the embodiment of the semiconductor device of the present invention.
  • FIG. 8 is a side sectional view showing a configuration of a conventional semiconductor device.
  • FIG. 9 is a side sectional view showing a configuration when a conventional solid-state device is mounted on a circuit board.
  • FIG. 1 shows a structure of a first embodiment of a semiconductor device 1 having a carrier according to the present invention.
  • the semiconductor element 2 has a predetermined circuit formed therein, and a part of the circuit is formed with four electrodes.
  • the carrier 3 is composed of 17 and the semiconductor element 2 is disposed thereon.
  • a second electrode 6 connected to the electrode 4 of the semiconductor element 2 is provided on the upper surface (the other surface) of the carrier 3.
  • an external electrode terminal 8 which is a first electrode arranged on a lattice, is provided on the bottom surface (one surface) of the carrier 3. Is electrically connected to the second electrode 6.
  • the filling portion 18 is formed in a concave shape on the bottom surface of the carrier 3 (or the insulating base material 17), and the filling portion 18 is filled with a connecting member such as solder in a later step.
  • An external electrode terminal 8 is provided at the bottom of the filling portion 18.
  • the sealing material 7 fills and covers the gap between the semiconductor element 2 and the carrier 3 and the periphery of the semiconductor element 2.
  • the depth of the filling portion 18 is a height required for connecting the semiconductor device 1 or the carrier 3 to a substrate having a predetermined circuit (hereinafter referred to as a circuit substrate) in a later step. Is determined by There are various methods for forming the concave filling portion 18.
  • a concave portion can be formed by exposure and development using a photosensitive epoxy resin film.
  • external electrode terminals 8 When the pitch (the length between the centers of adjacent external electrode terminals 8) is 1 mm and the diameter (diameter of external electrode terminals 8) is 0.5 mm, the depth of the filling portion 18 is from 0.2 mm to 1 mm. .0 mm is preferred.
  • the material of the carrier 3 is generally ceramics such as alumina or glass ceramics. Alternatively, a resin material such as epoxy can be used.
  • the height H of the bonding portion can be arbitrarily controlled by the depth of the filling portion 18.
  • the distance H from the circuit board to the external electrode 8 can be increased as compared with a case where a semiconductor device having no filling portion is mounted on the circuit board, and the stress applied to the bonding interface of the external electrode terminal 8 can be reduced.
  • 3 ⁇ 4 Improved reliability such as high temperature and low temperature under test.
  • heat cycle resistance is defined by repeating the atmosphere (surrounding environment) of the product under test at high and low temperatures. This is to apply thermal stress, and in this semiconductor device, a cycle of +80 degrees (Celsius) 30 minutes to 140 degrees (Celsius) 30 minutes was repeated for 100 cycles, and connection was performed using solder. There were no cracks in the spots.
  • the solder used for electrical connection has a drum-shaped shape bulging around as shown in FIG. 9.
  • the shape of the soldering joint is such that the central portion is in the height direction of the joining.
  • the shape can be a concave drum-like shape, and the concentrated portion of stress moves from the joint interface to the center of the joint, increasing the strength and preventing the joint interface from breaking.
  • FIG. 2 shows the structure of a second embodiment of the semiconductor device 1 having the carrier of the present invention.
  • the same components as those of the above-described embodiment are denoted by the same reference numerals, and description thereof will be omitted.
  • the carrier 3 extends from the bottom surface (the base material 51) to the lower surface of the side (one surface) where the filling portion 18 (regulation 52) exists in the thickness direction of the semiconductor device 1. It is composed of a regulated base material 52 and a flat insulating material 51 without a concave portion. 1st electricity
  • the external electrode terminal 8 which is a pole is provided on the side where the control base material 5 2 is present on the insulating material 5 1, and the second electrode 6 is provided on the insulating base material 5 1 on the control base material 5 2 It is provided on the side where there is no (the other side). Further, the external electrode terminal 8 and the second electrode 6 are connected in a m-like manner.
  • the regulation 2 is provided around the external electrode terminal 8 with the bottom as the bottom portion, thereby forming the filling portion 18.
  • the filling portion 18 regulates the connection material when bonding a connection material such as solder to the external electrode terminal 8.
  • im i 1 and regulation 2 are composed of different materials.
  • the material constituting the gift 51 of the carrier 3 is a material having a value closer to the thermal expansion coefficient of the body element 2 than the thermal expansion coefficient of the resin.
  • the body element 2 when the body element 2 uses a silicon substrate, the body element 2 is made of ceramic such as glass ceramic in which glass is mixed with alumina. Also, alumina or the like may be used for 51 and regulation 52.
  • the material constituting the regulating base material 52 of the carrier 3 an it material is used which is an intermediate value between the thermal expansion coefficient of the circuit board on which the semiconductor device 1 is mounted and the thermal expansion coefficient of ⁇ S # 51.
  • the semiconductor element 2, the insulating substrate 5 1, regulatory substrate 5 2 when subjected to soldering if connection material Norie thermal stress and relaxation, the external electrode terminal 8 in a later step between the circuit board
  • the reliability of the part can be improved.
  • a heat-resistant engineering plastic such as polyphenylene sulfide is used for the control base material 52.
  • a liquid crystal polymer or the like may be used in addition to polyphenylene sulfide.
  • FIG. 3 shows a structure of a semiconductor device 1 having a carrier according to a third embodiment of the present invention. It should be noted that the same components as those in the embodiment ii are denoted by the same reference numerals, and description thereof is omitted.
  • the carrier 3 is made up of a regulated base material 52 and a unique material 51 as in the second embodiment.
  • the regulation part 52 is composed of a plurality of parts 53 to 55 in a thickness direction with a plurality of materials.
  • the regulation age 5 2 is the thickness of the base material 5 1 and the thickness of the regulation material 5 2 5 From the thermal expansion coefficient of the circuit board to be mounted in a later process,
  • the coefficient of thermal expansion is set to a value close to the coefficient of thermal expansion of 1 and is set so as to approach the coefficient of thermal expansion of the circuit board as the distance from ⁇ mms 1 increases.
  • the regulated base material 52 is made by mixing filler (glass fiber) with polyphenylene sulfide and adjusting the coefficient of thermal expansion by changing the type and amount of filler.
  • the material of the first portion 53 of the regulating base material 52 mixes the filler with about 60% of the whole, and the material of the second portion 54 of the regulating base material 52 includes the entire filler.
  • the material of the third portion 55 of the control base material 52 makes up about 40% of the entire filter. By reducing the amount of the filler relative to the total amount, the coefficient of thermal expansion increases.
  • the layers 53, 54, 55 are bonded together using an adhesive.
  • the coefficient of thermal expansion is changed stepwise in the thickness direction from the insulating material 51, but the same effect can be obtained even if the coefficient of thermal expansion is changed.
  • the semiconductor device 1 is turned over, the opening 19 of the filling portion 18 of the carrier 3 is directed upward, and the portion 18 is filled with cream solder 13 (a mixture of solder powder and flux) ( (See Fig. 4 (a)).
  • cream solder 13 a mixture of solder powder and flux
  • To fill the cream solder 13 use a mask having an opening corresponding to the opening 19 of the filling section 18, align the opening of the mask with the opening 19, and place the mask on the body device 1.
  • Filling is completed by printing cream solder 13 using a squeegee (rubber-like rubber used when printing solder).
  • the semiconductor device 1 filled with the cream solder 13 is again inverted, and the filling portion 18 of the carrier 3 filled with the cream solder 13 is directed downward.
  • cream solder 13 is printed using a mask (see FIG. 4 (b)).
  • the semiconductor device 1 is aligned on the circuit board 12 and then mounted. (See Fig. 4 (c)).
  • the solder is heated to a temperature equal to or higher than the melting point of the cream solder to melt the cream solder, and the external electrode terminals 8 and the electrodes 1 on the circuit board 12 are heated.
  • Solder with 1. In the case of eutectic solder, it is generally preferable to heat to 220 ° C.
  • the flux in the cream solder evaporates and evaporates, so its volume shrinks by about half.
  • the shape of the soldered joint becomes a drum-shaped shape with the center part depressed in the height direction of the joint (Fig. 4 (d)) ).
  • the metal itself also shrinks by about 10% during solidification.
  • the filling portion 18 can be filled with the cream solder 13.
  • the cream solder 13 can be filled by directly placing the cream solder 13 on the carrier 3 and scraping it off with a squeegee.
  • electronic components such as resistors and capacitors are generally mounted around the circuit board 12 in addition to the semiconductor device 1 of the present invention.
  • cream solder 13 using a mask is printed on the circuit board 12.
  • the step of printing the cream solder on the circuit board 12 is not necessarily required for mounting the semiconductor device 1. Note that whether or not to print the cream solder 13 on the circuit board 12 is determined by opening or not opening the mask, so that the mounting process is exactly the same.
  • the carrier and the body device described in the Wei form 1 are used in the Wei form, but the carrier and the body device described in the second embodiment or the difficult form 3 may be similarly mounted. Can be.
  • the semiconductor device 1 is turned over, the opening 19 of the filling portion 18 provided in the carrier 3 is directed upward, the adhesive flux 15 is applied to the external electrode terminals 8, and the solder balls are placed thereon. Fill with 6.
  • isopropyl alcohol is used as the solvent
  • abutinic acid is used as the solvent
  • rosin is used as the adhesive flux
  • ethylamine hydrochloride is used as the activator.
  • other materials may be used.
  • the adhesive flux 15 is performed by dispensing, and the solder ball 16 is performed by using a mounting machine on which electronic components are mounted.
  • the dispense means that the adhesive flux 15 is inserted into an at-shaped container, pressure is applied to the adhesive flux 15 from one side, and the adhesive flux is applied from the needle-shaped tip provided on the other side. It is a method of discharging the sexual flux 15.
  • the body device 1 filled with the solder balls 16 is again inverted, and the filled portion 18 of the carrier 3 with the solder balls 16 is turned downward.
  • cream solder 13 is printed on a circuit board 12 on which the body device 1 is mounted using a mask.
  • the position of the special device 1 is adjusted on the circuit board 12.
  • the solder 13 is melted by heating to a temperature equal to or higher than the melting point of the cream solder 13 and the solder between the external electrode terminals 8 and the electrodes 11 on the circuit board 12 is soldered. Make a connection. In the case of eutectic solder, it is generally preferable to heat to 220. .
  • the cream solder melts the volume of the solder itself shrinks, so if the solder is cooled and then returned to room temperature, the shape of the soldered joint will be centered in the height direction of the joint. The shape becomes a concave drum shape (Fig. 5 (d)).
  • the carrier and the body device described in the first embodiment are used, but the carrier and the semiconductor device described in the second embodiment or the third embodiment can be similarly mounted. .
  • the cream solder 13 is printed on the circuit board 12 using a mask.
  • the step of printing cream solder on the circuit board 12 is performed by mounting the body device 1. Is not necessarily required as in the fourth embodiment.
  • an adhesive 14 is applied to the circuit board 12 at a connection portion 20 where the semiconductor device 1 is in contact with the circuit board 12 and does not need to be electrically connected. Note that the adhesive 14 may be applied to the carrier 3 side.
  • the cream solder 13 is filled by using a mask having an opening corresponding to the opening 19 of the filling portion 18 and aligning the opening of the mask with the opening 19 on the body device 1.
  • the filling is completed by placing a mask and printing cream solder 13 with a squeegee. Thereafter, the body device 1 filled with the cream solder 13 is again inverted, and the filling portion 18 of the carrier 3 filled with the cream solder 13 is directed downward.
  • cream solder 13 is printed on the circuit board 12 on which the body device 1 is mounted using a mask (see FIG. 6 (b)).
  • the body device 1 is positioned on the circuit board 12 and then.
  • a reflow process a method of melting and soldering the solder with warm air or a heater
  • the solder is heated to a temperature equal to or higher than the melting point of the cream solder, and the solder is melted.
  • the cream solder melts the volume of the solder itself shrinks. If the solder is cooled and then returned to room temperature, the shape of the soldered joint will be centered in the height direction of the joint. It becomes a drum-shaped shape with a concave part (Fig. 6 (d)).
  • the semiconductor device and the circuit board are in contact with each other, and are not attached to the circuit board at a portion that does not need to be physically connected.
  • the part absorbs the stress, and the stress applied to the m-type joint can be reduced.
  • cream solder 13 can be filled by placing cream solder 13 directly on carrier 3 and scraping it with a squeegee. It is.
  • cream solder 13 using a mask is printed on circuit board 12, but the step of printing cream solder on circuit board 12 is not necessarily required for mounting semiconductor device 1. What is not necessary is the same as in the fourth embodiment.
  • the height H of the bonding portion can be arbitrarily controlled by the depth of the concave portion. It has no concave part.
  • the height H of the joint can be increased and the stress applied to the joint interface can be reduced as compared with the case where a body device is mounted, thus improving the reliability of heat cycle resistance, etc. be able to.
  • the shape of the joint becomes a drum-shaped shape bulging around, but in the present invention, the concave portion is subjected to cream soldering or soldering. Since the soldering is performed, the shape of the solder joint U can be formed in a drum-like shape in which the center is concave with respect to the height direction of the joint. The reason is that cream solder shrinks in volume when melted.
  • the circuit device comes into contact with the circuit board, and the circuit through the adhesive is used in the part that does not need to be connected.
  • the bonded part absorbs the stress and is in contact! ⁇ The force can be reduced.
  • the body device is mounted from the electrode 0 at the bottom of the concave part provided in the body device's ⁇ # body carrier to the surface on the side where the rolling element does not exist from the thermal expansion coefficient of the special body carrier of the body device. It is possible to alleviate the stress applied to the bonded part by reducing the thickness of the different materials so that the coefficient of thermal expansion approaches the thermal expansion coefficient of the circuit board in order. .

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

明細書
発明の名称 キヤリアと半導体装置とこれらを用いた実装方法
技術分野
本発明は、半導体素子を回路基板に実装するための半導体装置に関する。
背景技術
以下に、従来の 体装置について、 図面を参照しながら説明する。第 8図に示 すように 体装置 1は、 体素子 2を！^性材料からなるキヤリア 3上に配置 して構成されている。 キャリア 3の上面には、半導体素子 2の電極 4に半田もしく は金のバンプ 5で接続された複数の電極 6カヾ配置され、底面には格子上に配置され た外部電極端子 8が酉 され、かつこれらの電極 6と外部電極端子 8は電気的接続 がなされている。 また、 ^体素子 2とキャリア 3との間の隙間および^体素子 2の周辺部が、 エポキシ系樹脂の封止剤 7にて充填被覆されている。外部電極端子 8の表面には半田バンプ 9が形成されている場合もある。第 8図において、 回路基 板 1 2は^ i体装置 1を実装するものであり、半導体装置 1の実装位置に外部電極 端子 8に対応して格子状に電極 1 1が設けられており、 その上にはクリーム半田 1 3が印刷されて L、る。第 9図に示すように、半導体装置 1の外部電極端子 8が回路 基板 1 2の電極 1 1に合致するように半導体装置 1を回路基板 1 2上に積載して加 熱することにより、 クリーム半田 1 3が溶融して、外部電極端子 8と電極 1 1は半 田 1 0を介して接合される。
ところで、 このような構成の半導体装置 1では、 回路基板 1 2に搭 る際、 第 9図に示すキャリア 3と回路基板 1 2との間の間隔 Hを調節することが難しい。 間 隔 Hが小さいとキヤリア 3と回路基板 1 2の熱膨張係数の差によって生ずる熱応力 が半田接合部に集中し、接合部にクラックが生じたり、場合によっては剥離するこ ともある。
発明の開示
本発明は、上記従来の問題に鑑み、 プリント基板に高い信頼性を持って実装でき る 体装置及び 体装置の実装方法を することを目的としている。
前記問題点を解決するために、 本発明の半導体装置は、 半導体の集積回路を形成 する素子の表面上に形成された出力電極を、 体キヤリアの上に形成された導電 回路と接続することにより、 半導体キャリアに形成された外部電極により外部との 的接続を可能にした半導体装置において、半導体キヤリアに凹部を設けその底 部に外部電極を形成することを特徴とする。
さらに、 体キャリアは^ #体装置の^ ·方向に対して、平板状の上方部分と 凹部を形成するため上方部分から下部表面に突出する下方部分を積層して構成する ことを特徴とし、さらに、前記上方部分と下方部分を異なる材料で構成し、さらに、 異なる材料で構成する場合の材料は、半導体装置の半導体キヤリアの熱膨張係数か ら順次 体装置を実装する回路基板の熱膨張係数に近づくように熱膨張係数の異 なる材料を複翻積層して構成することを特徴とする。
つぎに、 特体装置による実装方法は、 体装置の外部電極の凹部に対してク リーム半田を充填し、 ^体装置を反転してから回路基板に S¾し加熱することに より半田付けを行なうことを mとし、 さらに、 ^体装置の外部電極の凹部に対 して粘着性のフラックスを塗布した後半田ボールを し、 体装置を反転して から回路基板に装着し加熱することにより半田付けを行なうことを特徴とし、半導 体キヤリァの凹部に設けた電極と回路基板上の電極とを «m的に接合する場合に、 ψ#体装置と回路基板が接触し、かつ mm的に接続の必要のない部分において接着 剂を塗布し、 体装置を回路基板に装着し、次に加熱することにより半田付けを 行なうことを特徴とするものである。
図面の簡単な説明
第 1図 （ a ) は、本発明のキヤリァを備えた半導体装置の第 1の実施の形態の構 成を示す耕見図である。
第 1図 （b ) は、第 1図 （a )の A— A部分の断面図である。
第 1図 （c ) は、第 1図 （a )の底面図である。
第 2図 （a ) は、本発明のキャリアを備えた半導体装置の第 2の実施の形態の構 成を示す斜視図である。
第 2図 （b ) は、第 2図 （a )の A— A部分の断面図である。
第 2図（c ) は、第 2図 （a )の底面図である。
第 3図 （a ) は、本発明のキャリアを備えた半導体装置の第 3の実施の形態の構 成を示す斜視図である。 第 3図 （b ) は、 第 3図 （a )の A— A部分の断面図である。
第 3図 （c ) は、第 3図 （a )の底面図である。
第 4図 （a ) 〜 （d )は、本発明の 体装置の実装方法の第 1の魏の形態を 示す工程図である。
第 5図 （a ) 〜 （d )は、本発明の半導体装置の実装方法の第 2の実施の形態を 示す工程図である。
第 6図 （a ) 〜 （e )は、本発明の半導体装置の実装方法の第 3の実施例を示す 工程図である。
第 7図は、本発明の半導体装置の実施の形態に用いた材料の熱膨張係数を示す図 である。
第 8図は、従来の半導体装置の構成を示す側断面図である。
第 9図は、従来の鸭体装置を回路基板に実装した場合の構成を示す側断面図で あ o
発明を実施するための最良の形態
以下に本発明の実施の形態につ ゝて図面を参照しながら説明する。
(錢の形態 1 )
第 1図は本発明のキヤリァを備えた半導体装置 1の第 1の実施例の構造を示すも のである。 半導体素子 2はそれ自体に所定の回路が形成されており、 その一部には 電極 4力形成されて L、る。キャリア 3は である 才 1 7で構成されており、 その上には半導体素子 2が配置されている。 キャリア 3の上面（他方の面） には半 導体素子 2の電極 4と 的に接続される第 2の電極 6が配設されている。 キヤリ ァ 3の底面（一方の面）には第 1図 （c ) に示すように格子上に配置された第 1の 電極である外部電極端子 8が配設されており、 この外部電極端子 8は第 2の電極 6 と電気的に接続されている。充填部 1 8はキャリア 3 (又は絶縁基材 1 7 )の底面 に凹状に形成されており、 この充填部 1 8は後の工程において接続部材例えば半田 などが充填される。また、充填部 1 8の底部には外部電極端子 8が設けられている。 封止材 7は半導体素子 2とキヤリア 3との間隙及び半導体素子 2の周辺部に充填被 覆されている。 ここで、充填部 1 8の深さは後の工程で半導体装置 1又はキャリア 3と所定の回路を有する基板（以下、 回路基板という） とを接続する際に必要な高 さによって決定される。 また、 凹状の充填部 1 8の形成方法としては種々の方法が あるが、例えば感光性のエポキシ樹 fl旨フィルムを用いて、露光現像により凹部も形 成することも可能である。 例えば、外部電極端子 8
Figure imgf000006_0001
ピッチ （隣接する外部 電極端子 8の中心間の長さ）が 1 mmで直径（外部電極端子 8の直径）が 0. 5 m mの場合、充填部 1 8の深さは 0. 2 mmから 1 . 0 mmが好ましい。 キャリア 3の材料はアルミナやガラスセラミックスのようなセラミックスか'一般的に用いら れる。 また、エポキシ等の樹脂材料を用いることも可能である。
このような構成により、 回路基板に半田づけ等の電気的接合を行なう場合、接合 部の高さ Hを充填部 1 8の深さによって任意に制御することが可能となる。 これに より、充填部を有しない半導体装置を回路基板に実装した場合に比べ、 回路基板か ら外部電«子 8までの距離 Hを高くでき、外部電極端子 8の接合界面にかかる応 力を低減でき、耐ヒ一トサイクノ! ¾ (被試験高温と低温とを等の信頼性が向上する。 ここで、耐ヒートサイクノ とは被試験品の雰囲気（周囲の環境）を高温と低温 とに繰り返して熱応力を与えることであり、本半導体装置では + 8 0度（摂氏） 3 0分〜一 4 0度（摂氏） 3 0分を 1 0 0 0サイクル繰り返し行い、半田を用いて 接続を行った箇所にクラックが入らなかった。
また、 体装置 1に充填部 1 8を設けないで回路基板に実装した場合は、電気 的接続に用いられる半田が第 9図に示すように周辺に膨らんだ太鼓状の形状になる が、本発明のキヤリア 3又は半導体装置 1では、充填部 1 8にクリーム半田又は半 田ボールを充填してから半田付けを行なうので、 半田接合部の形状が接合の高さ方 向に対して中央部が凹んだ鼓状の形状にすることができ、応力の集中部が接合界面 から接合の中央部に移り、強度が強くなり接合界面の破壊を防ぐことが可能になる。
纖の形態 2 )
つぎに、第 2図は本発明のキャリァを備えた半導体装置 1の第 2の実施例の構造 を示すものである。 なお、上述した実施の形態と同様の構成については同じ符号を 用い、 その説明を省略する。
キャリア 3は半導体装置 1の厚み方向に対して充填部 1 8 (規制 5 2 )の存 在する側（一方の面） の底面（基材である絶^ ¾材5 1 )から下部表面までの規制 基材 5 2と、 凹状部分のない平板状の絶 ¾材 5 1から構成されている。第 1の電 極である外部電極端子 8は絶 »材 5 1上の規制基材 5 2の存在する側には設けら れており、第 2の電極 6は絶縁基材 5 1上の規制基材 5 2の存在しない側の面（他 方の面） に設けられている。 また、外部電極端子 8と第 2の電極 6とは «m的に接 続されている。規制 2は外部電極端子 8を底部としてその周囲に設けられて おり、 これにより充填部 1 8力、'形成されている。 この充填部 1 8は外部電極端子 8 に半田などの接続材料を接着する場合に接続材料を規制する。
さらに、本 urnの形態では、 im i 1と規制 2とはそれぞれ異なる材 料で構成される。 キャリア 3の 観才 5 1を構成する材料は、 樹脂の熱膨張係数 に比べて 体素子 2の熱膨張係数に近い値の材料を用いる。例えば、 体素子 2がシリコン基板を用いている場合、 アルミナにガラスを混合したガラスセラミッ クス等のセラミックで構成する。 また、 5 1、規制 5 2にアルミナな どを用いてもよい。
キャリア 3の規制基材 5 2を構成する材料は、 半導体装置 1を実装する回路基板 の熱膨張係数と ^S# 5 1の熱膨張係数との中間の値を it 材料を用いる。 これ により、半導体素子 2、絶縁基材 5 1、規制基材 5 2、 回路基板の間の熱応力を緩 和し、後の工程で外部電極端子8に接続材糊えば半田付けを行った際に、 当該部 分の信頼性を向上させることができる。例えば、 5 1にガラスセラミック スを用いた場合、規制基材 5 2にはポリフヱニレンサルフアイドのような耐熱性の エンジニアリングプラスチックを用いる。 なお、 ポリフエ二レンサルファイド以外 にも液晶ポリマーなどを用いてもよい。
このような構成にすることにより、 HiSの形態 1の効果に加え、 さらに、接着部 分にかかる応力を緩和することが可能となる。
(実施の形態 3 )
つぎに、第 3図は本発明のキヤリアを備えた半導体装置 1の第 3の実施例の構造 を示すものである。 なお、 iiした実施の形態と同様の構成については同じ を 用い、 その説明を省略する。
キヤリア 3は実施の形態 2と同様に規制基材 5 2と絶 材 5 1から構成されて いる。規制謝 5 2は複数の部分 5 3〜5 5を厚み方向に複数の材料で構成されて いる。規制 才 5 2は 禄基材 5 1の厚み方向に対して、規制基材 5 2の^ ¾材 5 1側の熱膨張係数を後の工程で実装される回路基板の熱膨張係数より ^¾材 5
1の熱膨張係数と近い値とし、 ^mms 1からその 方向に対して離れるに従 つて回路基板の熱膨張係数に近づくように構成してある。
規制基材 5 2はポリフエ二レンサルフアイドにフイラ一（ガラス繊維）を混合し、 フィラーの種類や量を変えることにより熱膨張率を調整している。本実施の形態で は、規制基材 5 2の第 1部分 5 3の材料はフイラ一を全体の約 6 0 %混合し、規制 基材 5 2の第 2部分 5 4の材料はフィラーを全体の約 5 0 %、規制基材 5 2の第 3 部分 5 5の材料はフイラ一を全体のの約 4 0 %としている。全体量に对するフイラ 一の量を低減することにより熱膨張率は増加する。各層 5 3、 5 4、 5 5は接着剤 を用いて張り合わせる。
このような構成にすることにより、 の形態 1の効果に加え、 さらに、接着部 分にかかる応力を緩和することが可能となる。 なお、上記実施の形態において使用 された材料の熱膨張係数は第 7図に示す。
なお、本実施の形態では熱膨張率を絶^ ¾材 5 1からその厚み方向に対して階段 的に変化させているが、 的に変化させても同様の効果が得られる。
(実施の形態 4 )
つぎに、本発明の 体装置 1を回路基板に実装する方法につ 、て第 4図を用い て説明する。
まず、 半導体装置 1を反転し、 キャリア 3の充填部 1 8の開口部 1 9を上部に向 け、 部 1 8にクリーム半田 1 3 (半田粉末とフラックスとを練り合わせたもの） を充填する （第 4図 （a )参照）。 クリーム半田 1 3の充填は充填部 1 8の開口部 1 9に対応した開口を有するマスクを用い、 マスクの開口と開口部 1 9とを位置合 わせして ^体装置 1上にマスクを載置し、 クリーム半田 1 3をスキージ （半田を 印刷する際に使用するヘラのようなゴム） を用いて印刷することにより充填が完了 する。 この後、 クリーム半田 1 3を充填した半導体装置 1を再度反転し、 クリー ム半田 1 3の充填されたキャリア 3の充填部 1 8を下側に向ける。
—方、 «体装置 1を実装する回路基板 1 2にはマスクを用いてクリーム半田 1 3を印刷する （第 4図（b )参照）。
つぎに、半導体装置 1を回路基板 1 2上で位置合わせを行なつてから装着する (第 4図 （c )参照）。 つぎに、 リフロー工程（温風やヒーターで半田を溶かし、半田 づけする方法） においてクリーム半田の融点以上の温度に加熱し、 クリーム半田を 溶融させ外部電極端子 8と回路基板 1 2上の電極 1 1との半田づけを行なう。共晶 半田の場合は好ましくは 2 2 0 °Cに加熱するのが一般的である。 クリーム半田が溶 融する際に、 クリーム半田中のフラックスが蒸発 ·気化するためその容積は半分程 度に体積収縮する。半田づけを行った後に冷却し室温に戻すと、 半田づけを行った 半田接合部の形状が接合の高さ方向に対して中央部が凹んだ鼓状の形状となる （第 4図（ d ) )。 なお、金属自体も固化時に約 1 0 %禾 体積収縮する。
なお、本実施の形態のようなマスクを用いない場合でも、 クリーム半田 1 3を充 填部 1 8に充填することは可能である。 例えば、 キャリア 3上に直接クリーム半田 1 3を置き、 スキージを用いてかきとることによりクリーム半田 1 3の充填は可能 である。
また、本実施の形態では、通常、 回路基板 1 2の周辺には、本発明の半導体装置 1以外にも抵抗やコンデンサなどの電子部品が実装されるのが一般的であることか ら、半導体装置 1とともにこれらの電子部品をも実装するために、 回路基板 1 2に マスクを用いたクリーム半田 1 3の印刷を行っている。 ただし、既にキャリア 3の 充填部 1 8にクリーム半田 1 3が されているため、 回路基板 1 2へクリーム半 田を印刷する工程は半導体装置 1の実装には必ずしも必要ではない。 なお、 回路基 板 1 2にクリーム半田 1 3の印刷を行なうか否かは、 マスクの開口を開けるか開け ないかによって決定されるため、実装工程としては全く同一工程となる。
また、本魏の形態では魏の形態 1で述べたキャリア、 体装置を用いてい るが実施の形態 2若しくは難の形態 3で述べたキャリア、 体装置を用 L、ても 同様に実装することができる。
このような方法により、実装を行うことで、実施の形態 1〜実施の形態 3の各々 の効果を得ることができる。
(実施の形態 5 )
つぎに、本発明の半導体装置の別の実装方法につ tゝて第 5図を用いて説明する。 まず、半導体装置 1を反転し、 キャリア 3に設けた充填部 1 8の開口部 1 9を上 部に向け、外部電極端子 8に粘着性フラックス 1 5を塗布し、 その上に半田ボール 1 6を充填する。
ここで、本実施例では粘着性フラックスとして、溶剤としてイソプロピルアルコ ール、 ロジン （松ャ二） としてアビュチン酸、活性剤としてェチルァミン塩酸塩を 用いたが、他のものを用いてもかまわない。
具体的には、粘着性フラックス 1 5はデイスペンスによって行なわれ、半田ボー ル 1 6の は電子部品を搭 る装着機を用いて行っているが、 これ以外のどの ような方法を用いてもかまわない。 ここで、 デイスペンスとは、 a t器形状のも のの内部に粘着性フラックス 1 5を挿入し、一方から粘着性フラックス 1 5に圧力 をかけることにより、他方に設けられた針状の先端から粘着性フラックス 1 5を吐 出する方法である。
つぎに、 半田ボーノレ 1 6を充填した 体装置 1を再度反転し、 半田ボール 1 6 の されたキヤリア 3の充填部 1 8を下に向ける。
一方、 体装置 1を実装する回路基板 1 2にはマスクを用いてクリーム半田 1 3を印刷する。
つぎに、 特体装置 1を回路基板 1 2上で位置合わせを行なってから する。 次に、 リフロー工程にお t、て、 クリーム半田 1 3の融点以上の温度に加熱すること により、 クリーム半田 1 3を溶融させ外部電極端子 8と回路基板 1 2上の電極 1 1 との半田づけを行なう。共晶半田の場合好ましくは 2 2 0 に加熱するのが一般的 である。。 クリーム半田が溶融する際には半田自体が体積収縮するので、半田づけ を行った後に冷却し室温に戻すと、 半田づけを行った半田接合部の形状が接合の高 さ方向に対して中央部が凹んた鼓状の形状となる （第 5図 （d ) )。
なお、本実施の形態では鍾の形態 1で述べたキャリア、 体装置を用いてい るが実施の形態 2若しくは実施の形態 3で述べたキヤリア、半導体装置を用いても 同様に実装することができる。
また、本実施の形態では、 回路基板 1 2にマスクを用いたクリ一ム半田 1 3の印 刷を行っているが、 回路基板 1 2へクリーム半田を印刷する工程は^体装置 1の 実装には必ずしも必要ではないことは実施の形態 4と同様である。
このような方法により、 実装を行うことで、実施の形態 1〜実施の形態 3の各々 の効果を得ることができる。 (実施の形態 6 )
さらに、本発明の轉体装置 1の別の実装方法にっ 、て第 6図を用いて説明する。 まず、特体装置 1を反転し、 キャリア 3にある充填部 1 8の開口部 1 9を上部 に向け、 部 1 8にクリーム半田 1 3を充填する （第 6図 （a ) ) 。
つぎに、 半導体装置 1と回路基板 1 2が接触しており、かつ電気的に接続の必要 のない部分である接続部 2 0に接着剤 1 4を回路基板 1 2に塗布する。 なお、接着 剤 1 4はキャリア 3側に塗布してもかまわない。
つぎに、 クリーム半田 1 3の充填は充填部 1 8の開口部 1 9に対応した開口を有 するマスクを用い、マスクの開口と開口部 1 9とを位置合わせして^体装置 1上 にマスクを載置し、 クリーム半田 1 3をスキージを用いて印刷することにより充填 が完了する。 この後、 クリーム半田 1 3を充填した 体装置 1を再度反転し、 ク リーム半田 1 3の充填されたキヤリア 3の充填部 1 8を下側に向ける。
一方、 体装置 1を実装する回路基板 1 2にはマスクを用いてクリーム半田 1 3を印刷する （第 6図 （b )参照）。
つぎに、 体装置 1を回路基板 1 2上で位置合わせを行なってから する。 次に、 リフロー工程（温風やヒーターで半田を溶かし、半田づけする方法） におい てクリーム半田の融点以上の温度に加熱し、 クリーム半田を溶融させ外部電極端子 8と回路基板 1 2上の電極 1 1との半田づけを行なう。共晶半田の場合好ましくは 2 2 0 に加熱するのが一般的である。 。 クリーム半田が溶融する際には半田自体 が体積収縮するので、 半田づけを行った後に冷却し室温に戻すと、 半田づけを行つ た半田接合部の形状が接合の高さ方向に対して中央部が凹んだ鼓状の形状となる (第 6図 （d ) ) 。
このように、 半導体装置と回路基板が接触し、 かつ ¾^的に接続の必要のない部 分において接着剤を介してから回路基板に装着し、加熱して半田付けを行なうこと により、接着した部分が応力を吸収し、 m 的接合部にかかる応力を低減すること が可能となる。
なお、本実施の形態のようなマスクを用いなレ、場合でも、 クリーム半田 1 3を充 填部 1 8に充填することは可能である。例えば、 キヤリァ 3上に直接クリーム半田 1 3を置き、 スキージを用いてかきとることによりクリーム半田 1 3の充填は可能 である。
また、本実施の形態では、 回路基板 1 2にマスクを用いたクリーム半田 1 3の印 刷を行っているが、 回路基板 1 2へクリーム半田を印刷する工程は半導体装置 1の 実装には必ずしも必要ではないことは実施の形態 4と同様である。
このような方法により、実装を行うことで、実施の形態 1〜実施の形態 3の各々 の効果を得ることができる。
産 n±の利用可纖
本発明のキヤリァ又は半導体装置によれば回路基板に半田付け等の電気的接合を 行なう場合、接合部の高さ Hを凹部の深さによって任意に制御することが可能とな る。 凹部を有しない ^体装置を実装した場合に比べて、接合部の高さ Hを高くす ることができ、接合界面にかかる応力を低減できるため、 耐ヒートサイクノ 1 ¾等の 信頼性を向上することができる。
また、轉体装置に凹部を設けないで実装した場合は、接合部の形状が周辺に膨 らんだ太鼓状の形状になるが、本発明においては凹部にクリーム半田又は半田ボー ノレを してから半田付けを行なうので、半田接^ Uの形状が接合の高さ方向に対 して中央部が凹んだ鼓状の形状にすることが可能になる。 その理由はクリーム半田 が溶融時に体積収縮するからである。半田接合部の形状を鼓状にすることにより、 応力の集中部が接合界面から接合の中央部に変化し、 5娘が強くなり接合界面の破 壊を防ぐことができる。
体キヤリァに設けた凹部と回路基社の電極とを mm的に接合する場合に、 轉体装置と回路基板が接触し、 かつ 的に接続の必要のない部分において、 接 着剤を介して回路基板に装着し、 加熱して半田付けを行なうことにより、接着した 部分が応力を吸収し、 的接 にかかる！^力を低減することができる。
また、 体装置の^ #体キャリアに設けた凹部の底部にある電¾0ヽら、轉体 素子の存在しない側の表面までを、鸭体装置の特体キヤリァの熱膨張係数から 体装置を実装する回路基板の熱膨張係数に順次近づくように、異なる材料を複 m mして構成することにより、接着部分にかかる応力を緩和することが可能と なり、 的接合部の応力を低減することができる。

Claims

請求の範囲
1、一方の面に凹状の充填部を設けた基材と、前記基材の充填部の底部に設けられ た第 1の電極と、 前記 才の他方の面に設けられた第 2の電極とを備え、 前記第 1 の電極と前記第 2の電極とを mm的に接続して構成したキャリア。
2、基材の一方の面に設けられた第 1の電極と、 前記基材の他方の面に設けられか つ前記第 1の電極と mm的に接続された第 2の電極と、前記第 1の電極を底部とし てその周囲に設けられかつ前記第 1の電極に接続材料を接着する場合に前記接続材 料を規制する充填部を備えたキヤリァ。
3、前記基材と前記充填部とを熱膨張係数の異なる材料で構成した請求の範囲 2記 載のキャリア。
4、前記充填部は前記基材の厚み方向に対して、前記充填部の前記基材側の熱膨張 係数は前記 の熱膨張係数と近似した値とし、 前記 から離れるに従って実装 される基板の熱膨張係数に近づくように構成した請求の範囲 2記載のキヤリア。
5、所定の回路が形成されかつその一部に電極が形成された半導体素子と、前記半 導体素子の電極と請求の範囲 1〜 4の L、ずれかに記載のキヤリァの第 1の電極とを 的に接続した 体装置。
6、請求の範囲 5記載の 体装置のキヤリァに形成された充填部に接着材料を充 填し、前記 体装置を反転して基板に装着し、 前記 体装置と前記基板とを加 熱する 体装置の実装方法。
7、請求の範囲 5記載の半導体装置のキヤリァに形成された充填部に半田ボールを 充填し、 体装置を反転して基板に し、前記 体装置と前記基板とを加熱 する^ 体装置の実装方法。
8、 体キヤリァの凹部に設けた電極と回路基板上の電極の mm的接合にお 、て、 体装置と回路基板が接触し、 かつ 的接続の必要のな 、部分に接着剤を塗布 し、 体装置を回路基板に装着し、次に加熱することにより半田付けを行なう請 求項 1または 2の tヽずれかに記載の 体装置による実装方法。
9、所定の回路を有する基板に設けられた電極と前記基板に実装する部品の電極と を接続する接続材料を中央部が凹んだ鼓状の形状にして前記基板に設けられた電極 と前記基板に実装する部品の電極と接続する実装方法。
10、所定の回路を有する基板に設けられた電極と前記基板に実装する部品の電極と を接続する接続材料を中央部が凹んた鼓状の形状にして前記基板に設けられた電極 と前記基板に実装する部品の電極と接続した実装品。 '
PCT/JP1996/002007 1995-07-20 1996-07-18 Support, dispositif semi-conducteur et procede de montage WO1997004481A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019980700420A KR100355323B1 (ko) 1995-07-20 1996-07-18 캐리어와 그를 포함하는 반도체 장치
US08/983,136 US6037657A (en) 1995-07-20 1996-07-18 Carrier, semiconductor device, and method of their mounting

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP18427595A JP3597913B2 (ja) 1995-07-20 1995-07-20 半導体装置とその実装方法
JP7/184275 1995-07-20

Publications (1)

Publication Number Publication Date
WO1997004481A1 true WO1997004481A1 (fr) 1997-02-06

Family

ID=16150475

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1996/002007 WO1997004481A1 (fr) 1995-07-20 1996-07-18 Support, dispositif semi-conducteur et procede de montage

Country Status (5)

Country Link
US (1) US6037657A (ja)
JP (1) JP3597913B2 (ja)
KR (1) KR100355323B1 (ja)
CN (1) CN1144277C (ja)
WO (1) WO1997004481A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8319319B2 (en) * 2007-11-12 2012-11-27 Samsung Sdi Co., Ltd. Semiconductor package and mounting method thereof
IL268133B (en) * 2017-01-20 2022-08-01 Maran John Vedamanikam A vtol plane with thrust rising from a central fan

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6805280B2 (en) * 2002-01-08 2004-10-19 International Business Machines Corporation Z interconnect structure and method
WO2003077618A2 (en) * 2002-03-05 2003-09-18 Resolution Performance Products Llc Attachment of surface mount devices to printed circuit boards using a thermoplastic adhesive
US20030170450A1 (en) * 2002-03-05 2003-09-11 Stewart Steven L. Attachment of surface mount devices to printed circuit boards using a thermoplastic adhesive
US6906425B2 (en) * 2002-03-05 2005-06-14 Resolution Performance Products Llc Attachment of surface mount devices to printed circuit boards using a thermoplastic adhesive
US6781730B2 (en) * 2002-03-11 2004-08-24 Pts Corporation Variable wavelength attenuator for spectral grooming and dynamic channel equalization using micromirror routing
EP2447989B1 (en) * 2009-06-22 2016-05-04 Mitsubishi Electric Corporation Semiconductor package and semiconductor package mounting structure
JP2011187484A (ja) * 2010-03-04 2011-09-22 Denso Corp 電子部品の実装構造
JP6418968B2 (ja) * 2015-01-29 2018-11-07 京セラ株式会社 電子部品実装用パッケージ、電子装置および電子モジュール
JP6597541B2 (ja) * 2016-09-26 2019-10-30 株式会社村田製作所 電子部品

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5146874A (en) * 1974-10-18 1976-04-21 Mitsubishi Electric Corp Handotaisochino seizohoho
JPS633422A (ja) * 1986-06-23 1988-01-08 Ricoh Co Ltd Ｉｃチツプの実装方法
JPH01226162A (ja) * 1988-03-07 1989-09-08 Matsushita Electric Ind Co Ltd 半導体チップの接続方法
JPH01291438A (ja) * 1988-05-19 1989-11-24 Fujitsu Ltd フリップチップの実装方法
JPH07231050A (ja) * 1993-12-13 1995-08-29 Matsushita Electric Ind Co Ltd チップパッケージ，チップキャリア及びその製造方法、回路基板の端子電極及びその形成方法、ならびにチップパッケージ実装体

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4999700A (en) * 1989-04-20 1991-03-12 Honeywell Inc. Package to board variable pitch tab
US5168344A (en) * 1990-08-15 1992-12-01 W. R. Grace & Co. Conn. Ceramic electronic package design
JP3437369B2 (ja) * 1996-03-19 2003-08-18 松下電器産業株式会社 チップキャリアおよびこれを用いた半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5146874A (en) * 1974-10-18 1976-04-21 Mitsubishi Electric Corp Handotaisochino seizohoho
JPS633422A (ja) * 1986-06-23 1988-01-08 Ricoh Co Ltd Ｉｃチツプの実装方法
JPH01226162A (ja) * 1988-03-07 1989-09-08 Matsushita Electric Ind Co Ltd 半導体チップの接続方法
JPH01291438A (ja) * 1988-05-19 1989-11-24 Fujitsu Ltd フリップチップの実装方法
JPH07231050A (ja) * 1993-12-13 1995-08-29 Matsushita Electric Ind Co Ltd チップパッケージ，チップキャリア及びその製造方法、回路基板の端子電極及びその形成方法、ならびにチップパッケージ実装体

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8319319B2 (en) * 2007-11-12 2012-11-27 Samsung Sdi Co., Ltd. Semiconductor package and mounting method thereof
IL268133B (en) * 2017-01-20 2022-08-01 Maran John Vedamanikam A vtol plane with thrust rising from a central fan

Also Published As

Publication number Publication date
JP3597913B2 (ja) 2004-12-08
US6037657A (en) 2000-03-14
KR19990035764A (ja) 1999-05-25
CN1191628A (zh) 1998-08-26
KR100355323B1 (ko) 2002-11-18
JPH0936174A (ja) 1997-02-07
CN1144277C (zh) 2004-03-31

Similar Documents

Publication Publication Date Title
US5641113A (en) Method for fabricating an electronic device having solder joints
US7842599B2 (en) Bumping electronic components using transfer substrates
JP3239335B2 (ja) 電気的接続用構造体の形成方法およびはんだ転写用基板
US5477419A (en) Method and apparatus for electrically connecting an electronic part to a circuit board
EP1408543A2 (en) Formation of solder balls having resin member as reinforcement
TWI280829B (en) Mounting substrate and mounting method of electronic part
JPH06103703B2 (ja) 半田付け方法
JPH0810716B2 (ja) 電子パッケージ
WO1997004481A1 (fr) Support, dispositif semi-conducteur et procede de montage
CN101657891A (zh) 凸面管芯连接方法
JP2004193334A (ja) バンプ形成用シートおよびその製造方法
JP2003124438A (ja) 半導体装置及びその製造方法
JP2574369B2 (ja) 半導体チップの実装体およびその実装方法
JP4835406B2 (ja) 実装構造体とその製造方法および半導体装置とその製造方法
US5918796A (en) Method of fabricating package for housing semiconductor element
JP3180041B2 (ja) 接続端子及びその形成方法
JP3862120B2 (ja) 表面実装型電子部品及びその実装方法
CN111200913A (zh) 电子基板的制造方法及安装用片
JPH01226162A (ja) 半導体チップの接続方法
JPH05152303A (ja) 突起電極を有する半導体装置および突起電極形成方法ならびにその半導体装置の実装体
JP2004319665A (ja) 表面実装部品および表面実装部品の実装方法および実装基板
JP3405136B2 (ja) 電子部品および電子部品の製造方法ならびに電子部品の実装構造
JPH1140716A (ja) 半導体装置およびその製造方法
JP2633745B2 (ja) 半導体装置の実装体
JPH0744199B2 (ja) 半導体装置の実装体およびその実装方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 96195696.8

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR SG US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1019980700420

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 08983136

Country of ref document: US

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 1019980700420

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1019980700420

Country of ref document: KR