JPH09219465A - 半導体パッケージ及びその製造方法 - Google Patents

半導体パッケージ及びその製造方法

Info

Publication number
JPH09219465A
JPH09219465A JP32636396A JP32636396A JPH09219465A JP H09219465 A JPH09219465 A JP H09219465A JP 32636396 A JP32636396 A JP 32636396A JP 32636396 A JP32636396 A JP 32636396A JP H09219465 A JPH09219465 A JP H09219465A
Authority
JP
Japan
Prior art keywords
semiconductor
package
lead
semiconductor chip
package body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32636396A
Other languages
English (en)
Inventor
Lee Bieon-Dak
リー ビェオン−ダク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of JPH09219465A publication Critical patent/JPH09219465A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】本発明は、リードフレームを予めクリップ（CL
IP）状に製造し、該リードフレームをパッケージ本体に
両方側に被覆篏合して、半導体パッケージの構造及び製
造工程を単純化し、生産性向上及び原価の低廉を図り得
るクリップ形アウトリードを有する半導体パッケージ及
びその製造方法を提供しようとするものである。 【解決手段】複数のボンドパッドを有する半導体チップ
20と、該半導体チップ20が接着されるリセス部22を有し
て成形されたパッケージ本体21と、該パッケージ本体21
の端縁部に被覆篏合されインナリード11及びクリップ形
のアウタリード12を有したリードフレーム10と、を備え
た半導体パッケージＰを構成し、該半導体パッケージＰ
を印刷回路基板上に、水平形態、垂直形態及び積層形
態、等の所望の形態に自在に実装するようになってい
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体パッケージ
及びその製造方法に係るもので、詳しくは、リードフレ
ームをクリップ（CLIP）状に製造し、そのリードフレー
ムをパッケージ本体の端縁部に被覆篏合して構成したク
リップ形リードフレームを有する半導体パッケージ及び
その製造方法に関するものである。
【０００２】
【従来の技術】従来、半導体パッケージにおいては、図
６（Ａ），（Ｂ）に示したように、上部中央にチップの
付着されるダイパドル（４）と、該ダイパドル（４）の
両側方に所定間隔離して形成された各インナリード
（５）と、それらインナリード（５）の一方の端部から
外側に延長された後、所定形状に屈曲形成された各アウ
タリード（６）と、を備えてリードフレーム３が構成さ
れていた。
【０００３】また、前記ダイパドル（４）上面に半導体
チップ（２）が接着され、その半導体チップ（２）の上
面両側縁部と前記各インナリード（５）とが金属ワイヤ
（７）により電気的に接続され、それら半導体チップ
（２）、ダイパドル（４）及び各インナリード（５）の
一部がモ−ルディングコンパウンド（８）により成形さ
れて、半導体パッケージが構成されていた。
【０００４】そして、このような半導体パッケージを製
造する方法は次のようであった。先ず、前記ダイパドル
（４）上にウエーハから切断された半導体チップ（２）
を接着するダイボンディング工程を行い、該ダイボンデ
ィングされた半導体チップ（２）のパッド（図示され
ず）とリードフレーム（３）のインナリード（５）とを
金属ワイヤ（７）を用いて電気的に接続するワイヤボン
ディング工程を行い、前記半導体チップ（２）、各金属
ワイヤ（７）及び各インナリード（５）の一部を夫々モ
−ルディングコンパウンド（８）を用いて成形した後、
リードフレーム（３）とパドル（４）とを連結するサポ
ートバー（support bar ;図示せず）、アウタリード
（６）間を連結するダムバー（dam bar ; 図示せず）及
びセクションバー（section bar ; 図示せず）を夫々切
断するトリム（trim）工程を施して個別に分離された半
導体パッケージ（１、１’）を製造し、最後に該半導体
パッケージ（１、１’）の各アウタリード（６）を所定
形状に屈曲するフォーミング（forming ）工程を行っ
て、半導体パッケージ（１、１’）の製造を終了してい
た。
【０００５】
【発明が解決しようとする課題】しかるに、このような
従来の半導体パッケージにおいては、半導体パッケージ
の各種類及び形態に適合すべく、各リードフレームをそ
れら種類及び形態別に、一つ一つ製造するようになって
いるため、極めて不便であり、原価が上昇するという不
都合な点があった。
【０００６】また、水平形態のリードフレームは、垂直
形態に実装する半導体パッケージには適用することがで
きないという不都合な点があった。さらに、複数の半導
体パッケージを積層して印刷回路基板上に実装すること
が難しく、もし、実装しようとしても信号の伝達経路が
長くて信号の電気的特性が低下するという不都合な点が
あった。
【０００７】従って、本発明の目的は、多様な種類のパ
ッケージ製造に共通に使用し、垂直形態及び水平形態に
半導体パッケージを実装するとき、単一のパッケージは
勿論で、複数個のパッケージも簡便に積層し、信号の伝
達経路を減らして電気的特性を向上し得るクリップ形ア
ウタリードを有する半導体パッケージ及びその製造方法
を提供しようとするものである。
【０００８】
【課題を解決するための手段】このような目的を達成す
るため、本発明に係るクリップ形アウタリードを有する
半導体パッケージは、上面に複数のボンドパッドを有す
る半導体チップと、該半導体チップが接着されるリセス
部を上部に有して成形されたパッケージ本体と、金属ワ
イヤにより前記半導体チップのボンドパッドと電気的に
接続されたインナリードと、該インナリードから延長さ
れ、前記パッケージ本体の端縁部に被覆篏合され、該パ
ッケージ本体の上、下面及び側面に露出されて電気的に
接続されたアウタリードと、を備えたリードフレーム
と、前記半導体チップ、金属ワイヤ及び前記インナリー
ドをモールディングコンパウンドにより成形した成形部
と、から構成されている。
【０００９】このような構成とすれば、リードフレーム
を、パッケージ本体の端縁部を被覆嵌合する構造とする
ことにより、露出するアウタフレームの上, 下面又は側
面をそれぞれ基板の導体と電気的に接続するように接触
させることができるので、半導体パッケージを水平, 垂
直のいずれの形態でも基板に実装することができ、ま
た、半導体パッケージを積層したときにも隣接するパッ
ケージのアウタフレーム同士を電気的に接続するように
接触させることができるので、積層して使用することも
可能になる。
【００１０】そして、このように一定のリードフレーム
構造で、前記のような種々の形態で実装することができ
るため、製造コストを低減することができ、積層実装時
の信号伝達経路も、他のリード部材を使用することな
く、可及的に短縮できるので、電気的な特性も良好に維
持できる。その他、リードフレームがパッケージ本体か
ら突出することもないので、実装密度をより高めること
ができ、取り扱いにも優れ、リードフレームの変形等も
防止でき、信頼性にも優れる。変形る。
【００１１】また、前記アウタリードは、インナリード
と一体にコ字状に屈曲形成してリードフレームを一部材
で形成するのが、製造面，コスト面，強度面などで好ま
しい。また、前記アウタリードは、上下面に夫々内方向
に屈曲して形成した窪み部を有した構成とすることによ
り、該そのアウタリードの窪み部によりクリップ形リー
ドフレームが前記パッケージ本体に密接に被覆篏合され
る。
【００１２】また、前記半導体チップが接着される下側
中央部分に熱を放出するヒートスプレッドを形成するこ
とにより、半導体チップからの発生熱を効果的に放出さ
せることができ、半導体チップの耐久性が向上する。一
方、本発明に係るクリップ形アウタリードを有する半導
体パッケージの製造方法は、リセス部を有したパッケー
ジ本体を成形する工程と、インナリードと該インナリー
ドから延長して形成されたアウタリードとを有したリー
ドフレームを、上記パッケージ本体の端縁部に、該パッ
ケージ本体の上、下面及び側面に露出するように被覆篏
合する工程と、上記パッケージ本体のリセス部上面に複
数個のボンドパッドを有する半導体チップを接着する工
程と、前記インナリードと上記半導体チップのボンドパ
ッドとを金属ワイヤにより電気的に接続するワイヤボン
ディング工程と、上記半導体チップとインナリードと金
属ワイヤとをモールディングコンパウンドにより成形す
る工程と、を順次行う構成とした。
【００１３】また、前記成形の工程は、例えば、モ−ル
ディング、ポーティング及びシーリング中のいずれか１
つにより行う。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態に対
し、図面を用いて説明する。本発明に係る半導体パッケ
ージの第１実施形態（Ｐ）においては、図１に示したよ
うに、上部に複数のボンドパッドを有する半導体チップ
（２０）と、該半導体チップ（２０）の接着されるリセ
ス（recess）部（２２）が上部中央に切刻形成されたパ
ッケージ本体（２１）と、該パッケージ本体（２１）の
端縁部に被覆箝合されるように、ほぼコ字状に屈曲形成
されインナリード（１１）及びアウタリード（１２）を
有したクリップ形リードフレーム（１０）と、該インナ
リード（１１）及び前記半導体チップ（２０）上面のボ
ンドパッドに電気的に接続された金属ワイヤ（２３）
と、 それら、半導体チップ（２０）、リセス部（２
２）、金属ワイヤ（２３）及びインナリード（１１）の
所定部位がモールディングコンパウンドにより成形され
た成形部（２４）と、から構成されている。
【００１５】且つ、前記リードフレーム（１０）におい
ては、帯状の金属片がコ字状に屈曲形成されるが、該コ
字状の上下面に夫々内方向に屈曲して形成した窪み部１
３、１３’を有し、該窪み部１３の内側が前記インナリ
ード（１１）に形成され、該インナリード（１１）を除
いた他の部分がアウタリード（１２）に形成され、前記
リードフレーム（１０）が前記パッケージ本体（２１）
の両側端縁部に被覆篏合された後、前記各窪み部１３、
１３’の弾性力により該リードフレーム（１０）がパッ
ケージ本体（２１）に加圧係合されるようになってい
る。なお、前記窪み１３，１３’の対向位置を、相互に
オフセットしてあるので、パッケージ本体（２１) が、
特別に薄くなることもなく、耐久性を確保できる。
【００１６】又、本発明に係る半導体パッケージの第２
実施形態（Ｐ’）においては、図２に示したように、上
部に複数個のボンドパッドを有する半導体チップ（２
０）と、該半導体チップ（２０）が上面に接着され該半
導体チップ（２０）から発生する熱を放出するヒートス
プレッド（２６）が中央下面に係合されたパッケージ本
体（２１）と、該パッケージ本体（２１）の端縁部に被
覆篏合されるようにほぼコ字状に屈曲されインナリード
（１１）及びアウタリード（１２）を有したクリップ形
リードフレーム（１０）と、該インナリード及び前記半
導体チップ（２０）上面のボンドパッドに電気的に接続
された金属ワイヤ（２３）と、それら半導体チップ（２
０）、金属ワイヤ（２３）及びインナリード（１１）の
内方側のパッケージ本体（２１）の上面中央部がモール
ディングコンパウンドにより成形された成形部（２４）
と、から構成されている。
【００１７】このように構成された本発明に係る第１及
び第２実施形態の各半導体パッケージ（Ｐ，Ｐ’）にお
いては、パッケージ本体の端縁部において、その上面か
ら側面を跨がって下面に至るコ字形のクリップ形リード
フレーム（１０）が被覆篏合され、該リードフレーム
（１０）の外部リード（１２）がパッケージ本体の上、
下、側面の３方の側に露出されているため、半導体パッ
ケージを印刷回路基板に実装するとき、極めて簡便に実
装することができる。
【００１８】このような構造を有する半導体パッケージ
（Ｐ、Ｐ’）の製造方法について説明すると、次のよう
である。先ず、所定形状のリセス部（２２）を上面に有
するパッケージ本体（２１）の成形体をモールディング
するが、この時パッケージ本体（２１）の内部の中央下
方部分にヒートスプレッド（HEAT SPREAD ）（２６）を
挿入し、側面の凹凸部が係合するように、パッケージ本
体（２１）をモールディングすることもできる。
【００１９】次いで、クリップ形リードフレーム（１
０）を上記成形されたパッケージ本体（２１）の端縁部
の上下側面に被覆篏合して、該パッケージ本体（２１）
のリセス部（２２）に半導体チップ（２０）を接着する
が、この時、前記リードフレーム（１０）の被覆篏合工
程と半導体チップ（２０）の接着工程との工程順序を替
えて行うこともできる。
【００２０】次いで、前記リードフレーム（１０）のイ
ンナリード（１１）と半導体チップ（２０）のボンディ
ングパッド（図示せず）とを金属ワイヤ（２３）を用い
て電気的に接続する。その後、前記パッケージ本体（２
１）の所定領域をモールディングコンパウンドによりモ
ールディング又はポッティング（Potting ）若しくはシ
ーリング（sealing ）する。
【００２１】このような本発明に係る半導体パッケージ
（Ｐ、Ｐ’）を、印刷回路基板上に実装するときは、図
３（Ａ）に示したように水平形態に実装することもでき
るし、図３（Ｂ）に示したように垂直形態に実装するこ
ともできる。且つ、図３（Ｃ）に示したように複数個の
半導体パッケージを積層することもできるし、図３
（Ｄ）に示したように二つの印刷回路基板（４０）間に
複数の半導体パッケージ（Ｐ、Ｐ’）をアウタリードを
介して篏合するデュアルターミナル（DUAL TERMINAL ）
形態に実装することもできる。
【００２２】そして、本発明に係る半導体パッケージ
は、図４（Ａ）（Ｂ）（Ｃ）に示したように、クリップ
形リードフレームの配列形態に従いクオード型（Quad t
ype ）パッケージ、デュアルライン型（Dual line typ
e）パッケージ及びシングルライン型（single line typ
e）パッケージの製造に適用することができる。そし
て、本発明に係る半導体パッケージは、図５に示したよ
うに、パッケージの構造を変更せずに、マルチチップモ
ジュール（Multi-chip Module ; MCM ）パッケージに適
用することができる。即ち、パッケージ本体（２１）の
リセス部（２２）内上面に複数個の半導体チップ（２
０）と連結リード（Ｉ）とを夫々接着し、クリップ形リ
ードフレーム（１０）を上記パッケージ本体（２１）の
両側端縁部に被覆篏合し、金属ワイヤ（２３）を用いて
インナリード（１１）と半導体チップ（２０）と連結リ
ード（Ｉ）とを相互電気的に接続してマルチチップモジ
ュールパッケージとして使用することができる。
【００２３】
【発明の効果】以上説明したように、本発明に係るクリ
ップ形リードフレームを有する半導体パッケージ及びそ
の製造方法においては、予め所定形態に多量生産された
クリップ形リードフレームを用いて多様な半導体パッケ
ージを製造するようになっているため、製造工程が簡単
で、生産性が向上し、電気的経路が従来よりも短くなっ
て信号の伝達スピードが速くなり、１種類のリードフレ
ームにより多種類のパッケージを製造し得るという効果
がある。
【００２４】且つ、印刷回路基板上に半導体パッケージ
を実装する際、パッケージのアウトリードを印刷回路基
板上に付着せずに、単に篏合するようになっているた
め、実装作業が極めて簡便であり、実装後の付随作業が
省かれるという効果がある。又、複数のパッケージをリ
ードフレームを介して基板上に垂直形態、又は水平形態
等多様な形態に実装し、積層を簡単に行い得るためメモ
リの容量拡張を簡単に行い得るという効果がある。
【００２５】更に、本発明に係る半導体パッケージは、
サーマルミスマッチ（THERMAL MISMATCH ）、ディラミ
ネーション（DELAMINATION）及び水分（MOISTURE）の浸
透を抑制し得るという効果がある。
【図面の簡単な説明】
【図１】本発明に係る半導体パッケージの第１実施形態
の構造を示した縦断面図である。
【図２】本発明に係る半導体パッケージの第２実施形態
の内部構造を示した縦断面図である。
【図３】（Ａ）〜（Ｄ）本発明に係る半導体パッケージ
を印刷回路基板に設置する状態を示した説明図であっ
て、（Ａ）は、印刷回路基板上に水平に実装する状態を
示した説明図、（Ｂ）は、印刷回路基板上に垂直に実装
する状態を示した説明図、（Ｃ）は、パッケージを積層
する状態を示した説明図、（Ｄ）は、ジュアルターミナ
ル型に実装する状態を示した説明図である。
【図４】（Ａ）〜（Ｃ）本発明に係るクリップ形リード
フレームの適用される半導体パッケージを示した平面図
で、（Ａ）は、クオード型半導体パッケージの平面図、
（Ｂ）は、デュアルライン形態半導体パッケージの平面
図、（Ｃ）は、シングルライン形態半導体パッケージの
平面図である。
【図５】本発明に係るパッケージ本体に複数個の半導体
チップを設置するマルチチップモジュルパッケージを示
した一部断面図である。
【図６】（Ａ）（Ｂ）は、従来半導体パッケージの構造
を示した縦断面図である。
【符号の説明】
１０：リードフレーム １１：インナリー
ド １２：アウタリード １３、１３’：窪み
部 ２０：半導体チップ ２１：パッケージ
本体 ２２：リセス部（recess） ２３：金属ワイヤ ２４：成形部 ２６：ヒートスプ
レッド ４０：印刷回路基板 Ｐ、Ｐ’：パッケー
ジ Ｉ：連結リード

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】上面に複数のボンドパッドを有する半導体
    チップ（２０）と、 該半導体チップ（２０）が接着されるリセス部（２２）
    を上部に有して成形されたパッケージ本体（２１）と、 金属ワイヤ（２３）により前記半導体チップ（２０）の
    ボンドパッドと電気的に接続されたインナリード（１
    １）と、該インナリード（１１）から延長され、前記パ
    ッケージ本体の端縁部に被覆篏合され、該パッケージ本
    体の上、下面及び側面に露出されて電気的に接続された
    アウタリード（１２）と、を備えたリードフレーム（１
    ０）と、 前記半導体チップ（２０）、金属ワイヤ（２３）及び前
    記インナリード（１１）をモールディングコンパウンド
    により成形した成形部（２４）と、 から構成されたことを特徴とする半導体パッケージ。
  2. 【請求項２】前記アウタリード（１２）は、上記インナ
    リード（１１）と一体に形成され、コ字状に屈曲形成さ
    れたことを特徴とする請求項１記載の半導体パッケー
    ジ。
  3. 【請求項３】前記アウタリード（１２）は、上下面に夫
    々内方向に屈曲して形成した窪み部（１３、１３’）を
    有していることを特徴とする請求項１又は請求項２に記
    載の半導体パッケージ。
  4. 【請求項４】前記パッケージ本体（２１）は、前記半導
    体チップ（２０）が接着される下側中央部分に、熱を放
    出するヒートスプレッド（２６）が係合されて形成され
    ることを特徴とする請求項１〜請求項３のいずれか１つ
    に記載の半導体パッケージ。
  5. 【請求項５】リセス部（２２）を有したパッケージ本体
    （２１）を成形する工程と、 インナリード（１１）と該インナリード（１１）から延
    長して形成されたアウタリード（１２）とを有したリー
    ドフレーム（１０）を、上記パッケージ本体（２１）の
    端縁部に、該パッケージ本体の上、下面及び側面に露出
    するように被覆篏合する工程と、 上記パッケージ本体（２１）のリセス部（２２）上面に
    複数個のボンドパッドを有する半導体チップ（２０）を
    接着する工程と、 前記インナリード（１１）と上記半導体チップ（２０）
    のボンドパッドとを金属ワイヤ（２３）により電気的に
    接続するワイヤボンディング工程と、 上記半導体チップ（２０）とインナリード（１１）と金
    属ワイヤ（２３）とをモールディングコンパウンドによ
    り成形する工程と、 を順次行うことを特徴とする半導体パッケージの製造方
    法。
  6. 【請求項６】前記アウタリード（１２）は、上記インナ
    リード（１１）と一体に形成され、コ字状に屈曲形成さ
    れることを特徴とする請求項５記載の半導体パッケージ
    の製造方法。
  7. 【請求項７】前記アウタリード（１２）は、上下面に夫
    々内方向に屈曲して形成した窪み部（１３、１３’）を
    有していることを特徴とする請求項５又は６記載の半導
    体パッケージの製造方法。
  8. 【請求項８】前記パッケージ本体（２１）は、前記半導
    体チップ（２０）が接着される下側中央部分に、熱を放
    出するヒートスプレッド（２６）が係合されて形成され
    ることを特徴とする請求項５〜請求項７のいずれか１つ
    に記載の半導体パッケージの製造方法。
  9. 【請求項９】前記成形の工程は、モ−ルディング、ポー
    ティング及びシーリング中のいずれか１つにより行われ
    ることを特徴とする請求項５〜請求項８のいずれか１つ
    に記載の半導体パッケージの製造方法。
JP32636396A 1995-12-06 1996-12-06 半導体パッケージ及びその製造方法 Pending JPH09219465A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019950047162A KR100214463B1 (ko) 1995-12-06 1995-12-06 클립형 리드프레임과 이를 사용한 패키지의 제조방법
KR47162/1995 1995-12-06

Publications (1)

Publication Number Publication Date
JPH09219465A true JPH09219465A (ja) 1997-08-19

Family

ID=19438122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32636396A Pending JPH09219465A (ja) 1995-12-06 1996-12-06 半導体パッケージ及びその製造方法

Country Status (3)

Country Link
US (2) US5821615A (ja)
JP (1) JPH09219465A (ja)
KR (1) KR100214463B1 (ja)

Families Citing this family (121)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260538A (ja) * 1996-03-27 1997-10-03 Miyazaki Oki Electric Co Ltd 樹脂封止型半導体装置及び製造方法とその実装構造
JP3026426B2 (ja) * 1996-08-29 2000-03-27 沖電気工業株式会社 樹脂封止型半導体装置とその製造方法及びその金型構造
US5986334A (en) * 1996-10-04 1999-11-16 Anam Industrial Co., Ltd. Semiconductor package having light, thin, simple and compact structure
KR100242393B1 (ko) * 1996-11-22 2000-02-01 김영환 반도체 패키지 및 제조방법
DE19653054A1 (de) * 1996-12-19 1998-07-02 Telefunken Microelectron Optoelektronisches Bauelement zur Datenübertragung
JPH1197619A (ja) * 1997-07-25 1999-04-09 Oki Electric Ind Co Ltd 半導体装置及びその製造方法と実装方法
US6087723A (en) 1998-03-30 2000-07-11 Micron Technology, Inc. Vertical surface mount assembly and methods
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
JP3842444B2 (ja) 1998-07-24 2006-11-08 富士通株式会社 半導体装置の製造方法
US6064286A (en) * 1998-07-31 2000-05-16 The Whitaker Corporation Millimeter wave module with an interconnect from an interior cavity
US6130448A (en) * 1998-08-21 2000-10-10 Gentex Corporation Optical sensor package and method of making same
KR100344927B1 (ko) * 1999-09-27 2002-07-19 삼성전자 주식회사 적층 패키지 및 그의 제조 방법
KR20010094409A (ko) * 2000-03-30 2001-11-01 마이클 디. 오브라이언 반도체 패키지와 그 제조방법
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
US6916121B2 (en) * 2001-08-03 2005-07-12 National Semiconductor Corporation Optical sub-assembly for optoelectronic modules
US6707140B1 (en) * 2000-05-09 2004-03-16 National Semiconductor Corporation Arrayable, scaleable, and stackable molded package configuration
US6624507B1 (en) * 2000-05-09 2003-09-23 National Semiconductor Corporation Miniature semiconductor package for opto-electronic devices
US6642613B1 (en) * 2000-05-09 2003-11-04 National Semiconductor Corporation Techniques for joining an opto-electronic module to a semiconductor package
US6576494B1 (en) * 2000-06-28 2003-06-10 Micron Technology, Inc. Recessed encapsulated microelectronic devices and methods for formation
JP2002184934A (ja) * 2000-12-13 2002-06-28 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
KR100731007B1 (ko) * 2001-01-15 2007-06-22 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지
US6545345B1 (en) 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
KR100369393B1 (ko) 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
DE10117889A1 (de) * 2001-04-10 2002-10-24 Osram Opto Semiconductors Gmbh Leiterrahmen und Gehäuse für ein strahlungsemittierendes Bauelement, strahlungsemittierendes Bauelement sowie Verfahren zu dessen Herstellung
DE10119004A1 (de) * 2001-04-18 2002-10-31 Infineon Technologies Ag Elektronische Baugruppe aus gestapelten Halbleiterchips und Verfahren zu ihrer Herstellung
US7269027B2 (en) * 2001-08-03 2007-09-11 National Semiconductor Corporation Ceramic optical sub-assembly for optoelectronic modules
US7023705B2 (en) 2001-08-03 2006-04-04 National Semiconductor Corporation Ceramic optical sub-assembly for optoelectronic modules
SG111919A1 (en) * 2001-08-29 2005-06-29 Micron Technology Inc Packaged microelectronic devices and methods of forming same
US6973225B2 (en) * 2001-09-24 2005-12-06 National Semiconductor Corporation Techniques for attaching rotated photonic devices to an optical sub-assembly in an optoelectronic package
US6671185B2 (en) * 2001-11-28 2003-12-30 Landon Duval Intelligent fasteners
US6608366B1 (en) 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
SG120879A1 (en) * 2002-08-08 2006-04-26 Micron Technology Inc Packaged microelectronic components
US6818973B1 (en) 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
US6919620B1 (en) 2002-09-17 2005-07-19 Amkor Technology, Inc. Compact flash memory card with clamshell leadframe
US6879040B2 (en) * 2002-09-18 2005-04-12 Agilent Technologies, Inc. Surface mountable electronic device
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
SG114585A1 (en) * 2002-11-22 2005-09-28 Micron Technology Inc Packaged microelectronic component assemblies
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
TWI237546B (en) * 2003-01-30 2005-08-01 Osram Opto Semiconductors Gmbh Semiconductor-component sending and/or receiving electromagnetic radiation and housing-basebody for such a component
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US6927483B1 (en) 2003-03-07 2005-08-09 Amkor Technology, Inc. Semiconductor package exhibiting efficient lead placement
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US6879034B1 (en) 2003-05-01 2005-04-12 Amkor Technology, Inc. Semiconductor package including low temperature co-fired ceramic substrate
US6985668B2 (en) * 2003-07-15 2006-01-10 National Semiconductor Corporation Multi-purpose optical light pipe
US7156562B2 (en) * 2003-07-15 2007-01-02 National Semiconductor Corporation Opto-electronic module form factor having adjustable optical plane height
US7368810B2 (en) * 2003-08-29 2008-05-06 Micron Technology, Inc. Invertible microfeature device packages
US6921967B2 (en) 2003-09-24 2005-07-26 Amkor Technology, Inc. Reinforced die pad support structure
US20080035947A1 (en) * 2003-12-09 2008-02-14 Weaver Jr Stanton Earl Surface Mount Light Emitting Chip Package
US8975646B2 (en) * 2004-05-31 2015-03-10 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component and housing base for such a component
JP2006179760A (ja) 2004-12-24 2006-07-06 Yamaha Corp 半導体パッケージ、および、これに使用するリードフレーム
JP4991518B2 (ja) * 2005-01-31 2012-08-01 スパンション エルエルシー 積層型半導体装置及び積層型半導体装置の製造方法
US8093694B2 (en) * 2005-02-14 2012-01-10 Stats Chippac Ltd. Method of manufacturing non-leaded integrated circuit package system having etched differential height lead structures
US20070029649A1 (en) * 2005-08-08 2007-02-08 Honeywell International Inc. Plastic lead frame with snap-together circuitry
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
SG135074A1 (en) 2006-02-28 2007-09-28 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices
JP4922663B2 (ja) * 2006-05-18 2012-04-25 スタンレー電気株式会社 半導体光学装置
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US7687893B2 (en) 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US8035207B2 (en) * 2006-12-30 2011-10-11 Stats Chippac Ltd. Stackable integrated circuit package system with recess
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
US7768105B2 (en) 2007-01-24 2010-08-03 Fairchild Semiconductor Corporation Pre-molded clip structure
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
KR20090059391A (ko) * 2007-12-06 2009-06-11 삼성전자주식회사 패키지 구조 및 그의 제조 방법
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
KR101007131B1 (ko) 2008-11-25 2011-01-10 엘지이노텍 주식회사 발광 소자 패키지
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US8269248B2 (en) * 2009-03-02 2012-09-18 Thompson Joseph B Light emitting assemblies and portions thereof
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
KR101091304B1 (ko) * 2010-01-20 2011-12-07 엘지이노텍 주식회사 발광 소자 패키지 및 그 제조방법
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
KR101766720B1 (ko) * 2010-11-25 2017-08-23 엘지이노텍 주식회사 발광소자 패키지
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
KR102042822B1 (ko) * 2012-09-24 2019-11-08 한국전자통신연구원 전자회로 및 그 제조방법
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
CN110379718A (zh) 2014-10-24 2019-10-25 意法半导体股份有限公司 具有改进电可接入性的封装结构的电子装置和制造方法
US9355945B1 (en) * 2015-09-02 2016-05-31 Freescale Semiconductor, Inc. Semiconductor device with heat-dissipating lead frame
US9917041B1 (en) * 2016-10-28 2018-03-13 Intel Corporation 3D chip assemblies using stacked leadframes
CN108604581B (zh) * 2016-12-26 2020-04-28 华为技术有限公司 一种焊端结构及元器件
TW201828505A (zh) * 2017-01-20 2018-08-01 聯京光電股份有限公司 光電封裝體及其製造方法
IT202000008269A1 (it) 2020-04-17 2021-10-17 St Microelectronics Srl Dispositivo elettronico di potenza incapsulato impilabile per montaggio superficiale e disposizione circuitale

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0473297A (ja) * 1990-07-11 1992-03-09 Mitsubishi Paper Mills Ltd 電子写真用転写紙
JPH04125953A (ja) * 1990-09-17 1992-04-27 Ibiden Co Ltd 電子部品搭載用基板及びその製造法
JPH0621247U (ja) * 1992-08-10 1994-03-18 株式会社大八化成 ウエーハキャリヤにおける緩衝支持具

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5219971A (en) * 1975-08-08 1977-02-15 Kosei Hirohata Shaping of leads sealed in lsi chip etc.
US4079511A (en) * 1976-07-30 1978-03-21 Amp Incorporated Method for packaging hermetically sealed integrated circuit chips on lead frames
JP2585430B2 (ja) * 1989-06-29 1997-02-26 日本碍子株式会社 検出素子及びその製造方法
US5097246A (en) * 1990-04-16 1992-03-17 Cooper Industries, Inc. Low amperage microfuse
JPH05183103A (ja) * 1992-01-07 1993-07-23 Fujitsu Ltd 半導体装置及び半導体装置ユニット
KR960005042B1 (ko) * 1992-11-07 1996-04-18 금성일렉트론주식회사 반도체 펙케지
KR950027550U (ko) * 1994-03-07 1995-10-18 정의훈 클로즈 가이드(Cloth guide)의 경사안내로울러 좌. 우 이송장치
KR970010678B1 (ko) * 1994-03-30 1997-06-30 엘지반도체 주식회사 리드 프레임 및 이를 이용한 반도체 패키지
US5604978A (en) * 1994-12-05 1997-02-25 International Business Machines Corporation Method for cooling of chips using a plurality of materials
US5818107A (en) * 1997-01-17 1998-10-06 International Business Machines Corporation Chip stacking by edge metallization

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0473297A (ja) * 1990-07-11 1992-03-09 Mitsubishi Paper Mills Ltd 電子写真用転写紙
JPH04125953A (ja) * 1990-09-17 1992-04-27 Ibiden Co Ltd 電子部品搭載用基板及びその製造法
JPH0621247U (ja) * 1992-08-10 1994-03-18 株式会社大八化成 ウエーハキャリヤにおける緩衝支持具

Also Published As

Publication number Publication date
KR100214463B1 (ko) 1999-08-02
US5821615A (en) 1998-10-13
KR970053703A (ko) 1997-07-31
US6516516B1 (en) 2003-02-11

Similar Documents

Publication Publication Date Title
JPH09219465A (ja) 半導体パッケージ及びその製造方法
JP4412439B2 (ja) メモリモジュール及びその製造方法
US6458625B2 (en) Multi chip semiconductor package and method of construction
KR100285664B1 (ko) 스택패키지및그제조방법
JP4195804B2 (ja) デュアルダイパッケージ
KR970010678B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지
US7622800B2 (en) Stacked semiconductor packages and method therefor
JP2000133767A (ja) 積層化半導体パッケ―ジ及びその製造方法
JPH0831560B2 (ja) 回路パツケージ・アセンブリ
JPH06244360A (ja) 半導体装置
US5296737A (en) Semiconductor device with a plurality of face to face chips
US6791166B1 (en) Stackable lead frame package using exposed internal lead traces
JP2001110981A (ja) 半導体装置及びその製造方法
JPS6267828A (ja) 半導体デバイスの実装構造
JP3136274B2 (ja) 半導体装置
JP3710522B2 (ja) 光半導体装置およびその製造方法
JPH06163811A (ja) 半導体装置および半導体装置の製造方法
KR100271640B1 (ko) 반도체 패키지 및 그 적층구조
JPH07122701A (ja) 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム
KR100537893B1 (ko) 리드 프레임과 이를 이용한 적층 칩 패키지
JPH09129819A (ja) 半導体装置およびその製造方法
KR0121171Y1 (ko) 멀티칩 반도체 패키지
JPH08279590A (ja) マルチチップモジュール型ｌｓｉおよびそのパッケージ組み立て方法
JPH09181256A (ja) 半導体装置
KR0157882B1 (ko) 적층형 반도체 패키지 및 그 제조방법