JP2001257223A - バンプ付電子部品の実装構造 - Google Patents
バンプ付電子部品の実装構造Info
- Publication number
- JP2001257223A JP2001257223A JP2000066021A JP2000066021A JP2001257223A JP 2001257223 A JP2001257223 A JP 2001257223A JP 2000066021 A JP2000066021 A JP 2000066021A JP 2000066021 A JP2000066021 A JP 2000066021A JP 2001257223 A JP2001257223 A JP 2001257223A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- bump
- underfill resin
- bumps
- mounting structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 アンダーフィル樹脂注入を短時間で行え、信
頼性の高いバンプ付電子部品の実装構造を提供する。 【解決手段】 基板１１上にバンプ付電子部品を実装
し、基板とバンプ付き電子部品の隙間にアンダーフィル
樹脂を注入してなるバンプ付電子部品の実装構造におい
て、アンダーフィル樹脂１３をバンプ付電子部品（ＣＳ
Ｐ）１２の対向する２辺１２ａ，１２ｂにのみ注入し
た。
頼性の高いバンプ付電子部品の実装構造を提供する。 【解決手段】 基板１１上にバンプ付電子部品を実装
し、基板とバンプ付き電子部品の隙間にアンダーフィル
樹脂を注入してなるバンプ付電子部品の実装構造におい
て、アンダーフィル樹脂１３をバンプ付電子部品（ＣＳ
Ｐ）１２の対向する２辺１２ａ，１２ｂにのみ注入し
た。
Description
【０００１】
【発明の属する技術分野】本発明は、バンプ付電子部品
の実装構造に関し、特にバンプ付電子部品と基板との間
にアンダーフィル樹脂を備えたバンプ付電子部品の実装
構造に関する。
の実装構造に関し、特にバンプ付電子部品と基板との間
にアンダーフィル樹脂を備えたバンプ付電子部品の実装
構造に関する。
【０００２】
【従来の技術】例えばＣＳＰ（Chip Size Package ）等
の電子部品にバンプ（突出電極）を設け、該バンプを基
板に接合したタイプのＬＳＩがある。このバンプと基板
との接合部を補強する目的で電子部品と基板の間にアン
ダーフィル樹脂を注入して封止を行っている。アンダー
フィル樹脂の封止により、電子部品下面の隙間を充填
し、接合部を完全に包み込んで補強すると共に、水分等
の浸入を防止する。
の電子部品にバンプ（突出電極）を設け、該バンプを基
板に接合したタイプのＬＳＩがある。このバンプと基板
との接合部を補強する目的で電子部品と基板の間にアン
ダーフィル樹脂を注入して封止を行っている。アンダー
フィル樹脂の封止により、電子部品下面の隙間を充填
し、接合部を完全に包み込んで補強すると共に、水分等
の浸入を防止する。
【０００３】アンダーフィル樹脂の注入にはディスペン
サ等を使用するが、アンダーフィル樹脂をディスペンサ
にセットし、吐出して電子部品下面に注入する間に種々
の混和物が入り込み、アンダーフィル樹脂の硬化後には
混和物は該樹脂中に封入されたままとなる。混和物とし
ては空気，水分，有機物等の気化性のものが含まれ、該
混和物は加熱されると気化して体積が急膨張する。この
急膨張がバンプの接合部近辺で発生すると接合部を剥離
して電子部品の接続不良を起すことがある。この接続不
良は電子部品を組み込んだ製品の出荷後の使用時に発生
しやすいため、該製品の信頼性を損なうことになる。
サ等を使用するが、アンダーフィル樹脂をディスペンサ
にセットし、吐出して電子部品下面に注入する間に種々
の混和物が入り込み、アンダーフィル樹脂の硬化後には
混和物は該樹脂中に封入されたままとなる。混和物とし
ては空気，水分，有機物等の気化性のものが含まれ、該
混和物は加熱されると気化して体積が急膨張する。この
急膨張がバンプの接合部近辺で発生すると接合部を剥離
して電子部品の接続不良を起すことがある。この接続不
良は電子部品を組み込んだ製品の出荷後の使用時に発生
しやすいため、該製品の信頼性を損なうことになる。
【０００４】かかる事態を防止する手段として、例えば
アンダーフィル樹脂中に空隙部と該空隙部から外部に通
じる開口を設け、急膨張した空気等による接合部の剥離
を防止する提案がある（例えば、特開平１１−１６３０
４９号公報）。この特開平１１−１６３０４９号公報で
はアンダーフィル樹脂の吐出手段の吐出量および吐出位
置を制御し、空隙部から外部への開口を形成することも
提案している。
アンダーフィル樹脂中に空隙部と該空隙部から外部に通
じる開口を設け、急膨張した空気等による接合部の剥離
を防止する提案がある（例えば、特開平１１−１６３０
４９号公報）。この特開平１１−１６３０４９号公報で
はアンダーフィル樹脂の吐出手段の吐出量および吐出位
置を制御し、空隙部から外部への開口を形成することも
提案している。
【０００５】
【発明が解決しようとする課題】しかしながら、前記提
案ではアンダーフィル樹脂を多数箇所に分割して（例え
ば４ヶ所）部分的に注入している。この部分注入には次
の問題点がある。 アンダーフィル樹脂が注入箇所全体に行き渡るには時
間を要し、コストアップを招く。また、部分注入を採用
すれば、全体注入の場合よりも注入時間は短くなるもの
の、コストダウンの見地からは更に注入時間の短縮が必
要である。 部分注入の場合、位置合せやディスペンサ用のニード
ル制御が複雑になる。 部分注入の場合には、バンプの一部がアンダーフィル
樹脂から露出していたり、被覆が薄くて不十分なことが
ある。この場合には再溶融プロセス（両面実装のための
再リフローや挿入部品のためのフロー工程）を行うと、
前記露出部，被覆不十分箇所で接続不良が発生し、信頼
性を損なう虞がある。
案ではアンダーフィル樹脂を多数箇所に分割して（例え
ば４ヶ所）部分的に注入している。この部分注入には次
の問題点がある。 アンダーフィル樹脂が注入箇所全体に行き渡るには時
間を要し、コストアップを招く。また、部分注入を採用
すれば、全体注入の場合よりも注入時間は短くなるもの
の、コストダウンの見地からは更に注入時間の短縮が必
要である。 部分注入の場合、位置合せやディスペンサ用のニード
ル制御が複雑になる。 部分注入の場合には、バンプの一部がアンダーフィル
樹脂から露出していたり、被覆が薄くて不十分なことが
ある。この場合には再溶融プロセス（両面実装のための
再リフローや挿入部品のためのフロー工程）を行うと、
前記露出部，被覆不十分箇所で接続不良が発生し、信頼
性を損なう虞がある。
【０００６】そこで本発明の課題は、アンダーフィル樹
脂注入を短時間で行え、信頼性の高いバンプ付電子部品
の実装構造を提供することである。
脂注入を短時間で行え、信頼性の高いバンプ付電子部品
の実装構造を提供することである。
【０００７】
【課題を解決するための手段】前記課題を解決するため
に本発明は、基板上にバンプ付電子部品を実装し、基板
とバンプ付き電子部品の隙間にアンダーフィル樹脂を注
入してなるバンプ付電子部品の実装構造において、前記
アンダーフィル樹脂をバンプ付電子部品の対向する２辺
にのみ注入してなることを特徴とする。このようにすれ
ば、ディスペンス用のニードル制御を簡単にすると共に
注入の時間を短縮できる。
に本発明は、基板上にバンプ付電子部品を実装し、基板
とバンプ付き電子部品の隙間にアンダーフィル樹脂を注
入してなるバンプ付電子部品の実装構造において、前記
アンダーフィル樹脂をバンプ付電子部品の対向する２辺
にのみ注入してなることを特徴とする。このようにすれ
ば、ディスペンス用のニードル制御を簡単にすると共に
注入の時間を短縮できる。
【０００８】また、前記アンダーフィル樹脂が電子部品
のバンプを覆っていないことを特徴とする。このように
すれば、再溶融時の接続不良の発生を防止できる。
のバンプを覆っていないことを特徴とする。このように
すれば、再溶融時の接続不良の発生を防止できる。
【０００９】また、前記バンプ付電子部品の形状が長方
形であり、前記アンダーフィル樹脂を注入している２辺
は長辺であることを特徴とする。このようにすれば、長
辺に限定することで、基板との接続強度を強める。
形であり、前記アンダーフィル樹脂を注入している２辺
は長辺であることを特徴とする。このようにすれば、長
辺に限定することで、基板との接続強度を強める。
【００１０】また、複数個のバンプ付電子部品を基板上
に隣接実装し、前記バンプ付電子部品の隣接２辺間と前
記基板との隙間にアンダーフィル樹脂を注入してなるバ
ンプ付電子部品の実装構造において、前記隣接するバン
プ付電子部品は前記アンダーフィル樹脂を共有したこと
を特徴とする。また、前記バンプ付電子部品は、ウェー
ハ・レベル型ＣＳＰであることを特徴とする。このよう
にすれば、１ヶ所のアンダーフィル樹脂を共有している
ので、注入の回数を削減でき、時間短縮ができる。
に隣接実装し、前記バンプ付電子部品の隣接２辺間と前
記基板との隙間にアンダーフィル樹脂を注入してなるバ
ンプ付電子部品の実装構造において、前記隣接するバン
プ付電子部品は前記アンダーフィル樹脂を共有したこと
を特徴とする。また、前記バンプ付電子部品は、ウェー
ハ・レベル型ＣＳＰであることを特徴とする。このよう
にすれば、１ヶ所のアンダーフィル樹脂を共有している
ので、注入の回数を削減でき、時間短縮ができる。
【００１１】
【発明の実施の形態】以下、本発明のバンプ付電子部品
の実装構造を図示の実施の形態に基づいて説明する。 （１）第１実施の形態 図１（Ａ）は本実施の形態の平面図、図１（Ｂ）は本実
施の形態の拡大側面図である。
の実装構造を図示の実施の形態に基づいて説明する。 （１）第１実施の形態 図１（Ａ）は本実施の形態の平面図、図１（Ｂ）は本実
施の形態の拡大側面図である。
【００１２】図１（Ａ），（Ｂ）に示すように、バンプ
付電子部品の実装構造を適用したＬＳＩ１０は横長長方
形の基板１１と、バンプ付電子部品である縦長長方形の
ＣＳＰ１２と、アンダーフィル樹脂１３とを備えてな
る。１４はバンプである。アンダーフィル樹脂１３はＣ
ＳＰ１２の長辺１２ａ，１２ｂ側にのみ塗布注入してあ
り、短辺側には塗布注入していない。なお、ここで塗布
注入とは、「塗布」がＣＳＰ１２の側面１２ｃへの塗布
を意味し、「注入」が基板１１とＣＳＰ１２との間に形
成される隙間１２ｄへの注入を意味する。また、ＬＳＩ
１０の長辺側に塗布注入したアンダーフィル樹脂１３
は、何れのバンプ１４をも覆っていない（図１
（Ｂ））。
付電子部品の実装構造を適用したＬＳＩ１０は横長長方
形の基板１１と、バンプ付電子部品である縦長長方形の
ＣＳＰ１２と、アンダーフィル樹脂１３とを備えてな
る。１４はバンプである。アンダーフィル樹脂１３はＣ
ＳＰ１２の長辺１２ａ，１２ｂ側にのみ塗布注入してあ
り、短辺側には塗布注入していない。なお、ここで塗布
注入とは、「塗布」がＣＳＰ１２の側面１２ｃへの塗布
を意味し、「注入」が基板１１とＣＳＰ１２との間に形
成される隙間１２ｄへの注入を意味する。また、ＬＳＩ
１０の長辺側に塗布注入したアンダーフィル樹脂１３
は、何れのバンプ１４をも覆っていない（図１
（Ｂ））。
【００１３】次に具体例を説明する。ＣＳＰ１２は、縦
横寸法が１４．７６×７．８３ｍｍであり、バンプ数は
６０個である。該ＣＳＰ１２をＦＲ−４（ガラスクロス
にエポキシ樹脂を含浸させたもの）からなる基板１１に
実装する。アンダーフィル樹脂１３は（株）ナミック
ス：ＸＲ−１５７０（エポキシ系樹脂）を用い、内径
０．３〜０．７ｍｍのニードルを使用し、ニードルの移
動速度を５〜２０ｍｍ／ｓ、圧力を０．２５〜３ｋｇお
よび０．５〜６ｋｇの２つの条件で塗布注入を行った。
また、−２５°Ｃで１０分間、＋１２５°Ｃで１０分間
放置の条件を１サイクルとする信頼性評価試験の結果で
は、１０００サイクル後においても異常は発生しなかっ
た。
横寸法が１４．７６×７．８３ｍｍであり、バンプ数は
６０個である。該ＣＳＰ１２をＦＲ−４（ガラスクロス
にエポキシ樹脂を含浸させたもの）からなる基板１１に
実装する。アンダーフィル樹脂１３は（株）ナミック
ス：ＸＲ−１５７０（エポキシ系樹脂）を用い、内径
０．３〜０．７ｍｍのニードルを使用し、ニードルの移
動速度を５〜２０ｍｍ／ｓ、圧力を０．２５〜３ｋｇお
よび０．５〜６ｋｇの２つの条件で塗布注入を行った。
また、−２５°Ｃで１０分間、＋１２５°Ｃで１０分間
放置の条件を１サイクルとする信頼性評価試験の結果で
は、１０００サイクル後においても異常は発生しなかっ
た。
【００１４】（２）第２実施の形態 図２（Ａ）は本実施の形態の平面図、図２（Ｂ）は本実
施の形態の拡大側面図である。 図２（Ａ），（Ｂ）に
示すように、ＬＳＩ２０は３個のＣＳＰ１２を備え、互
いに隣接する２個のＣＳＰ１２の長辺１２ａがアンダー
フィル樹脂２１ａを共有する。
施の形態の拡大側面図である。 図２（Ａ），（Ｂ）に
示すように、ＬＳＩ２０は３個のＣＳＰ１２を備え、互
いに隣接する２個のＣＳＰ１２の長辺１２ａがアンダー
フィル樹脂２１ａを共有する。
【００１５】次に具体例を説明する。基板１１，ＣＳＰ
１２，アンダーフィル樹脂２１，２１ａ，ニードルおよ
びニードル移動速度は第１実施の形態と同一条件であ
り、圧力は独立部分（符合２１）が０．２５〜３ｋｇで
あり、共有部分（符合２１ａ）のみを０．５〜６ｋｇの
条件で塗布注入を行った。前記条件の信頼性評価結果で
は１０００サイクル後においても異常は発生しなかっ
た。
１２，アンダーフィル樹脂２１，２１ａ，ニードルおよ
びニードル移動速度は第１実施の形態と同一条件であ
り、圧力は独立部分（符合２１）が０．２５〜３ｋｇで
あり、共有部分（符合２１ａ）のみを０．５〜６ｋｇの
条件で塗布注入を行った。前記条件の信頼性評価結果で
は１０００サイクル後においても異常は発生しなかっ
た。
【００１６】（３）第３実施の形態 量産型ＣＳＰでは高速・多機能化・低コストが要求さ
れ、この要求を満たすためフェースダウン型→積層型→
フリップチップ型と進化を遂げ、現在ではウェーハ・レ
ベル型ＣＳＰが注目されている。
れ、この要求を満たすためフェースダウン型→積層型→
フリップチップ型と進化を遂げ、現在ではウェーハ・レ
ベル型ＣＳＰが注目されている。
【００１７】図３（Ａ）にウェーハ・レベル型ＣＳＰ３
０の一例の側断面図を示す（日経マイクロデバイス、２
０００年２月号「フェースダウン型や積層型に量産版Ｃ
ＳＰが進化」）。このウェーハ・レベル型ＣＳＰ３０の
特徴は、チップ（メモリＬＳＩ）に再配線層（Ｃｕ再配
線）を介してバンプを接続し、ワイヤボンディングを無
くし、フリップチップ型の製造プロセスをチップ・レベ
ルからウェーハ・レベルにした点である。そして、ウェ
ーハ・レベル型ＣＳＰとは、外部端子用のバンプの端面
が露出するように封止材層で封止したウェーハを、個々
の素子に切断することにより得られる半導体装置をい
う。
０の一例の側断面図を示す（日経マイクロデバイス、２
０００年２月号「フェースダウン型や積層型に量産版Ｃ
ＳＰが進化」）。このウェーハ・レベル型ＣＳＰ３０の
特徴は、チップ（メモリＬＳＩ）に再配線層（Ｃｕ再配
線）を介してバンプを接続し、ワイヤボンディングを無
くし、フリップチップ型の製造プロセスをチップ・レベ
ルからウェーハ・レベルにした点である。そして、ウェ
ーハ・レベル型ＣＳＰとは、外部端子用のバンプの端面
が露出するように封止材層で封止したウェーハを、個々
の素子に切断することにより得られる半導体装置をい
う。
【００１８】図３（Ｂ）に示すように、本実施の形態は
複数のウェーハ・レベル型ＣＳＰ３０を基板１１の表裏
両面に接続する場合である。第２実施の形態と同様に、
隣接配置したウェーハ・レベル型ＣＳＰ３０の間にアン
ダーフィル樹脂の共有部分２１ａを塗布注入し、両端に
は独立部分２１を塗布注入する。
複数のウェーハ・レベル型ＣＳＰ３０を基板１１の表裏
両面に接続する場合である。第２実施の形態と同様に、
隣接配置したウェーハ・レベル型ＣＳＰ３０の間にアン
ダーフィル樹脂の共有部分２１ａを塗布注入し、両端に
は独立部分２１を塗布注入する。
【００１９】
【発明の効果】以上説明したように本発明によれば、以
下の効果を奏することができる。 塗布注入の箇所をバンプ付電子部品の対向する２辺と
しているので、ディスペンス用のニードル制御を簡単に
すると共に注入の時間を短縮できる。 バンプをアンダーフィル樹脂で覆わないので、再溶融
時の接続不良の発生を防止できる。 塗布注入を長方形バンプ付電子部品の長辺に限定する
ことで、基板との接続強度を強める。 隣接する２個の長方形のバンプ付電子部品が１ヶ所の
アンダーフィル樹脂を共有しているので、注入の回数を
削減でき、時間短縮ができる。
下の効果を奏することができる。 塗布注入の箇所をバンプ付電子部品の対向する２辺と
しているので、ディスペンス用のニードル制御を簡単に
すると共に注入の時間を短縮できる。 バンプをアンダーフィル樹脂で覆わないので、再溶融
時の接続不良の発生を防止できる。 塗布注入を長方形バンプ付電子部品の長辺に限定する
ことで、基板との接続強度を強める。 隣接する２個の長方形のバンプ付電子部品が１ヶ所の
アンダーフィル樹脂を共有しているので、注入の回数を
削減でき、時間短縮ができる。
【図１】本発明の第１実施の形態を示す図であって、
（Ａ）は平面図、（Ｂ）は拡大側面図である。
（Ａ）は平面図、（Ｂ）は拡大側面図である。
【図２】同第２実施の形態を示す図であって、（Ａ）は
平面図、（Ｂ）は拡大側面図である。
平面図、（Ｂ）は拡大側面図である。
【図３】同第３実施の形態を説明する図であって、
（Ａ）はウェーハ・レベル型ＣＳＰの側面図、（Ｂ）は
ウェーハ・レベル型ＣＳＰを基板に接続した側面図であ
る。
（Ａ）はウェーハ・レベル型ＣＳＰの側面図、（Ｂ）は
ウェーハ・レベル型ＣＳＰを基板に接続した側面図であ
る。
１０，２０…ＬＳＩ、１１…基板、１２…ＣＳＰ、１２
ａ，１２ｂ…ＣＳＰの長辺、１２ｃ…ＣＳＰの側面、１
２ｄ…隙間、１３，２１…アンダーフィル樹脂、１４…
バンプ、２１ａ…アンダーフィル樹脂の共有部分、３０
…ウェーハ・レベル型ＣＳＰ
ａ，１２ｂ…ＣＳＰの長辺、１２ｃ…ＣＳＰの側面、１
２ｄ…隙間、１３，２１…アンダーフィル樹脂、１４…
バンプ、２１ａ…アンダーフィル樹脂の共有部分、３０
…ウェーハ・レベル型ＣＳＰ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 桑崎 聡 東京都大田区中馬込１丁目３番６号 株式 会社リコー内 (72)発明者 大倉 秀章 東京都大田区中馬込１丁目３番６号 株式 会社リコー内 Ｆターム(参考） 5E336 AA04 BB01 CC34 DD22 DD39 EE03 EE07 EE17 GG14 5F061 AA01 BA04 CA05 CB13
Claims (5)
- 【請求項１】 基板上にバンプ付電子部品を実装し、基
板とバンプ付き電子部品の隙間にアンダーフィル樹脂を
注入してなるバンプ付電子部品の実装構造において、 前記アンダーフィル樹脂をバンプ付電子部品の対向する
２辺にのみ注入してなることを特徴とするバンプ付電子
部品の実装構造。 - 【請求項２】 前記アンダーフィル樹脂がバンプを覆っ
ていないことを特徴とする請求項１記載のバンプ付電子
部品の実装構造。 - 【請求項３】 前記バンプ付電子部品の形状が長方形で
あり、前記アンダーフィル樹脂を注入している２辺は長
辺であることを特徴とする請求項１または請求項２記載
のバンプ付電子部品の実装構造。 - 【請求項４】 複数個のバンプ付電子部品を基板上に隣
接実装し、前記バンプ付電子部品の隣接２辺間と前記基
板との隙間にアンダーフィル樹脂を注入してなるバンプ
付電子部品の実装構造において、 前記隣接するバンプ付電子部品は前記アンダーフィル樹
脂を共有することを特徴とするバンプ付電子部品の実装
構造。 - 【請求項５】 前記バンプ付電子部品は、ウェーハ・レ
ベル型ＣＳＰであることを特徴とする請求項４記載のバ
ンプ付電子部品の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000066021A JP2001257223A (ja) | 2000-03-10 | 2000-03-10 | バンプ付電子部品の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000066021A JP2001257223A (ja) | 2000-03-10 | 2000-03-10 | バンプ付電子部品の実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001257223A true JP2001257223A (ja) | 2001-09-21 |
Family
ID=18585455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000066021A Pending JP2001257223A (ja) | 2000-03-10 | 2000-03-10 | バンプ付電子部品の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001257223A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007143073A (ja) * | 2005-11-22 | 2007-06-07 | Nippon Dempa Kogyo Co Ltd | 表面実装用水晶発振器 |
| JP2007335898A (ja) * | 2007-09-03 | 2007-12-27 | Athlete Fa Kk | ニードル位置補正方法およびポッティング装置 |
-
2000
- 2000-03-10 JP JP2000066021A patent/JP2001257223A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007143073A (ja) * | 2005-11-22 | 2007-06-07 | Nippon Dempa Kogyo Co Ltd | 表面実装用水晶発振器 |
| JP2007335898A (ja) * | 2007-09-03 | 2007-12-27 | Athlete Fa Kk | ニードル位置補正方法およびポッティング装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7116000B2 (en) | Underfilled, encapsulated semiconductor die assemblies and methods of fabrication | |
| US6084308A (en) | Chip-on-chip integrated circuit package and method for making the same | |
| US6482680B1 (en) | Flip-chip on lead frame | |
| JP3648053B2 (ja) | 半導体装置 | |
| US7148560B2 (en) | IC chip package structure and underfill process | |
| US20050263906A1 (en) | Electronic system including a semiconductor device with at least one semiconductor die, a carrier, and an encapsulant that fills a space between the die and the carrier and covers intermediate conductive elements that connect the die and the carrier | |
| US7498203B2 (en) | Thermally enhanced BGA package with ground ring | |
| US20160049345A1 (en) | Low-stress dual underfill packaging | |
| US7700414B1 (en) | Method of making flip-chip package with underfill | |
| JPH10270477A (ja) | 半導体パッケージ製造方法 | |
| US7474006B2 (en) | Package board and semiconductor device | |
| US20080268579A1 (en) | Semiconductor chip package and method of fabricating the same | |
| TW591770B (en) | Packaging method for semiconductor device | |
| JP2012064991A (ja) | フリップチップボンデッドパッケージ | |
| US6806119B2 (en) | Method of balanced coefficient of thermal expansion for flip chip ball grid array | |
| JP2001257223A (ja) | バンプ付電子部品の実装構造 | |
| KR100674501B1 (ko) | 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법 | |
| JP2000164761A (ja) | 半導体装置および製造方法 | |
| JP2002016192A (ja) | 電子部品の実装構造および実装方法 | |
| JPH11168116A (ja) | 半導体チップ用電極バンプ | |
| JP2003158215A (ja) | 半導体装置及びその製造方法 | |
| JPH10223665A (ja) | フリップチップ型半導体装置の樹脂封止方法 | |
| JP2892348B1 (ja) | 半導体ユニットおよび半導体素子の実装方法 | |
| JP2001267474A (ja) | 半導体装置 | |
| JP2000228424A (ja) | 半導体装置および半導体装置の製造方法 |