TW201428907A - 使用標準化載體以形成嵌入式晶圓級晶片尺寸封裝的半導體裝置及方法 - Google Patents

使用標準化載體以形成嵌入式晶圓級晶片尺寸封裝的半導體裝置及方法 Download PDF

Info

Publication number
TW201428907A
TW201428907A TW102139930A TW102139930A TW201428907A TW 201428907 A TW201428907 A TW 201428907A TW 102139930 A TW102139930 A TW 102139930A TW 102139930 A TW102139930 A TW 102139930A TW 201428907 A TW201428907 A TW 201428907A
Authority
TW
Taiwan
Prior art keywords
semiconductor
carrier
semiconductor die
encapsulant
wafer
Prior art date
Application number
TW102139930A
Other languages
English (en)
Other versions
TWI620282B (zh
Inventor
Byung-Joon Han
Il-Kwon Shim
Yaojian Lin
Pandi C Marimuthu
Original Assignee
Stats Chippac Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stats Chippac Ltd filed Critical Stats Chippac Ltd
Publication of TW201428907A publication Critical patent/TW201428907A/zh
Application granted granted Critical
Publication of TWI620282B publication Critical patent/TWI620282B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Dicing (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本發明提供一種半導體裝置，該半導體裝置包含一標準化載體。一半導體晶圓包含複數個半導體晶粒以及一基底半導體材料。該半導體晶圓會被單體化裁切貫穿該基底半導體材料的一第一部分，以便分離該些半導體晶粒。該些半導體晶粒被設置在該標準化載體上方。該標準化載體的大小和半導體晶粒的大小無關。一囊封體會被沉積於該標準化載體上方以及半導體晶粒周圍。一互連結構會被形成於半導體晶粒上方，同時讓該囊封體不會有該互連結構。該半導體裝置會被單體化裁切貫穿該囊封體。囊封體會殘留設置在該半導體晶粒的一側邊上。或者，該半導體裝置會被單體化裁切貫穿該基底半導體的一第二部分並且貫穿該囊封體，以便從半導體晶粒的該側邊處移除該基底半導體的該第二部分和囊封體。

Description

使用標準化載體以形成嵌入式晶圓級晶片尺寸封裝的半導體裝置及方法
本發明大體上和半導體裝置有關，且更明確地說，本發明係關於使用標準化載體以形成晶圓級晶片尺寸封裝(Wafer Level Chip Scale Package，WLCSP)的半導體裝置及方法。
優先權之主張
本申請案主張2013年1月3日所提申之美國臨時申請案第61/748,742號的權利，本文以引用的方式將此申請案併入。
在現代的電子產品中經常發現半導體裝置。半導體裝置會有不同數量與密度的電構件。離散式半導體裝置通常含有某一種類型的電構件，舉例來說，發光二極體(Light Emitting Diode，LED)、小訊號電晶體、電阻器、電容器、電感器、以及功率金屬氧化物半導體場效電晶體(Metal Oxide Semiconductor Field Effect Transistor，MOSFET)。積體式半導體裝置通常含有數百個至數百萬個電構件。積體式半導體裝置的範例包含微控制器、微處理器、電荷耦合裝置(Charged-Coupled Device，CCD)、太陽能電池、以及數 位微鏡裝置(Digital Micro-mirror Device，DMD)。
半導體裝置會實施各式各樣的功能，例如，訊號處理、高速計算、傳送與接收電磁訊號、控制電子裝置、將太陽光轉換成電能、以及產生電視顯示器的視覺投影。在娛樂領域、通訊領域、電力轉換領域、網路領域、電腦領域、以及消費性產品領域中皆會發現半導體裝置。在軍事應用、航空、自動車、工業控制器、以及辦公室設備中同樣會發現半導體裝置。
半導體裝置會利用半導體材料的電氣特性。半導體材料的結構使得可藉由施加電場或基極電流或是經由摻雜處理來操縱其導電性。摻雜會將雜質引入至半導體材料之中，以便操縱及控制半導體裝置的傳導性。
半導體裝置含有主動式電氣結構與被動式電氣結構。主動式結構(其包含雙極電晶體與場效電晶體)會控制電流的流動。藉由改變摻雜程度以及施加電場或基極電流，電晶體便會提高或限制電流的流動。被動式結構(其包含電阻器、電容器、以及電感器)會創造用以實施各式各樣電氣功能所需要的電壓和電流之間的關係。該些被動式結構與主動式結構會被電連接以形成讓半導體裝置實施高速計算及其它實用功能的電路。
半導體裝置通常會使用兩種複雜的製程來製造，也就是，前端製造以及後端製造，每一者皆可能涉及數百道步驟。前端製造涉及在一半導體晶圓的表面上形成複數個晶粒。每一個半導體晶粒通常相同並且含有藉由電連接主動式構件和被動式構件而形成的電路。後端製造涉及從已完成的晶圓中單體化裁切個別的晶粒並且封裝該晶粒，用以提供結構性支撐以及環境隔離。本文中所使用的「半導體晶粒(semiconductor die)」一詞兼 具單數和複數形式，且據此會表示單一半導體裝置以及多個半導體裝置兩者。
半導體製造的其中一個目標便係生產較小型的半導體裝置。較小型裝置通常會消耗較少的電力，具有較高的效能，並且能夠被更有效地生產。此外，較小型的半導體裝置還具有較小的覆蓋區，這係較小型末端產品所需要的。藉由改良前端製程能夠達成較小的半導體晶粒尺寸，從而導致具有較小尺寸以及較高密度之主動式構件和被動式構件的半導體晶粒。後端製程可以藉由改良電互連材料及封裝材料而導致具有較小覆蓋區的半導體裝置封裝。
習知的半導體晶圓通常含有藉由一切割道而被分開的複數個半導體晶粒。主動式電路和被動式電路係被形成在每一個半導體晶粒的表面中。一互連結構會被形成在該半導體晶粒的表面上。該半導體晶圓會被單體化裁切成個別的半導體晶粒，以便使用在各式各樣的電子產品中。半導體製造的一項重要觀點係高產量以及對應的低成本。
半導體晶圓會被製作成具有相依於被用來生產該些半導體晶圓和半導體晶粒之設備的各種直徑及半導體晶粒大小。半導體處理設備通常係根據每一種特殊半導體晶粒大小及進料半導體晶圓大小來開發。舉例來說，200毫米(mm)的晶圓係利用200mm設備來處理，而300mm的晶圓係利用300mm設備來處理。從一晶圓處被單體化裁切出來的半導體晶粒係在一載體上被處理。該載體的大小係根據要被處理器的半導體晶粒的大小來選擇。舉例來說，10mm乘10mm的半導體晶粒係利用和5mm乘5mm的半導體晶粒不同的設備來處理。所以，用於封裝半導體裝置的設備在處理 該設備被設計使用的特定半導體晶粒大小或半導體晶圓大小的能力方面會受到限制。當進料半導體晶粒大小及半導體晶圓大小改變時，則必須額外投資製造設備。投資用於特定大小的半導體晶粒或半導體晶圓的設備會產生半導體裝置製造商的資本投資風險。當進料半導體晶圓大小改變時，特定晶圓設備便會成為廢品。同樣地，被設計用於特定大小半導體晶粒的載體與設備也會成為廢品，因為該些載體在處理不同大小半導體晶粒的能力會受到限制。不斷地開發與施行不同的設備會增加最終半導體裝置的成本。
半導體晶圓包含各種直徑並且通常以被設計用於每一種特定大小半導體晶粒的製造設備來處理。半導體晶粒通常被密封在半導體封裝裡面以達該晶粒之電互連、結構性支撐、以及環境保護的目的。倘若半導體晶粒的一部分曝露在外部元素中的話，尤其是當表面裝設該晶粒時，半導體便會遭到破壞或毀損。舉例來說，半導體晶粒在處理及曝光期間會被破壞或毀損。
本技術領域需要使用能夠處理多種大小之半導體晶粒和進料晶圓的載體及設備來有效製造半導體裝置。據此，於其中一實施例中，本發明係一種製造半導體裝置的方法，該方法包括提供一標準化載體以及設置一半導體晶粒於該標準化載體上方的步驟。該標準化載體的大小和半導體晶粒的大小無關。該方法進一步包含沉積一囊封體於該半導體晶粒和標準化載體上方以及單體化裁切貫穿該囊封體以形成一半導體封裝的步驟。
於另一實施例中，本發明係一種製造半導體裝置的方法，該 方法包括提供一載體以及設置一半導體晶粒於該載體上方的步驟。該載體的大小和半導體晶粒的大小無關。該方法進一步包含移除該載體以及形成一互連結構於該半導體晶粒上方的步驟，同時讓該半導體晶粒周圍的一周邊區域不會有該互連結構。
於另一實施例中，本發明係一種半導體裝置，該半導體裝置包括一載體以及一被設置於該載體上方的半導體晶粒。該載體的大小和半導體晶粒的大小無關。一囊封體會被沉積在該半導體晶粒上方。
於另一實施例中，本發明係一種半導體裝置，該半導體裝置包括一半導體晶粒以及一被沉積在該半導體晶粒上方的囊封體。一互連結構會被形成在該半導體晶粒上方。該半導體晶粒周圍的一周邊區域不會有該互連結構。
50‧‧‧電子裝置
52‧‧‧印刷電路板(PCB)
54‧‧‧訊號線路
56‧‧‧焊線封裝
58‧‧‧覆晶
60‧‧‧球柵陣列(BGA)
62‧‧‧凸塊晶片載體(BCC)
64‧‧‧雙直列封裝(DIP)
66‧‧‧平台格柵陣列(LGA)
68‧‧‧多晶片模組(MCM)
70‧‧‧方形扁平無導線封裝(QFN)
72‧‧‧方形扁平封裝
74‧‧‧半導體晶粒
76‧‧‧接觸墊
78‧‧‧中間載體
80‧‧‧導體導線
82‧‧‧焊線
84‧‧‧囊封體
88‧‧‧半導體晶粒
90‧‧‧載體
92‧‧‧底層填充材料或環氧樹脂膠黏材料
94‧‧‧焊線
96‧‧‧接觸墊
98‧‧‧接觸墊
100‧‧‧模製化合物或囊封體
102‧‧‧接觸墊
104‧‧‧凸塊
106‧‧‧中間載體
108‧‧‧主動區
110‧‧‧凸塊
112‧‧‧凸塊
114‧‧‧訊號線
116‧‧‧模製化合物或囊封體
120‧‧‧半導體晶圓
122‧‧‧基礎基板材料
124‧‧‧半導體晶粒或構件
126‧‧‧切割道
128‧‧‧半導體晶圓
130‧‧‧基礎基板材料
132‧‧‧半導體晶粒或構件
134‧‧‧切割道
136‧‧‧背表面或非主動表面
138‧‧‧主動表面
140‧‧‧導體層
142‧‧‧絕緣層或鈍化層
144‧‧‧邊緣或側壁
145‧‧‧雷射
146‧‧‧鋸片或雷射削切工具
148‧‧‧基礎基板側表面
150‧‧‧載體或暫時性基板
152‧‧‧介面層或雙面膠帶
154‧‧‧介面層的表面
156‧‧‧重組晶圓
157‧‧‧間隙
158‧‧‧重組晶圓
160‧‧‧處理設備
162‧‧‧控制系統
164‧‧‧囊封體或模製化合物
166‧‧‧囊封體的背側表面
168‧‧‧囊封體的表面
170‧‧‧導體層
172‧‧‧絕緣層或鈍化層
174‧‧‧球體或凸塊
176‧‧‧增進互連結構
180‧‧‧鋸片或雷射削切工具
182‧‧‧eWLCSP
184‧‧‧側表面
190‧‧‧eWLCSP
192‧‧‧eWLCSP
194‧‧‧導體層
196‧‧‧背側絕緣層
200‧‧‧半導體晶圓
202‧‧‧基礎基板材料
204‧‧‧半導體晶粒或構件
206‧‧‧切割道
208‧‧‧邊緣或側壁
210‧‧‧背表面或非主動表面
212‧‧‧主動表面
214‧‧‧導體層
216‧‧‧絕緣層或鈍化層
218‧‧‧雷射
220‧‧‧鋸片或雷射削切工具
222‧‧‧基礎基板側表面
230‧‧‧載體或暫時性基板
232‧‧‧介面層或雙面膠帶
234‧‧‧介面層的表面
240‧‧‧重組晶圓
244‧‧‧囊封體或模製化合物
246‧‧‧囊封體的背側表面
248‧‧‧囊封體的表面
250‧‧‧導體層
260‧‧‧絕緣層或鈍化層
262‧‧‧球體或凸塊
264‧‧‧增進互連結構
270‧‧‧鋸片或雷射削切工具
272‧‧‧eWLCSP
274‧‧‧eWLCSP
276‧‧‧背側絕緣層或背側保護層
290‧‧‧半導體晶圓
292‧‧‧基礎基板材料
294‧‧‧半導體晶粒或構件
296‧‧‧切割道
300‧‧‧半導體晶圓
302‧‧‧基礎基板材料
304‧‧‧半導體晶粒或構件
306‧‧‧切割道
310‧‧‧背表面或非主動表面
312‧‧‧主動表面
314‧‧‧導體層
316‧‧‧絕緣層或鈍化層
318‧‧‧雷射
320‧‧‧絕緣層的表面
322‧‧‧鋸片或雷射削切工具
324‧‧‧側壁或側表面
330‧‧‧載體或暫時性基板
332‧‧‧介面層或雙面膠帶
334‧‧‧介面層的表面
336‧‧‧重組晶圓
338‧‧‧重組晶圓
340‧‧‧處理設備
342‧‧‧控制系統
344‧‧‧囊封體或模製化合物
345‧‧‧研磨機
346‧‧‧囊封體的背側表面
347‧‧‧背側表面
348‧‧‧囊封體的表面
349‧‧‧絕緣層或鈍化層
350‧‧‧絕緣層或鈍化層
352‧‧‧開口
354‧‧‧導體層
356‧‧‧絕緣層或鈍化層
358‧‧‧開口
360‧‧‧導電層
362‧‧‧球體或凸塊
366‧‧‧增進互連結構
370‧‧‧鋸片或雷射削切工具
372‧‧‧eWLCSP
380‧‧‧eWLCSP
384‧‧‧eWLCSP
386‧‧‧eWLCSP
388‧‧‧eWLCSP
410‧‧‧絕緣層
412‧‧‧開口
414‧‧‧導體層
416‧‧‧絕緣層或鈍化層
418‧‧‧開口
420‧‧‧鋸片或雷射削切工具
422‧‧‧側壁或側表面
430‧‧‧載體
432‧‧‧介面層
436‧‧‧重組晶圓
438‧‧‧囊封體或模製化合物
440‧‧‧囊封體的背側表面
442‧‧‧研磨機
444‧‧‧背側表面
448‧‧‧囊封體的表面
460‧‧‧導體層
462‧‧‧球體或凸塊
466‧‧‧增進互連結構
470‧‧‧鋸片或雷射削切工具
472‧‧‧eWLCSP
480‧‧‧eWLCSP
482‧‧‧eWLCSP
484‧‧‧背側絕緣層
486‧‧‧eWLCSP
488‧‧‧eWLCSP
490‧‧‧eWLCSP
圖1所示的係一印刷電路板(PCB)，在其表面裝設著不同類型的封裝；圖2a至2c所示的係被裝設至該PCB的代表性半導體封裝的進一步細節；圖3所示的係具有藉由切割道分離之複數個半導體晶粒的半導體晶圓；圖4a至4m所示的係用於形成重組式或嵌入式晶圓級晶片尺寸封裝(embedded Wafer Level Chip Scale Package，eWLCSP)的製程；圖5所示的係半導體晶粒具有裸露側壁和背表面的eWLCSP；圖6所示的係具有背側保護層的eWLCSP；圖7a至7i所示的係用於形成具有薄側壁囊封之eWLCSP的另一製程； 圖8所示的係具有背側保護層和薄側壁囊封的eWLCSP；圖9a至9p所示的係用於形成eWLCSP的製程；圖10所示的係在半導體晶粒之側壁上方具有囊封體並且具有一背側保護層的eWLCSP；圖11所示的係具有背側保護層的eWLCSP；圖12所示的係在半導體晶粒之側壁及背表面上方具有囊封體的eWLCSP；圖13所示的係在半導體晶粒之背表面上方具有囊封體的eWLCSP；圖14所示的係半導體晶粒具有裸露側壁和背表面的eWLCSP；圖15a至15k所示的係用於形成eWLCSP的替代製程；圖16所示的係在半導體晶粒之側壁及背表面上方具有囊封體的eWLCSP；圖17所示的係在半導體晶粒之背表面上方具有囊封體的eWLCSP；圖18所示的係在側壁上方具有囊封體並且具有一背側保護層的eWLCSP；圖19所示的係具有背側保護層的eWLCSP；圖20所示的係在側壁上方具有囊封體並且具有一背側保護層的另一eWLCSP；以及圖21所示的係半導體晶粒具有裸露側壁和背表面的eWLCSP。
在下面的說明中參考圖式於一或更多個實施例中說明本發明，於該些圖式中，相同的符號代表相同或雷同的元件。雖然本文以達成 本發明之目的的最佳模式來說明本發明；不過，熟習本技術的人士便會明白，本發明希望涵蓋受到下面揭示內容及圖式支持的隨附申請專利範圍及它們的均等範圍所定義的本發明的精神與範疇內可以併入的替代例、修正例、以及均等例。
半導體裝置通常會使用兩種複雜的製程來製造：前端製造和後端製造。前端製造涉及在一半導體晶圓的表面上形成複數個晶粒。該晶圓上的每一個晶粒皆含有主動式電構件和被動式電構件，它們會被電連接而形成功能性電路。主動式電構件(例如電晶體與二極體)能夠控制電流的流動。被動式電構件(例如電容器、電感器、以及電阻器)會創造用以實施電路功能所需要的電壓和電流之間的關係。
被動式構件和主動式構件會藉由一連串的製程步驟被形成在該半導體晶圓的表面上方，該些製程步驟包含：摻雜、沉積、光微影術、蝕刻、以及平坦化。摻雜會藉由下面的技術將雜質引入至半導體材料之中，例如：離子植入或是熱擴散。摻雜製程會藉由響應於電場或基極電流來動態改變半導體材料傳導性而修正主動式裝置中半導體材料的導電性。電晶體含有不同類型及不同摻雜程度的多個區域，它們會在必要時被排列成用以在施加電場或基極下讓該電晶體提高或限制電流的流動。
主動式構件和被動式構件係由具有不同電氣特性的多層材料構成。該些層能夠藉由各式各樣的沉積技術來形成，其部分取決於要被沉積的材料的類型。舉例來說，薄膜沉積可能包含：化學氣相沉積(Chemical Vapor Deposition，CVD)製程、物理氣相沉積(Physical Vapor Deposition，PVD)製程、電解質電鍍製程、以及無電極電鍍製程。每一層通常都會被圖樣化， 以便形成主動式構件、被動式構件、或是構件之間的電連接線的一部分。
後端製造係指將已完成的晶圓切割或單體化裁切成個別的晶粒，並且接著封裝該半導體晶粒，以達結構性支撐以及環境隔離的效果。為單體化裁切半導體晶粒，該晶圓會沿著該晶圓中被稱為切割道(saw street)或切割線(scribe)的非功能性區域被刻痕並且折斷。晶圓會利用雷射切割工具或鋸片來進行單體化裁切。經過單體化裁切之後，個別半導體晶粒便會被裝設至包含接針或接觸墊的封裝基板，以便和其它系統構件進行互連。被形成在該半導體晶粒上方的接觸墊接著會被連接至該封裝裡面的接觸墊。該些電連接線可利用焊料凸塊、短柱凸塊、導電膏、或是焊線來製成。一囊封體或是其它模製材料會被沉積在該封裝的上方，用以提供物理性支撐和電隔離。接著，已完成的封裝便會被插入一電氣系統之中並且讓其它系統構件可取用該半導體裝置的功能。
圖1圖解電子裝置50，其具有一晶片載體基板或是印刷電路板(Printed Circuit Board，PCB)52，在其表面上裝設著複數個半導體封裝。電子裝置50會具有某一種類型的半導體封裝或是多種類型的半導體封裝，端視應用而定。為達解釋的目的，圖1中顯示不同類型的半導體封裝。
電子裝置50可能係單機型系統，其使用該些半導體封裝來實施一或更多項電功能。或者，電子裝置50亦可能係一較大型系統中的子構件。舉例來說，電子裝置50可能係蜂巢式電話、個人數位助理(Personal Digital Assistant，PDA)、數位錄像機(Digital Video Camera，DVC)、或是其它電子通信裝置的一部分。或者，電子裝置50可能係圖形卡、網路介面卡、或是能夠被插入在電腦之中的其它訊號處理卡。該半導體封裝可能包含： 微處理器、記憶體、特定應用積體電路(Application Specific Integrated Circuits，ASIC)、邏輯電路、類比電路、射頻(Radio Frequency，RF)電路、離散式裝置、或是其它半導體晶粒或電構件。該些產品要被市場接受，微型化以及減輕重量相當重要。半導體裝置之間的距離必須縮小，以達更高密度的目的。
在圖1中，PCB 52提供一通用基板，用以達到結構性支撐以及電互連被裝設在該PCB上的半導體封裝。多條導體訊號線路54會利用下面製程被形成在PCB 52的一表面上方或是多層裡面：蒸發製程、電解質電鍍製程、無電極電鍍製程、網印製程、或是其它合宜的金屬沉積製程。訊號線路54會在該些半導體封裝、被裝設的構件、以及其它外部系統構件中的每一者之間提供電通訊。線路54還提供連接至每一個該些半導體封裝的電力連接線及接地連接線。
於某些實施例中，一半導體裝置會有兩個封裝層。第一層封裝係一種用於以機械方式及電氣方式將該半導體晶粒附接至一中間載體的技術。第二層封裝則涉及以機械方式及電氣方式將該中間載體附接至該PCB。於其它實施例中，一半導體裝置可以僅有該第一層封裝，其中，該晶粒係以機械方式及電氣方式直接被裝設至該PCB。
為達解釋的目的，圖中在PCB 52上顯示數種類型的第一層封裝，其包含焊線封裝56以及覆晶58。除此之外，圖中還顯示被裝設在PCB 52上的數種類型第二層封裝，其包含：球柵陣列(Ball Grid Array，BGA)60；凸塊晶片載體(Bump Chip Carrier，BCC)62；雙直列封裝(Dual In-line Package，DIP)64；平台格柵陣列(Land Grid Array，LGA)66；多晶片模組(Multi-Chip Module，MCM)68；方形扁平無導線封裝(Ouad Flat Non-leaded package，QFN)70；以及方形扁平封裝72。端視系統需求而定，被配置成具有第一層封裝樣式和第二層封裝樣式之任何組合的半導體封裝和其它電子構件所組成的任何組合皆能夠被連接至PCB 52。於某些實施例中，電子裝置50包含單一附接半導體封裝；而其它實施例則會需要多個互連封裝。藉由在單一基板上方組合一或更多個半導體封裝，製造商便能夠將事先製造的構件併入電子裝置和系統之中。因為該些半導體封裝包含精密的功能，所以，電子裝置能夠使用較便宜的構件及有效率的製程來製造。所產生的裝置比較不可能失效而且製造價格較低廉，從而降低消費者的成本。
圖2a至圖2c所示的係示範性半導體封裝。圖2a所示的係被裝設在PCB 52上的DIP 64的進一步細節。半導體晶粒74包含一含有類比電路或數位電路的主動區，該些類比電路或數位電路會被施行為形成在該晶粒裡面的主動式裝置、被動式裝置、導體層、以及介電層，並且會根據該晶粒的電氣設計進行電互連。舉例來說，該電路可能包含被形成在半導體晶粒74之主動區裡面的一或更多個電晶體、二極體、電感器、電容器、電阻器、以及其它電路元件。接觸墊76係由導體材料(例如鋁(Al)、銅(Cu)、錫(Sn)、鎳(Ni)、金(Au)、或是銀(Ag))所製成的一或更多層，並且被電連接至形成在半導體晶粒74裡面的電路元件。在DIP 64的組裝期間，半導體晶粒74會利用一金-矽共熔合金層或是膠黏材料(例如熱環氧樹脂或是環氧樹脂)被裝設至中間載體78。封裝主體包含一絕緣封裝材料，例如聚合物或是陶瓷。導體導線80以及焊線82會在半導體晶粒74與PCB 52之間提供電互連。囊封體84會被沉積在該封裝的上方，用以藉由防止濕氣和粒子進入封裝並且防止污染晶粒74或焊線82而達到環境保護的目的。
圖2b所示的係被裝設在PCB 52之上的BCC 62的進一步細節。半導體晶粒88係利用底層填充材料或環氧樹脂膠黏材料92被裝設在載體90的上方。焊線94會在接觸墊96與98之間提供第一層封裝互連。模製化合物或囊封體100係被沉積在半導體晶粒88和焊線94的上方，用以為該裝置提供物理性支撐以及電隔離效果。多個接觸墊102會利用合宜的金屬沉積製程(例如電解質電鍍或無電極電鍍)被形成在PCB 52的表面上方，用以防止氧化。接觸墊102會被電連接至PCB 52中的一或更多條導體訊號線路54。多個凸塊104會被形成在BCC 62的接觸墊98和PCB 52的接觸墊102之間。
在圖2c中，半導體晶粒58會利用覆晶樣式的第一層封裝以面朝下的方式被裝設至中間載體106。半導體晶粒58的主動區108含有類比電路或數位電路，該些類比電路或數位電路會被施行為根據該晶粒的電氣設計所形成的主動式裝置、被動式裝置、導體層、以及介電層。舉例來說，該電路可能包含在主動區108裡面的一或更多個電晶體、二極體、電感器、電容器、電阻器、以及其它電路元件。半導體晶粒58會經由多個凸塊110以電氣方式及機械方式被連接至載體106。
BGA60會以利用多個凸塊112的BGA樣式第二層封裝，以電氣方式及機械方式被連接至PCB 52。半導體晶粒58會經由凸塊110、訊號線114、以及凸塊112被電連接至PCB 52中的導體訊號線路54。一模製化合物或囊封體116會被沉積在半導體晶粒58和載體106的上方，用以為該裝置提供物理性支撐以及電隔離效果。該覆晶半導體裝置會從半導體晶粒58上的主動式裝置至PCB 52上的傳導軌提供一條短電傳導路徑，以便 縮短訊號傳播距離、降低電容、並且改良整體電路效能。於另一實施例中，該半導體晶粒58會利用覆晶樣式的第一層封裝以機械方式及電氣方式直接被連接至PCB 52，而沒有中間載體106。
圖3所示的係半導體晶圓120，其具有基礎基板材料122(例如，矽、鍺、砷化鎵、磷化銦、或是碳化矽)用以達到結構性支撐的目的。複數個半導體晶粒或構件124會被形成在晶圓120上，藉由如上面所述之沒有作用的晶粒間晶圓區域或切割道126來分離。切割道126提供削切區，以便將半導體晶圓120單體化裁切成個別的半導體晶粒124。於其中一實施例中，半導體晶圓120的直徑為200至300毫米(mm)。於另一實施例中，半導體晶圓120的直徑為100至450毫米(mm)。在將半導體晶圓單體化裁切成個別的半導體晶粒124之前，半導體晶圓120可以有任何直徑。半導體晶粒124可以有任何大小，而且於其中一實施例中，半導體晶粒124可以具有10mm乘10mm的面積。
半導體晶圓128雷同於半導體晶圓120，其具有基礎基板材料130(例如，矽、鍺、砷化鎵、磷化銦、或是碳化矽)用以達到結構性支撐的目的。複數個半導體晶粒或構件132會被形成在晶圓128上，藉由如上面所述之沒有作用的晶粒間晶圓區域或切割道134來分離。切割道134提供削切區，以便將半導體晶圓128單體化裁切成個別的半導體晶粒132。半導體晶圓128可以具有和半導體晶圓120相同直徑或不同的直徑。在將半導體晶圓單體化裁切成個別的半導體晶粒132之前，半導體晶圓128可以有任何直徑。於其中一實施例中，半導體晶圓128的直徑為200至300毫米(mm)。於另一實施例中，半導體晶圓128的直徑為100至450毫米(mm)。半導體晶粒 132可以有任何大小，而且於其中一實施例中，半導體晶粒132小於半導體晶粒124並且具有5mm乘5mm的面積。
圖4a至4k配合圖1以及2a至2c顯示用於形成扇入重組式或嵌入式晶圓級晶片尺寸封裝(eWLCSP)的製程。圖4a所示的係半導體晶圓120的一部分的剖視圖。每一個半導體晶粒124皆具有一背表面或非主動表面136以及含有類比電路或數位電路的主動表面138，該些類比電路或數位電路會被施行為根據該晶粒的電氣設計與功能被形成在該晶粒裡面及電互連的主動式裝置、被動式裝置、導體層、以及介電層。舉例來說，該電路可以包含被形成在主動表面138裡面的一或更多個電晶體、二極體、以及其它電路元件，用以施行類比電路或數位電路，例如，DSP、ASIC、記憶體、或是其它訊號處理電路。半導體晶粒124可以還含有用於RF訊號處理的IPD，例如，電感器、電容器、以及電阻器。
一導電層140會使用PVD、CVD、電解質電鍍、無電極電鍍製程、或是其它合宜的金屬沉積製程被形成在主動表面138的上方。導體層140可能係由下面所製成的一或更多層：Al、Cu、Sn、Ni、Au、Ag、或是其它合宜的導電材料。導體層140的操作如同被電連接至主動表面138上之電路的接觸墊。導體層140會被形成為多個接觸墊，它們以並排的方式被設置在和半導體晶粒124的邊緣或側壁144相隔第一距離處，如圖4a之中所示。或者，導體層140會被形成為偏移在多列之中的多個接觸墊，俾使得第一列接觸墊會被設置在和半導體晶粒124的邊緣144相隔第一距離處，而與該第一列交錯的第二列接觸墊則被設置在和半導體晶粒124的邊緣144相隔第二距離處。
一第一絕緣層或鈍化層142係利用PVD、CVD、印刷、旋塗、噴塗、燒結、或是熱氧化被形成在半導體晶粒124和導體層140的上方。絕緣層142含有由下面所製成的一或更多層：二氧化矽(SiO2)、氮化矽(Si3N4)、氮氧化矽(SiON)、五氧化二鉭(Ta2O5)、三氧化二鋁(Al2O3)、二氧化鉿(HfO2)、環苯丁烯(BCB)、聚亞醯胺(PI)、聚苯并噁唑纖維(PBO)、聚合物、或是具有雷同結構特性及絕緣特性的其它介電材料。於其中一實施例中，絕緣層142係一在小於200℃處被固化之具有或不具有絕緣填充劑的低溫固化光敏介電質聚合物。絕緣層142會覆蓋並且保護主動表面138。絕緣層142係被保形塗敷在導體層140及半導體晶粒124的主動表面138上方，而且不會延伸在半導體晶粒124之邊緣或側壁144上方或是超過半導體晶粒124的覆蓋區。換言之，相鄰於半導體晶粒124的半導體晶粒124的一周邊區域不會有絕緣層142。絕緣層142中的一部分會藉由利用雷射145的LDA來移除或是經由一已圖樣化光阻層以蝕刻製程來移除，用以經由絕緣層142露出導體層140並且提供用於後續的電互連。
半導體晶圓120會進行電氣測試與檢查，作為品質控制過程的一部分。手動視覺檢查及自動光學系統會被用來在半導體晶圓120上實施檢查。軟體會被使用在半導體晶圓120的自動光學分析中。視覺檢查方法可以運用諸如掃描電子顯微鏡、高強度光或紫外光、或是冶金顯微鏡的設備。半導體晶圓120的結構性特徵會被檢查，其包含：翹曲、厚度變異、表面微粒、不規則性、裂痕、脫層、以及變色。
半導體晶粒124裡面的主動式構件和被動式構件會在晶圓級進行電氣效能與電路功能的測試。每一個半導體晶粒124係利用一探針 或是其它測試裝置來測試功能與電氣參數。探針係被用來電接觸每一個半導體晶粒124上的節點或接觸墊140並且提供電氣刺激給該些接觸墊。半導體晶粒124會回應該些電氣刺激，該回應會被測量並且和預期的回應作比較，以便測試該半導體晶粒的功能。該些電氣測試可以包含電路功能、導線完整性、電阻率、連續性、可靠度、接面深度、ESD、RF效能、驅動電流、臨界電流、漏電流、以及該構件類型特有的操作參數。半導體晶圓120的檢查與電氣測試可讓通過而被指定為已知良品晶粒(Known Good Die，KGD)的半導體晶粒124可用於半導體封裝中。
在圖4b中，半導體晶圓120會沿著基礎基板材料122的側壁或側表面148利用鋸片或雷射削切工具146貫穿切割道126被單體化裁切成個別的半導體晶粒124。半導體晶圓120係沿著基礎基板側表面148進行薄削切而沿著切割道區126裡面的基礎基板材料122的一部分被單體化裁切，以便允許基礎基板材料122的一部分保持被設置在半導體晶粒124的側壁144上。該薄削切的大小略大於半導體晶粒124介於半導體側壁144和基礎基板側表面148之間的距離D。半導體晶粒124之側壁144上方的基礎基板材料122藉由減少介電質材料破裂而在重組及稍後的單體化裁切製程期間強化該裝置。於其中一實施例中，介於側壁144和基礎基板側表面148之間的距離D為至少10微米(10μm)。於另一實施例中，介於側壁144和基礎基板側表面148之間的距離D的範圍從14至36μm。同樣地，半導體晶圓128會利用鋸片或雷射削切工具146貫穿切割道134被單體化裁切成個別的半導體晶粒132。個別的半導體晶粒124與132會被檢查與電氣測試，以便找出單體化裁切後的KGD。
圖4c顯示一含有犧牲基礎材料(例如，矽、聚合物、氧化鈹、玻璃、或是用於達到結構性支撐之目的的其它合宜低成本剛性材料)的載體或暫時性基板150的一部分的剖視圖。一介面層或雙面膠帶152會被形成在載體150的上方，當作暫時性膠黏焊膜、蝕刻阻止層、或是熱脫模層。
載體150係一含有多個半導體晶粒並且能夠容納從具有任何直徑的半導體晶圓處單體化裁切下來之多種大小半導體晶粒的標準化載體。舉例來說，載體150可能係直徑為305mm或更大的圓形平板，或者可能係長度為300mm或更大且寬度為300mm或更大的矩形平板。載體150可以有大於半導體晶圓120或128之表面積的表面積。於其中一實施例中，半導體晶圓120的直徑為300mm並且含有長度為10mm且寬度為10mm的半導體晶粒124。於其中一實施例中，半導體晶圓128的直徑為200mm並且含有長度為5mm且寬度為5mm的半導體晶粒132。載體150能夠容納10mm乘10mm的半導體晶粒124以及5mm乘5mm的半導體晶粒132。載體150攜載5mm乘5mm半導體晶粒132的數量大於10mm乘10mm半導體晶粒124的數量。於另一實施例中，半導體晶粒124和132有相同的面積。載體150的大小和形狀會標準化以便容納任何大小的半導體晶粒。較大的載體會降低半導體封裝的製造成本，因為較多半導體晶粒能夠在較大的載體上被處理，因而降低單位成本。
半導體封裝和處理設備係針對被處理的半導體晶粒及載體的大小來進行設計與配置。為進一步降低製造成本，載體150的大小係以和半導體晶粒124或132的大小無關且和半導體晶圓120與128的大小無關的方式被選擇。也就是，載體150具有固定或標準化大小，其能夠容納從 一或更多個半導體晶圓120或128處單體化裁切下來之各種大小的半導體晶粒124與132。於其中一實施例中，載體150為直徑330mm的圓形。於另一實施例中，載體150為寬度560mm且長度為600mm的矩形。
該標準化載體(載體150)的大小與面積會在設計該處理設備期間被選擇，以便開發針對半導體裝置之所有後端半導體製造統一適用的製造線。不論要被製造的半導體封裝的大小與類型為何，載體150的大小皆會保持恆定。舉例來說，半導體晶粒124可以有10mm乘10mm的面積並且被放置在標準化載體150上。或者，半導體晶粒124可以有20mm乘20mm的面積並且被放置在相同的標準化載體150上。據此，標準化載體150能夠應付任何大小的半導體晶粒124與132，其允許後續的半導體處理設備以一共同載體為基準被標準化，也就是，和晶粒大小或進料晶圓大小無關。半導體封裝設備能夠利用一組共同的處理治具、設備、以及材料清單針對一標準載體來進行設計與配置，以便處理來自任何進料晶圓大小的任何半導體晶粒大小。該共同或標準化載體150因減少或消弭以晶粒大小或進料晶圓大小為基礎之特殊半導體處理線的需求而降低製造成本和資本風險。藉由選擇用於來自所有半導體晶圓之任何大小半導體晶粒的預設載體大小，一種彈性的製造線便能夠被施行。
在圖4d中，舉例來說，圖4b中的半導體晶粒124會利用拾放操作被裝設至載體150和介面層152，絕緣層142配向成朝向載體150。半導體晶粒124係被裝設至載體150的介面層152，用以形成重組或重新配置的晶圓156。於其中一實施例中，絕緣層142係被嵌入在介面層152裡面。舉例來說，半導體晶粒124的主動表面138可以共面於介面層152的表面 154。於另一實施例中，絕緣層142係被裝設在介面層152的上方，俾使得半導體晶粒124的主動表面138會和介面層152偏移。
圖4e顯示被裝設在載體150之介面層152的半導體晶粒124，用以形成重組或重新配置的晶圓156。重組晶圓156會被處理成許多類型的半導體封裝，其包含：扇入晶圓級晶片尺寸封裝(WLCSP)；eWLCSP；扇出WLCSP；覆晶封裝；三維(3D)封裝，例如，封裝上封裝(Package-on-Package，PoP)；或是其它半導體封裝。於其中一實施例中，多個半導體晶粒124以高密度排列的方式(也就是，分隔300μm或更小)被放置在載體150上，以便處理扇入裝置。半導體晶粒124被放置在載體150上，半導體晶粒124之間藉由距離D1的間隙157而分開。半導體晶粒124之間的距離D1係以要被處理的半導體封裝的設計與規格為基礎被選擇。於其中一實施例中，半導體晶粒124之間的距離D1為50μm或更小。於另一實施例中，半導體晶粒124之間的距離D1為100μm或更小。載體150上的半導體晶粒124之間的距離D1經過最佳化，以便以最低的單位成本來製造半導體封裝。
圖4f顯示有多個半導體晶粒124之重組晶圓156的平面圖，該些半導體晶粒124被裝設或被設置在載體150的上方。載體150為標準化形狀與大小，且所以構成一標準化載體。載體150能夠適用於從各種大小半導體晶圓處單體化裁切下來的各種大小和數量的半導體晶粒。於其中一實施例中，載體150的形狀為矩形並且具有560mm的寬度W1以及600mm的長度L1。於另一實施例中，載體150的形狀為矩形並且具有330mm的寬度W1以及330mm的長度L1。於另一實施例中，載體150的形狀為圓形並 且具有330mm的直徑。
被設置在載體150上方的半導體晶粒124的數量相依於半導體晶粒124的大小以及重組晶圓156之結構裡面的半導體晶粒124之間的距離D1。被裝設至載體150的半導體晶粒124的數量會大於、小於、或是等於從半導體晶圓120處單體化裁切下來的半導體晶粒124的數量。載體150的較大表面積容納較多的半導體晶粒124並且降低製造成本，因為每個重組晶圓156中有較多半導體晶粒124被處理。於其中一範例中，半導體晶圓120具有300mm的直徑，在半導體晶圓120上會形成約600個10mm乘10mm的半導體晶粒124。半導體晶粒124係從一或更多個半導體晶圓120處單體化裁切下來。舉例來說，載體150被製備為具有560mm的標準寬度W1以及600mm的標準長度L1。具有560mm之寬度W1的載體150的大小被設計成用以在載體150的寬度W1中容納約54個半導體晶粒124，該些半導體晶粒124的面積為10mm乘10mm並且隔開200μm的距離D1。具有600mm之長度L1的載體150的大小被設計成用以在載體150的長度L1中容納約58個半導體晶粒124，該些半導體晶粒124的面積為10mm乘10mm並且隔開200μm的距離D1。據此，載體150的表面積，寬度W1乘以長度L1，會容納約3,000個半導體晶粒124，該些半導體晶粒124的面積為10mm乘10mm而且半導體晶粒124之間的間隙或距離D1為200μm。半導體晶粒124能夠以半導體晶粒124之間小於200μm的間隙或距離D1被放置在載體150上，以便提高載體150上半導體晶粒124的密度並且進一步降低處理半導體晶粒124的成本。
自動化拾放設備係被用來以半導體晶粒124的數量和大小 為基礎以及以載體150的面積為基礎來製備重組晶圓156。舉例來說，半導體晶粒124被選為具有10mm乘10mm的面積。載體150具有標準的面積，舉例來說，560mm的寬度W1以及600mm的長度L1。自動化設備會配合半導體晶粒124和載體150的面積被程式化，以便處理重組晶圓156。在單體化裁切半導體晶圓120之後，一第一半導體晶粒124會被該自動化拾放設備選擇。一第一半導體晶粒124會被裝設至載體150，放在該可程式自動化拾放設備所決定之載體150上的一位置中。一第二半導體晶粒124會被該自動化拾放設備選擇，被放置在載體150上，並且被定位在載體150上的第一列中。相鄰半導體晶粒124之間的距離D1會被程式化至該自動化拾放設備之中並且以要被處理的半導體封裝的設計和規格為基礎被選擇。於其中一實施例中，載體150上的相鄰半導體晶粒124之間的間隙157或距離D1為200μm。一第三半導體晶粒124會被該自動化拾放設備選擇，被放置在載體150上，並且被定位在載體150上的第一列中。該拾放操作會重複進行，直到第一列約54個半導體晶粒124被設置在載體150的寬度W1中為止。
另一半導體晶粒124會被該自動化拾放設備選擇，被放置在載體150上，並且被定位在載體150上相鄰於第一列的第二列中。相鄰列半導體晶粒124之間的距離D1係事先選擇並且被程式化至自動化拾放設備之中。於其中一實施例中，第一列半導體晶粒124和第二列半導體晶粒124之間的距離D1為200μm。該拾放操作會重複進行，直到約58列半導體晶粒124被設置在載體150的長度L1中為止。該標準化載體(具有560mm之寬度W1和600mm之長度L1的載體150)容納約54行及58列之10mm乘10mm的半導體晶粒124，全部數量有約3,000個半導體晶粒124被設置在載 體150上。該拾放操作會重複進行，直到載體150部分或完全移入半導體晶粒124為止。利用標準化載體，例如，載體150，該自動化拾放設備能夠裝設任何大小的半導體晶粒124於載體150上，用以形成重組晶圓156。接續會利用針對載體150標準化的後端處理設備來處理重組晶圓156。
圖4g顯示重組晶圓158的平面圖，半導體晶粒132被裝設至或被設置在載體150的上方。相同的標準化載體150或是和載體150有相同大小的標準化載體會被用來處理重組晶圓158，如同用於處理重組晶圓156。重組晶圓上的半導體晶粒的任何配置皆會被載體150支撐。被設置在載體150上的半導體晶粒132的數量相依於半導體晶粒132的大小以及重組晶圓158之結構裡面的半導體晶粒132之間的距離D2。被裝設至載體150的半導體晶粒132的數量會大於、小於、或是等於從半導體晶圓128處單體化裁切下來的半導體晶粒132的數量。載體150的較大表面積容納較多的半導體晶粒132並且降低製造成本，因為每個重組晶圓158中有較多半導體晶粒132被處理。
於其中一範例中，半導體晶圓128具有200mm的直徑，在半導體晶圓128上會形成約1,000個5mm乘5mm的半導體晶粒132。半導體晶粒132係從一或更多個半導體晶圓128處單體化裁切下來。舉例來說，載體150被製備為具有560mm的標準寬度W1以及600mm的標準長度L1。具有560mm之寬度W1的載體150的大小被設計成用以在載體150的寬度W1中容納約107個半導體晶粒132，該些半導體晶粒132的面積為5mm乘5mm並且隔開200μm的距離D2。具有600mm之長度L1的載體150的大小被設計成用以在載體150的長度L1中容納約115個半導體晶粒132，該 些半導體晶粒132的面積為5mm乘5mm並且隔開200μm的距離D2。據此，載體150的表面積，寬度W1乘以長度L1，會容納約12,000個半導體晶粒132，該些半導體晶粒132的面積為5mm乘5mm，隔開200μm的距離D2。半導體晶粒132能夠以半導體晶粒132之間小於200μm的間隙或距離D2被放置在載體150上，以便提高載體150上半導體晶粒132的密度並且進一步降低處理半導體晶粒132的成本。
自動化拾放設備係被用來以半導體晶粒132的數量和大小為基礎以及以載體150的面積為基礎來製備重組晶圓158。舉例來說，半導體晶粒132被選為具有5mm乘5mm的面積。載體150具有標準的面積，舉例來說，560mm的寬度W1以及600mm的長度L1。自動化設備會配合半導體晶粒132和載體150的面積被程式化，以便處理重組晶圓158。在單體化裁切半導體晶圓128之後，一第一半導體晶粒132會被該自動化拾放設備選擇。一第一半導體晶粒132會被裝設至載體150，放在該可程式自動化拾放設備所決定之載體150上的一位置中。一第二半導體晶粒132會被該自動化拾放設備選擇，被放置在載體150上，並且被定位在載體150上的第一列中。相鄰半導體晶粒132之間的距離D2會被程式化至該自動化拾放設備之中並且以要被處理的半導體封裝的設計和規格為基礎被選擇。於其中一實施例中，載體150上的相鄰半導體晶粒132之間的間隙或距離D2為200μm。一第三半導體晶粒124會被該自動化拾放設備選擇，被放置在載體150上，並且被定位在載體150上的第一列中。該拾放操作會重複進行，直到第一列約107個半導體晶粒132被設置在載體150的寬度W1中為止。
另一半導體晶粒132會被該自動化拾放設備選擇，被放置在 載體150上，並且被定位在載體150上相鄰於第一列的第二列中。相鄰列半導體晶粒132之間的距離D2係事先選擇並且被程式化至自動化拾放設備之中。於其中一實施例中，第一列半導體晶粒132和第二列半導體晶粒132之間的距離D2為200μm。該拾放操作會重複進行，直到約115列半導體晶粒132被設置在載體150的長度L1中為止。該標準化載體(具有560mm之寬度W1和600mm之長度L1的載體150)容納約107行及115列之5mm乘5mm的半導體晶粒132，全部數量有約12,000個半導體晶粒132被設置在載體150上。該拾放操作會重複進行，直到載體150部分或完全移入半導體晶粒132為止。利用標準化載體，例如，載體150，該自動化拾放設備能夠裝設任何大小的半導體晶粒於載體150上，用以形成重組晶圓158。重組晶圓158能夠利用和用以處理重組晶圓156相同的載體150及相同的後端處理設備來處理。
圖4f中的重組晶圓156和圖4g中的重組晶圓158兩者使用相同的載體150或是使用具有相同標準化大小的載體於重組晶圓156和158兩者。被設計用於該些重組晶圓之後端處理的處理設備會針對載體150進行標準化並且能夠處理被形成在載體150上之重組晶圓的任何配置以及被放置在載體150上任何大小半導體晶粒。因為重組晶圓156和158兩者使用標準化載體150，所以，該些重組晶圓能夠在相同的處理線上被處理。據此，該標準化載體(載體150)的用途係用於簡化製造半導體封裝所需要的設備。
於另一範例中，重組晶圓158包含半導體晶粒124與132，其中，每一個半導體晶粒124和132具有相同的面積，而且該些半導體晶粒來自具有不同直徑的半導體晶圓120和128。半導體晶圓120的直徑為 450mm，在半導體晶圓120上會形成數量約2,200個8mm乘8mm的半導體晶粒124。半導體晶粒124具有面積8mm乘8mm，其係從一或更多個半導體晶圓120處單體化裁切下來。半導體晶圓128的直徑為300mm，在半導體晶圓128上會形成數量約900個8mm乘8mm的半導體晶粒132。半導體晶粒132係從半導體晶圓128處單體化裁切下來。舉例來說，載體150被製備為具有560mm的標準寬度W1以及600mm的標準長度L1。具有560mm之寬度W1的載體150的大小被設計成用以在載體150的寬度W1中容納約69個半導體晶粒124或132，該些半導體晶粒的面積為8mm乘8mm並且隔開100μm的距離D1或D2。具有600mm之長度L1的載體150的大小被設計成用以在載體150的長度L1中容納約74個半導體晶粒124或132，該些半導體晶粒的面積為8mm乘8mm並且隔開100μm的距離D1或D2。載體150的表面積，寬度W1乘以長度L1，會容納約5,000個半導體晶粒124或132，該些半導體晶粒的面積為8mm乘8mm，隔開100μm的距離D1或D2。半導體晶粒124或132能夠以半導體晶粒124或132之間小於100μm的間隙或距離D1或D2被放置在載體150上，以便提高載體150上半導體晶粒124或132的密度並且進一步降低處理半導體晶粒124或132的成本。
自動化拾放設備係被用來以半導體晶粒124及132的數量和大小為基礎以及以載體150的面積為基礎來製備重組晶圓158。在單體化裁切半導體晶圓128之後，一第一半導體晶粒124或132會被該自動化拾放設備選擇。8mm乘8mm的半導體晶粒124或132可能來自直徑450mm的半導體晶圓120或是來自直徑300mm的半導體晶圓128。或者，該8mm乘8mm的半導體晶粒可能來自具有不同直徑的另一半導體晶圓。一第一半導體晶 粒124或132會被裝設至載體150，放在該可程式自動化拾放設備所決定之載體150上的一位置中。一第二半導體晶粒124或132會被該自動化拾放設備選擇，被放置在載體150上，並且被定位在載體150上的第一列中。相鄰半導體晶粒124或132之間的距離D1或D2會被程式化至該自動化拾放設備之中並且以要被處理的半導體封裝的設計和規格為基礎被選擇。於其中一實施例中，載體150上的相鄰半導體晶粒124或132之間的間隙157或距離D1或D2為100μm。該拾放操作會重複進行，直到一列約69個半導體晶粒124或132被設置在載體150的寬度W1中為止。
另一半導體晶粒124或132會被該自動化拾放設備選擇，被放置在載體150上，並且被定位在載體150上相鄰於第一列的第二列中。於其中一實施例中，第一列半導體晶粒124或132和第二列半導體晶粒124或132之間的距離D1或D2為100μm。該拾放操作會重複進行，直到約74列半導體晶粒124或132被設置在載體150的長度L1中為止。該標準化載體(具有560mm之寬度W1和600mm之長度L1的載體150)容納約69行及74列之8mm乘8mm的半導體晶粒124及132，全部數量有約5,000個半導體晶粒124或132被設置在載體150上。該拾放操作會重複進行，直到載體150部分或完全移入半導體晶粒124或132為止。所以，重組晶圓158可以包含從任何大小半導體晶圓處單體化裁切下來的半導體晶粒124及132。載體150的大小和半導體晶粒124及132的大小無關並且和半導體晶圓120及128的大小無關。重組晶圓158能夠利用和用以處理重組晶圓156相同的載體150及相同的後端處理設備來處理。對具有從不同大小進料晶圓處單體化裁切下來之相同大小半導體晶粒的重組晶圓來說，標準化載體150允許 相同材料被用於每一個重組晶圓。所以，載體150上的重組晶圓156或158的材料清單仍維持不變。一致且可預測的材料清單允許半導體封裝有改良的成本分析和計畫。
於另一實施例中，一重組晶圓158含有被設置在載體150上的各式各樣半導體晶粒大小。舉例來說，多個10mm乘10mm的半導體晶粒124被裝設至載體150以及多個5mm乘5mm的半導體晶粒132被裝設至載體150，用以形成重組晶圓158。該重組晶圓在相同的重組晶圓上含有多種大小的半導體晶粒。換言之，重組晶圓158中的一部分含有其中一種大小的半導體晶粒，而該重組晶圓中的另一部分則含有另一種大小的半導體晶粒。在載體150上同時含有不同大小半導體晶粒124及132的重組晶圓158會利用和用以處理有均勻大小的半導體晶粒被設置在載體150上方的重組晶圓156相同的後端處理設備來處理。
總結來說，載體150能夠用於從各種大小半導體晶圓處單體化裁切下來之各種大小及數量的半導體晶粒。載體150的大小不會隨著正在被處理的半導體晶粒的大小而改變。該標準化載體(載體150)的大小會固定並且能夠容納多種大小的半導體晶粒。標準化載體150的大小和半導體晶粒或半導體晶圓的面積無關。相較於較大型半導體晶粒，在載體150上能夠緊配置入更多的小型半導體晶粒。被緊配置入在載體150上的半導體晶粒124或132的數量會隨著半導體晶粒124或132的大小以及半導體晶粒124或132之間的間隔或距離D1或D2而改變。舉例來說，具有長度L1和寬度W1的載體150在載體150之表面積上容納5mm乘5mm的半導體晶粒132的數量大於在載體150之表面積上容納10mm乘10mm的半導體晶粒124 的數量。載體150的大小和形狀保持固定並且和半導體晶粒124或132或是半導體晶粒124或132從中被單體化裁切下來的半導體晶圓120或128的大小無關。載體150提供利用一組共同處理設備將重組晶圓156及158製造成具有來自不同大小半導體晶圓120及128之不同大小半導體晶粒124及132的許多不同類型半導體封裝的彈性。
圖4h顯示一種利用載體150來製造半導體封裝的製程。處理設備160被用來在半導體晶粒上實施後端製造過程，例如，囊封體和絕緣層的沉積、導體層的沉積、凸塊製作、回焊、標記、單體化裁切、以及其它後端製程。處理設備160係針對標準化載體(例如，載體150)的大小和形狀所設計。處理設備160相容於載體150，因為處理設備160的機械性構件和電氣構件皆針對載體150的標準化大小和形狀被客製化。
處理設備160係由控制系統162來控制。控制系統162可能係一軟體程式或演算法，其被用以根據載體150上的半導體晶粒的大小和形狀來配置處理設備160。控制系統162會針對處理設備160被程式化及客製化，以便處理被形成在標準化載體150上的每一個不同的重組晶圓，例如，重組晶圓156及158。
藉由標準化載體150的面積，處理設備160能夠保持恆定，因為載體150的面積不會隨著半導體晶粒大小和半導體晶圓大小的變化而改變。控制系統162使用用於載體150上每一個重組晶圓的各種演算法。舉例來說，控制系統162能夠被用來在載體150上半導體晶粒124的初次拾放操作期間最佳化分隔距離。重組晶圓156的規格會被輸入至控制系統162之中。控制系統162會被程式化用以控制處理設備160，以便拾取個別的半 導體晶粒124並且將半導體晶粒124放置在載體150上隔開距離D1處，用以形成重組晶圓156。舉例來說，重組晶圓156包含10mm乘10mm半導體晶粒124以及標準面積(寬度W1和長度L1)的載體150。處理設備160被配置成具有控制系統162用以在重組晶圓156(其在載體150上)上實施後端製程。控制系統162會根據半導體晶粒124的10mm乘10mm大小以及標準大小的載體150來指導處理設備160實施沉積和其它製造步驟。
控制系統162允許處理設備160針對標準化載體150上的每一個重組晶圓被客製化。處理設備160不需要針對不同大小的半導體晶粒來重建。在處理重組晶圓156之後，處理設備160即準備好處理具有相同或不同半導體晶粒大小與分隔距離的載體150上的另一重組晶圓。重組晶圓158的規格會被輸入至控制系統162之中。控制系統162會被程式化用以控制處理設備160，以便拾取個別的半導體晶粒132並且將半導體晶粒132放置在載體150上隔開距離D2處，用以形成重組晶圓158。舉例來說，重組晶圓158包含5mm乘5mm半導體晶粒132以及標準面積(寬度W1和長度L1)的載體150。處理設備160被配置成具有控制系統162用以在重組晶圓158(其在載體150上)上實施後端製程。控制系統162會根據半導體晶粒132的5mm乘5mm大小以及標準大小的載體150來指導處理設備160實施沉積和其它製造步驟。
不論處理設備160正在處理重組晶圓156或158或是標準化載體150上的其它重組晶圓，處理設備160皆會保持恆定。控制系統162為可程式化且處理設備160可以使用載體150的任何重組晶圓為基準輕易地調整。所以，處理設備160的機械性和物理性特徵會被設計成用以適應標準 化載體150的物理性特徵，而處理設備160亦可配合控制系統162程式化而對載體150上的半導體晶粒的任何配置實施製造過程。
處理設備160被用來從載體150上的一重組晶圓處製造各式各樣半導體封裝。舉例來說，處理設備160會被用來將重組晶圓156或158處理成扇入WLCSP；重組或eWLCSP；扇出WLCSP；覆晶封裝；3D封裝，例如，PoP；或是其它半導體封裝。控制系統162係被用來修正與控制處理設備160的操作，以便根據要被生產的半導體封裝來實施後端製造步驟。所以，處理設備160能夠被用來製造本文中所述的每一個半導體封裝。處理設備160能夠被使用在共用相同大小載體150的多條產品製造線中。據此，和半導體晶粒的大小變化、半導體晶圓的大小變化、以及半導體封裝的類型變化相關聯的成本會降低。投資處理設備160的風險會下降，因為當載體150標準化時，處理設備160的設計便會簡化。
在圖4i中，一囊封體或模製化合物164會利用焊膏印刷(paste printing)塗敷機、轉印模製(transfer molding)塗敷機、液體囊封體模製塗敷機、真空層疊塗敷機、旋塗塗敷機、或是其它合宜的塗敷機被沉積在半導體晶粒124和載體150的上方。囊封體164可能係高分子合成材料，例如，具有填充劑的環氧樹脂、具有填充劑的環氧丙烯酸酯、或是具有適當填充劑的聚合物。囊封體164係非導體並且會為該半導體裝置提供環境保護，避免受到外部元素與污染物的破壞。於另一實施例中，囊封體164係一種絕緣層或介電層，其含有由下面所製成的一或更多層：光敏低固化溫度介電質光阻、光敏合成光阻、層疊複合膜、具有填充劑的絕緣膏、焊接遮罩光阻膜、液體或粒狀模製複合物、聚亞醯胺、BCB、PBO、SiO2、Si3N4、SiON、 Ta2O5、Al2O3、膠片、或是具有雷同絕緣特性及結構特性的其它介電材料；其係利用印刷、旋塗、噴塗、有加熱或不加熱的真空或壓力層疊、或是其它合宜製程所沉積。於其中一實施例中，囊封體164係具有或不具有在低於200℃處被固化之絕緣填充劑的低溫固化光敏介電質聚合物。
明確地說，囊封體164係沿著基礎基板側表面148被設置。囊封體164還覆蓋半導體晶粒124的背表面136。於其中一實施例中，囊封體164為不透光並且為暗色或黑色。囊封體164能夠被用於雷射標記重組晶圓156，以便進行對齊和單體化裁切。囊封體164會在後續的背面研磨步驟中被薄化。囊封體164亦能夠被沉積成使得囊封體164和半導體晶粒124的背表面136共面並且不會覆蓋背表面136。和囊封體164之背側表面166反向的囊封體164之表面168係被設置在載體150和介面層152的上方，俾使得囊封體164的表面168可以和半導體晶粒124的主動表面138共面。
在圖4j中，載體150和介面層152會藉由化學蝕刻、機械性剝除、CMP、機械性研磨、熱烘烤、UV光、雷射掃描、或是濕式脫除被移除，用以露出絕緣層142、導體層140、以及囊封體164的表面168。
一導電層170會使用諸如印刷、PVD、CVD、濺鍍、電解質電鍍、以及無電極電鍍的圖樣化和金屬沉積製程被形成在絕緣層142和導體層140的上方。導體層170可能係由下面所製成的一或更多層：Al、Cu、Sn、鈦(Ti)、Ni、Au、Ag、或是其它合宜的導電材料。一部分的導體層170沿著絕緣層142水平延伸並且平行於半導體晶粒124的主動表面138，以便橫向重新分配該電互連線至導體層140。導體層170的操作如同用於半導體晶粒124之電氣訊號的RDL。導體層170被形成在半導體晶粒124的覆蓋區 上方並且不會延伸超過半導體晶粒124的覆蓋區及延伸在囊封體164的上方。換言之，相鄰於半導體晶粒124的半導體晶粒124的一周邊區域不會有導體層170，俾使得囊封體164仍保持裸露。於其中一實施例中，導體層170被形成和半導體晶粒124的側壁144相隔距離D3，而距離D3為至少1μm。一部分的導體層170被電連接至導體層140。其它部分的導體層170則相依於半導體晶粒124的連接而共電或是被電隔離。
在圖4k中，一絕緣層或鈍化層172會利用下面方法被形成在絕緣層142和導體層170的上方：PVD、CVD、印刷、旋塗、噴塗、網印、或是層疊。絕緣層172可能係由下面所製成的一或更多層：SiO2、Si3N4、SiON、Ta2O5、Al2O3、或是具有雷同絕緣特性及結構特性的其它材料。於其中一實施例中，絕緣層172係一在低於200℃處被低溫固化的光敏介電質聚合物。於其中一實施例中，絕緣層172被形成在半導體晶粒124的覆蓋區裡面並且不會延伸超過囊封體164上方的半導體晶粒124的覆蓋區。換言之，相鄰於半導體晶粒124的半導體晶粒124的一周邊區域不會有絕緣層172，俾使得囊封體164仍保持裸露。於另一實施例中，絕緣層172被形成在絕緣層142、半導體晶粒124、以及囊封體164的上方。一部分的絕緣層172會利用一已圖樣化光阻層被一蝕刻製程移除或是藉由LDA來移除，用以形成開口，以便露出導體層170。
一導電凸塊材料會利用蒸發製程、電解質電鍍製程、無電極電鍍製程、丸滴製程、或是網印製程被沉積在導體層170的上方。於其中一實施例中，該凸塊材料係利用一丸滴模板來沉積，也就是，不需要用到任何遮罩。該凸塊材料可能係Al、Sn、Ni、Au、Ag、鉛(Pb)、Bi、Cu、焊 料、以及它們的組合，其會有一非必要的助熔溶液。舉例來說，該凸塊材料可能是Sn/Pb共熔合金、高鉛焊料、或是無鉛焊料。該凸塊材料會利用合宜的附著或焊接製程被焊接至導體層170。於其中一實施例中，該凸塊材料會藉由將該材料加熱至其熔點以上而被回焊，用以形成球體或凸塊174。於某些應用中，凸塊174會被二次回焊，以便改良和導體層170的電接觸效果。凸塊174亦能夠被壓縮焊接或熱壓縮焊接至導體層170。凸塊174代表能夠被形成在導體層170上方的其中一種類型互連結構。該互連結構亦能夠使用焊線、導體膏、短柱凸塊、微凸塊、或是其它電互連線。雷射標記能夠在凸塊成形之前或之後或是在移除載體150之後被實施。
絕緣層172、導體層170、以及凸塊174一起構成被形成在半導體晶粒124上方及半導體晶粒124之覆蓋區裡面的增進互連結構176。相鄰於半導體晶粒124的半導體晶粒124的一周邊區域不會有互連結構176，俾使得囊封體164仍保持裸露。增進互連結構176可以僅包含一RDL或導體層(例如，導體層170)以及一絕緣層(例如，絕緣層172)。額外的絕緣層和RDL會在形成凸塊174之前被形成在絕緣層172的上方，以便根據半導體晶粒124的設計和功能在該封裝中提供額外的垂直與水平電連接。
在圖4l中，半導體晶粒124會利用鋸片或雷射削切工具180被單體化裁切成個別的eWLCSP 182。重組晶圓156會沿著側表面184被單體化裁切貫穿囊封體164和基礎基板材料122，以便從半導體晶粒124的側邊處移除囊封體164並且從半導體晶粒124的側邊處移除一部分的基礎基板材料122。所以，基礎基板材料122會在eWLCSP 182之形成期間被削切或單體化裁切兩次，在晶圓級一次以及在重組晶圓級一次。因此，該些介電 材料比較不會破裂，而且eWLCSP 182的可靠度會獲得改良。
一部分的基礎基板材料122在單體化裁切之後會保持被設置在半導體晶粒124的側邊。相鄰於半導體晶粒124的基礎基板材料122的厚度為至少1μm。換言之，側表面184和半導體晶粒124的側壁144之間的距離D4為至少1μm。eWLCSP 182在單體化裁切之前或之後會進行電氣測試。
圖4m所示的係在單體化裁切之後的eWLCSP 182，囊封體會覆蓋半導體晶粒124的背表面136。半導體晶粒124經由導體層140與170被電連接至凸塊174，以便經由互連結構176進行外部互連。互連結構176不會延伸超過半導體晶粒124的覆蓋區並且因而形成一扇入封裝。囊封體164仍保留在半導體晶粒124的背表面136上方。半導體晶粒124的背表面136上方的囊封體164使得不需要背側保護層或背側層疊板，從而降低eWLCSP 182的成本。囊封體164會在單體化裁切期間從半導體晶粒124的側邊處被完全移除，用以裸露基礎基板材料122的側表面184。於其中一實施例中，eWLCSP 182的面積為約4.445mm的長度x3.875mm的寬度，其具有0.35至0.50mm的間距供凸塊174使用。於另一實施例中，eWLCSP 182會被形成具有14mm的長度和14mm的寬度。eWLCSP 182係藉由使用被設計成用於單一標準化載體大小的設備在標準化載體150上形成一重組晶圓來製造，其會降低用於eWLCSP 182的設備成本和材料成本。eWLCSP 182係利用標準化載體150以較高生產量來製造，從而簡化製造過程並且降低單位成本。
圖5所示的係具有外露的背表面136和側壁184的eWLCSP 190。半導體晶粒124經由導體層140與170被電連接至凸塊174，以便經由互連結構176進行外部互連。互連結構176不會延伸超過半導體晶粒124的覆蓋區並且因而形成一扇入封裝。囊封體164會在研磨操作期間從半導體晶粒124的背表面136處被完全移除。囊封體164會在單體化裁切期間從半導體晶粒124的側邊處被完全移除，用以裸露基礎基板材料122的側表面184。於其中一實施例中，eWLCSP 190的面積為約4.4mm的長度x3.9mm的寬度，其具有0.35至0.50mm的間距供凸塊174使用。eWLCSP 190係藉由使用被設計成用於單一標準化載體大小的設備在標準化載體150上形成一重組晶圓來製造，其會降低用於eWLCSP 190的設備成本和材料成本。eWLCSP 190係利用標準化載體150以較高生產量來製造，從而簡化製造過程並且降低單位成本。
圖6所示的係具有UBM 194、背側絕緣層196、以及外露側表面184的替代eWLCSP 192。一導電層194會在最終再鈍化之後利用PVD、CVD、蒸發、電解質電鍍、無電極電鍍、或是其它合宜的金屬沉積製程被形成在導體層170之外露部分的上方以及絕緣層172的上方。導體層194可能係Al、Cu、Sn、Ni、Au、Ag、W、或是其它合宜的導電材料。導體層194係一UBM，其被電連接至導體層170和140。UBM 194可能係一具有黏著層、屏障層、以及晶種層或潤濕層的多金屬堆疊。黏著層係被形成在導體層170的上方並且可能係Ti、氮化鈦(TiN)、鎢化鈦(TiW)、Al、或是鉻(Cr)。屏障層係被形成在黏著層的上方並且可能係Ni、NiV、鉑(Pt)、鈀(Pd)、TiW、或是銅化鉻(CrCu)。該屏障層會阻止Cu擴散至半導體晶粒124的主動表面138之中。晶種層係被形成在屏障層的上方並且可能係Cu、Ni、NiV、Au、 或是Al。UBM 194為導體層170提供一低阻值互連線，並且為焊接擴散和晶種層提供一屏障，以達焊接潤濕之目的。
半導體晶粒124會經由導體層140、170、以及194被電連接至凸塊174，以便經由互連結構176進行外部互連。導體層170和194以及絕緣層142和172不會延伸超過半導體晶粒124的覆蓋區並且因而形成一扇入封裝。背側絕緣層或背側保護層196係被形成在半導體晶粒124的背表面136上方，以達機械性保護以及避免因曝露在來自光或其它放射的光子中而受損。背側絕緣層196含有由下面所製成的一或更多層：光敏低固化溫度介電質光阻、光敏合成光阻、層疊複合膜、具有填充劑的絕緣膏、焊接遮罩光阻膜、液體模製複合物、粒狀模製複合物、聚亞醯胺、BCB、PBO、SiO2、Si3N4、SiON、Ta2O5、Al2O3、膠片、或是具有雷同絕緣特性及結構特性的其它介電材料。背側絕緣層196係利用印刷、旋塗、噴塗、有加熱或不加熱的真空或壓力層疊、或是其它合宜製程所沉積。於其中一實施例中，背側絕緣層196係具有或不具有在低於200℃處被固化之絕緣填充劑的低溫固化光敏介電質聚合物。背側絕緣層196係一背側保護層並且為半導體晶粒124提供機械性保護以及避免受到光的破壞。於其中一實施例中，背側絕緣層196的厚度範圍從約5至150μm。
囊封體164會在單體化裁切期間從半導體晶粒124的側邊處被完全移除，用以裸露基礎基板材料122的側表面184。於其中一實施例中，eWLCSP 192的面積為約4.4mm的長度x3.9mm的寬度，其具有0.35至0.50mm的間距供凸塊174使用。於另一實施例中，eWLCSP 192會被形成具有14mm的長度和14mm的寬度。eWLCSP 192係藉由使用被設計成用於單一標準化 載體大小的設備在標準化載體150上形成一重組晶圓來製造，其會降低用於eWLCSP 192的設備成本和材料成本。eWLCSP 192係利用標準化載體150以較高生產量來製造，從而簡化製造過程並且降低單位成本。
圖7a至7i配合圖1以及2a至2c顯示用以形成具有薄側壁囊封的重組或嵌入式扇入WLCSP或eWLCSP的製程。圖7a所示的係一部分半導體晶圓200的剖視圖。半導體晶圓200包含一基礎基板材料202，例如，矽、鍺、砷化鎵、磷化銦、或是碳化矽，用以達成結構性支撐的目的。複數個半導體晶粒或構件204會被形成在晶圓200之上，如上面所述，它們會藉由一非主動、晶粒內的晶圓區或是切割道206而被分開。切割道206提供多個切割區，用以將半導體晶圓200單體化裁切成個別的半導體晶粒204。半導體晶粒204具有邊緣或側壁208。於其中一實施例中，半導體晶圓200的直徑為200至300mm。於另一實施例中，半導體晶圓200的直徑為100至450mm。在將半導體晶圓單體化裁切成個別的半導體晶粒204之前，半導體晶圓200可以有任何直徑。
每一個半導體晶粒204皆具有一背表面或非主動表面210以及含有類比電路或數位電路的主動表面212，該些類比電路或數位電路會被施行為根據半導體晶粒204的電氣設計與功能被形成在半導體晶粒204裡面及電互連的主動式裝置、被動式裝置、導體層、以及介電層。舉例來說，該電路可以包含被形成在主動表面212裡面的一或更多個電晶體、二極體、以及其它電路元件，用以施行類比電路或數位電路，例如，DSP、ASIC、記憶體、或是其它訊號處理電路。半導體晶粒204可以還含有用於RF訊號處理的IPD，例如，電感器、電容器、以及電阻器。
一導電層214會使用PVD、CVD、電解質電鍍、無電極電鍍製程、或是其它合宜的金屬沉積製程被形成在主動表面212的上方。導體層214可能係由下面所製成的一或更多層：Al、Cu、Sn、Ni、Au、Ag、或是其它合宜的導電材料。導體層214的操作如同被電連接至主動表面212上之電路的接觸墊。導體層214會被形成為多個接觸墊，它們以並排的方式被設置在和半導體晶粒204的邊緣208相隔第一距離處，如圖7a之中所示。或者，導體層214會被形成為偏移在多列之中的多個接觸墊，俾使得第一列接觸墊會被設置在和半導體晶粒204的邊緣208相隔第一距離處，而與該第一列交錯的第二列接觸墊則被設置在和半導體晶粒204的邊緣208相隔第二距離處。
一第一絕緣層或鈍化層216係利用PVD、CVD、印刷、旋塗、噴塗、燒結、或是熱氧化被形成在半導體晶粒204和導體層214的上方。絕緣層216含有由下面所製成的一或更多層：SiO2、Si3N4、SiON、Ta2O5、Al2O3、HfO2、BCB、PI、PBO、聚合物、或是具有雷同結構特性及絕緣特性的其它介電材料。絕緣層216會覆蓋並且保護主動表面212。絕緣層216係被保形塗敷在導體層214及半導體晶粒204的主動表面212上方，而且不會延伸在半導體晶粒204之邊緣208上方或是超過半導體晶粒204的覆蓋區。相鄰於半導體晶粒204的半導體晶粒204的一周邊區域不會有絕緣層216。絕緣層216中的一部分會藉由利用雷射218的LDA來移除或是經由一已圖樣化光阻層以蝕刻製程來移除，用以經由絕緣層216露出導體層214並且提供用於後續的電互連。
半導體晶圓200會進行電氣測試與檢查，作為品質控制過程 的一部分。手動視覺檢查及自動光學系統會被用來在半導體晶圓200上實施檢查。軟體會被使用在半導體晶圓200的自動光學分析中。視覺檢查方法可以運用諸如掃描電子顯微鏡、高強度光或紫外光、或是冶金顯微鏡的設備。半導體晶圓200的結構性特徵會被檢查，其包含：翹曲、厚度變異、表面微粒、不規則性、裂痕、脫層、以及變色。
半導體晶粒204裡面的主動式構件和被動式構件會在晶圓級進行電氣效能與電路功能的測試。每一個半導體晶粒204係利用一探針或是其它測試裝置來測試功能與電氣參數。探針係被用來電接觸每一個半導體晶粒204上的節點或接觸墊214並且提供電氣刺激給該些接觸墊。半導體晶粒204會回應該些電氣刺激，該回應會被測量並且和預期的回應作比較，以便測試該半導體晶粒204的功能。該些電氣測試可以包含電路功能、導線完整性、電阻率、連續性、可靠度、接面深度、ESD、RF效能、驅動電流、臨界電流、漏電流、以及該構件類型特有的操作參數。半導體晶圓200的檢查與電氣測試可讓通過而被指定為KGD的半導體晶粒204可用於半導體封裝中。
在圖7b中，半導體晶圓200會利用鋸片或雷射削切工具220貫穿切割道206被單體化裁切成個別的半導體晶粒204。半導體晶圓200係藉由沿著基礎基板側表面222進行削切而沿著切割道區206裡面的基礎基板材料202的一部分被單體化裁切，以便允許基礎基板材料202的一部分保持被設置在半導體晶粒204的側壁208上。相鄰於半導體晶粒204的基礎基板材料202的厚度為至少1μm。換言之，介於側壁208和基礎基板側表面222之間的距離D5為至少1μm。個別的半導體晶粒204會被檢查與電氣測試， 以便找出單體化裁切後的KGD。
圖7c顯示一含有犧牲基礎材料(例如，矽、聚合物、氧化鈹、玻璃、或是用於達到結構性支撐之目的的其它合宜低成本剛性材料)的載體或暫時性基板230的一部分的剖視圖。一介面層或雙面膠帶232會被形成在載體230的上方，當作暫時性膠黏焊膜、蝕刻阻止層、或是熱脫模層。舉例來說，圖7b中的半導體晶粒204係利用一拾放操作被裝設至載體230和介面層232，主動表面212被配向成朝向載體230。
載體230可能係一圓形或矩形平板(大於300mm)，含有多個半導體晶粒204。載體230的表面積可以大於半導體晶圓200的表面積。較大的載體會降低半導體封裝的製造成本，因為較多半導體晶粒能夠在較大的載體上被處理，因而降低單位成本。半導體封裝和處理設備係針對被處理的晶圓或載體的大小來進行設計與配置。
為進一步降低製造成本，載體230的大小係以和半導體晶粒204的大小無關或是和半導體晶圓200的大小無關的方式被選擇。也就是，載體230具有固定或標準化大小，其能夠容納從一或更多個半導體晶圓200處單體化裁切下來之各種大小的半導體晶粒204。於其中一實施例中，載體230為直徑330mm的圓形。於另一實施例中，載體230為寬度560mm且長度為600mm的矩形。半導體晶粒204可以有10mm乘10mm的面積，其係被放置在標準化載體230上。或者，半導體晶粒204可以有20mm乘20mm的面積，其係被放置在相同的標準化載體230上。據此，標準化載體230能夠應付任何大小的半導體晶粒204，其允許後續的半導體處理設備以一共同載體為基準被標準化，也就是，和晶粒大小或進料晶圓大小無關。半導 體封裝設備能夠利用一組共同的處理治具、設備、以及材料清單針對一標準載體來進行設計與配置，以便處理來自任何進料晶圓大小的任何半導體晶粒大小。該共同或標準化載體230因減少或消弭以晶粒大小或進料晶圓大小為基礎之特殊半導體處理線的需求而降低製造成本和資本風險。藉由選擇用於來自所有半導體晶圓之任何大小半導體晶粒的預設載體大小，一種彈性的製造線便能夠被施行。
圖7d所示的係半導體晶粒204被設置在載體230上方的重組晶圓240的平面圖。載體230為標準化形狀與大小，能夠適用於從各種大小半導體晶圓處單體化裁切下來的各種大小和數量的半導體晶粒。於其中一實施例中，載體230的形狀為矩形並且具有560mm的寬度W2以及600mm的長度L2。被裝設至載體230的半導體晶粒204的數量會大於從半導體晶圓200處單體化裁切下來的半導體晶粒204的數量。載體230的較大表面積容納較多的半導體晶粒204並且降低製造成本，因為每個重組晶圓240中有較多半導體晶粒204被處理。
標準化載體230的大小會固定並且能夠容納多種大小的半導體晶粒。標準化載體230的大小和半導體晶粒或半導體晶圓的面積無關。相較於較大型半導體晶粒，在載體230上能夠緊配置入更多的小型半導體晶粒。舉例來說，在載體230之表面積上容納5mm乘5mm的晶粒的數量大於在載體230之表面積上容納10mm乘10mm的晶粒的數量。
舉例來說，具有10mm乘10mm的面積的半導體晶粒204會被放置在載體230上，相鄰半導體晶粒204之間的距離D6為200μm。從半導體晶圓200處單體化裁切下來的半導體晶粒204的數量為約600個半導體 晶粒，其中，半導體晶圓200的直徑為300mm。能夠緊配置入在載體230上之10mm乘10mm的半導體晶粒204的數量超過3,000個半導體晶粒。或者，具有5mm乘5mm的面積的半導體晶粒204會被放置在載體230上，相鄰半導體晶粒204之間的距離D6為200μm。從半導體晶圓200處單體化裁切下來的半導體晶粒204的數量為約1,000個半導體晶粒，其中，半導體晶圓200的直徑為200mm。能夠緊配置入在載體230上之5mm乘5mm的半導體晶粒204的數量超過12,000個半導體晶粒。
載體230的大小不會隨著正在被處理的半導體晶粒的大小而改變。緊配置入在載體230上的半導體晶粒204的數量會隨著半導體晶粒204的大小以及半導體晶粒204之間的間隔或距離D6而改變。載體230的大小和形狀保持固定並且和半導體晶粒204或是半導體晶粒204從中被單體化裁切下來的半導體晶圓200的大小無關。載體230和重組晶圓240提供利用一組共同處理設備(例如，圖4h中的處理設備160)來製造來自不同大小半導體晶圓200之不同大小半導體晶粒204的許多不同類型半導體封裝的彈性。
在圖7e中，一囊封體或模製化合物244會利用焊膏印刷塗敷機、轉印模製塗敷機、液體囊封體模製塗敷機、真空層疊塗敷機、旋塗塗敷機、或是其它合宜的塗敷機被沉積在半導體晶粒204和載體230的上方。囊封體244可能係高分子合成材料，例如，具有填充劑的環氧樹脂、具有填充劑的環氧丙烯酸酯、或是具有適當填充劑的聚合物。囊封體244係非導體並且會為該半導體裝置提供環境保護，避免受到外部元素與污染物的破壞。於另一實施例中，囊封體244係一種絕緣層或介電層，其含有 由下面所製成的一或更多層：光敏低固化溫度介電質光阻、光敏合成光阻、層疊複合膜、具有填充劑的絕緣膏、焊接遮罩光阻膜、液體或粒狀模製複合物、聚亞醯胺、BCB、PBO、SiO2、Si3N4、SiON、Ta2O5、Al2O3、膠片、或是具有雷同絕緣特性及結構特性的其它介電材料；其係利用印刷、旋塗、噴塗、有加熱或不加熱的真空或壓力層疊、或是其它合宜製程所沉積。於其中一實施例中，囊封體244係具有或不具有在低於200℃處被固化之絕緣填充劑的低溫固化光敏介電質聚合物。
明確地說，囊封體244係沿著基礎基板側表面222被設置。囊封體244還覆蓋半導體晶粒204的背表面210。於其中一實施例中，囊封體244為不透光並且為暗色或黑色。囊封體244能夠被用於雷射標記重組晶圓240，以便進行對齊和單體化裁切。囊封體244會在後續的背面研磨步驟中被薄化。囊封體244亦能夠被沉積成使得囊封體的背側表面246和半導體晶粒204的背表面210共面並且不會覆蓋背表面210。和背側表面246反向的囊封體244之表面248係被設置在載體230和介面層232的上方，俾使得囊封體244的表面248可以和半導體晶粒204的主動表面212共面。
在圖7f中，載體230和介面層232會藉由化學蝕刻、機械性剝除、CMP、機械性研磨、熱烘烤、UV光、雷射掃描、或是濕式脫除被移除，用以露出絕緣層216、導體層214、以及囊封體244的表面248。
一導電層250會使用諸如印刷、PVD、CVD、濺鍍、電解質電鍍、以及無電極電鍍的圖樣化和金屬沉積製程被形成在絕緣層216和導體層214的上方。導體層250可能係由下面所製成的一或更多層：Al、Cu、Sn、Ti、Ni、Au、Ag、或是其它合宜的導電材料。一部分的導體層250沿 著絕緣層216水平延伸並且平行於半導體晶粒204的主動表面212，以便橫向重新分配該電互連線至導體層214。導體層250的操作如同用於半導體晶粒204之電氣訊號的RDL。導體層250被形成在半導體晶粒204的覆蓋區上方並且不會延伸超過半導體晶粒204的覆蓋區及延伸在囊封體244的上方。換言之，相鄰於半導體晶粒204的半導體晶粒204的一周邊區域不會有導體層250。於其中一實施例中，導體層250被形成在半導體晶粒204的覆蓋區裡面並且和半導體晶粒204的邊緣或側壁208相隔至少1μm的距離D7。一部分的導體層250被電連接至導體層214。其它部分的導體層250則相依於半導體晶粒204的連接而共電或是被電隔離。
在圖7g中，一絕緣層或鈍化層260會利用下面方法被形成在絕緣層216和導體層250的上方：PVD、CVD、印刷、旋塗、噴塗、網印、或是層疊。絕緣層260可能係由下面所製成的一或更多層：SiO2、Si3N4、SiON、Ta2O5、Al2O3、或是具有雷同絕緣特性及結構特性的其它材料。於其中一實施例中，絕緣層260係一在低於200℃處被低溫固化的光敏介電質聚合物。於其中一實施例中，絕緣層260被形成在絕緣層216、半導體晶粒204的上方並且延伸超過半導體晶粒204的覆蓋區及延伸在囊封體244的表面248的上方相隔1μm或更大的距離D8處。絕緣層260覆蓋半導體晶粒204和囊封體244之間的介面，以便在處理期間保護該介面，並且改良該裝置的可靠度。一部分的絕緣層260會利用一已圖樣化光阻層被一蝕刻製程移除或是藉由LDA來移除，用以形成開口，以便露出導體層250。
一導電凸塊材料會利用蒸發製程、電解質電鍍製程、無電極電鍍製程、丸滴製程、或是網印製程被沉積在導體層250的上方。於其中 一實施例中，該凸塊材料係利用一丸滴模板來沉積，也就是，不需要用到任何遮罩。該凸塊材料可能係Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料、以及它們的組合，其會有一非必要的助熔溶液。舉例來說，該凸塊材料可能是Sn/Pb共熔合金、高鉛焊料、或是無鉛焊料。該凸塊材料會利用合宜的附著或焊接製程被焊接至導體層250。於其中一實施例中，該凸塊材料會藉由將該材料加熱至其熔點以上而被回焊，用以形成球體或凸塊262。於某些應用中，凸塊262會被二次回焊，以便改良和導體層250的電接觸效果。凸塊262亦能夠被壓縮焊接或熱壓縮焊接至導體層250。凸塊262代表能夠被形成在導體層250上方的其中一種類型互連結構。該互連結構亦能夠使用焊線、導體膏、短柱凸塊、微凸塊、或是其它電互連線。雷射標記能夠在凸塊成形之前或之後或是在移除載體230之後被實施。
絕緣層260、導體層250、以及凸塊262一起構成被形成在半導體晶粒204和囊封體244上方的增進互連結構264。或者，增進互連結構264係完全被形成在半導體晶粒204的覆蓋區裡面。增進互連結構264可以僅包含一RDL或導體層(例如，導體層250)以及一絕緣層(例如，絕緣層260)。額外的絕緣層和RDL會在形成凸塊262之前被形成在絕緣層260的上方，以便根據半導體晶粒204的設計和功能在該封裝中提供額外的垂直與水平電連接。
在圖7h中，半導體晶粒204會利用鋸片或雷射削切工具270被單體化裁切成個別的eWLCSP 272。重組晶圓240會被單體化裁切貫穿囊封體244。一部分的囊封體244在單體化裁切之後會保持被設置在半導體晶粒204的側邊。eWLCSP 272在單體化裁切之前或之後會進行電氣測試。
在圖7i中所示的係囊封體被形成在半導體晶粒204的背表面210和側壁208上方的eWLCSP 272。半導體晶粒204經由導體層214與250被電連接至凸塊262，以便經由互連結構264進行外部互連。互連結構264的導體層不會延伸超過半導體晶粒204的覆蓋區並且因而形成一扇入封裝。絕緣層260覆蓋半導體晶粒204和囊封體244之間的介面，以便在處理期間保護該介面，並且改良該裝置的可靠度。囊封體244在一非必要的研磨操作之後仍保留在半導體晶粒204的背表面210上方。囊封體244保留在基礎基板側表面222的上方，以達機械性保護半導體晶粒204並且避免因曝露在來自光或其它放射的光子中而受損。所以，囊封體244被形成在半導體晶粒204的五個側邊上方，也就是，被形成在四個基礎基板側表面222的上方以及背表面210的上方。半導體晶粒204的背表面210上方的囊封體244使得不需要背側保護層或背側層疊板，從而降低eWLCSP 272的成本。
eWLCSP 272中的基礎基板側表面222上方的囊封體244的厚度小於150μm。於其中一實施例中，eWLCSP 272的體積為4.595mm的長度x4.025mm的寬度x.0470mm的高度，其具有0.4mm的間距供凸塊262使用，其中，半導體晶粒204的長度為4.445mm且寬度為3.875mm。於另一實施例中，基礎基板側表面222上方的囊封體244的厚度為75μm或更小。eWLCSP 272的體積為6.075mm的長度x6.075mm的寬度x0.8mm的高度，其具有0.5mm的間距供凸塊262使用，其中，半導體晶粒204的體積為6.0mm的長度x6.0mm的寬度x0.470mm的高度。於又一實施例中，eWLCSP 272的體積為5.92mm的長度x5.92mm的寬度x0.765mm的高度，其具有0.5mm的間距供凸塊262使用，其中，半導體晶粒204的體積為5.75mm的長度x5.75mm 的寬度x0.535mm的高度。於另一實施例中，基礎基板側表面222上方的囊封體244的厚度為25μm或更小。於又一實施例中，eWLCSP 272會被形成具有14mm的長度和14mm的寬度。eWLCSP 272係藉由使用被設計成用於單一標準化載體大小的設備在標準化載體230上形成一重組晶圓來製造，其會降低用於eWLCSP 272的設備成本和材料成本。eWLCSP 272係利用標準化載體230以較高生產量來製造，從而簡化製造過程並且降低單位成本。
圖8所示的係在單體化裁切之後於半導體晶粒204的側壁208上方具有囊封體並且具有背側絕緣層276的eWLCSP 274。半導體晶粒204經由導體層214與250被電連接至凸塊262，以便經由互連結構264進行外部互連。互連結構264的導體層不會延伸超過半導體晶粒204的覆蓋區並且因而形成一扇入封裝。絕緣層260覆蓋半導體晶粒204和囊封體244之間的介面，以便在處理期間保護該介面，並且改良該裝置的可靠度。背側絕緣層或背側保護層276被形成在半導體晶粒204的背表面210上方，以達機械性保護並且避免因曝露在來自光或其它放射的光子中而受損。背側絕緣層276含有由下面所製成的一或更多層：光敏低固化溫度介電質光阻、光敏合成光阻、層疊複合膜、具有填充劑的絕緣膏、焊接遮罩光阻膜、液體模製複合物、粒狀模製複合物、聚亞醯胺、BCB、PBO、SiO2、Si3N4、SiON、Ta2O5、Al2O3、膠片、或是具有雷同絕緣特性及結構特性的其它介電材料。背側絕緣層276係利用印刷、旋塗、噴塗、有加熱或不加熱的真空或壓力層疊、或是其它合宜製程所沉積。於其中一實施例中，背側絕緣層276係具有或不具有在低於200℃處被固化之絕緣填充劑的低溫固化光敏介電質聚合物。背側絕緣層276係一背側保護層並且為半導體晶粒204提供 機械性保護以及避免受到光的破壞。於其中一實施例中，背側絕緣層276的厚度範圍從約5至150μm。
囊封體244覆蓋基礎基板側表面222，用以保護半導體晶粒204，避免因曝露在來自光或其它放射的光子中而受損。eWLCSP 274中的基礎基板側表面222上方的囊封體244的厚度小於150μm。於其中一實施例中，eWLCSP 274的體積為4.595mm的長度x4.025mm的寬度x.0470mm的高度，其具有0.4mm的間距供凸塊262使用，其中，半導體晶粒204的長度為4.445mm且寬度為3.875mm。於另一實施例中，基礎基板側表面222上方的囊封體244的厚度為75μm或更小。eWLCSP 274的體積為6.075mm的長度x6.075mm的寬度x0.8mm的高度，其具有0.5mm的間距供凸塊262使用，其中，半導體晶粒204的體積為6.0mm的長度x6.0mm的寬度x0.470mm的高度。於又一實施例中，eWLCSP 274的體積為5.92mm的長度x5.92mm的寬度x0.765mm的高度，其具有0.5mm的間距供凸塊262使用，其中，半導體晶粒204的體積為5.75mm的長度x5.75mm的寬度x0.535mm的高度。於另一實施例中，基礎基板側表面222上方的囊封體244的厚度為25μm或更小。於又一實施例中，eWLCSP 274會被形成具有14mm的長度和14mm的寬度。eWLCSP 274係藉由使用被設計成用於單一標準化載體大小的設備在標準化載體230上形成一重組晶圓來製造，其會降低用於eWLCSP 274的設備成本和材料成本。eWLCSP 274係利用標準化載體230以較高生產量來製造，從而簡化製造過程並且降低單位成本。
圖9a至9p配合圖1以及2a至2c顯示用以形成重組或嵌入式扇入WLCSP的製程。圖9a所示的係具有一基礎基板材料292(例如，矽、 鍺、砷化鎵、磷化銦、或是碳化矽)的半導體晶圓290，用以達成結構性支撐的目的。複數個半導體晶粒或構件294會被形成在晶圓290之上，如上面所述，它們會藉由一非主動、晶粒內的晶圓區或是切割道296而被分開。切割道296提供多個切割區，用以將半導體晶圓290單體化裁切成個別的半導體晶粒294。在將半導體晶圓單體化裁切成個別的半導體晶粒294之前，半導體晶圓290可以有任何直徑。於其中一實施例中，半導體晶圓290的直徑為200至300mm。於另一實施例中，半導體晶圓290的直徑為100至450mm。半導體晶粒294可以有任何大小，而且於其中一實施例中，半導體晶粒294具有10mm乘10mm的面積。
圖9a還顯示半導體晶圓300，其雷同於半導體晶圓290。半導體晶圓300包含一基礎基板材料302(例如，矽、鍺、砷化鎵、磷化銦、或是碳化矽)，用以達成結構性支撐的目的。複數個半導體晶粒或構件304會被形成在晶圓300之上，如上面所述，它們會藉由一非主動、晶粒內的晶圓區或是切割道306而被分開。切割道306提供多個切割區，用以將半導體晶圓300單體化裁切成個別的半導體晶粒304。半導體晶圓300可以有和半導體晶圓290相同的直徑或是不同的直徑。在將半導體晶圓單體化裁切成個別的半導體晶粒304之前，半導體晶圓300可以有任何直徑。於其中一實施例中，半導體晶圓300的直徑為200至300mm。於另一實施例中，半導體晶圓300的直徑為100至450mm。半導體晶粒304可以有任何大小，而且於其中一實施例中，半導體晶粒304小於半導體晶粒294並且具有5mm乘5mm的面積。
圖9b所示的係半導體晶圓290的一部分的剖視圖。每一個 半導體晶粒294皆具有一背表面或非主動表面310以及含有類比電路或數位電路的主動表面312，該些類比電路或數位電路會被施行為根據該晶粒的電氣設計與功能被形成在該晶粒裡面及電互連的主動式裝置、被動式裝置、導體層、以及介電層。舉例來說，該電路可以包含被形成在主動表面312裡面的一或更多個電晶體、二極體、以及其它電路元件，用以施行類比電路或數位電路，例如，DSP、ASIC、記憶體、或是其它訊號處理電路。半導體晶粒294可以還含有用於RF訊號處理的IPD，例如，電感器、電容器、以及電阻器。
一導電層314會使用PVD、CVD、電解質電鍍、無電極電鍍製程、或是其它合宜的金屬沉積製程被形成在主動表面312的上方。導體層314可能係由下面所製成的一或更多層：Al、Cu、Sn、Ni、Au、Ag、或是其它合宜的導電材料。導體層314的操作如同被電連接至主動表面312上之電路的接觸墊。導體層314會被形成為多個接觸墊，它們以並排的方式被設置在和半導體晶粒294的邊緣相隔第一距離處，如圖9b之中所示。或者，導體層314會被形成為偏移在多列之中的多個接觸墊，俾使得第一列接觸墊會被設置在和半導體晶粒294的邊緣相隔第一距離處，而與該第一列交錯的第二列接觸墊則被設置在和半導體晶粒294的邊緣相隔第二距離處。
一第一絕緣層或鈍化層316係利用PVD、CVD、印刷、旋塗、噴塗、燒結、或是熱氧化被形成在半導體晶粒294和導體層314的上方。絕緣層316含有由下面所製成的一或更多層：SiO2、Si3N4、SiON、Ta2O5、Al2O3、HfO2、BCB、PI、PBO、聚合物、或是具有雷同結構特性及絕緣特 性的其它介電材料。於其中一實施例中，絕緣層316係一在小於200℃處被固化之具有或不具有絕緣填充劑的低溫固化光敏介電質聚合物。絕緣層316會覆蓋並且保護主動表面312。絕緣層316中的一部分會藉由利用雷射318的LDA來移除或是經由一已圖樣化光阻層以蝕刻製程來移除，用以經由絕緣層316的表面320露出導體層314並且提供用於後續的電互連。
半導體晶圓290會進行電氣測試與檢查，作為品質控制過程的一部分。手動視覺檢查及自動光學系統會被用來在半導體晶圓290上實施檢查。軟體會被使用在半導體晶圓290的自動光學分析中。視覺檢查方法可以運用諸如掃描電子顯微鏡、高強度光或紫外光、或是冶金顯微鏡的設備。半導體晶圓290的結構性特徵會被檢查，其包含：翹曲、厚度變異、表面微粒、不規則性、裂痕、脫層、以及變色。
半導體晶粒294裡面的主動式構件和被動式構件會在晶圓級進行電氣效能與電路功能的測試。每一個半導體晶粒294係利用一探針或是其它測試裝置來測試功能與電氣參數。探針係被用來電接觸每一個半導體晶粒294上的節點或接觸墊314並且提供電氣刺激給該些接觸墊。半導體晶粒294會回應該些電氣刺激，該回應會被測量並且和預期的回應作比較，以便測試該半導體晶粒的功能。該些電氣測試可以包含電路功能、導線完整性、電阻率、連續性、可靠度、接面深度、ESD、RF效能、驅動電流、臨界電流、漏電流、以及該構件類型特有的操作參數。半導體晶圓290的檢查與電氣測試可讓通過而被指定為KGD的半導體晶粒294可用於半導體封裝中。
在圖9c中，半導體晶圓290會利用鋸片或雷射削切工具322 貫穿切割道296被單體化裁切成具有側壁或側表面324的個別半導體晶粒294。同樣地，圖9a中的半導體晶圓300會利用鋸片或雷射削切工具322貫穿切割道306被單體化裁切成個別半導體晶粒304。個別半導體晶粒294和304會被檢查與電氣測試，以便找出單體化裁切後的KGD。
圖9d顯示一含有犧牲基礎材料(例如，矽、聚合物、氧化鈹、玻璃、或是用於達到結構性支撐之目的的其它合宜低成本剛性材料)的載體或暫時性基板330的一部分的剖視圖。一介面層或雙面膠帶332會被形成在載體330的上方，當作暫時性膠黏焊膜、蝕刻阻止層、或是熱脫模層。
載體330係一含有多個半導體晶粒並且能夠容納從具有任何直徑的半導體晶圓處單體化裁切下來之多種大小半導體晶粒的標準化載體。舉例來說，載體330可能係直徑為305mm或更大的圓形平板，或者可能係長度為300mm或更大且寬度為300mm或更大的矩形平板。載體330可以有大於半導體晶圓290或300之表面積的表面積。於其中一實施例中，半導體晶圓290的直徑為300mm並且含有長度為10mm且寬度為10mm的半導體晶粒294。於其中一實施例中，半導體晶圓300的直徑為200mm並且含有長度為5mm且寬度為5mm的半導體晶粒304。載體330能夠容納10mm乘10mm的半導體晶粒294以及5mm乘5mm的半導體晶粒304。載體330攜載5mm乘5mm半導體晶粒304的數量大於10mm乘10mm半導體晶粒294的數量。於另一實施例中，半導體晶粒294和304有相同的面積。載體330的大小和形狀會標準化以便容納任何大小的半導體晶粒。較大的載體會降低半導體封裝的製造成本，因為較多半導體晶粒能夠在較大的載體上被處理，因而降低單位成本。
半導體封裝和處理設備係針對被處理的半導體晶粒及載體的大小來進行設計與配置。為進一步降低製造成本，載體330的大小係以和半導體晶粒294或304的大小無關且和半導體晶圓290與300的大小無關的方式被選擇。也就是，載體330具有固定或標準化大小，其能夠容納從一或更多個半導體晶圓290或300處單體化裁切下來之各種大小的半導體晶粒294與304。於其中一實施例中，載體330為直徑330mm的環形或圓形。於另一實施例中，載體330為寬度560mm且長度為600mm的矩形。
該標準化載體(載體330)的大小與面積會在設計該處理設備期間被選擇，以便開發針對半導體裝置之所有後端半導體製造統一適用的製造線。不論要被製造的半導體封裝的大小與類型為何，載體330的大小皆會保持恆定。舉例來說，半導體晶粒294可以有10mm乘10mm的面積並且被放置在標準化載體330上。或者，半導體晶粒294可以有20mm乘20mm的面積並且被放置在相同的標準化載體330上。據此，標準化載體330能夠應付任何大小的半導體晶粒294與304，其允許後續的半導體處理設備以一共同載體為基準被標準化，也就是，和晶粒大小或進料晶圓大小無關。半導體封裝設備能夠利用一組共同的處理治具、設備、以及材料清單針對一標準載體來進行設計與配置，以便處理來自任何進料晶圓大小的任何半導體晶粒大小。該共同或標準化載體330因減少或消弭以晶粒大小或進料晶圓大小為基礎之特殊半導體處理線的需求而降低製造成本和資本風險。藉由選擇用於來自所有半導體晶圓之任何大小半導體晶粒的預設載體大小，一種彈性的製造線便能夠被施行。
在圖9e中，舉例來說，圖9c中的半導體晶粒294會利用拾 放操作被裝設至載體330和介面層332，絕緣層316配向成朝向載體330。半導體晶粒294係被裝設至載體330的介面層332，用以形成重組或重新配置的晶圓336。於其中一實施例中，絕緣層316係被嵌入在介面層332裡面。舉例來說，半導體晶粒294的主動表面312可以共面於介面層332的表面334。於另一實施例中，絕緣層316係被裝設在介面層332的上方，俾使得半導體晶粒294的主動表面312會和介面層332偏移。
重組晶圓336會被處理成許多類型的半導體封裝，其包含：扇入WLCSP；重組或eWLCSP；扇出WLCSP；覆晶封裝；3D封裝，例如，PoP；或是其它半導體封裝。重組晶圓336係根據所生成的半導體封裝的規格來配置。於其中一實施例中，多個半導體晶粒294以高密度排列的方式(也就是，分隔300μm或更小)被放置在載體330上，以便處理扇入裝置。半導體晶粒294被放置在載體330上，半導體晶粒294之間藉由間隙或距離D9而分開。半導體晶粒294之間的距離D9係以要被處理的半導體封裝的設計與規格為基礎被選擇。於其中一實施例中，半導體晶粒294之間的距離D9為50μm或更小。於另一實施例中，半導體晶粒294之間的距離D9為100μm或更小。載體330上的半導體晶粒294之間的距離D9經過最佳化，以便以最低的單位成本來製造半導體封裝。
圖9f顯示有多個半導體晶粒294之重組晶圓336的平面圖，該些半導體晶粒294被裝設或被設置在載體330的上方。載體330為標準化形狀與大小，且所以構成一標準化載體。載體330能夠適用於從各種大小半導體晶圓處單體化裁切下來的各種大小和數量的半導體晶粒。於其中一實施例中，載體330的形狀為矩形並且具有560mm的寬度W3以及600mm 的長度L3。於另一實施例中，載體330的形狀為矩形並且具有330mm的寬度W3以及330mm的長度L3。於另一實施例中，載體330的形狀為圓形並且具有330mm的直徑。
被設置在載體330上方的半導體晶粒294的數量相依於半導體晶粒294的大小以及重組晶圓336之結構裡面的半導體晶粒294之間的距離D9。被裝設至載體330的半導體晶粒294的數量會大於、小於、或是等於從半導體晶圓290處單體化裁切下來的半導體晶粒294的數量。載體330的較大表面積容納較多的半導體晶粒294並且降低製造成本，因為每個重組晶圓336中有較多半導體晶粒294被處理。於其中一範例中，半導體晶圓290具有300mm的直徑，在半導體晶圓290上會形成約600個10mm乘10mm的半導體晶粒294。半導體晶粒294係從一或更多個半導體晶圓290處單體化裁切下來。舉例來說，載體330被製備為具有560mm的標準寬度W3以及600mm的標準長度L3。具有560mm之寬度W3的載體330的大小被設計成用以在載體330的寬度W3中容納約54個半導體晶粒294，該些半導體晶粒294的面積為10mm乘10mm並且隔開200μm的距離D9。具有600mm之長度L3的載體330的大小被設計成用以在載體330的長度L3中容納約58個半導體晶粒294，該些半導體晶粒294的面積為10mm乘10mm並且隔開200μm的距離D9。據此，載體330的表面積，寬度W3乘以長度L3，會容納約3,000個半導體晶粒294，該些半導體晶粒294的面積為10mm乘10mm而且半導體晶粒294之間的間隙或距離D9為200μm。半導體晶粒294能夠以半導體晶粒294之間小於200μm的間隙或距離D9被放置在載體330上，以便提高載體330上半導體晶粒294的密度並且進一步降低處理半導體 晶粒294的成本。
自動化拾放設備係被用來以半導體晶粒294的數量和大小為基礎以及以載體330的面積為基礎來製備重組晶圓336。舉例來說，半導體晶粒294被選為具有10mm乘10mm的面積。舉例來說，載體330的標準面積為560mm的寬度W3以及600mm的長度L3。自動化設備會配合半導體晶粒294及載體330的面積被程式化，以便處理重組晶圓336。在單體化裁切半導體晶圓290之後，一第一半導體晶粒294會被該自動化拾放設備選擇。一第一半導體晶粒294會被裝設至載體330，放在該可程式自動化拾放設備所決定之載體330上的一位置中。一第二半導體晶粒294會被該自動化拾放設備選擇，被放置在載體330上，並且被定位在載體330上的第一列中。相鄰半導體晶粒294之間的距離D9會被程式化至該自動化拾放設備之中並且以要被處理的半導體封裝的設計和規格為基礎被選擇。於其中一實施例中，載體330上的相鄰半導體晶粒294之間的間隙或距離D9為200μm。一第三半導體晶粒294會被該自動化拾放設備選擇，被放置在載體330上，並且被定位在載體330上的第一列中和一相鄰半導體晶粒294相隔200μm的距離D9處。該拾放操作會重複進行，直到第一列約54個半導體晶粒294被設置在載體330的寬度W3中為止。
另一半導體晶粒294會被該自動化拾放設備選擇，被放置在載體330上，並且被定位在載體330上相鄰於第一列的第二列中。相鄰列的半導體晶粒294之間的距離D9會被事先選擇並且被程式至該自動化拾放設備之中。於其中一實施例中，第一列半導體晶粒294和第二列半導體晶粒294之間的距離D9為200μm。該拾放操作會重複進行，直到約58列半導 體晶粒294被設置在載體330的長度L3中為止。該標準化載體(具有560mm之寬度W3和600mm之長度L3的載體330)容納約54行及58列之10mm乘10mm的半導體晶粒294，全部數量有約3,000個半導體晶粒294被設置在載體330上。該拾放操作會重複進行，直到載體330部分或完全移入半導體晶粒294為止。利用標準化載體，例如，載體330，該自動化拾放設備能夠裝設任何大小的半導體晶粒294於載體330上，用以形成重組晶圓336。接續會利用針對載體330標準化的後端處理設備來處理重組晶圓336。
圖9g顯示重組晶圓338的平面圖，半導體晶粒304被裝設至或被設置在載體330的上方。相同的標準化載體330或是和載體330有相同大小的標準化載體會被用來處理重組晶圓338，如同用於處理重組晶圓336。重組晶圓上的半導體晶粒的任何配置皆會被載體330支撐。被設置在載體330上的半導體晶粒304的數量相依於半導體晶粒304的大小以及重組晶圓338之結構裡面的半導體晶粒304之間的距離D10。被裝設至載體330的半導體晶粒304的數量會大於、小於、或是等於從半導體晶圓300處單體化裁切下來的半導體晶粒304的數量。載體330的較大表面積容納較多的半導體晶粒304並且降低製造成本，因為每個重組晶圓338中有較多半導體晶粒304被處理。
於其中一範例中，半導體晶圓300具有200mm的直徑，在半導體晶圓300上會形成約1,000個5mm乘5mm的半導體晶粒304。半導體晶粒304係從一或更多個半導體晶圓300處單體化裁切下來。舉例來說，載體330被製備為具有560mm的標準寬度W3以及600mm的標準長度L3。具有560mm之寬度W3的載體330的大小被設計成用以在載體330的寬度 W3中容納約107個半導體晶粒304，該些半導體晶粒304的面積為5mm乘5mm並且隔開200μm的距離D10。具有600mm之長度L3的載體330的大小被設計成用以在載體330的長度L3中容納約115個半導體晶粒304，該些半導體晶粒304的面積為5mm乘5mm並且隔開200μm的距離D10。據此，載體330的表面積，寬度W3乘以長度L3，會容納約12,000個半導體晶粒304，該些半導體晶粒304的面積為5mm乘5mm，隔開200μm的距離D10。半導體晶粒304能夠以半導體晶粒304之間小於200μm的間隙或距離D10被放置在載體330上，以便提高載體330上半導體晶粒304的密度並且進一步降低處理半導體晶粒304的成本。
自動化拾放設備係被用來以半導體晶粒304的數量和大小為基礎以及以載體330的面積為基礎來製備重組晶圓338。舉例來說，半導體晶粒304被選為具有5mm乘5mm的面積。舉例來說，載體330的標準面積為560mm的寬度W3以及600mm的長度L3。自動化設備會配合半導體晶粒304及載體330的面積被程式化，以便處理重組晶圓338。在單體化裁切半導體晶圓300之後，一第一半導體晶粒304會被該自動化拾放設備選擇。一第一半導體晶粒304會被裝設至載體330，放在該可程式自動化拾放設備所決定之載體330上的一位置中。一第二半導體晶粒304會被該自動化拾放設備選擇，被放置在載體330上，並且被定位在載體330上的第一列中和該第一半導體晶粒304相隔距離D10處。相鄰半導體晶粒304之間的距離D10會被程式化至該自動化拾放設備之中並且以要被處理的半導體封裝的設計和規格為基礎被選擇。於其中一實施例中，載體330上的相鄰半導體晶粒304之間的間隙或距離D10為200μm。一第三半導體晶粒304會被 該自動化拾放設備選擇，被放置在載體330上，並且被定位在載體330上的第一列中。該拾放操作會重複進行，直到一列約107個半導體晶粒304被設置在載體330的寬度W3中為止。
另一半導體晶粒304會被該自動化拾放設備選擇，被放置在載體330上，並且被定位在載體330上相鄰於第一列的第二列中。相鄰列的半導體晶粒304之間的距離D10會被事先選擇並且被程式至該自動化拾放設備之中。於其中一實施例中，第一列半導體晶粒304和第二列半導體晶粒304之間的距離D10為200μm。該拾放操作會重複進行，直到約115列半導體晶粒304被設置在載體330的長度L3中為止。該標準化載體(具有560mm之寬度W3和600mm之長度L3的載體330)容納約107行及115列之5mm乘5mm的半導體晶粒304，全部數量有約12,000個半導體晶粒304被設置在載體330上。該拾放操作會重複進行，直到載體330部分或完全移入半導體晶粒304為止。利用標準化載體，例如，載體330，該自動化拾放設備能夠裝設任何大小的半導體晶粒304於載體330上，用以形成重組晶圓338。重組晶圓338能夠利用和用以處理重組晶圓336相同的載體330及相同的後端處理設備來處理。
圖9f中的重組晶圓336和圖9g中的重組晶圓338兩者使用相同的載體330或是使用具有相同標準化大小的載體於重組晶圓336和338兩者。被設計用於該些重組晶圓之後端處理的處理設備會針對載體330進行標準化並且能夠處理被形成在載體330上之重組晶圓的任何配置以及被放置在載體330上任何大小半導體晶粒。因為重組晶圓336和338兩者使用標準化載體330，所以，該些重組晶圓能夠在相同的處理線上被處理。據此， 標準化載體330的用途係用於簡化製造半導體封裝所需要的設備。
於另一範例中，重組晶圓338包含半導體晶粒294與304，其中，每一個半導體晶粒294和304具有相同的面積，而且該些半導體晶粒來自具有不同直徑的半導體晶圓290和300。半導體晶圓290的直徑為450mm，在半導體晶圓290上會形成數量約2,200個8mm乘8mm的半導體晶粒294。半導體晶粒294具有面積8mm乘8mm，其係從一或更多個半導體晶圓290處單體化裁切下來。除此之外，半導體晶圓300的直徑為300mm，在半導體晶圓300上會形成數量約900個8mm乘8mm的半導體晶粒304。具有面積8mm乘8mm的半導體晶粒304係從一或更多個半導體晶圓300處單體化裁切下來。舉例來說，載體330被製備為具有560mm的標準寬度W3以及600mm的標準長度L3。具有560mm之寬度W3的載體330的大小被設計成用以在載體330的寬度W3中容納約69個半導體晶粒294或304，該些半導體晶粒的面積為8mm乘8mm並且隔開100μm的距離D9或D10。具有560mm之長度L3的載體330的大小被設計成用以在載體330的長度L3中容納約74個半導體晶粒294或304，該些半導體晶粒的面積為8mm乘8mm並且隔開100μm的距離D9或D10。載體330的表面積，寬度W3乘以長度L3，會容納約5,000個半導體晶粒294或304，該些半導體晶粒的面積為8mm乘8mm，隔開100μm的距離D9或D10。半導體晶粒294或304能夠以半導體晶粒294或304之間小於100μm的間隙或距離D9或D10被放置在載體330上，以便提高載體330上半導體晶粒294或304的密度並且進一步降低處理半導體晶粒294或304的成本。
自動化拾放設備係被用來以半導體晶粒294和304的數量和 大小為基礎以及以載體330的面積為基礎來製備重組晶圓338。在單體化裁切半導體晶圓300之後，一第一半導體晶粒304會被該自動化拾放設備選擇。一第一半導體晶粒294或304會被該自動化拾放設備選擇。8mm乘8mm的半導體晶粒294或304可能來自直徑450mm的半導體晶圓290或是來自直徑300mm的半導體晶圓300。或者，該8mm乘8mm的半導體晶粒可能來自具有不同直徑的另一半導體晶圓。一第一半導體晶粒294或304會被裝設至載體330，放在該可程式自動化拾放設備所決定之載體330上的一位置中。一第二半導體晶粒294或304會被該自動化拾放設備選擇，被放置在載體330上，並且被定位在載體330上的第一列中。相鄰半導體晶粒294或304之間的距離D9或D10會被程式化至該自動化拾放設備之中並且以要被處理的半導體封裝的設計和規格為基礎被選擇。於其中一實施例中，載體330上的相鄰半導體晶粒294或304之間的間隙或距離D9或D10為100μm。該拾放操作會重複進行，直到一列約69個半導體晶粒294或304被設置在載體330的寬度W3中為止。
另一半導體晶粒294或304會被該自動化拾放設備選擇，被放置在載體330上，並且被定位在載體330上相鄰於第一列的第二列中。於其中一實施例中，第一列半導體晶粒294或304和第二列半導體晶粒294或304之間的距離D9或D10為100μm。該拾放操作會重複進行，直到約74列半導體晶粒294或304被設置在載體330的長度L3中為止。該標準化載體(具有560mm之寬度W3和600mm之長度L3的載體330)容納約69行及74列之8mm乘8mm的半導體晶粒294及304，全部數量有約5,000個半導體晶粒294或304被設置在載體330上。該拾放操作會重複進行，直到載體 330部分或完全移入半導體晶粒294或304為止。所以，重組晶圓338可以包含從任何大小半導體晶圓處單體化裁切下來的半導體晶粒294及304。載體330的大小和半導體晶粒294及304的大小無關並且和半導體晶圓290及128的大小無關。重組晶圓338能夠利用和用以處理重組晶圓336相同的載體330及相同的後端處理設備來處理。對具有從不同大小進料晶圓處單體化裁切下來之相同大小半導體晶粒的重組晶圓來說，標準化載體330允許相同材料被用於每一個重組晶圓。所以，載體330上的重組晶圓336或338的材料清單仍維持不變。一致且可預測的材料清單允許半導體封裝有改良的成本分析和計畫。
於另一實施例中，一重組晶圓338含有被設置在載體330上的各式各樣半導體晶粒大小。舉例來說，多個10mm乘10mm的半導體晶粒294被裝設至載體330以及多個5mm乘5mm的半導體晶粒304被裝設至載體330，用以形成重組晶圓338。該重組晶圓在相同的重組晶圓上含有多種大小的半導體晶粒。換言之，重組晶圓338中的一部分含有其中一種大小的半導體晶粒，而該重組晶圓中的另一部分則含有另一種大小的半導體晶粒。在載體330上同時含有不同大小半導體晶粒294及304的重組晶圓338會利用和用以處理有均勻大小的半導體晶粒被設置在載體330上方的重組晶圓336相同的後端處理設備來處理。
總結來說，載體330能夠用於從各種大小半導體晶圓處單體化裁切下來之各種大小及數量的半導體晶粒。載體330的大小不會隨著正在被處理的半導體晶粒的大小而改變。該標準化載體(載體330)的大小會固定並且能夠容納多種大小的半導體晶粒。標準化載體330的大小和半導體 晶粒或半導體晶圓的面積無關。相較於較大型半導體晶粒，在載體330上能夠緊配置入更多的小型半導體晶粒。被緊配置入在載體330上的半導體晶粒294或304的數量會隨著半導體晶粒294或304的大小以及半導體晶粒294或304之間的間隔或距離D9或D10而改變。舉例來說，具有長度L3和寬度W3的載體330在載體330之表面積上容納5mm乘5mm的半導體晶粒304的數量大於在載體330之表面積上容納10mm乘10mm的半導體晶粒294的數量。舉例來說，載體330固持約3,000個10mm乘10mm的半導體晶粒或是約12,000個5mm乘5mm的半導體晶粒。載體330的大小和形狀保持固定並且和半導體晶粒294或304或是半導體晶粒294或304從中被單體化裁切下來的半導體晶圓290或300的大小無關。載體330提供利用一組共同處理設備將重組晶圓336及338製造成具有來自不同大小半導體晶圓290及300之不同大小半導體晶粒294及304的許多不同類型半導體封裝的彈性。
圖9h顯示一種利用載體330來製造半導體封裝的製程。處理設備340被用來在半導體晶粒上實施後端製造過程，例如，囊封體和絕緣層的沉積、導體層的沉積、凸塊製作、回焊、標記、單體化裁切、以及其它後端製程。處理設備340係針對標準化載體(例如，載體330)的大小和形狀所設計。處理設備340相容於載體330，因為處理設備340的機械性構件和電氣構件皆針對載體330的標準化大小和形狀被客製化。
處理設備340係由控制系統342來控制。控制系統342可能係一軟體程式或演算法，其被用以根據載體330上的半導體晶粒的大小和形狀來配置處理設備340。控制系統342會針對處理設備340被程式化及客 製化，以便處理被形成在標準化載體330上的每一個不同的重組晶圓，例如，重組晶圓336及338。
藉由標準化載體330的面積，處理設備340能夠保持恆定，因為載體330的面積不會隨著半導體晶粒大小和半導體晶圓大小的變化而改變。控制系統342使用用於載體330上每一個重組晶圓的各種演算法。舉例來說，控制系統342能夠被用來在載體330上半導體晶粒124的初次拾放操作期間最佳化分隔距離。重組晶圓336的規格會被輸入至控制系統342之中。控制系統342會被程式化用以控制處理設備340，以便拾取個別的半導體晶粒294並且將半導體晶粒294放置在載體330上隔開距離D9處，用以形成重組晶圓336。舉例來說，重組晶圓336包含10mm乘10mm半導體晶粒294以及標準面積(寬度W3和長度L3)的載體330。處理設備340被配置成具有控制系統342用以在重組晶圓336(其在載體330上)上實施後端製程。控制系統342會根據半導體晶粒294的10mm乘10mm大小以及標準大小的載體330來指導處理設備340實施沉積和其它製造步驟。
控制系統342允許處理設備340針對標準化載體330上的每一個重組晶圓被客製化。處理設備340不需要針對不同大小的半導體晶粒來重建。在處理重組晶圓336之後，處理設備340即準備好處理具有相同或不同半導體晶粒大小與分隔距離的載體330上的另一重組晶圓。重組晶圓338的規格會被輸入至控制系統342之中。控制系統342會被程式化用以控制處理設備340，以便拾取個別的半導體晶粒304並且將半導體晶粒304放置在載體330上隔開距離D10處，用以形成重組晶圓338。舉例來說，重組晶圓338包含5mm乘5mm半導體晶粒304以及標準面積(寬度W3和長度 L3)的載體330。處理設備340被配置成具有控制系統342用以在重組晶圓338(其在載體330上)上實施後端製程。控制系統342會根據半導體晶粒304的5mm乘5mm大小以及標準大小的載體330來指導處理設備340實施沉積和其它製造步驟。
不論處理設備340正在處理重組晶圓336或338或是標準化載體330上的其它重組晶圓，處理設備340皆會保持恆定。控制系統342為可程式化且處理設備340可以使用載體330的任何重組晶圓為基準輕易地調整。所以，處理設備340的機械性和物理性特徵會被設計成用以適應標準化載體330的物理性特徵，而處理設備340亦可配合控制系統342程式化而對載體330上的半導體晶粒的任何配置實施製造過程。
處理設備340被用來從載體330上的一重組晶圓處製造各式各樣半導體封裝。舉例來說，處理設備340會被用來將重組晶圓336或338處理成扇入WLCSP；重組或eWLCSP；扇出WLCSP；覆晶封裝；3D封裝，例如，PoP；或是其它半導體封裝。控制系統342係被用來修正與控制處理設備340的操作，以便根據要被生產的半導體封裝來實施後端製造步驟。所以，處理設備340能夠被用來製造本文中所述的每一個半導體封裝。處理設備340能夠被使用在共用相同大小載體330的多條產品製造線中。據此，和半導體晶粒的大小變化、半導體晶圓的大小變化、以及半導體封裝的類型變化相關聯的成本會降低。投資處理設備340的風險會下降，因為當載體330標準化時，處理設備340的設計便會簡化。
在圖9i中，一囊封體或模製化合物344會利用焊膏印刷塗敷機、轉印模製塗敷機、液體囊封體模製塗敷機、真空層疊塗敷機、旋塗 塗敷機、或是其它合宜的塗敷機被沉積在半導體晶粒294和載體330的上方。囊封體344可能係高分子合成材料，例如，具有填充劑的環氧樹脂、具有填充劑的環氧丙烯酸酯、或是具有適當填充劑的聚合物。囊封體344係非導體並且會為該半導體裝置提供環境保護，避免受到外部元素與污染物的破壞。於另一實施例中，囊封體344係一種絕緣層或介電層，其含有由下面所製成的一或更多層：光敏低固化溫度介電質光阻、光敏合成光阻、層疊複合膜、具有填充劑的絕緣膏、焊接遮罩光阻膜、液體或粒狀模製複合物、聚亞醯胺、BCB、PBO、SiO2、Si3N4、SiON、Ta2O5、Al2O3、膠片、或是具有雷同絕緣特性及結構特性的其它介電材料；其係利用印刷、旋塗、噴塗、有加熱或不加熱的真空或壓力層疊、或是其它合宜製程所沉積。於其中一實施例中，囊封體344係具有或不具有在低於200℃處被固化之絕緣填充劑的低溫固化光敏介電質聚合物。
明確地說，囊封體344係沿著半導體晶粒294的側表面324被設置並且因而覆蓋半導體晶粒294的每一個側表面324。據此，囊封體344覆蓋或接觸半導體晶粒294的至少四個表面，也就是，半導體晶粒294的四個側表面324。囊封體344還覆蓋半導體晶粒294的背表面310。囊封體344保護半導體晶粒294，避免因曝露在來自光或其它放射的光子中而受損。於其中一實施例中，囊封體344為不透光並且為暗色或黑色。圖9i顯示被囊封體344覆蓋的合成基板或重組晶圓336。囊封體344能夠被用於雷射標記重組晶圓336，以便進行對齊和單體化裁切。囊封體344係被形成在半導體晶粒294的背表面310的上方，並且會在後續的背面研磨步驟中被薄化。囊封體344亦能夠被沉積成使得囊封體344和背表面310共面並且不會覆蓋半 導體晶粒294的背表面310。
在圖9j中，囊封體344的背側表面346利用研磨機345進行研磨操作，用以平坦化並縮減囊封體344的厚度。亦能夠使用化學蝕刻來移除和平坦化囊封體344並且形成平面的背側表面347。於其中一實施例中，囊封體344的厚度維持覆蓋在半導體晶粒294的背表面310上方。於其中一實施例中，殘留在半導體晶粒294的背表面310上方的囊封體344的厚度在經過沉積或背面研磨之後的範圍從約170至230μm或更小。於另一實施例中，殘留在半導體晶粒294的背表面310上方的囊封體344的厚度在範圍從約5至150μm。和背側表面346反向的囊封體344之表面348係被設置在載體330和介面層332的上方，俾使得囊封體344的表面348可以和半導體晶粒294的主動表面312共面。
圖9k所示的係一替代背面研磨步驟，其中，囊封體344從半導體晶粒294的背表面310處被完全移除。在完成圖9k中的研磨操作之後，半導體晶粒294的背表面310會露出。半導體晶粒294的厚度亦會因該研磨操作而縮減。於其中一實施例中，半導體晶粒294的厚度為225至305μm或更小。
在圖9l中，一絕緣層或鈍化層349會在完成圖9k中的背面研磨步驟之後被形成在囊封體344以及半導體晶粒294的背表面310的上方。絕緣層349含有由下面所製成的一或更多層：光敏低固化溫度介電質光阻、光敏合成光阻、層疊複合膜、具有填充劑的絕緣膏、焊接遮罩光阻膜、液體或粒狀模製複合物、聚亞醯胺、BCB、PBO、SiO2、Si3N4、SiON、Ta2O5、Al2O3、膠片、或是具有雷同絕緣特性及結構特性的其它介電材料。 絕緣層349係利用印刷、旋塗、噴塗、有加熱或不加熱的真空或壓力層疊、或是其它合宜製程所沉積。於其中一實施例中，絕緣層349係具有或不具有在低於200℃處被固化之絕緣填充劑的低溫固化光敏介電質聚合物。絕緣層349係一背側保護層並且為半導體晶粒294提供機械性保護以及避免受到光的破壞。於其中一實施例中，絕緣層349的厚度範圍從約5至150μm。
載體330和介面層332會藉由化學蝕刻、機械性剝除、CMP、機械性研磨、熱烘烤、UV光、雷射掃描、或是濕式脫除被移除，用以露出絕緣層316、導體層314、以及囊封體344的表面348。
在圖9m中，一絕緣層或鈍化層350會利用下面方法被形成在絕緣層316和導體層314的上方：PVD、CVD、印刷、旋塗、噴塗、網印、或是層疊。絕緣層350可能係由下面所製成的一或更多層：SiO2、Si3N4、SiON、Ta2O5、Al2O3、或是具有雷同絕緣特性及結構特性的其它材料。於其中一實施例中，絕緣層350係一在低於200℃處被低溫固化的光敏介電質聚合物。於其中一實施例中，絕緣層350被形成在半導體晶粒294的覆蓋區裡面並且不會延伸超過半導體晶粒294的覆蓋區及延伸在囊封體344的表面348的上方。換言之，相鄰於半導體晶粒294的半導體晶粒294的一周邊區域不會有絕緣層350。於另一實施例中，絕緣層350被形成在絕緣層316、半導體晶粒294、以及囊封體344的表面348的上方，而且在囊封體344的表面348上方的一部分絕緣層350會利用一已圖樣化光阻層被一蝕刻製程移除或是藉由LDA來移除。一部分的絕緣層350會利用一已圖樣化光阻層被一蝕刻製程移除或是藉由LDA來移除，用以形成開口352，以便露出導體層314。
在圖9n中，一導電層354會使用諸如印刷、PVD、CVD、濺鍍、電解質電鍍、以及無電極電鍍的圖樣化和金屬沉積製程被形成在絕緣層350和導體層314的上方。導體層354可能係由下面所製成的一或更多層：Al、Cu、Sn、Ti、Ni、Au、Ag、或是其它合宜的導電材料。一部分的導體層354沿著絕緣層350水平延伸並且平行於半導體晶粒294的主動表面312，以便橫向重新分配該電互連線至導體層314。導體層354的操作如同用於半導體晶粒294之電氣訊號的RDL。導體層354被形成在半導體晶粒294的覆蓋區上方並且不會延伸超過半導體晶粒294的覆蓋區及延伸在囊封體344的表面348的上方。換言之，相鄰於半導體晶粒294的半導體晶粒294的一周邊區域不會有導體層354，俾使得囊封體344的表面348仍保持從導體層354處露出。一部分的導體層354被電連接至導體層314。其它部分的導體層354則相依於半導體晶粒294的連接而共電或是被電隔離。
一絕緣層或鈍化層356會利用下面方法被形成在絕緣層350和導體層354的上方：PVD、CVD、印刷、旋塗、噴塗、網印、或是層疊。絕緣層356可能係由下面所製成的一或更多層：SiO2、Si3N4、SiON、Ta2O5、Al2O3、或是具有雷同絕緣特性及結構特性的其它材料。於其中一實施例中，絕緣層356係一在低於200℃處被低溫固化的光敏介電質聚合物。於其中一實施例中，絕緣層356被形成在半導體晶粒294的覆蓋區裡面並且不會延伸超過囊封體344上方的半導體晶粒294的覆蓋區。換言之，相鄰於半導體晶粒294的半導體晶粒294的一周邊區域不會有絕緣層356，俾使得囊封體344的表面348仍保持從導體層356處露出。於另一實施例中，絕緣層356被形成在絕緣層316、半導體晶粒294、以及囊封體344的上方，而且在 囊封體344上方的一部分絕緣層350會利用一已圖樣化光阻層被一蝕刻製程移除或是藉由LDA來移除。一部分的絕緣層350會利用一已圖樣化光阻層被一蝕刻製程移除或是藉由LDA來移除，用以形成開口358，以便露出導體層354。
在圖90中，一導電層360會在最終再鈍化之後利用PVD、CVD、蒸發、電解質電鍍、無電極電鍍、或是其它合宜的金屬沉積製程被形成在導體層354之外露部分的上方以及絕緣層356的上方。導體層360可能係Al、Cu、Sn、Ni、Au、Ag、W、或是其它合宜的導電材料。導體層360係一UBM，其被電連接至導體層354和314。UBM 360可能係一具有黏著層、屏障層、以及晶種層或潤濕層的多金屬堆疊。黏著層係被形成在導體層354的上方並且可能係Ti、TiN、TiW、Al、或是Cr。屏障層係被形成在黏著層的上方並且可能係Ni、NiV、Pt、Pd、TiW、或是CrCu。該屏障層會阻止Cu擴散至半導體晶粒294的主動表面312之中。晶種層係被形成在屏障層的上方並且可能係Cu、Ni、NiV、Au、或是Al。UBM 360為導體層354提供一低阻值互連線，並且為焊接擴散和晶種層提供一屏障，以達焊接潤濕之目的。
一導電凸塊材料會利用蒸發製程、電解質電鍍製程、無電極電鍍製程、丸滴製程、或是網印製程被沉積在導體層360的上方。於其中一實施例中，該凸塊材料係利用一丸滴模板來沉積，也就是，不需要用到任何遮罩。該凸塊材料可能係Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料、以及它們的組合，其會有一非必要的助熔溶液。舉例來說，該凸塊材料可能是Sn/Pb共熔合金、高鉛焊料、或是無鉛焊料。該凸塊材料會利用合宜的 附著或焊接製程被焊接至導體層360。於其中一實施例中，該凸塊材料會藉由將該材料加熱至其熔點以上而被回焊，用以形成球體或凸塊362。於某些應用中，凸塊362會被二次回焊，以便改良和導體層360的電接觸效果。凸塊362亦能夠被壓縮焊接或熱壓縮焊接至導體層360。凸塊362代表能夠被形成在導體層360上方的其中一種類型互連結構。該互連結構亦能夠使用焊線、導體膏、短柱凸塊、微凸塊、或是其它電互連線。雷射標記能夠在凸塊成形之前或之後或是在移除載體330之後被實施。
絕緣層350與356、導體層354與360、以及凸塊362一起構成被形成在半導體晶粒294上方及半導體晶粒294之覆蓋區裡面的增進互連結構366。相鄰於半導體晶粒294的半導體晶粒294的一周邊區域不會有互連結構366，俾使得囊封體344的表面348仍保持從互連結構366處露出。增進互連結構366可以僅包含一RDL或導體層(例如，導體層354)以及一絕緣層(例如，絕緣層350)。額外的絕緣層和RDL會在形成凸塊362之前被形成在絕緣層356的上方，以便根據半導體晶粒294的設計和功能在該封裝中提供額外的垂直與水平電連接。
在圖9p中，半導體晶粒294會利用鋸片或雷射削切工具370被單體化裁切成個別的eWLCSP 372。eWLCSP 372在單體化裁切之前或之後會進行電氣測試。重組晶圓336會被單體化裁切成eWLCSP 372，用以在半導體晶粒294的側表面324上方留下一薄層的囊封體344。或者，重組晶圓336會被單體化裁切用以從側表面324處完全移除囊封體344。
圖10所示的係在單體化裁切之後於半導體晶粒294的側壁324上方具有囊封體並且在半導體晶粒294的背表面310上方具有絕緣層349 的eWLCSP 372。半導體晶粒294經由導體層314、354、以及360被電連接至凸塊362，以便經由互連結構366進行外部互連。互連結構366不會延伸超過半導體晶粒294的覆蓋區並且因而形成一扇入封裝。絕緣層349被形成在半導體晶粒294的背表面310上方，以達機械性保護並且避免因曝露在來自光或其它放射的光子中而受損。
囊封體344覆蓋半導體晶粒294的側表面324，用以保護半導體晶粒294，避免因曝露在來自光或其它放射的光子中而受損。eWLCSP 372中的側表面324上方的囊封體344的厚度小於150μm。於其中一實施例中，eWLCSP 372的體積為4.595mm的長度x4.025mm的寬度x.0470mm的高度，其具有0.4mm的間距供凸塊362使用，其中，半導體晶粒294的長度為4.445mm且寬度為3.875mm。於另一實施例中，半導體晶粒294的側表面324上方的囊封體344的厚度為75μm或更小。eWLCSP 372的體積為6.075mm的長度x6.075mm的寬度x0.8mm的高度，其具有0.5mm的間距供凸塊362使用，其中，半導體晶粒294的體積為6.0mm的長度x6.0mm的寬度x0.470mm的高度。於又一實施例中，eWLCSP 372的體積為5.92mm的長度x5.92mm的寬度x0.765mm的高度，其具有0.5mm的間距供凸塊362使用，其中，半導體晶粒294的體積為5.75mm的長度x5.75mm的寬度x0.535mm的高度。於另一實施例中，半導體晶粒294的側表面324上方的囊封體344的厚度為25μm或更小。於又一實施例中，eWLCSP 372會被形成具有14mm的長度和14mm的寬度。eWLCSP 372係藉由使用被設計成用於單一標準化載體大小的設備在標準化載體330上形成一重組晶圓來製造，其會降低用於eWLCSP 372的設備成本和材料成本。eWLCSP 372係利用標準化載體330 以較高生產量來製造，從而簡化製造過程並且降低單位成本。
圖11所示的係於半導體晶粒294的背表面310上方具有絕緣層349並且具有半導體晶粒294之外露側壁324的eWLCSP 380。半導體晶粒294經由導體層314、354、以及360被電連接至凸塊362，以便經由互連結構366進行外部互連。互連結構366不會延伸超過半導體晶粒294的覆蓋區並且因而形成一扇入封裝。絕緣層349被形成在半導體晶粒294的背表面310上方，以達機械性保護並且避免因曝露在來自光或其它放射的光子中而受損。囊封體344會在單體化裁切期間從半導體晶粒294的側表面324處被完全移除，用以裸露側表面324。eWLCSP 380的長度及寬度和半導體晶粒294的長度及寬度相同。於其中一實施例中，eWLCSP 380的面積為約4.4mm的長度x3.9mm的寬度，其具有0.35至0.50mm的間距供凸塊362使用。於另一實施例中，eWLCSP 380會被形成具有14mm的長度和14mm的寬度。eWLCSP 380係藉由使用被設計成用於單一標準化載體大小的設備在標準化載體330上形成一重組晶圓來製造，其會降低用於eWLCSP 380的設備成本和材料成本。eWLCSP 380係利用標準化載體330以較高生產量來製造，從而簡化製造過程並且降低單位成本。
圖12所示的係囊封體被形成在半導體晶粒294的背表面310和側壁324上方的eWLCSP 384。半導體晶粒294經由導體層314、354、以及360被電連接至凸塊362，以便經由互連結構366進行外部互連。互連結構366不會延伸超過半導體晶粒294的覆蓋區並且因而形成一扇入封裝。囊封體344在圖9j中所示的研磨操作之後仍保留在半導體晶粒294的背表面310上方。在單體化裁切之後，囊封體344仍保留在半導體晶粒294的側表 面324上方，以達機械性保護並且避免因曝露在來自光或其它放射的光子中而受損。所以，囊封體344被形成在半導體晶粒294的五個側邊上方，也就是，被形成在四個側表面324的上方以及背表面310的上方。半導體晶粒294的背表面310上方的囊封體344使得不需要背側保護層或背側層疊板，從而降低eWLCSP 384的成本。
eWLCSP 384中的側表面324上方的囊封體344的厚度小於150μm。於其中一實施例中，eWLCSP 384的體積為4.595mm的長度x4.025mm的寬度x.0470mm的高度，其具有0.4mm的間距供凸塊362使用，其中，半導體晶粒294的長度為4.445mm且寬度為3.875mm。於另一實施例中，半導體晶粒294的側表面324上方的囊封體344的厚度為75μm或更小。eWLCSP 384的體積為6.075mm的長度x6.075mm的寬度x0.8mm的高度，其具有0.5mm的間距供凸塊362使用，其中，半導體晶粒294的體積為6.0mm的長度x6.0mm的寬度x0.470mm的高度。於又一實施例中，eWLCSP 384的體積為5.92mm的長度x5.92mm的寬度x0.765mm的高度，其具有0.5mm的間距供凸塊362使用，其中，半導體晶粒294的體積為5.75mm的長度x5.75mm的寬度x0.535mm的高度。於另一實施例中，半導體晶粒294的側表面324上方的囊封體344的厚度為25μm或更小。於又一實施例中，eWLCSP 384會被形成具有14mm的長度和14mm的寬度。eWLCSP 384係藉由使用被設計成用於單一標準化載體大小的設備在標準化載體330上形成一重組晶圓來製造，其會降低用於eWLCSP 384的設備成本和材料成本。eWLCSP 384係利用標準化載體330以較高生產量來製造，從而簡化製造過程並且降低單位成本。
圖13所示的係具有背側囊封體和外露側壁的eWLCSP 386。半導體晶粒294經由導體層314、354、以及360被電連接至凸塊362，以便經由互連結構366進行外部互連。互連結構366不會延伸超過半導體晶粒294的覆蓋區並且因而形成一扇入封裝。囊封體344在圖9j中所示的研磨操作之後仍保留在半導體晶粒294的背表面310上方。半導體晶粒294的背表面310上方的囊封體344使得不需要背側保護層或背側層疊板，從而降低eWLCSP 386的成本。囊封體344會在單體化裁切期間從半導體晶粒294的側表面324處被完全移除，用以裸露側表面324。eWLCSP 386的長度及寬度和半導體晶粒294的長度及寬度相同。於其中一實施例中，eWLCSP 386的面積為約4.445mm的長度x3.875mm的寬度，其具有0.35至0.50mm的間距供凸塊362使用。於另一實施例中，eWLCSP 386會被形成具有14mm的長度和14mm的寬度。eWLCSP 386係藉由使用被設計成用於單一標準化載體大小的設備在標準化載體330上形成一重組晶圓來製造，其會降低用於eWLCSP 386的設備成本和材料成本。eWLCSP 386係利用標準化載體330以較高生產量來製造，從而簡化製造過程並且降低單位成本。
圖14所示的係具有半導體晶粒294之外露背表面310和側壁324的eWLCSP 388。半導體晶粒294經由導體層314、354、以及360被電連接至凸塊362，以便經由互連結構366進行外部互連。互連結構366不會延伸超過半導體晶粒294的覆蓋區並且因而形成一扇入封裝。囊封體344會在圖9k中所示的研磨操作期間從半導體晶粒294的背表面310處被完全移除。囊封體344會在單體化裁切期間從半導體晶粒294的側表面324處被完全移除，用以裸露側表面324。在eWLCSP 388中沒有任何囊封體344殘 留覆蓋半導體晶粒294的表面。eWLCSP 388的長度及寬度和半導體晶粒294的長度及寬度相同。於其中一實施例中，eWLCSP 388的面積為約4.4mm的長度x3.9mm的寬度，其具有0.35至0.50mm的間距供凸塊362使用。eWLCSP 388係藉由使用被設計成用於單一標準化載體大小的設備在標準化載體330上形成一重組晶圓來製造，其會降低用於eWLCSP 388的設備成本和材料成本。eWLCSP 388係利用標準化載體330以較高生產量來製造，從而簡化製造過程並且降低單位成本。
圖15a至15k配合圖1以及2a至2c顯示用於形成重組式或嵌入式扇入WLCSP的製程。接續圖9b，圖15a所示的係半導體晶圓290的一部分的剖視圖。導體層314被形成在半導體晶粒294的主動表面312的上方。絕緣層316被形成在主動表面312及導體層314的上方，多個開口被形成貫穿絕緣層316，以便露出導體層314。
在圖15a中，一絕緣層410被形成在絕緣層316及導體層314的上方。絕緣層410含有下面所製成的一或更多層：SiO2、Si3N4、SiON、Ta2O5、Al2O3、或是具有雷同絕緣特性及結構特性的其它材料。絕緣層410係利用PVD、CVD、印刷、旋塗、噴塗、燒結、熱氧化、或是其它合宜的製程所沉積。於其中一實施例中，絕緣層410係一在低於200℃處被低溫固化的光敏介電質聚合物。於其中一實施例中，絕緣層410被形成在絕緣層316和半導體晶粒294的上方以及基底半導體材料292上方之半導體晶粒294的覆蓋區外面。換言之，相鄰於半導體晶粒294的半導體晶粒294的一周邊區域包含絕緣層410。一部分的絕緣層410會藉由曝光或顯影製程、LDA、蝕刻、或是其它合宜製成被移除，用以形成開口412，以便露出導體層314。
在圖15b中，一導電層414會使用諸如印刷、PVD、CVD、濺鍍、電解質電鍍、以及無電極電鍍的圖樣化和金屬沉積製程被形成在絕緣層410和導體層314的上方。導體層414可能係由下面所製成的一或更多層：Al、Cu、Sn、Ti、Ni、Au、Ag、或是其它合宜的導電材料。一部分的導體層414沿著絕緣層410水平延伸並且平行於半導體晶粒294的主動表面312，以便橫向重新分配該電互連線至導體層314。導體層414的操作如同用於半導體晶粒294之電氣訊號的RDL。導體層414被形成在半導體晶粒294的覆蓋區上方並且不會延伸超過半導體晶粒294的覆蓋區。換言之，相鄰於半導體晶粒294的半導體晶粒294的一周邊區域不會有導體層414。一部分的導體層414被電連接至導體層314。其它部分的導體層414則相依於半導體晶粒294的連接而共電或是被電隔離。
一絕緣層或鈍化層416會利用下面方法被形成在絕緣層410和導體層414的上方：PVD、CVD、印刷、旋塗、噴塗、網印、或是層疊。絕緣層416可能係由下面所製成的一或更多層：SiO2、Si3N4、SiON、Ta2O5、Al2O3、或是具有雷同絕緣特性及結構特性的其它材料。於其中一實施例中，絕緣層416係一在低於200℃處被低溫固化的光敏介電質聚合物。於其中一實施例中，絕緣層416被形成在半導體晶粒294的上方以及基底半導體材料292上方之半導體晶粒294的覆蓋區外面。於另一實施例中，絕緣層416被形成在半導體晶粒294的覆蓋區裡面並且不會延伸超過半導體晶粒294的覆蓋區。一部分的絕緣層416會利用一已圖樣化光阻層被一蝕刻製程移除或是藉由LDA來移除，用以形成開口418，以便露出導體層414。
在圖15c中，半導體晶粒294會利用鋸片或雷射削切工具420 貫穿切割道296被單體化裁切成個別的半導體晶粒294。半導體晶圓290也會貫穿絕緣層316、絕緣層410、以及絕緣層416被單體化裁切形成側壁或側表面422。側表面422包含半導體晶粒294的側邊以及絕緣層316、410、416。個別半導體晶粒294會被檢查與電氣測試，以便找出單體化裁切後的KGD。
在圖15d中，舉例來說，圖15c中的半導體晶粒294會利用拾放操作被裝設至載體430和介面層432，主動表面312配向成朝向載體430。半導體晶粒294係被裝設至載體430的介面層432，用以形成重組或重新配置的晶圓436。
載體430可能係一圓形或矩形平板(大於300mm)，含有多個半導體晶粒294。載體430的表面積可以大於半導體晶圓290或300的表面積。較大的載體會降低半導體封裝的製造成本，因為較多半導體晶粒能夠在較大的載體上被處理，因而降低單位成本。半導體封裝和處理設備係針對被處理的晶圓或載體的大小來進行設計與配置。
為進一步降低製造成本，載體430的大小係以和半導體晶粒294的大小無關或是和半導體晶圓290與300的大小無關的方式被選擇。也就是，載體430具有固定或標準化大小，其能夠容納從一或更多個半導體晶圓290與300處單體化裁切下來之各種大小的半導體晶粒294。於其中一實施例中，載體430為直徑330mm的圓形。於另一實施例中，載體430為寬度560mm且長度為600mm的矩形。半導體晶粒294可以有10mm乘10mm的面積，它們會被放置在標準化載體430上。或者，半導體晶粒294可以有20mm乘20mm的面積，它們會被放置在相同的標準化載體430上。據此， 標準化載體430能夠應付任何大小的半導體晶粒294，其允許後續的半導體處理設備以一共同載體為基準被標準化，也就是，和晶粒大小或進料晶圓大小無關。半導體封裝設備能夠利用一組共同的處理治具、設備、以及材料清單針對一標準載體來進行設計與配置，以便處理來自任何進料晶圓大小的任何半導體晶粒大小。該共同或標準化載體430因減少或消弭以晶粒大小或進料晶圓大小為基礎之特殊半導體處理線的需求而降低製造成本和資本風險。藉由選擇用於來自所有半導體晶圓之任何大小半導體晶粒的預設載體大小，一種彈性的製造線便能夠被施行。
重組晶圓436會被處理成許多類型的半導體封裝，其包含：扇入WLCSP；重組或eWLCSP；扇出WLCSP；覆晶封裝；3D封裝，例如，PoP；或是其它半導體封裝。重組晶圓436係根據所生成的半導體封裝的規格來配置。於其中一實施例中，多個半導體晶粒294以高密度排列的方式(也就是，分隔300μm或更小)被放置在載體330上，以便處理扇入裝置。半導體晶粒294被放置在載體430上，半導體晶粒294之間藉由間隙或距離D12而分開。半導體晶粒294之間的距離D12係以要被處理的半導體封裝的設計與規格為基礎被選擇。於其中一實施例中，半導體晶粒294之間的距離D12為50μm或更小。於另一實施例中，半導體晶粒294之間的距離D12為100μm或更小。載體430上的半導體晶粒294之間的距離D12經過最佳化，以便以最低的單位成本來製造半導體封裝。
圖15e顯示有多個半導體晶粒294之重組晶圓436的平面圖，該些半導體晶粒294被裝設或被設置在載體430的上方。載體430為標準化形狀與大小，其能夠適用於從各種大小半導體晶圓處單體化裁切下來 的各種大小和數量的半導體晶粒。於其中一實施例中，載體430的形狀為矩形並且具有560mm的寬度W4以及600mm的長度L4。被裝設至載體430的半導體晶粒294的數量會大於、小於、或是等於從半導體晶圓290處單體化裁切下來的半導體晶粒294的數量。載體430的較大表面積容納較多的半導體晶粒294並且降低製造成本，因為每個重組晶圓436中有較多半導體晶粒294被處理。
該標準化載體(載體430)的大小會固定並且能夠容納多種大小的半導體晶粒。標準化載體430的大小和半導體晶粒或半導體晶圓的面積無關。相較於較大型半導體晶粒，在載體430上能夠緊配置入更多的小型半導體晶粒。舉例來說，在載體430之表面積上容納5mm乘5mm的晶粒的數量大於在載體430之表面積上容納10mm乘10mm的晶粒的數量。
舉例來說，具有10mm乘10mm的面積的半導體晶粒294會被放置在載體430上，相鄰半導體晶粒294之間的距離D12為200μm。從半導體晶圓290處單體化裁切下來的半導體晶粒294的數量為約600個半導體晶粒，其中，半導體晶圓290的直徑為300mm。能夠緊配置入在載體430上之10mm乘10mm的半導體晶粒294的數量為約3,000個半導體晶粒。或者，具有5mm乘5mm的面積的半導體晶粒294會被放置在載體430上，相鄰半導體晶粒294之間的距離D12為200μm。從半導體晶圓290處單體化裁切下來的半導體晶粒294的數量為約1,000個半導體晶粒。能夠緊配置入在載體430上之5mm乘5mm的半導體晶粒294的數量為約12,000個半導體晶粒。
載體430的大小不會隨著正在被處理的半導體晶粒的大小 而改變。緊配置入在載體430上的半導體晶粒294的數量會隨著半導體晶粒294的大小以及半導體晶粒294之間的間隔或距離D12而改變。載體430的大小和形狀保持固定並且和半導體晶粒294或是半導體晶粒294從中被單體化裁切下來的半導體晶圓290的大小無關。載體430和重組晶圓436提供利用一組共同處理設備(例如，圖9h中的處理設備340)來製造來自不同大小半導體晶圓290之不同大小半導體晶粒294的許多不同類型半導體封裝的彈性。
在圖15f中，一囊封體或模製化合物438會利用焊膏印刷塗敷機、轉印模製塗敷機、液體囊封體模製塗敷機、真空層疊塗敷機、旋塗塗敷機、或是其它合宜的塗敷機被沉積在半導體晶粒294和載體430的上方。囊封體438可能係高分子合成材料，例如，具有填充劑的環氧樹脂、具有填充劑的環氧丙烯酸酯、或是具有適當填充劑的聚合物。囊封體438係非導體並且會為該半導體裝置提供環境保護，避免受到外部元素與污染物的破壞。於另一實施例中，囊封體438係一種絕緣層或介電層，其含有由下面所製成的一或更多層：光敏低固化溫度介電質光阻、光敏合成光阻、層疊複合膜、具有填充劑的絕緣膏、焊接遮罩光阻膜、液體或粒狀模製複合物、聚亞醯胺、BCB、PBO、SiO2、Si3N4、SiON、Ta2O5、Al2O3、膠片、或是具有雷同絕緣特性及結構特性的其它介電材料；其係利用印刷、旋塗、噴塗、有加熱或不加熱的真空或壓力層疊、或是其它合宜製程所沉積。於其中一實施例中，囊封體438係具有或不具有在低於200℃處被固化之絕緣填充劑的低溫固化光敏介電質聚合物。
明確地說，囊封體438係沿著半導體晶粒294的側表面422 被設置並且因而覆蓋半導體晶粒294的每一個側表面422以及絕緣層316、410、416。據此，囊封體438覆蓋或接觸半導體晶粒294的至少四個表面，也就是，半導體晶粒294的四個側表面422。囊封體438還覆蓋半導體晶粒294的背表面310。囊封體438保護半導體晶粒294，避免因曝露在來自光或其它放射的光子中而受損。於其中一實施例中，囊封體438為不透光並且為暗色或黑色。囊封體438能夠被用於雷射標記重組晶圓436，以便進行對齊和單體化裁切。於另一實施例中，囊封體438會被沉積成使得囊封體438和半導體晶粒294的背表面310共面並且不會覆蓋背表面310。
在圖15g中，囊封體438的背側表面440利用研磨機442進行研磨操作，用以平坦化並縮減囊封體438的厚度。亦能夠使用化學蝕刻來移除和平坦化囊封體438並且形成平面的背側表面444。於其中一實施例中，囊封體438的厚度維持覆蓋在半導體晶粒294的背表面310上方。於另一實施例中，半導體晶粒294的背表面310會在該背面研磨步驟期間露出。半導體晶粒294的厚度亦會因該研磨操作而縮減。於其中一實施例中，半導體晶粒294的厚度為225至305μm或更小。
圖15h所示的係被囊封體438覆蓋的重組晶圓436。於其中一實施例中，殘留在半導體晶粒294的背表面310上方的囊封體438的厚度在經過沉積或背面研磨之後的範圍從約170至230μm或更小。於另一實施例中，殘留在半導體晶粒294的背表面310上方的囊封體438的厚度在範圍從約5至150μm。和背側表面440反向的囊封體438之表面448係被設置在載體430和介面層432的上方。
在圖15i中，載體430和介面層432會藉由化學蝕刻、機械 性剝除、CMP、機械性研磨、熱烘烤、UV光、雷射掃描、或是濕式脫除被移除，用以露出絕緣層416、導體層414、以及囊封體438的表面448。
在圖15j中，一導電層460會在最終再鈍化之後利用PVD、CVD、蒸發、電解質電鍍、無電極電鍍、或是其它合宜的金屬沉積製程被形成在導體層414之外露部分的上方以及絕緣層416的上方。導體層460可能係Al、Cu、Sn、Ni、Au、Ag、W、或是其它合宜的導電材料。導體層460係一UBM，其被電連接至導體層414和314。UBM 460可能係一具有黏著層、屏障層、以及晶種層或潤濕層的多金屬堆疊。黏著層係被形成在導體層414的上方並且可能係Ti、TiN、TiW、Al、或是Cr。屏障層係被形成在黏著層的上方並且可能係Ni、NiV、Pt、Pd、TiW、或是CrCu。該屏障層會阻止Cu擴散至半導體晶粒294的主動表面312之中。晶種層係被形成在屏障層的上方並且可能係Cu、Ni、NiV、Au、或是Al。UBM 460為導體層414提供一低阻值互連線，並且為焊接擴散和晶種層提供一屏障，以達焊接潤濕之目的。
一導電凸塊材料會利用蒸發製程、電解質電鍍製程、無電極電鍍製程、丸滴製程、或是網印製程被沉積在導體層460的上方。於其中一實施例中，該凸塊材料係利用一丸滴模板來沉積，也就是，不需要用到任何遮罩。該凸塊材料可能係Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料、以及它們的組合，其會有一非必要的助熔溶液。舉例來說，該凸塊材料可能是Sn/Pb共熔合金、高鉛焊料、或是無鉛焊料。該凸塊材料會利用合宜的附著或焊接製程被焊接至導體層460。於其中一實施例中，該凸塊材料會藉由將該材料加熱至其熔點以上而被回焊，用以形成球體或凸塊462。於某些 應用中，凸塊462會被二次回焊，以便改良和導體層460的電接觸效果。凸塊462亦能夠被壓縮焊接或熱壓縮焊接至導體層460。凸塊462代表能夠被形成在導體層460上方的其中一種類型互連結構。該互連結構亦能夠使用焊線、導體膏、短柱凸塊、微凸塊、或是其它電互連線。雷射標記能夠在凸塊成形之前或之後或是在移除載體430之後被實施。
絕緣層410與416、導體層414與460、以及凸塊462一起構成被形成在半導體晶粒294上方及半導體晶粒294之覆蓋區裡面的增進互連結構466。相鄰於半導體晶粒294的半導體晶粒294的一周邊區域不會有互連結構466，俾使得囊封體438的表面448仍保持從互連結構466處露出。增進互連結構466可以僅包含一RDL或導體層(例如，導體層414)以及一絕緣層(例如，絕緣層410)。額外的絕緣層和RDL會在形成凸塊462之前被形成在絕緣層416的上方，以便根據半導體晶粒294的設計和功能在該封裝中提供額外的垂直與水平電連接。
在圖15k中，半導體晶粒294會利用鋸片或雷射削切工具470被單體化裁切成個別的eWLCSP 472。重組晶圓436會被單體化裁切成eWLCSP 472，用以在半導體晶粒294的側表面422以及絕緣層316、410、416的上方留下一薄層的囊封體438。或者，重組晶圓436會被單體化裁切用以從側表面422處完全移除囊封體438。eWLCSP 472在單體化裁切之前或之後會進行電氣測試。
圖16所示的係囊封體被形成在半導體晶粒294的背表面310和側壁422上方的eWLCSP 472。半導體晶粒294經由導體層314、414、以及460被電連接至凸塊462，以便經由互連結構466進行外部互連。互連結 構466不會延伸超過半導體晶粒294的覆蓋區並且因而形成一扇入封裝。囊封體438在圖15g中所示的研磨操作之後仍保留在半導體晶粒294的背表面310上方。囊封體438保留在半導體晶粒294的側表面422以及絕緣層316、410、416的上方，以達機械性保護並且避免因曝露在來自光或其它放射的光子中而受損。所以，囊封體438被形成在半導體晶粒294的五個側邊上方，也就是，被形成在四個側表面422的上方以及背表面310的上方。半導體晶粒294的背表面310上方的囊封體438使得不需要背側保護層或背側層疊板，從而降低eWLCSP 472的成本。
eWLCSP 472中的側表面422上方的囊封體438的厚度小於150μm。於其中一實施例中，eWLCSP 472的體積為4.595mm的長度x4.025mm的寬度x.0470mm的高度，其具有0.4mm的間距供凸塊462使用，其中，半導體晶粒294的長度為4.445mm且寬度為3.875mm。於另一實施例中，半導體晶粒294的側表面422上方的囊封體438的厚度為75μm或更小。eWLCSP 472的體積為6.075mm的長度x6.075mm的寬度x0.8mm的高度，其具有0.5mm的間距供凸塊462使用，其中，半導體晶粒294的體積為6.0mm的長度x6.0mm的寬度x0.470mm的高度。於又一實施例中，eWLCSP 472的體積為5.92mm的長度x5.92mm的寬度x0.765mm的高度，其具有0.5mm的間距供凸塊462使用，其中，半導體晶粒294的體積為5.75mm的長度x5.75mm的寬度x0.535mm的高度。於另一實施例中，半導體晶粒294的側表面422上方的囊封體438的厚度為25μm或更小。於又一實施例中，eWLCSP 472會被形成具有14mm的長度和14mm的寬度。eWLCSP 472係藉由使用被設計成用於單一標準化載體大小的設備在標準化載體430上形成一重組晶圓 來製造，其會降低用於eWLCSP 472的設備成本和材料成本。eWLCSP 472係利用標準化載體430以較高生產量來製造，從而簡化製造過程並且降低單位成本。
圖17所示的係在半導體晶粒294之背表面310上方具有囊封體438並且具有半導體晶粒294之外露側壁422的另一eWLCSP 480。半導體晶粒294經由導體層314、414、以及460被電連接至凸塊462，以便經由互連結構466進行外部互連。互連結構466不會延伸超過半導體晶粒294的覆蓋區並且因而形成一扇入封裝。囊封體438在圖15g中所示的研磨操作之後會殘留在半導體晶粒294的背表面310的上方。半導體晶粒294的背表面310上方的囊封體438使得不需要背側保護層或背側層疊板，從而降低eWLCSP 480的成本。囊封體438會在單體化裁切期間從半導體晶粒294的側表面422以及絕緣層316、410、416處被完全移除，用以裸露側表面422。eWLCSP 480的長度及寬度和半導體晶粒294的長度及寬度相同。於其中一實施例中，eWLCSP 480的面積為約4.454mm的長度x3.875mm的寬度，其具有0.35至0.50mm的間距供凸塊462使用。於另一實施例中，eWLCSP 480會被形成具有14mm的長度和14mm的寬度。eWLCSP 480係藉由使用被設計成用於單一標準化載體大小的設備在標準化載體430上形成一重組晶圓來製造，其會降低用於eWLCSP 480的設備成本和材料成本。eWLCSP 480係利用標準化載體430以較高生產量來製造，從而簡化製造過程並且降低單位成本。
圖18所示的係在單體化裁切之後於半導體晶粒294的側壁422上方具有囊封體並且具有背側絕緣層484的eWLCSP 482。半導體晶粒 294經由導體層314、414、以及460被電連接至凸塊462，以便經由互連結構466進行外部互連。互連結構466不會延伸超過半導體晶粒294的覆蓋區並且因而形成一扇入封裝。囊封體438會從半導體晶粒294的背表面310處被完全移除。背側絕緣層484被形成在半導體晶粒294的背表面310上方，以達機械性保護並且避免因曝露在來自光或其它放射的光子中而受損。背側絕緣層484含有由下面所製成的一或更多層：光敏低固化溫度介電質光阻、光敏合成光阻、層疊複合膜、具有填充劑的絕緣膏、焊接遮罩光阻膜、液體模製複合物、粒狀模製複合物、聚亞醯胺、BCB、PBO、SiO2、Si3N4、SiON、Ta2O5、Al2O3、膠片、或是具有雷同絕緣特性及結構特性的其它介電材料。背側絕緣層484係利用印刷、旋塗、噴塗、有加熱或不加熱的真空或壓力層疊、或是其它合宜製程所沉積。於其中一實施例中，背側絕緣層484係具有或不具有在低於200℃處被固化之絕緣填充劑的低溫固化光敏介電質聚合物。背側絕緣層484係一背側保護層並且為半導體晶粒294提供機械性保護以及避免受到光的破壞。於其中一實施例中，背側絕緣層484的厚度範圍從約5至150μm。
囊封體438覆蓋半導體晶粒294的側表面422，用以保護半導體晶粒294，避免因曝露在來自光或其它放射的光子中而受損。eWLCSP 482中的側表面422上方的囊封體438的厚度小於150μm。於其中一實施例中，eWLCSP 482的體積為4.595mm的長度x4.025mm的寬度x.0470mm的高度，其具有0.4mm的間距供凸塊462使用，其中，半導體晶粒294的長度為4.445mm且寬度為3.875mm。於另一實施例中，側表面422上方的囊封體438的厚度為75μm或更小。eWLCSP 482的體積為6.075mm的長度 x6.075mm的寬度x0.8mm的高度，其具有0.5mm的間距供凸塊462使用，其中，半導體晶粒294的體積為6.0mm的長度x6.0mm的寬度x0.470mm的高度。於又一實施例中，eWLCSP 482的體積為5.92mm的長度x5.92mm的寬度x0.765mm的高度，其具有0.5mm的間距供凸塊462使用，其中，半導體晶粒294的體積為5.75mm的長度x5.75mm的寬度x0.535mm的高度。於另一實施例中，側表面422上方的囊封體438的厚度為25μm或更小。於又一實施例中，eWLCSP 482會被形成具有14mm的長度和14mm的寬度。eWLCSP 482係藉由使用被設計成用於單一標準化載體大小的設備在標準化載體430上形成一重組晶圓來製造，其會降低用於eWLCSP 482的設備成本和材料成本。eWLCSP 482係利用標準化載體430以較高生產量來製造，從而簡化製造過程並且降低單位成本。
圖19所示的係具有背側絕緣層484和外露側壁422的eWLCSP 488。半導體晶粒294經由導體層314、414、以及460被電連接至凸塊462，以便經由互連結構466進行外部互連。互連結構466不會延伸超過半導體晶粒294的覆蓋區並且因而形成一扇入封裝。囊封體438會從半導體晶粒294的背表面310處被完全移除。背側絕緣層484被形成在半導體晶粒294的背表面310上方，以達機械性保護並且避免因曝露在來自光或其它放射的光子中而受損。囊封體438會在單體化裁切期間從半導體晶粒294的側表面422處被完全移除，用以裸露側表面422。eWLCSP 488的長度及寬度和半導體晶粒294的長度及寬度相同。於其中一實施例中，eWLCSP 488的面積為約4.4mm的長度x3.9mm的寬度，其具有0.35至0.50mm的間距供凸塊462使用。於另一實施例中，eWLCSP 488會被形成具有14mm的長度 和14mm的寬度。eWLCSP 488係藉由使用被設計成用於單一標準化載體大小的設備在標準化載體430上形成一重組晶圓來製造，其會降低用於eWLCSP 488的設備成本和材料成本。eWLCSP 488係利用標準化載體430以較高生產量來製造，從而簡化製造過程並且降低單位成本。
圖20所示的係eWLCSP 486，雷同於eWLCSP 482，但是沒有導體層460。凸塊462直接被形成在導體層414上。該凸塊材料會利用合宜的附著或焊接製程被焊接至導體層414。於其中一實施例中，該凸塊材料會藉由將該材料加熱至其熔點以上而被回焊，用以形成球體或凸塊462。於某些應用中，凸塊462會被二次回焊，以便改良和導體層414的電接觸效果。凸塊462亦能夠被壓縮焊接或熱壓縮焊接至導體層414。凸塊462代表能夠被形成在導體層414上方的其中一種類型互連結構。該互連結構亦能夠使用焊線、導體膏、短柱凸塊、微凸塊、或是其它電互連線。
半導體晶粒294經由導體層314與414被電連接至凸塊462，以便經由互連結構466進行外部互連。互連結構466不會延伸超過半導體晶粒294的覆蓋區並且因而形成一扇入封裝。囊封體438會從半導體晶粒294的背表面310處被完全移除。背側絕緣層484被形成在半導體晶粒294的背表面310上方，以達機械性保護並且避免因曝露在來自光或其它放射的光子中而受損。囊封體438覆蓋半導體晶粒294的側表面422，用以保護半導體晶粒294，避免因曝露在來自光或其它放射的光子中而受損。eWLCSP 486中的側表面422上方的囊封體438的厚度小於150μm。eWLCSP 486係藉由使用被設計成用於單一標準化載體大小的設備在標準化載體430上形成一重組晶圓來製造，其會降低用於eWLCSP 486的設備成本和材料成本。 eWLCSP 486係利用標準化載體430以較高生產量來製造，從而簡化製造過程並且降低單位成本。
圖21所示的係具有半導體晶粒294之外露背表面310和側壁422的eWLCSP 490。半導體晶粒294經由導體層314、414、以及460被電連接至凸塊462，以便經由互連結構466進行外部互連。互連結構466不會延伸超過半導體晶粒294的覆蓋區並且因而形成一扇入封裝。囊封體438會在圖15g中所示的研磨操作期間從半導體晶粒294的背表面310處被完全移除。囊封體438會在單體化裁切期間從半導體晶粒294的側表面422處被完全移除，用以裸露側表面422。eWLCSP 490的長度及寬度和半導體晶粒294的長度及寬度相同。於其中一實施例中，eWLCSP 490的面積為約4.4mm的長度x3.9mm的寬度，其具有0.35至0.50mm的間距供凸塊462使用。eWLCSP 490係藉由使用被設計成用於單一標準化載體大小的設備在標準化載體430上形成一重組晶圓來製造，其會降低用於eWLCSP 490的設備成本和材料成本。eWLCSP 490係利用標準化載體430以較高生產量來製造，從而簡化製造過程並且降低單位成本。
本文雖然已經詳細解釋本發明的一或更多個實施例；但是，熟習本技術的人士便會明白，可以對此些實施例進行修正與更動，其並不會脫離如後面的申請專利範圍之中所提出之本發明的範疇。
204‧‧‧半導體晶粒或構件
208‧‧‧邊緣或側壁
210‧‧‧背表面或非主動表面
212‧‧‧主動表面
214‧‧‧導體層
216‧‧‧絕緣層或鈍化層
222‧‧‧基礎基板側表面
244‧‧‧囊封體或模製化合物
246‧‧‧囊封體的背側表面
248‧‧‧囊封體的表面
250‧‧‧導體層
260‧‧‧絕緣層或鈍化層
262‧‧‧球體或凸塊
264‧‧‧增進互連結構
272‧‧‧eWLCSP

Claims (15)

  1. 一種製造半導體裝置的方法，其包括：提供一標準化載體；設置一半導體晶粒於該標準化載體上方，該標準化載體的大小和半導體晶粒的大小無關；沉積一囊封體於該半導體晶粒和標準化載體上方；以及單體化裁切貫穿該囊封體以形成一半導體封裝。
  2. 根據申請專利範圍第1項的方法，其中，單體化裁切貫穿該囊封體進一步包含從該半導體晶粒的一側邊處移除該囊封體。
  3. 根據申請專利範圍第1項的方法，其中，單體化裁切貫穿該囊封體進一步包含留下被設置在該半導體晶粒的一側邊上方的囊封體的一部分。
  4. 根據申請專利範圍第1項的方法，其進一步包含：提供一半導體晶圓，其包含複數個該些半導體晶粒以及一基底半導體材料；以及單體化裁切該半導體晶圓貫穿該基底半導體材料的一第一部分，以便分離該些半導體晶粒。
  5. 根據申請專利範圍第4項的方法，其中，單體化裁切貫穿該囊封體進一步包含單體化裁切貫穿該基底半導體材料的一第二部分，用以從該半導體晶粒的一側邊處移除該基底半導體材料的該第二部分。
  6. 一種製造半導體裝置的方法，其包括：提供一載體；設置一半導體晶粒於該載體上方，該載體的大小和半導體晶粒的大小 無關；移除該載體；以及形成一互連結構於該半導體晶粒上方，同時讓該半導體晶粒周圍的一周邊區域不會有該互連結構。
  7. 根據申請專利範圍第6項的方法，其進一步包含：沉積一囊封體在該半導體晶粒周圍的該周邊區域之中，用以覆蓋該半導體晶粒的一側表面；以及單體化裁切貫穿該囊封體而留下被設置在該半導體晶粒的該側表面上方的囊封體。
  8. 根據申請專利範圍第6項的方法，其進一步包含：提供一半導體晶圓，其包含複數個該些半導體晶粒以及一基底半導體材料；以及單體化裁切該半導體晶圓貫穿該基底半導體材料的一第一部分，以便分離該些半導體晶粒。
  9. 根據申請專利範圍第8項的方法，其進一步包含單體化裁切貫穿該基底半導體材料的一第二部分，用以從該半導體晶粒的一側邊處移除該基底半導體材料的該第二部分。
  10. 根據申請專利範圍第6項的方法，其進一步包含：沉積一囊封體在該半導體晶粒上方以及在該半導體晶粒周圍的該周邊區域之中；以及單體化裁切貫穿該囊封體，用以從該周邊區域處移除該囊封體。
  11. 根據申請專利範圍第6項的方法，其進一步包含： 提供一半導體晶圓，其包含複數個該些半導體晶粒；以及單體化裁切該半導體晶圓而分離該些半導體晶粒，其中，該載體上方的半導體晶粒的數量和從該半導體晶圓處被單體化裁切下來的半導體晶粒的數量無關。
  12. 一種半導體裝置，其包括：一載體；一半導體晶粒，其被設置於該載體上方，該載體的大小和該半導體晶粒的大小無關；以及一囊封體，其被沉積在該半導體晶粒上方。
  13. 根據申請專利範圍第12項的半導體裝置，其進一步包含一被形成在該半導體晶粒的一第一表面上方的絕緣層。
  14. 根據申請專利範圍第12項的半導體裝置，其進一步包含被沉積在該半導體晶粒的一側表面上方的該囊封體。
  15. 根據申請專利範圍第14項的半導體裝置，其中，被沉積在該半導體晶粒的該側表面上方的該囊封體的厚度為50微米(μm)或更小。
TW102139930A 2013-01-03 2013-11-04 使用標準化載體以形成嵌入式晶圓級晶片尺寸封裝的半導體裝置及方法 TWI620282B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361748742P 2013-01-03 2013-01-03
US61/748,742 2013-01-03
US14/036,525 US9721862B2 (en) 2013-01-03 2013-09-25 Semiconductor device and method of using a standardized carrier to form embedded wafer level chip scale packages
US14/036,525 2013-09-25

Publications (2)

Publication Number Publication Date
TW201428907A true TW201428907A (zh) 2014-07-16
TWI620282B TWI620282B (zh) 2018-04-01

Family

ID=51016235

Family Applications (5)

Application Number Title Priority Date Filing Date
TW111109641A TWI795236B (zh) 2013-01-03 2013-11-04 使用標準化載體以形成嵌入式晶圓級晶片尺寸封裝的半導體裝置及方法
TW109105156A TWI761766B (zh) 2013-01-03 2013-11-04 使用標準化載體以形成嵌入式晶圓級晶片尺寸封裝的半導體裝置及方法
TW107106172A TWI689054B (zh) 2013-01-03 2013-11-04 使用標準化載體以形成嵌入式晶圓級晶片尺寸封裝的半導體裝置及方法
TW112102685A TWI829515B (zh) 2013-01-03 2013-11-04 使用標準化載體以形成嵌入式晶圓級晶片尺寸封裝的半導體裝置及方法
TW102139930A TWI620282B (zh) 2013-01-03 2013-11-04 使用標準化載體以形成嵌入式晶圓級晶片尺寸封裝的半導體裝置及方法

Family Applications Before (4)

Application Number Title Priority Date Filing Date
TW111109641A TWI795236B (zh) 2013-01-03 2013-11-04 使用標準化載體以形成嵌入式晶圓級晶片尺寸封裝的半導體裝置及方法
TW109105156A TWI761766B (zh) 2013-01-03 2013-11-04 使用標準化載體以形成嵌入式晶圓級晶片尺寸封裝的半導體裝置及方法
TW107106172A TWI689054B (zh) 2013-01-03 2013-11-04 使用標準化載體以形成嵌入式晶圓級晶片尺寸封裝的半導體裝置及方法
TW112102685A TWI829515B (zh) 2013-01-03 2013-11-04 使用標準化載體以形成嵌入式晶圓級晶片尺寸封裝的半導體裝置及方法

Country Status (5)

Country Link
US (4) US9721862B2 (zh)
KR (2) KR101917893B1 (zh)
CN (3) CN103915353B (zh)
SG (2) SG10201605125PA (zh)
TW (5) TWI795236B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9496195B2 (en) 2012-10-02 2016-11-15 STATS ChipPAC Pte. Ltd. Semiconductor device and method of depositing encapsulant along sides and surface edge of semiconductor die in embedded WLCSP
US9620413B2 (en) 2012-10-02 2017-04-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using a standardized carrier in semiconductor packaging
US9721862B2 (en) 2013-01-03 2017-08-01 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using a standardized carrier to form embedded wafer level chip scale packages
US9704824B2 (en) 2013-01-03 2017-07-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming embedded wafer level chip scale packages
KR101488608B1 (ko) 2013-07-19 2015-02-02 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9704769B2 (en) 2014-02-27 2017-07-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming encapsulated wafer level chip scale package (EWLCSP)
DE102016115788A1 (de) 2015-10-20 2017-04-20 Taiwan Semiconductor Manufacturing Co. Ltd. Halbleitervorrichtung und Verfahren
US10304700B2 (en) 2015-10-20 2019-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US9786586B1 (en) * 2016-08-21 2017-10-10 Micron Technology, Inc. Semiconductor package and fabrication method thereof
EP3364450A1 (en) * 2017-02-16 2018-08-22 Nexperia B.V. Chip scale package
US10573516B2 (en) * 2017-12-06 2020-02-25 QROMIS, Inc. Methods for integrated devices on an engineered substrate
CN109950214A (zh) * 2017-12-20 2019-06-28 安世有限公司 芯片级封装半导体器件及其制造方法
EP3759733A1 (en) * 2018-02-28 2021-01-06 Raytheon Company A system and method for reworking a flip chip mounted on an electronic device using a mill to remove the chip and replacing the chip with a new chip in the milled area
US10283424B1 (en) * 2018-03-08 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer structure and packaging method
WO2020021666A1 (ja) * 2018-07-25 2020-01-30 株式会社Ｆｕｊｉ 決定装置及びこれを備えるチップ装着装置
EP3772094A3 (en) * 2019-08-01 2023-01-04 MediaTek Inc. Chip scale package structure and method of forming the same
CN110867386A (zh) * 2019-10-23 2020-03-06 广东芯华微电子技术有限公司 板级晶圆扇入封装方法
KR20210101574A (ko) * 2020-02-10 2021-08-19 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
TWI722835B (zh) * 2020-03-17 2021-03-21 欣興電子股份有限公司 發光二極體封裝結構及其製作方法
US11222867B1 (en) * 2020-07-09 2022-01-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package and manufacturing method thereof
US11217551B1 (en) 2021-03-23 2022-01-04 Chung W. Ho Chip package structure and manufacturing method thereof
WO2023272645A1 (zh) * 2021-06-30 2023-01-05 深南电路股份有限公司 封装芯片及其制作方法、再布线封装芯片及其制作方法

Family Cites Families (97)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2936669B2 (ja) 1990-08-07 1999-08-23 株式会社デンソー 樹脂封止型半導体装置
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
JPH0574932A (ja) 1991-09-17 1993-03-26 Fujitsu Ltd 半導体ウエハのダイシング方法
US6136137A (en) * 1998-07-06 2000-10-24 Micron Technology, Inc. System and method for dicing semiconductor components
JP3455948B2 (ja) 2000-05-19 2003-10-14 カシオ計算機株式会社 半導体装置およびその製造方法
US7190080B1 (en) 2000-10-13 2007-03-13 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal pillar
US6525407B1 (en) 2001-06-29 2003-02-25 Novellus Systems, Inc. Integrated circuit package
US7135356B2 (en) 2002-02-07 2006-11-14 Semiconductor Components Industries, L.L.C. Semiconductor device and method of producing a high contrast identification mark
US20030170450A1 (en) 2002-03-05 2003-09-11 Stewart Steven L. Attachment of surface mount devices to printed circuit boards using a thermoplastic adhesive
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
US7388294B2 (en) 2003-01-27 2008-06-17 Micron Technology, Inc. Semiconductor components having stacked dice
TWI250622B (en) 2003-09-10 2006-03-01 Siliconware Precision Industries Co Ltd Semiconductor package having high quantity of I/O connections and method for making the same
WO2005078789A1 (en) 2004-01-13 2005-08-25 Infineon Technologies Ag Chip-sized filp-chip semiconductor package and method for making the same
US7109587B1 (en) 2004-05-25 2006-09-19 National Semiconductor Corporation Apparatus and method for enhanced thermal conductivity packages for high powered semiconductor devices
DE102005046737B4 (de) 2005-09-29 2009-07-02 Infineon Technologies Ag Nutzen zur Herstellung eines elektronischen Bauteils, Bauteil mit Chip-Durchkontakten und Verfahren
US8575018B2 (en) 2006-02-07 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump structure with multi-layer UBM around bump formation area
JP5555400B2 (ja) 2006-08-04 2014-07-23 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置及びその製造方法
JP4812525B2 (ja) 2006-06-12 2011-11-09 パナソニック株式会社 半導体装置および半導体装置の実装体および半導体装置の製造方法
GB0613360D0 (en) * 2006-07-05 2006-08-16 Iti Scotland Ltd Bar code authentication
US7838424B2 (en) 2007-07-03 2010-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced reliability of wafer-level chip-scale packaging (WLCSP) die separation using dry etching
US7745910B1 (en) 2007-07-10 2010-06-29 Amkor Technology, Inc. Semiconductor device having RF shielding and method therefor
US9941245B2 (en) 2007-09-25 2018-04-10 Intel Corporation Integrated circuit packages including high density bump-less build up layers and a lesser density core or coreless substrate
KR100887479B1 (ko) 2007-10-09 2009-03-10 주식회사 네패스 내균열성 반도체 패키지 및 그 제조 방법
US8343809B2 (en) 2010-03-15 2013-01-01 Stats Chippac, Ltd. Semiconductor device and method of forming repassivation layer with reduced opening to contact pad of semiconductor die
US8456002B2 (en) * 2007-12-14 2013-06-04 Stats Chippac Ltd. Semiconductor device and method of forming insulating layer disposed over the semiconductor die for stress relief
US8035210B2 (en) 2007-12-28 2011-10-11 Stats Chippac Ltd. Integrated circuit package system with interposer
US8309864B2 (en) 2008-01-31 2012-11-13 Sanyo Electric Co., Ltd. Device mounting board and manufacturing method therefor, and semiconductor module
CN101521165B (zh) 2008-02-26 2012-01-11 上海凯虹电子有限公司 芯片级封装方法
JP5588601B2 (ja) 2008-05-14 2014-09-10 ローム株式会社 半導体装置の製造方法
US7964450B2 (en) 2008-05-23 2011-06-21 Stats Chippac, Ltd. Wirebondless wafer level package with plated bumps and interconnects
TW201003880A (en) * 2008-05-30 2010-01-16 Advanced Micro Devices Inc Semiconductor device comprising a chip internal electrical test structure allowing electrical measurements during the fabrication process
US8327684B2 (en) 2008-10-21 2012-12-11 Teledyne Scientific & Imaging, Llc Method for adjusting resonance frequencies of a vibrating microelectromechanical device
US8916452B2 (en) 2008-11-23 2014-12-23 Stats Chippac, Ltd. Semiconductor device and method of forming WLCSP using wafer sections containing multiple die
KR101227078B1 (ko) 2008-11-25 2013-01-29 삼성전자주식회사 반도체 패키지 및 그 형성방법
US7642128B1 (en) 2008-12-12 2010-01-05 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US9064936B2 (en) 2008-12-12 2015-06-23 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US9082806B2 (en) 2008-12-12 2015-07-14 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US8569877B2 (en) 2009-03-12 2013-10-29 Utac Thai Limited Metallic solderability preservation coating on metal part of semiconductor package to prevent oxide
EP2406821A2 (en) 2009-03-13 2012-01-18 Tessera, Inc. Stacked microelectronic assemblies having vias extending through bond pads
JP5543125B2 (ja) 2009-04-08 2014-07-09 ピーエスフォー ルクスコ エスエイアールエル 半導体装置および半導体装置の製造方法
US8525335B2 (en) 2009-07-03 2013-09-03 Teramikros, Inc. Semiconductor construct and manufacturing method thereof as well as semiconductor device and manufacturing method thereof
US20110014746A1 (en) 2009-07-17 2011-01-20 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Conductive TSV in Peripheral Region of Die Prior to Wafer Singulaton
US8263434B2 (en) 2009-07-31 2012-09-11 Stats Chippac, Ltd. Semiconductor device and method of mounting die with TSV in cavity of substrate for electrical interconnect of Fi-PoP
US8039304B2 (en) 2009-08-12 2011-10-18 Stats Chippac, Ltd. Semiconductor device and method of dual-molding die formed on opposite sides of build-up interconnect structures
TWI528514B (zh) 2009-08-20 2016-04-01 精材科技股份有限公司 晶片封裝體及其製造方法
US9397050B2 (en) 2009-08-31 2016-07-19 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming pre-molded semiconductor die having bumps embedded in encapsulant
EP2296168A1 (en) 2009-09-09 2011-03-16 Kulicke & Soffa Die Bonding GmbH Tool for picking a planar object from a supply station
US8772087B2 (en) * 2009-10-22 2014-07-08 Infineon Technologies Ag Method and apparatus for semiconductor device fabrication using a reconstituted wafer
US8008121B2 (en) * 2009-11-04 2011-08-30 Stats Chippac, Ltd. Semiconductor package and method of mounting semiconductor die to opposite sides of TSV substrate
US8460972B2 (en) 2009-11-05 2013-06-11 Freescale Semiconductor, Inc. Method of forming semiconductor package
JP5636669B2 (ja) 2009-11-30 2014-12-10 キョーラク株式会社 発泡成形品の製造方法
US8535978B2 (en) 2011-12-30 2013-09-17 Deca Technologies Inc. Die up fully molded fan-out wafer level packaging
US8822281B2 (en) * 2010-02-23 2014-09-02 Stats Chippac, Ltd. Semiconductor device and method of forming TMV and TSV in WLCSP using same carrier
JP5460388B2 (ja) 2010-03-10 2014-04-02 新光電気工業株式会社 半導体装置及びその製造方法
US8759209B2 (en) 2010-03-25 2014-06-24 Stats Chippac, Ltd. Semiconductor device and method of forming a dual UBM structure for lead free bump connections
US8258633B2 (en) * 2010-03-31 2012-09-04 Infineon Technologies Ag Semiconductor package and multichip arrangement having a polymer layer and an encapsulant
US9431316B2 (en) 2010-05-04 2016-08-30 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming channels in back surface of FO-WLCSP for heat dissipation
US8241964B2 (en) 2010-05-13 2012-08-14 Stats Chippac, Ltd. Semiconductor device and method of embedding bumps formed on semiconductor die into penetrable adhesive layer to reduce die shifting during encapsulation
US8258012B2 (en) * 2010-05-14 2012-09-04 Stats Chippac, Ltd. Semiconductor device and method of forming discontinuous ESD protection layers between semiconductor die
KR101678054B1 (ko) * 2010-06-28 2016-11-22 삼성전자 주식회사 반도체 패키지 및 그 반도체 패키지 제조방법
US20120001339A1 (en) 2010-06-30 2012-01-05 Pramod Malatkar Bumpless build-up layer package design with an interposer
CN102339763B (zh) 2010-07-21 2016-01-27 飞思卡尔半导体公司 装配集成电路器件的方法
US8501618B2 (en) * 2010-07-26 2013-08-06 Stats Chippac, Ltd. Semiconductor device and method of forming RDL wider than contact pad along first axis and narrower than contact pad along second axis
US9202713B2 (en) * 2010-07-26 2015-12-01 Stats Chippac, Ltd. Semiconductor device and method of forming RDL over contact pad with high alignment tolerance or reduced interconnect pitch
US8193610B2 (en) 2010-08-10 2012-06-05 Stats Chippac, Ltd. Semiconductor device and method of forming B-stage conductive polymer over contact pads of semiconductor die in Fo-WLCSP
US8501544B2 (en) 2010-08-31 2013-08-06 Stats Chippac, Ltd. Semiconductor device and method of forming adhesive material over semiconductor die and carrier to reduce die shifting during encapsulation
US8993377B2 (en) * 2010-09-29 2015-03-31 Stats Chippac, Ltd. Semiconductor device and method of bonding different size semiconductor die at the wafer level
EP2453474A1 (en) * 2010-11-10 2012-05-16 Nxp B.V. Semiconductor device packaging method and semiconductor device package
US8659166B2 (en) 2010-11-18 2014-02-25 Headway Technologies, Inc. Memory device, laminated semiconductor substrate and method of manufacturing the same
US9171769B2 (en) 2010-12-06 2015-10-27 Stats Chippac, Ltd. Semiconductor device and method of forming openings through encapsulant to reduce warpage and stress on semiconductor package
US8445990B2 (en) 2010-12-10 2013-05-21 Stats Chippac, Ltd. Semiconductor device and method of forming an inductor within interconnect layer vertically separated from semiconductor die
US8878071B2 (en) 2011-01-20 2014-11-04 International Business Machines Corporation Integrated device with defined heat flow
US8492203B2 (en) 2011-01-21 2013-07-23 Stats Chippac, Ltd. Semiconductor device and method for forming semiconductor package having build-up interconnect structure over semiconductor die with different CTE insulating layers
TWI528466B (zh) 2011-01-21 2016-04-01 史達晶片有限公司 形成沈積在半導體晶粒上用於應力緩和之絕緣層的半導體裝置及方法
US8648470B2 (en) 2011-01-21 2014-02-11 Stats Chippac, Ltd. Semiconductor device and method of forming FO-WLCSP with multiple encapsulants
US8409917B2 (en) * 2011-03-22 2013-04-02 Stats Chippac Ltd. Integrated circuit packaging system with an interposer substrate and method of manufacture thereof
US8367475B2 (en) 2011-03-25 2013-02-05 Broadcom Corporation Chip scale package assembly in reconstitution panel process format
US8883561B2 (en) 2011-04-30 2014-11-11 Stats Chippac, Ltd. Semiconductor device and method of embedding TSV semiconductor die within encapsulant with TMV for vertical interconnect in POP
US9087701B2 (en) * 2011-04-30 2015-07-21 Stats Chippac, Ltd. Semiconductor device and method of embedding TSV semiconductor die within substrate for vertical interconnect in POP
US9559004B2 (en) * 2011-05-12 2017-01-31 STATS ChipPAC Pte. Ltd. Semiconductor device and method of singulating thin semiconductor wafer on carrier along modified region within non-active region formed by irradiating energy
CN102903642B (zh) * 2011-07-29 2015-04-15 万国半导体(开曼)股份有限公司 一种将芯片底部和周边包封的芯片级封装方法
US8642385B2 (en) 2011-08-09 2014-02-04 Alpha & Omega Semiconductor, Inc. Wafer level package structure and the fabrication method thereof
CN103035578B (zh) * 2011-10-06 2017-08-18 新科金朋有限公司 形成具有较大载体的重构晶片的半导体器件和方法
US8513098B2 (en) * 2011-10-06 2013-08-20 Stats Chippac, Ltd. Semiconductor device and method of forming reconstituted wafer with larger carrier to achieve more eWLB packages per wafer with encapsulant deposited under temperature and pressure
US8524577B2 (en) 2011-10-06 2013-09-03 Stats Chippac, Ltd. Semiconductor device and method of forming reconstituted wafer with larger carrier to achieve more eWLB packages per wafer with encapsulant deposited under temperature and pressure
US8486803B2 (en) * 2011-10-13 2013-07-16 Alpha & Omega Semiconductor, Inc. Wafer level packaging method of encapsulating the bottom and side of a semiconductor chip
CN103117232B (zh) 2011-11-16 2015-07-01 美新半导体（无锡）有限公司 晶圆级封装方法及其封装结构
US8664040B2 (en) 2011-12-20 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Exposing connectors in packages through selective treatment
US9842798B2 (en) 2012-03-23 2017-12-12 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a PoP device with embedded vertical interconnect units
TWI463619B (zh) 2012-06-22 2014-12-01 矽品精密工業股份有限公司 半導體封裝件及其製法
US9349663B2 (en) 2012-06-29 2016-05-24 Taiwan Semiconductor Manufacturing Co., Ltd. Package-on-package structure having polymer-based material for warpage control
CN203288575U (zh) 2012-10-02 2013-11-13 新科金朋有限公司 半导体装置
US9496195B2 (en) 2012-10-02 2016-11-15 STATS ChipPAC Pte. Ltd. Semiconductor device and method of depositing encapsulant along sides and surface edge of semiconductor die in embedded WLCSP
US8975726B2 (en) 2012-10-11 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. POP structures and methods of forming the same
US9196537B2 (en) 2012-10-23 2015-11-24 Nxp B.V. Protection of a wafer-level chip scale package (WLCSP)
US9721862B2 (en) 2013-01-03 2017-08-01 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using a standardized carrier to form embedded wafer level chip scale packages
US9704824B2 (en) 2013-01-03 2017-07-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming embedded wafer level chip scale packages

Also Published As

Publication number Publication date
TW202230650A (zh) 2022-08-01
CN110085557B (zh) 2023-09-15
KR20140089299A (ko) 2014-07-14
TWI795236B (zh) 2023-03-01
CN103915353B (zh) 2019-05-07
TWI689054B (zh) 2020-03-21
SG2013080122A (en) 2014-08-28
KR20180123455A (ko) 2018-11-16
US11488932B2 (en) 2022-11-01
US20170294406A1 (en) 2017-10-12
TW202021061A (zh) 2020-06-01
KR102009117B1 (ko) 2019-08-08
US20230015504A1 (en) 2023-01-19
US10658330B2 (en) 2020-05-19
CN103915353A (zh) 2014-07-09
TW201820553A (zh) 2018-06-01
US20200227383A1 (en) 2020-07-16
TWI620282B (zh) 2018-04-01
SG10201605125PA (en) 2016-08-30
CN110085557A (zh) 2019-08-02
CN116936380A (zh) 2023-10-24
TW202322294A (zh) 2023-06-01
TWI829515B (zh) 2024-01-11
KR101917893B1 (ko) 2018-11-12
US9721862B2 (en) 2017-08-01
TWI761766B (zh) 2022-04-21
US20140183718A1 (en) 2014-07-03

Similar Documents

Publication Publication Date Title
US11961764B2 (en) Semiconductor device and method of making a wafer-level chip-scale package
US11488933B2 (en) Semiconductor device and method of forming embedded wafer level chip scale packages
US11488932B2 (en) Semiconductor device and method of using a standardized carrier to form embedded wafer level chip scale packages
US11257729B2 (en) Semiconductor device and method of forming encapsulated wafer level chip scale package (eWLCSP)
TWI651783B (zh) 形成嵌入式晶圓級晶片尺寸封裝的半導體裝置和方法
TWI658543B (zh) 在半導體封裝中使用標準化載體的半導體裝置及方法