CN103117232B - 晶圆级封装方法及其封装结构 - Google Patents
晶圆级封装方法及其封装结构 Download PDFInfo
- Publication number
- CN103117232B CN103117232B CN201110364933.5A CN201110364933A CN103117232B CN 103117232 B CN103117232 B CN 103117232B CN 201110364933 A CN201110364933 A CN 201110364933A CN 103117232 B CN103117232 B CN 103117232B
- Authority
- CN
- China
- Prior art keywords
- wafer
- groove
- level packaging
- packaging method
- clad material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
Abstract
本发明涉及一种晶圆级封装方法及其封装结构,其封装方法包括有以下步骤:提供包含芯片单元的晶圆;在晶圆正面进行第一次凸块工艺处理;在晶圆正面的相邻芯片单元的相邻凸块之间进行两次开槽,第一槽的宽度大于第二槽的宽度,第一槽的深度小于第二槽的深度,且小于芯片单元的厚度,并且第二槽的中心与第一槽的中心在同一条垂直于晶圆表面的直线上;往第一槽和第二槽内填充包覆材料;对晶圆背面进行包覆,包覆材料的高度高于晶圆背表面;和单一化切割。本发明通过晶圆凸块工艺、晶圆级部分开槽和晶圆级包覆材料填充,实现产品的高密度输入输出端口、高可靠性,轻薄短小、高产能以及低成本。
Description
技术领域
本发明涉及半导体封装技术,尤其涉及一种晶圆级封装方法及其封装结构。
背景技术
随着半导体技术的发展,半导体芯片的功能日益强大,致使半导体芯片信号的传输量不断增加,对芯片单元的高密度输入输出端口的要求越来越高。另一方面,信息科技的发展日渐趋向于轻薄短小的形式,既要求缩小芯片封装尺寸,又要求保证芯片单元的高可靠性和稳定性。
不管是BGA(Ball Grid Array的简称,球栅阵列)封装还是QFN(QuadFlat Non-leaded的简称,方形扁平无引脚)封装得到的产品结构组件,传统的芯片级封装已渐渐不能满足市场要求。以传统的BGA封装为例,其基本工艺步骤依次包括背面打磨、晶圆切割、芯片黏贴、金线键合、注塑、小球黏贴以及单一化切割;其存在以下两个缺陷,首先是采用金丝键合的结构已经越来越不能满足高密度输入输出端口的产品要求,其次是它的晶圆切割是先将各芯片单元分离,再以一个接一个的方式将芯片单元定位并黏着在基板之上,也就是说,在晶圆切割之后的所有工序都需要重复与芯片单元个数同样多的次数,这必然导致高成本和低产能。
近年来,针对上述问题,业内衍生出一种新的封装方法,具体来说,先对晶圆进行凸块工艺处理,然后在晶圆切割之后,通过引申使芯片单元之间形成一定距离的宽度,再通过晶圆级注塑(但不限于此种方法包覆)、单一化切割等步骤最终完成产品的封装。公开日为2009年3月18日,公开号为CN101388367A的中国发明专利申请公布说明书揭示了这样一种晶圆级封装方法及其封装结构。尽管该封装方法解决了输入输出端口不足的问题,也省去了晶圆切割之后的所有芯片级工序,但是它又存在以下两个缺陷,其一是产品的厚度较传统的封装无大的改观,其二是引申后做注塑只适合封装尺寸比较大,且对芯片偏移无精确要求的产品。
发明内容
本发明所要解决的技术问题是,克服现有封装产品存在着的输入输出端口密度低、可靠性差、产能低、以及封装体积大等缺陷。本发明旨在提供一种晶圆级封装方法及其封装结构,其通过晶圆凸块工艺、晶圆级部分开槽和晶圆级包覆材料填充,实现产品的高密度输入输出端口、高可靠性,轻薄短小、高产能以及低成本的要求。
为了解决上述技术问题,本发明所提出的技术方案是:一种晶圆级封装方法,其包括以下步骤:
提供包含芯片单元的晶圆;
在晶圆正面进行第一次凸块工艺处理;
在晶圆正面的相邻芯片单元的相邻凸块之间进行两次开槽,第一槽的宽度大于第二槽的宽度,第一槽的深度小于第二槽的深度,且小于芯片单元的厚度,并且第二槽的中心与第一槽的中心在同一条垂直于晶圆表面的直线上;
往第一槽和第二槽内填充包覆材料;
对晶圆背面进行包覆,包覆材料的高度高于晶圆背表面;和
单一化切割,以第一槽和第二槽的中心为切割中心进行切割。
进一步的,在不同实施方式中,所述晶圆级封装方法在第一次凸块工艺处理之后,晶圆正面开槽之前,还进一步包括对晶圆正面进行二次钝化处理。
进一步的,在不同实施方式中,其中往第一槽和第二槽内填充包覆材料的步骤中,填充后,第一槽和第二槽内包覆材料的表面与芯片单元表面平齐。
进一步的,在不同实施方式中,其中往第一槽和第二槽内填充包覆材料的步骤中,填充后,第一槽和第二槽内包覆材料的表面高于凸块表面。
进一步的,在不同实施方式中,其中往第一槽和第二槽内填充包覆材料的步骤之后,还进一步包括打磨晶圆正面,使凸块露出;并且在对晶圆背面进行包覆的步骤之后,还进一步包括在晶圆正面进行第二次凸块工艺处理。
进一步的,在不同实施方式中,所述晶圆级封装方法在包覆晶圆背面之前,还进一步包括打磨晶圆背面。
进一步的,在不同实施方式中,所述打磨晶圆背面的步骤中,打磨厚度为露出包覆材料为限。
进一步的,在不同实施方式中,所述打磨晶圆背面的步骤之前,还包括在晶圆正面贴膜。
进一步的,在不同实施方式中,所述晶圆正面开槽的步骤中,第一槽和第二槽可以通过台阶式切割一次性完成。
进一步的,在不同实施方式中,所述往第一槽和第二槽内填充包覆材料的步骤中,填充方式可以是光刻胶填充、注塑、涂布、或丝网印刷。
进一步的,在不同实施方式中,所述往第一槽和第二槽内填充包覆材料的步骤中,以及包覆晶圆背面的步骤中,包覆材料为黏性弹性材料,可以选择热环氧树脂、阻焊剂、光刻胶、高分子固体材料、硅橡胶、弹性PU、多孔PU、炳烯酸橡胶、蓝胶或UV胶中的一种或几种。
进一步的,本发明的又一个方面,还提供了一种由本发明涉及的晶圆级封装方法得到的晶圆级封装结构,其包括芯片单元,位于芯片单元正面之上的凸块,以及包覆该芯片单元侧面和背面的包覆层。
进一步的,在不同实施方式中,所述晶圆级封装结构,还包括设置在芯片单元正面之上的二次钝化层,所述二次钝化层包覆在所述凸块之间。
进一步的,在不同实施方式中,其中包覆层还进一步包覆所述芯片单元的正面。
与现有技术相比,本发明的有益效果在于,本发明涉及的晶圆级封装方法及其封装结构采用晶圆凸块工艺、晶圆级部分开槽和晶圆级包覆材料填充,一方面,同传统的芯片级封装方法及结构相比,实现芯片单元的高密度输入输出端口,省去了芯片级晶圆切割后的所有工序,有效提高产能和降低成本;另一方面,同无外围保护的晶圆级封装方法及结构相比,实现高可靠性和良好的散热能力,其中产品可靠性可达到一级湿敏水平(MSL1,全称为MoistureSensitivity Level);又一方面,同通过引申达到预定芯片间距再进行注塑的晶圆级封装方法及结构相比,有效避免芯片单元在封装过程中的相对位移,使封装尺寸更小,封装厚度更薄,实现市场对产品轻薄短小的要求。
附图说明
图1是本发明涉及的晶圆级封装方法中在晶圆正面进行第一次凸块工艺处理和二次钝化处理的示意图;
图2是本发明涉及的晶圆级封装方法中在晶圆正面开槽的示意图;
图3是本发明涉及的晶圆级封装方法中往第一槽和第二槽内填充包覆材料的示意图;
图4是本发明涉及的晶圆级封装方法中打磨晶圆正面的示意图;
图5是本发明涉及的晶圆级封装方法中打磨晶圆背面的示意图;
图6是本发明涉及的晶圆级封装方法中对晶圆背面进行包覆的示意图;
图7是本发明涉及的晶圆级封装方法中在晶圆正面进行第二次凸块工艺处理的示意图;
图8是本发明涉及的晶圆级封装方法中单一化切割的示意图;和
图9是本发明涉及的晶圆级封装结构的示意图。
具体实施方式
下面结合附图详细说明本发明的具体实施方式。
在本发明涉及的晶圆级封装方法的一个实施方式中,其包括以下步骤:
首先,提供包含芯片单元(未显示)的晶圆10;请参看图1,在晶圆正面进行第一次凸块工艺处理(Bumping)和二次钝化处理;其中第一次凸块工艺处理,可以采用电镀、溅射或者化学置换等业界已知方法,将铜、镍、锑、金或锡等材料的第一凸块21生长在晶圆正面;而二次钝化处理,一般是在晶圆正面生长一层二次钝化层16,其中二次钝化层16可以是聚酰亚胺膜等;
请参看图2,在晶圆正面的相邻芯片单元的相邻凸块之间进行两次开槽,第一槽121的宽度大于第二槽122的宽度,第一槽121的深度小于第二槽122的深度,且小于芯片单元的厚度,并且第二槽122的中心与第一槽121的中心在同一条垂直于晶圆表面的直线上;其中开槽可以采用传统的机械晶圆切割、激光切割或者刻蚀等业界已知的方法,当采用传统的机械晶圆切割时,可通过台阶式切割(Step cut),一次性完成第一槽121和第二槽122两个槽;
接着,往第一槽和第二槽内填充包覆材料,该包覆材料为黏性弹性材料,可以选择热环氧树脂、阻焊剂、硅橡胶、弹性PU、多孔PU、炳烯酸橡胶、蓝胶或UV胶中的一种或几种,其中,在本实施方式中,包覆材料选用的是热环氧树脂;而填充的方式可以是光刻胶填充技术,利用涂布光刻胶、曝光、显影等方法,可彻底解决包覆材料残留在凸块上的问题,也可以是注塑、涂布、或丝网印刷等,但并不以此为限;当填充方式采用非光刻技术时,包覆材料的填充可以只覆盖二次钝化层16,若没有二次钝化层,包覆材料的表面与芯片单元表面平齐,也可以高于凸块11表面,在本实施方式中,包覆材料123填充后高于凸块11表面,如图3所示;
不难看出,通过二次晶圆级部分开槽和填充包覆材料,有效增大包覆材料与芯片单元侧面的接触面积,进而避免芯片单元在封装过程中的相对位移,使封装尺寸更小,封装厚度更薄。
由于在本实施方式中,包覆材料123的表面高于凸块11的表面,所以下一步还需要打磨晶圆正面,直至露出凸块11为止,请参图4,最好是在露出凸块后再打磨少许厚度,以防止包覆材料残留在凸块上;
在晶圆正面贴膜以对其进行保护,然后打磨晶圆背面,直至露出包覆材料123为止,如图5所示;其中正面的贴膜不仅需要包覆凸块,还需要与凸块和包覆材料具有良好黏合性,例如可以选择UV贴膜,但并不仅限于此;
然后,请参图6,对晶圆背面进行包覆,包覆材料17的高度略高于晶圆背表面;该包覆材料为黏性弹性材料,可以选择热环氧树脂、阻焊剂、光刻胶、高分子固体材料、硅橡胶、弹性PU、多孔PU、炳烯酸橡胶、蓝胶或UV胶中的一种或几种,而填充的方式可以是注塑、涂布、丝网印刷等,但并不以此为限;其中,填充若采用传统封装的注塑方式,在包覆之前还要在晶圆正面贴膜,该膜不仅需要与凸块和填充第一、第二槽的包覆材料有良好的黏合性,还需要耐高温。
在晶圆正面进行第二次凸块工艺处理,如图7所示;其中第二次凸块工艺处理,可以采用电镀、溅射或者化学置换等业界已知方法,将铜、镍、锑、金或锡等材料的第二凸块22生长在晶圆正面,第二凸块22位于第一凸块21之上;
最后,请参图8,单一化切割,以往第一槽121和第二槽122内填充包覆材料123的中心为切割中心进行切割,也就是说,以第一槽121和第二槽122的中心为切割中心进行切割,其中,切割宽度可以参考正常的晶圆切割,刀的选用可以参照传统芯片级产品的单一化切割。
通过上述晶圆级封装方法,形成本发明涉及的另一方面,即晶圆级封装结构,请参图9,该晶圆级封装结构包括芯片单元,位于芯片单元正面之上的凸块,以及包覆该芯片单元正面、侧面和背面的包覆层19。包覆层19是由本发明涉及的晶圆级封装方法的两次开槽和包覆材料的填充,以及晶圆背部包覆形成的,也即是由包覆材料123,17构成。其中凸块可以只包含第一次凸块工艺处理形成的第一凸块21,也可以包括第一次凸块工艺处理形成的第一凸块21和第二次凸块工艺处理形成的第二凸块22。
在不同实施方式中,该晶圆级封装结构,还进一步包括设置在芯片单元正面之上的二次钝化层16,二次钝化层16包覆在凸块11之间。
以上所述仅为本发明的较佳实施方式,本发明的保护范围并不以上述实施方式为限,但凡本领域普通技术人员根据本发明揭示内容所作的等效修饰或变化,皆应纳入权利要求书中记载的保护范围内。
Claims (10)
1.一种晶圆级封装方法,其特征在于:其包括以下步骤:
提供包含芯片单元的晶圆;
在晶圆正面进行第一次凸块工艺处理;
在晶圆正面的相邻芯片单元的相邻凸块之间进行两次开槽,第一槽的宽度大于第二槽的宽度,第一槽的深度小于第二槽的深度,且小于芯片单元的厚度,并且第二槽的中心与第一槽的中心在同一条垂直于晶圆表面的直线上;
往第一槽和第二槽内填充包覆材料;
对晶圆背面进行包覆,包覆材料的高度高于晶圆背表面;和
单一化切割,以第一槽和第二槽的中心为切割中心进行切割,
所述晶圆级封装方法在第一次凸块工艺处理之后,晶圆正面开槽之前,还进一步包括对晶圆正面进行二次钝化处理,
所述晶圆正面开槽的步骤中,第一槽和第二槽通过台阶式切割一次性完成。
2.如权利要求1所述的晶圆级封装方法,其特征在于:所述往第一槽和第二槽内填充包覆材料的步骤中,填充后,第一槽和第二槽内包覆材料的表面与芯片单元表面平齐。
3.如权利要求1所述的晶圆级封装方法,其特征在于:所述往第一槽和第二槽内填充包覆材料的步骤中,填充后,第一槽和第二槽内包覆材料的表面高于凸块表面。
4.如权利要求3所述的晶圆级封装方法,其特征在于:所述往第一槽和第二槽内填充包覆材料的步骤之后,还进一步包括打磨晶圆正面,使凸块露出;并且在对晶圆背面进行包覆的步骤之后,还进一步包括在晶圆正面进行第二次凸块工艺处理。
5.如权利要求1所述的晶圆级封装方法,其特征在于:所述晶圆级封装方法在包覆晶圆背面之前,还进一步包括打磨晶圆背面。
6.如权利要求5所述的晶圆级封装方法,其特征在于:所述打磨晶圆背面的步骤中,打磨厚度为露出包覆材料为限。
7.如权利要求5所述的晶圆级封装方法,其特征在于:所述打磨晶圆背面的步骤之前,还包括在晶圆正面贴膜。
8.如权利要求1所述的晶圆级封装方法,其特征在于:所述往第一槽和第二槽内填充包覆材料的步骤中,填充方式是光刻胶填充、注塑、涂布、或丝网印刷。
9.一种权利要求1所述的晶圆级封装方法得到的晶圆级封装结构,其特征在于:其包括芯片单元,位于芯片单元正面之上的凸块,以及包覆该芯片单元侧面和背面的包覆层,所述晶圆级封装结构,还包括设置在芯片单元正面之上的二次钝化层,所述二次钝化层包覆在所述凸块之间。
10.如权利要求9所述的晶圆级封装结构,其特征在于:所述包覆层还进一步包覆所述芯片单元的正面。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110364933.5A CN103117232B (zh) | 2011-11-16 | 2011-11-16 | 晶圆级封装方法及其封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110364933.5A CN103117232B (zh) | 2011-11-16 | 2011-11-16 | 晶圆级封装方法及其封装结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103117232A CN103117232A (zh) | 2013-05-22 |
CN103117232B true CN103117232B (zh) | 2015-07-01 |
Family
ID=48415574
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110364933.5A Active CN103117232B (zh) | 2011-11-16 | 2011-11-16 | 晶圆级封装方法及其封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103117232B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9496195B2 (en) | 2012-10-02 | 2016-11-15 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of depositing encapsulant along sides and surface edge of semiconductor die in embedded WLCSP |
US9620413B2 (en) | 2012-10-02 | 2017-04-11 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of using a standardized carrier in semiconductor packaging |
US9704824B2 (en) | 2013-01-03 | 2017-07-11 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming embedded wafer level chip scale packages |
US9721862B2 (en) | 2013-01-03 | 2017-08-01 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of using a standardized carrier to form embedded wafer level chip scale packages |
TWI651783B (zh) * | 2013-11-02 | 2019-02-21 | 史達晶片有限公司 | 形成嵌入式晶圓級晶片尺寸封裝的半導體裝置和方法 |
CN107464788A (zh) * | 2016-06-06 | 2017-12-12 | 万国半导体(开曼)股份有限公司 | 一种晶圆级芯片尺寸封装结构及其制备方法 |
CN110620051A (zh) * | 2019-08-29 | 2019-12-27 | 深圳赛意法微电子有限公司 | 一种晶圆表面涂覆方法、封装方法及真空印刷机 |
CN117317035A (zh) * | 2023-10-09 | 2023-12-29 | 讯芯电子科技(中山)有限公司 | 一种光感传感器封装结构及其封装方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101521165A (zh) * | 2008-02-26 | 2009-09-02 | 上海凯虹电子有限公司 | 芯片级封装方法 |
CN102097428A (zh) * | 2009-12-15 | 2011-06-15 | 瑞鼎科技股份有限公司 | 集成电路晶圆以及集成电路晶圆切割方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020160597A1 (en) * | 2001-04-30 | 2002-10-31 | Wen-Kun Yang | Wafer level package and the process of the same |
-
2011
- 2011-11-16 CN CN201110364933.5A patent/CN103117232B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101521165A (zh) * | 2008-02-26 | 2009-09-02 | 上海凯虹电子有限公司 | 芯片级封装方法 |
CN102097428A (zh) * | 2009-12-15 | 2011-06-15 | 瑞鼎科技股份有限公司 | 集成电路晶圆以及集成电路晶圆切割方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103117232A (zh) | 2013-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103117232B (zh) | 晶圆级封装方法及其封装结构 | |
US20180226362A1 (en) | Semiconductor device and manufacturing method thereof | |
CN102194804B (zh) | 封装结构 | |
CN102598257B (zh) | 微电子封装及其制造方法 | |
CN100413044C (zh) | 晶圆级芯片尺寸封装的填胶结构及其方法 | |
CN102456636B (zh) | 嵌入式芯片的封装件的制造方法 | |
CN106169452A (zh) | 半导体封装组件及其制造方法 | |
CN107301978B (zh) | 具有多个共面中介元件的半导体封装 | |
CN104716103B (zh) | 具有间隙的底部填充图案 | |
CN102005432A (zh) | 四面无引脚封装结构及其封装方法 | |
CN105161431A (zh) | 晶圆级芯片封装方法 | |
TWI236747B (en) | Manufacturing process and structure for a flip-chip package | |
CN103117231A (zh) | 晶圆级封装方法及其封装结构 | |
TW201528459A (zh) | 晶片的封裝結構及其製造方法 | |
CN103681524A (zh) | 半导体封装件及其制法 | |
CN109860065A (zh) | 一种扇出型封装方法 | |
CN204011396U (zh) | 一种新型PoP堆叠封装结构 | |
CN102176452B (zh) | 高密度系统级芯片封装结构 | |
US7195956B2 (en) | Method for balancing molding flow during the assembly of semiconductor packages with defective carrying units | |
CN103915395A (zh) | 半导体封装件及其制法 | |
CN102332408B (zh) | 芯片尺寸封装件及其制法 | |
CN102376590B (zh) | 芯片尺寸封装件及其制法 | |
CN102651323B (zh) | 半导体封装结构的制法 | |
CN201838581U (zh) | 四面无引脚封装结构 | |
CN203339142U (zh) | 一种底填料填充的fcqfn封装件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |