CN103117231A - 晶圆级封装方法及其封装结构 - Google Patents

晶圆级封装方法及其封装结构 Download PDF

Info

Publication number
CN103117231A
CN103117231A CN2011103638237A CN201110363823A CN103117231A CN 103117231 A CN103117231 A CN 103117231A CN 2011103638237 A CN2011103638237 A CN 2011103638237A CN 201110363823 A CN201110363823 A CN 201110363823A CN 103117231 A CN103117231 A CN 103117231A
Authority
CN
China
Prior art keywords
wafer
groove
level packaging
packaging method
clad material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011103638237A
Other languages
English (en)
Inventor
李晓燕
段志伟
陈慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Memsic Semiconductor Wuxi Co Ltd
Meixin Semiconductor Wuxi Co Ltd
Original Assignee
Meixin Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meixin Semiconductor Wuxi Co Ltd filed Critical Meixin Semiconductor Wuxi Co Ltd
Priority to CN2011103638237A priority Critical patent/CN103117231A/zh
Publication of CN103117231A publication Critical patent/CN103117231A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery

Landscapes

  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明涉及一种晶圆级封装方法及其封装结构，其封装方法包括有以下步骤：提供包含芯片单元的晶圆；在晶圆正面进行凸块工艺处理；在晶圆正面的相邻芯片单元的相邻凸块之间开设第一槽；往第一槽内填充包覆材料，填充后，第一槽内的包覆材料与芯片单元的表面平齐；在晶圆背面开设第二槽，第二槽的深度等于晶圆厚度减去第一槽中包覆材料的厚度；往第二槽内填充包覆材料，填充后，包覆材料的高度高于晶圆背表面；和单一化切割。本发明通过晶圆凸块工艺、晶圆级部分开槽和晶圆级包覆材料填充，实现产品的高密度输入输出端口、高可靠性，轻薄短小、高产能以及低成本。

Description

晶圆级封装方法及其封装结构
技术领域
本发明涉及半导体封装技术，尤其涉及一种晶圆级封装方法及其封装结构。
背景技术
随着半导体技术的发展，半导体芯片的功能日益强大，致使半导体芯片信号的传输量不断增加，对芯片单元的高密度输入输出端口的要求越来越高。另一方面，信息科技的发展日渐趋向于轻薄短小的形式，既要求缩小芯片封装尺寸，又要求保证芯片单元的高可靠性和稳定性。
不管是BGA(Ball Grid Array的简称，球栅阵列)封装还是QFN(QuadFlat Non-leaded的简称，方形扁平无引脚)封装得到的产品结构组件，传统的芯片级封装已渐渐不能满足市场要求。以传统的BGA封装为例，其基本工艺步骤依次包括背面打磨、晶圆切割、芯片黏贴、金线键合、注塑、小球黏贴以及单一化切割；其存在以下两个缺陷，首先是采用金丝键合的结构已经越来越不能满足高密度输入输出端口的产品要求，其次是它的晶圆切割是先将各芯片单元分离，再以一个接一个的方式将芯片单元定位并黏着在基板之上，也就是说，在晶圆切割之后的所有工序都需要重复与芯片单元个数同样多的次数，这必然导致高成本和低产能。
近年来，针对上述问题，业内衍生出一种新的封装方法，具体来说，先对晶圆进行凸块工艺处理，然后在晶圆切割之后，通过引申使芯片单元之间形成一定距离的宽度，再通过晶圆级注塑(但不限于此种方法包覆)、单一化切割等步骤最终完成产品的封装。公开日为2009年3月18日，公开号为CN101388367A的中国发明专利申请公布说明书揭示了这样一种晶圆级封装方法及其封装结构。尽管该封装方法解决了输入输出端口不足的问题，也省去了晶圆切割之后的所有芯片级工序，但是它又存在以下两个缺陷，其一是产品的厚度较传统的封装无大的改观，其二是引申后做注塑只适合封装尺寸比较大，且对芯片偏移无精确要求的产品。
发明内容
本发明所要解决的技术问题是，克服现有封装产品存在着的输入输出端口密度低、可靠性差、产能低、以及封装体积大等缺陷。本发明旨在提供一种晶圆级封装方法及其封装结构，其通过晶圆凸块工艺、晶圆级部分开槽和晶圆级包覆材料填充，实现产品的高密度输入输出端口、高可靠性，轻薄短小、高产能以及低成本的要求。
为了解决上述技术问题，本发明所提出的技术方案是：一种晶圆级封装方法，其包括以下步骤：
提供包含芯片单元的晶圆；
在晶圆正面进行凸块工艺处理；
在晶圆正面的相邻芯片单元的相邻凸块之间开设第一槽，第一槽的宽度小于相邻芯片单元的相邻凸块的间距，第一槽的深度小于芯片单元的厚度；往第一槽内填充包覆材料，填充后，第一槽内的包覆材料与芯片单元的表面平齐；
在晶圆背面开设第二槽，第二槽的深度等于晶圆厚度减去第一槽中包覆材料的厚度，第二槽的宽度是第一槽宽度的一半，且第二槽的中心与第一槽的中心在同一条垂直于晶圆表面的直线上；往第二槽内填充包覆材料，填充后，包覆材料的高度高于晶圆背表面；和
单一化切割，以晶圆正面的第一槽或晶圆背面的第二槽的中心为切割中心进行切割。
进一步的，在不同实施方式中，所述晶圆级封装方法在凸块工艺处理之后，晶圆正面开槽之前，还进一步包括对晶圆正面进行二次钝化处理。
进一步的，在不同实施方式中，所述晶圆级封装方法在往第一槽内填充包覆材料的步骤之后，晶圆背面开槽之前，还进一步包括打磨晶圆背面。
进一步的，在不同实施方式中，其中打磨晶圆背面的步骤之前，往第一槽内填充包覆材料的步骤之后，还包括在晶圆正面贴膜。
进一步的，在不同实施方式中，所述开设第一槽和第二槽的步骤中，可以采用传统的机械晶圆切割、激光切割或者刻蚀。
进一步的，在不同实施方式中，所述往第一槽和第二槽内填充包覆材料的步骤中，包覆材料为黏性弹性材料，可以选择热环氧树脂、阻焊剂、光刻胶、高分子固体材料、硅橡胶、弹性PU、多孔PU、炳烯酸橡胶、蓝胶或UV胶中的一种或几种。
进一步的，在不同实施方式中，所述往第一槽和第二槽内填充包覆材料的步骤中，填充方式可以是注塑、涂布、或丝网印刷。
进一步的，在不同实施方式中，所述往第二槽内填充包覆材料的步骤中，当填充方式是采用传统的注塑方法时，还包括垫平晶圆正面的凸块的方法。
进一步的，本发明的又一个方面，还提供了一种由本发明涉及的晶圆级封装方法得到的晶圆级封装结构，其包括芯片单元，位于芯片单元正面之上的凸块，以及包覆该芯片单元侧面和背面的包覆层。
进一步的，在不同实施方式中，所述晶圆级封装结构，还包括设置在芯片单元正面之上的二次钝化层，所述二次钝化层包覆在所述凸块之间。
与现有技术相比，本发明的有益效果在于，本发明涉及的晶圆级封装方法及其封装结构采用晶圆凸块工艺、晶圆级部分开槽和晶圆级包覆材料填充，一方面，同传统的芯片级封装方法及结构相比，实现芯片单元的高密度输入输出端口，省去了芯片级晶圆切割后的所有工序，有效提高产能和降低成本；另一方面，同无外围保护的晶圆级封装方法及结构相比，实现高可靠性和良好的散热能力，其中产品可靠性可达到一级湿敏水平(MSL1，全称为MoistureSensitivity Level)；又一方面，同通过引申达到预定芯片间距再进行注塑的晶圆级封装方法及结构相比，有效避免芯片单元在封装过程中的相对位移，使封装尺寸更小，封装厚度更薄，实现市场对产品轻薄短小的要求。
附图说明
图1是本发明涉及的晶圆级封装方法中在晶圆正面进行凸块工艺处理和二次钝化处理的示意图；
图2是本发明涉及的晶圆级封装方法中在晶圆正面开设第一槽的示意图；
图3是本发明涉及的晶圆级封装方法中往第一槽内填充包覆材料的示意图；
图4是本发明涉及的晶圆级封装方法中打磨晶圆背面的示意图；
图5是本发明涉及的晶圆级封装方法中在晶圆背面开设第二槽的示意图；
图6是本发明涉及的晶圆级封装方法中往第二槽内填充包覆材料的示意图；
图7是本发明涉及的晶圆级封装方法中单一化切割的示意图；和
图8是本发明涉及的晶圆级封装结构的示意图。
具体实施方式
下面结合附图详细说明本发明的具体实施方式。
在本发明涉及的晶圆级封装方法的一个实施方式中，其包括以下步骤：
首先，提供包含芯片单元(未显示)的晶圆10；请参图1，在晶圆正面进行凸块工艺处理(Bumping)和二次钝化处理；其中凸块工艺处理，可以采用电镀、溅射或者化学置换等业界已知方法，将铜、镍、锑、金或锡等材料的凸块11生长在晶圆正面；而二次钝化处理，一般是在晶圆正面生长一层二次钝化层16，其中二次钝化层可以是聚酰亚胺膜等；
请参图2，在晶圆正面的相邻芯片单元的相邻凸块11之间开设第一槽12，第一槽12的宽度小于相邻芯片单元的相邻凸块11的间距，第一槽12的深度小于芯片单元的厚度，其中开槽可以采用传统的机械晶圆切割、激光切割或者刻蚀等业界已知的方法；接着，请参图3，以第一槽的中心为填充中心往第一槽内填充包覆材料，填充后，第一槽内的包覆材料13与芯片单元的表面平齐，该包覆材料为黏性弹性材料，可以选择热环氧树脂、阻焊剂、硅橡胶、弹性PU、多孔PU、炳烯酸橡胶、蓝胶或UV胶中的一种或几种，而填充的方式可以是注塑、涂布、丝网印刷等，但并不以此为限；其中，在本实施方式中，包覆材料选用的是热环氧树脂；
在晶圆正面贴膜以对其进行保护，然后打磨晶圆背面，其中正面的贴膜不仅需要包覆凸块，还需要满足与晶圆正面的包覆材料有良好黏合性的要求，例如可以选择UV贴膜，但并不仅限于此；通过打磨晶圆背面，使最终的封装产品厚度更薄，如图4所示；
然后，请参图5，在晶圆背面开设第二槽14，第二槽14的深度以晶圆正面第一槽12内的包覆材料13为界限，也即是说，第二槽14的深度等于晶圆10厚度减去第一槽12中包覆材料13的厚度，而第二槽14的宽度是第一槽12宽度的一半，且第二槽14的中心与第一槽12的中心在同一条垂直于晶圆表面的直线上，其中开槽可以采用传统的机械晶圆切割、激光切割或者刻蚀等业界已知的方法，需要注意的是，若采用传统的机械晶圆切割，切割膜的选用和打磨晶圆背面时晶圆正面贴膜的选用有着同样的要求；接着，请参图6，以第二槽14的中心为填充中心往第二槽内填充包覆材料15，填充后，包覆材料15的高度略高于晶圆背表面，该包覆材料为黏性弹性材料，可以选择热环氧树脂、阻焊剂、光刻胶、高分子固体材料、硅橡胶、弹性PU、多孔PU、炳烯酸橡胶、蓝胶或UV胶中的一种或几种，而填充的方式可以是注塑、涂布、丝网印刷等，但并不以此为限；
不难看出，通过二次晶圆级部分开槽和填充包覆材料，有效增大包覆材料与芯片单元侧面的接触面积，进而避免芯片单元在封装过程中的相对位移，使封装尺寸更小，封装厚度更薄。其中，若采用传统封装的注塑方式，需要采取相应的措施垫平晶圆正面的凸块，垫平有两种方法，一种是采用带有垫块的注塑模具，还有一种是在注塑之前在晶圆正面贴膜，该膜的选用除了要满足背面开槽时切割膜的要求之外，还要耐高温。
最后，请参图7，单一化切割，以填充包覆材料的中心为切割中心进行切割，也就是说，以晶圆正面的第一槽12或晶圆背面的第二槽14的中心为切割中心进行切割，其中，切割宽度可以参考正常的晶圆切割，刀的选用可以参照传统芯片级产品的单一化切割。
通过上述晶圆级封装方法，形成本发明涉及的另一方面，即晶圆级封装结构，请参图8，该晶圆级封装结构包括芯片单元，位于芯片单元正面之上的凸块11，以及包覆该芯片单元侧面和背面的包覆层19。包覆层19是由本发明涉及的晶圆级封装方法的两次开槽和包覆材料的填充形成的，也即是由包覆材料13，15构成。
在不同实施方式中，该晶圆级封装结构，还进一步包括设置在芯片单元正面之上的二次钝化层16，二次钝化层16包覆在凸块11之间。
以上所述仅为本发明的较佳实施方式，本发明的保护范围并不以上述实施方式为限，但凡本领域普通技术人员根据本发明揭示内容所作的等效修饰或变化，皆应纳入权利要求书中记载的保护范围内。

Claims (10)

1.一种晶圆级封装方法，其特征在于：其包括以下步骤：
提供包含芯片单元的晶圆；
在晶圆正面进行凸块工艺处理；
在晶圆正面的相邻芯片单元的相邻凸块之间开设第一槽，第一槽的宽度小于相邻芯片单元的相邻凸块的间距，第一槽的深度小于芯片单元的厚度；往第一槽内填充包覆材料，填充后，第一槽内的包覆材料与芯片单元的表面平齐；
在晶圆背面开设第二槽，第二槽的深度等于晶圆厚度减去第一槽中包覆材料的厚度，第二槽的宽度是第一槽宽度的一半，且第二槽的中心与第一槽的中心在同一条垂直于晶圆表面的直线上；往第二槽内填充包覆材料，填充后，包覆材料的高度高于晶圆背表面；和
单一化切割，以晶圆正面的第一槽或晶圆背面的第二槽的中心为切割中心进行切割。
2.如权利要求1所述的晶圆级封装方法，其特征在于：所述晶圆级封装方法在凸块工艺处理之后，晶圆正面开槽之前，还进一步包括对晶圆正面进行二次钝化处理。
3.如权利要求1或2所述的晶圆级封装方法，其特征在于：所述晶圆级封装方法在往第一槽内填充包覆材料的步骤之后，晶圆背面开槽之前，还进一步包括打磨晶圆背面。
4.如权利要求3所述的晶圆级封装方法，其特征在于：所述打磨晶圆背面的步骤之前，往第一槽内填充包覆材料的步骤之后，还包括在晶圆正面贴膜。
5.如权利要求1所述的晶圆级封装方法，其特征在于：所述开设第一槽和第二槽的步骤中，可以采用传统的机械晶圆切割、激光切割或者刻蚀。
6.如权利要求1所述的晶圆级封装方法，其特征在于：所述往第一槽和第二槽内填充包覆材料的步骤中，包覆材料为黏性弹性材料，可以选择热环氧树脂、阻焊剂、光刻胶、高分子固体材料、硅橡胶、弹性PU、多孔PU、炳烯酸橡胶、蓝胶或UV胶中的一种或几种。
7.如权利要求1所述的晶圆级封装方法，其特征在于：所述往第一槽和第二槽内填充包覆材料的步骤中，填充方式可以是注塑、涂布、或丝网印刷。
8.如权利要求1所述的晶圆级封装方法，其特征在于：所述往第二槽内填充包覆材料的步骤中，当填充方式是采用传统的注塑方法时，还包括垫平晶圆正面的凸块的方法。
9.一种权利要求1所述的晶圆级封装方法得到的晶圆级封装结构，其特征在于：其包括芯片单元，位于芯片单元正面之上的凸块，以及包覆该芯片单元侧面和背面的包覆层。
10.如权利要求9所述的晶圆级封装结构，其特征在于：所述晶圆级封装结构，还包括设置在芯片单元正面之上的二次钝化层，所述二次钝化层包覆在所述凸块之间。
CN2011103638237A 2011-11-16 2011-11-16 晶圆级封装方法及其封装结构 Pending CN103117231A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011103638237A CN103117231A (zh) 2011-11-16 2011-11-16 晶圆级封装方法及其封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011103638237A CN103117231A (zh) 2011-11-16 2011-11-16 晶圆级封装方法及其封装结构

Publications (1)

Publication Number Publication Date
CN103117231A true CN103117231A (zh) 2013-05-22

Family

ID=48415573

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011103638237A Pending CN103117231A (zh) 2011-11-16 2011-11-16 晶圆级封装方法及其封装结构

Country Status (1)

Country Link
CN (1) CN103117231A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103589631A (zh) * 2013-11-19 2014-02-19 苏州晶方半导体科技股份有限公司 生物芯片封装结构及其封装方法
CN106711101A (zh) * 2015-11-16 2017-05-24 艾马克科技公司 半导体装置及其制造方法
CN108963035A (zh) * 2018-07-30 2018-12-07 安徽科技学院 一种带侧面保护的cob封装光电芯片的制作方法
CN109445245A (zh) * 2018-10-15 2019-03-08 上海华虹宏力半导体制造有限公司 一种掩模板、晶圆、晶粒以及等离子刻蚀裂片的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101521165A (zh) * 2008-02-26 2009-09-02 上海凯虹电子有限公司 芯片级封装方法
CN101996889A (zh) * 2009-08-13 2011-03-30 万国半导体股份有限公司 超薄封装工艺

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101521165A (zh) * 2008-02-26 2009-09-02 上海凯虹电子有限公司 芯片级封装方法
CN101996889A (zh) * 2009-08-13 2011-03-30 万国半导体股份有限公司 超薄封装工艺

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103589631A (zh) * 2013-11-19 2014-02-19 苏州晶方半导体科技股份有限公司 生物芯片封装结构及其封装方法
CN103589631B (zh) * 2013-11-19 2015-04-22 苏州晶方半导体科技股份有限公司 生物芯片封装结构及其封装方法
CN106711101A (zh) * 2015-11-16 2017-05-24 艾马克科技公司 半导体装置及其制造方法
CN108963035A (zh) * 2018-07-30 2018-12-07 安徽科技学院 一种带侧面保护的cob封装光电芯片的制作方法
CN109445245A (zh) * 2018-10-15 2019-03-08 上海华虹宏力半导体制造有限公司 一种掩模板、晶圆、晶粒以及等离子刻蚀裂片的方法
CN109445245B (zh) * 2018-10-15 2022-10-18 上海华虹宏力半导体制造有限公司 一种掩模板、晶圆、晶粒以及等离子刻蚀裂片的方法

Similar Documents

Publication Publication Date Title
CN103117232B (zh) 晶圆级封装方法及其封装结构
US11276645B2 (en) Encapsulation of a substrate electrically connected to a plurality of pin arrays
US20180182727A1 (en) Embedded silicon substrate fan-out type packaging structure and manufacturing method therefor
TWI517342B (zh) 覆晶晶圓級封裝及其方法
US20180226362A1 (en) Semiconductor device and manufacturing method thereof
CN100413044C (zh) 晶圆级芯片尺寸封装的填胶结构及其方法
CN106169452A (zh) 半导体封装组件及其制造方法
CN107301978B (zh) 具有多个共面中介元件的半导体封装
CN102344110B (zh) 微机电系统器件的方形扁平无引脚封装结构及方法
CN105161431A (zh) 晶圆级芯片封装方法
US11621243B2 (en) Thin bonded interposer package
KR101964763B1 (ko) 센싱칩 패키징 어셈블리, 이를 포함하는 전자장치 및 센싱칩 패키징 어셈블리의 제조방법
CN102456636B (zh) 嵌入式芯片的封装件的制造方法
CN103117231A (zh) 晶圆级封装方法及其封装结构
US8691625B2 (en) Method for making a chip package
CN104157619B (zh) 一种新型PoP堆叠封装结构及其制造方法
CN103594447B (zh) 封装密度大高频性能好的ic芯片堆叠封装件及制造方法
CN107275296A (zh) 一种基于tsv技术的埋置型三维集成封装结构
US7195956B2 (en) Method for balancing molding flow during the assembly of semiconductor packages with defective carrying units
CN105161465A (zh) 晶圆级芯片封装方法
CN102842511A (zh) 芯片封装方法及使用该方法制造的晶圆
CN102176452B (zh) 高密度系统级芯片封装结构
US8957509B2 (en) Integrated circuit packaging system with thermal emission and method of manufacture thereof
US7969023B2 (en) Integrated circuit package system with triple film spacer having embedded fillers and method of manufacture thereof
CN104701292A (zh) 一种高速ic-qfn封装协同优化设计方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130522