CN109445245A - 一种掩模板、晶圆、晶粒以及等离子刻蚀裂片的方法 - Google Patents
一种掩模板、晶圆、晶粒以及等离子刻蚀裂片的方法 Download PDFInfo
- Publication number
- CN109445245A CN109445245A CN201811198899.7A CN201811198899A CN109445245A CN 109445245 A CN109445245 A CN 109445245A CN 201811198899 A CN201811198899 A CN 201811198899A CN 109445245 A CN109445245 A CN 109445245A
- Authority
- CN
- China
- Prior art keywords
- sliver
- plasma etching
- wafer
- groove
- crystal grain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Dicing (AREA)
Abstract
本发明提供了一种掩模板、晶圆、晶粒以及等离子刻蚀裂片的方法,所述掩模板包括多个晶粒图形以及位于相邻的晶粒图形之间的切割道图形,所述切割道图形包括交叉位置图形和非交叉位置图形,所述交叉位置图形位于相邻四个晶粒图形之间,且与相邻的所述非交叉位置图形连接,所述晶粒图形和交叉位置图形为具有缺角的方形,以增加切割道交叉位置的面积,同时还降低了晶粒研磨过程中以及后续封装过程中晶粒之间相互碰撞的作用力,从而降低了晶粒碎裂的风险。
Description
技术领域
本发明涉及半导体集成电路制造领域,尤其涉及一种掩模板、晶圆、晶粒以及等离子刻蚀裂片的方法。
背景技术
集成电路在晶圆之上形成,通常使用掺杂、淀积、光刻和刻蚀等工艺处理形成于晶圆之上的半导电性、导电性或绝缘性的材料层以形成集成电路。每个晶圆经处理而形成数量庞大且包含有集成电路的单个区域,这些区域又称为芯片(die)。
在集成电路形成工艺后,将晶圆切割成小块(diced)而使晶粒之间彼此分开,以用于后续的封装或以封装的形式用于较大电路中。晶圆切割是沿着预先形成的刻线在整个晶圆表面上移动,这些刻线沿着晶片之间的空间延伸,此等空间通常称为“切割道”。而等离子体切割是现在比较常用的切割晶圆的方法。
发明人研究发现,刻蚀在研磨之前的工艺中,等离子体切割晶圆时,在切割道的交叉位置,等离子刻蚀裂片的沟槽深度深于非交叉位置的沟槽的深度,尤其以交界点的沟槽深度最深,特别是在第二次等离子刻蚀,即衬底刻蚀时,切割道交叉位置的深度比非交叉位置的深度深,导致在后续的研磨工艺中,切割道交叉位置最先磨穿,使得未分离的晶圆晃动造成晶圆效率降低,从而增加了研磨时间,降低了生产效率,同时增加了研磨时晶粒碎裂的风险,另外,在后续的封装拿取时晶粒间的相互碰撞,同样存在晶粒碎裂的风险,从而影响晶粒的品质。
发明内容
本发明的目的之一在于提供一种掩模板,以得到由该掩模板曝光制备的晶圆上的晶粒的每个角均具有缺角,以及切割道的交叉位置面积增大。
本发明的另一目的在于提供一种晶圆、晶粒以及等离子刻蚀裂片的方法,以缩短具有缺角的晶圆在研磨过程中由于切割道交叉位置的深度过深而造成的研磨时间,以及降低研磨工艺中和后续的拿取中的晶粒破裂的风险。
为了解决上述问题,本发明提供一种掩模板,包括多个晶粒图形以及位于相邻的晶粒图形之间的切割道图形,所述切割道图形包括交叉位置图形和非交叉位置图形,所述交叉位置图形位于相邻四个晶粒图形之间,且与相邻的所述非交叉位置图形连接,所述晶粒图形和交叉位置图形均为具有缺角的方形。
可选的,每个所述晶粒图形有四个缺角,所述缺角对应的图形呈直角三角形状,所述缺角是三角形的斜边。
可选的,所述直角三角形状的两个直角边的边长相等,且所述直角边的边长范围为5μm~10μm。
本发明还提供了一种晶圆,采用上述掩模板曝光制备而成。
可选的,所述晶圆包括多个晶粒以及位于相邻晶粒之间的切割道,所述切割道包括交叉位置和非交叉位置,所述交叉位置位于相邻四个晶粒之间,且与相邻的所述非交叉位置连接,所述晶粒和切割道的交叉位置均具有缺角。
本发明还提供了一种等离子刻蚀裂片的方法,采用了上述晶圆,所述等离子刻蚀裂片的方法包括以下步骤:
在待裂片的所述晶圆的正面形成牺牲层;对形成牺牲层的待裂片的所述晶圆的所述切割道的交叉位置进行第一次等离子刻蚀,形成第一沟槽的孔洞部分,并在牺牲层上形成有机物,使得孔洞中填满所述有机物;在所述有机物上形成掩模层,并图形化所述掩模层,以形成切割道的非交叉位置的掩模图案,对所述切割道的非交叉位置进行第一次等离子刻蚀,并进一步的对所述非交叉位置进行部分的第二次等离子刻蚀,形成第一沟槽的剩余部分,所述第一沟槽的剩余部分的深度深于第一沟槽的孔洞部分的深度;清除所述掩模层和有机物;以及以所述牺牲层为硬掩模,对所述第一次等离子刻蚀后的待裂片晶圆的切割道上进行第二次等离子刻蚀,形成第二沟槽。
可选的,所述晶圆由下至上依次包括衬底和层间介质层,所述第一次等离子刻蚀为层间介质层刻蚀。
可选的,所述第一沟槽的剩余部分的深度较第一沟槽的孔洞部分的深度深1μm~20μm。
可选的,所述第二次等离子刻蚀为衬底刻蚀。
可选的,所述第二沟槽的深度在120μm~170μm之间。
可选的,所述牺牲层的材料为氧化硅。
可选的,还包括在所述第二次等离子刻蚀后,对待裂片晶圆进行探针测试,以及在探针测试之后的对待裂片晶圆的背面进行研磨工艺,以分离各晶粒。
可选的,所述等离子刻蚀裂片的方法采用刻蚀在研磨之前的工艺顺序。
本发明还提供了一种等离子刻蚀裂片的方法,采用了上述晶圆,所述等离子刻蚀裂片的方法包括以下步骤:
在待裂片的所述晶圆的正面形成牺牲层;对形成牺牲层的待裂片的所述晶圆的所述切割道的非交叉位置进行第一次等离子刻蚀,并进一步的对所述非交叉位置进行部分的第二次等离子刻蚀,形成第一沟槽的剩余部分,并在牺牲层上形成有机物,使得孔洞中填满所述有机物;在所述有机物上形成掩模层,并图形化所述掩模层,以形成切割道的交叉位置的掩模图案,对所述切割道的交叉位置进行第一次等离子刻蚀,形成第一沟槽的孔洞部分,所述第一沟槽的剩余部分的深度深于第一沟槽的孔洞部分的深度;清除所述掩模层和有机物;以及以所述牺牲层为硬掩模,对所述第一次等离子刻蚀后的待裂片晶圆的切割道上进行第二次等离子刻蚀,形成第二沟槽。
可选的,所述第一沟槽的剩余部分的深度较第一沟槽的孔洞部分的深度深1μm~20μm。
本发明还提供了一种晶粒,采用上述等离子刻蚀裂片的方法对所述晶圆裂片而成的。
可选的,所述晶粒的横截面为具有缺角的方形。
本发明提供的一种掩模板、晶圆、晶粒以及等离子刻蚀裂片的方法中,通过将掩模板上晶粒图形和交叉位置图形均设计为具有缺角的方形,以增加切割道交叉位置的面积,同时还降低了晶粒研磨过程中以及后续封装过程中晶粒之间相互碰撞的作用力,从而降低了晶粒碎裂的风险。
进一步的,在裂片工艺中,将切割道的刻蚀分为交叉位置的孔洞刻蚀和非交叉位置的刻蚀,并且非交叉位置的第一沟槽的剩余部分的深度深于交叉位置的第一沟槽的孔洞部分的深度,以使得第二次等离子刻蚀完成后到达目标深度时,交叉位置的孔洞的深度和非交叉位置的深度尽可能的一致,以减少研磨过程中晶粒之间的碰撞,降低了晶粒碎裂的风险。
附图说明
图1是本发明实施例中的掩模板的示意图;
图2是本发明实施例中晶圆俯视示意图;
图3是本发明实施例中的在交叉位置第一次等离子刻蚀后沿切割道延伸方向的孔洞截面示意图;
图4是本发明实施例中的在孔洞中添加有机物后的示意图;
图5是本发明实施例中的非交叉位置进行部分的第二次等离子刻蚀后沿孔洞方向的截面示意图;
图6是本发明实施例中的非交叉位置进行部分的第二次等离子刻蚀后沿非交叉位置的垂直方向的截面示意图;
图7是本发明实施例中的在清除了掩模层和有机物后的沿孔洞的截面示意图;
图8是本发明实施例中的在清除了掩模层和有机物后的第一沟槽的沿非交叉位置的垂直方向的截面示意图;
图9是本发明实施例中的第二次等离子刻蚀后孔洞的示意图;
图10是本发明实施例中的第二次等离子刻蚀后第二沟槽的示意图。
附图标识说明:
100-掩模板;110-切割道图形;111-交叉位置图形;112-非交叉位置图形;120-晶粒图形;120a-晶粒图形的缺角;
200-晶圆;210-切割道;211-交叉位置;212-非交叉位置;220-晶粒;220a-晶粒的缺角;
300-牺牲层;400-有机物;500-掩模层;600-第一沟槽;610-第一沟槽的孔洞部分;620-第一沟槽的剩余部分;700-第二沟槽。
具体实施方式
如背景技术所述,在等离子体切割晶圆,例如是刻蚀在研磨之前的工艺中,由于切割道的交叉位置是几路切割道的交汇处,使得非交叉位置的等离子在交叉位置会聚,造成交叉位置的等离子体浓度大大高于非交叉位置的等离子体浓度,进而使得在衬底刻蚀时,交叉位置的沟槽深度过深于非交叉位置的沟槽深度。在研磨工艺中,晶圆上大多数晶粒的四个角会最先被磨穿。而随着研磨工艺的继续,当所有晶粒即将被分离时,晶粒之间的间隙越来越大,晶粒之间会出现相互挤压的现象,使得晶粒之间发生相互碰撞;在晶粒分离后的取片时晶粒之间也会出现相互碰撞,上述工艺过程中都会造成一些隐性的问题,出现可靠性问题,从而引起功能性的不良,影响到晶粒的品质。
另外,在研磨过程中特别是研磨后期,由于部分晶粒已经分离或者即将分离,造成晶粒之间相互挤压,使得部分晶粒研磨不到位,从而需要更多的研磨时间。
基于上述研究,本发明提供了一种掩模板,在以此掩模板曝光形成的晶圆的晶粒具有缺角,有利于减小晶粒之间碰撞的相互作用力;以及将等离子裂片工艺中的层间介质层刻蚀分为交叉位置刻蚀和非交叉位置刻蚀,并且两者的深度不同,以补偿第二次等离子刻蚀时的非交叉位置的刻蚀深度,有利于减少研磨工艺的工艺时间以及研磨过程中引起的晶粒不良。
以下结合附图和具体实施例对本发明的一种掩模板、晶圆、晶粒以及等离子刻蚀裂片的方法作进一步详细说明。根据下面说明,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
本实施例公开了一种掩模板100,如图1所示,所述掩模板100包括多个晶粒图形120以及位于相邻的晶粒图形120之间的切割道图形110,所述晶粒图形120为具有缺角的方形,其用于在曝光成像时将具有缺角的晶粒图形120转移到晶圆上。每个所述晶粒图形120例如是具有四个缺角120a,所述缺角120a对应的图形例如呈直角三角形状,所述缺角120a是三角形的斜边,所述直角边的边长范围为5μm~10μm。
所述切割道图形110包括交叉位置图形111和非交叉位置图形112,所述交叉位置图形111位于相邻四个晶粒图形120之间,且与相邻的所述非交叉位置图形112连接。所述交叉位置图形111为具有缺角的方形,且该缺角对应的图形的形状较佳地与所述晶粒图形所具有的缺角的形状相同。
当然,晶粒图形和交叉位置图形所具有的缺角的形状还可以根据实际需求进行适应性的变化。为方便图示,在附图中仅以切割道的一个交叉位置为中心作为示例。
本实施例还公开了一种晶圆200,如图2所示,所述晶圆200采用上述掩模板曝光制备而成,所述晶圆200包括多个晶粒220以及位于相邻晶粒之间的切割道210,所述晶粒220具有缺角220a,进一步的,所述晶粒220的每个角具有缺角220a,即,所述晶粒220的横截面为每个角均具为缺角220a的方形,该结构有利于减少晶粒220间互相作用力,即,晶粒220的四个角为缺角结构,在晶粒220之间相互挤压和碰撞时,每个角所受的力相较于现有技术中的尖锐的直角小。
所述切割道210包括交叉位置211和非交叉位置212,所述交叉位置211位于相邻四个晶粒220之间,且与相邻的所述非交叉位置212连接,所述交叉位置211具有缺角,所述交叉位置211具有的缺角的横截面的形状较佳地与所述晶粒所具有的缺角220a的形状相同,相较于现有技术,其增加了切割道210的交叉位置211的面积,使得交叉位置211的等离子刻蚀更容易进行。为方便图示,在附图中仅以切割道的一个交叉位置为中心以及四个晶粒作为示例。
由上可知,晶圆200的缺角结构有利于降低了晶圆200裂片过程中以及后续工艺中晶粒220互相碰撞时引起的晶粒220碎裂的风险。另外,晶粒220的缺角设计由于占用的面积较小,甚至可以忽略,其对待裂片晶圆200的面积利用率没有影响。
本实施例还公开了一种等离子刻蚀裂片的方法,用于减少等离子刻蚀裂片的晶圆角落研磨裂片风险,所述等离子刻蚀裂片的方法包括以下步骤:
在待裂片的所述晶圆的正面形成牺牲层;
对形成牺牲层的待裂片的所述晶圆的所述切割道的交叉位置进行第一次等离子刻蚀,形成第一沟槽的孔洞部分,并在牺牲层上形成有机物,使得孔洞中填满所述有机物;
在所述有机物上形成掩模层,并图形化所述掩模层,以形成切割道的非交叉位置的掩模图案,对所述切割道的非交叉位置进行第一次等离子刻蚀,并进一步的对所述非交叉位置进行部分的第二次等离子刻蚀,形成第一沟槽的剩余部分,所述第一沟槽的剩余部分的深度深于第一沟槽的孔洞部分的深度;
清除所述掩模层和有机物;以及
以所述牺牲层为硬掩模,对所述第一次等离子刻蚀后的待裂片晶圆的切割道上进行第二次等离子刻蚀,形成第二沟槽。
下面结合附图3-10更为详细的介绍晶圆处理方法中的各步骤。
首先,如图3所示,在待裂片晶圆200的正面形成牺牲层300,所述牺牲层300可在后续的处理过程中被去除,待裂片晶圆200是指已形成具有独立功能的晶粒的晶圆,待裂片的所述晶圆200包括具有缺角结构的晶粒以及切割道。需要将各晶粒分离出来的晶圆,待裂片晶圆200的正面是指远离衬底的一面。可以理解的是,本方法的目的在于如何减小等离子刻蚀裂片的晶圆角落研磨裂片风险,对于分割出的部分即待裂片晶圆200并不作要求与限制,为方便图示,在附图中仅以两个晶粒作为示例。
对于牺牲层300的选择,所述牺牲层300的材料为氧化硅,氧化硅化学性质稳定,具有一定的保护作用,可通过化学气相沉积等方式形成在待裂片晶圆的正面。
所述牺牲层300的厚度较佳地在之间,牺牲层如果太厚则影响后续其它工艺步骤,牺牲层如果太薄则影响其效果,在此范围内可以实现本发明的目的。
为了更好地控制切割道的交叉位置的刻蚀深度,将所述切割道的第一次等离子刻蚀分为两部分刻蚀,即,将切割道的第一次等离子刻蚀由原有的一个工艺过程(层间介质层刻蚀)分成交叉位置层间介质层刻蚀工艺和非交叉位置的层间介质层刻蚀工艺。
接着,如图3和图4所示,请继续参阅图2,先对形成牺牲层300的待裂片的所述晶圆200的所述切割道的交叉位置211进行第一次等离子刻蚀,形成第一沟槽600的孔洞部分610,并在所述牺牲层300上形成有机物400,例如是在所述牺牲层300上涂布BARC(底部抗反射层),使得孔洞中填满有机物400,以防止后续刻蚀工艺对孔洞部分610的影响。
接着,如图5和图6所示,在有机物400上形成掩模层500,优选的,在有机物400上涂布光刻胶,以形成切割道非交叉位置212的掩模图案,对所述切割道的非交叉位置212进行第一次等离子刻蚀,从而将待裂片晶圆200上各晶粒220进行分割开来,即,通过第一沟槽使晶粒220各自独立开来,并进一步的对所述非交叉位置212进行部分的第二次等离子刻蚀,形成第一沟槽的剩余部分620。所述第一沟槽600包括孔洞部分610和第一沟槽的剩余部分620,所述第一沟槽的剩余部分620的深度深于第一沟槽的孔洞部分610,优选的,所述第一沟槽的剩余部分620的深度较第一沟槽的孔洞部分610的深度深1μm~20μm,当然,具体的取值与具体的工艺相关,其用于补偿所述交叉位置211和非交叉位置212在后续工艺中的深度差。
在本实施例中,所述晶圆200由下至上依次包括衬底和层间介质层,所述第一次等离子刻蚀为层间介质层刻蚀,所述第二次等离子刻蚀为衬底刻蚀。
接着,如图7和图8所示,清除掩模层500和有机物400,以为第二次等离子刻蚀做准备。
接着,如图9和图10所示,以牺牲层300为硬掩模(hard mask),在所述第一次等离子刻蚀后的待裂片晶圆200的切割道上进行第二次等离子刻蚀,形成第二沟槽700。所述第二沟槽700在所述第一沟槽的底部,所述第二沟槽700的深度在120μm~170μm之间。
由上可知,在第二次等离子刻蚀时,由于切割道的交叉位置上的等离子体浓度较非交叉位置上的等离子体浓度大很多,使得交叉位置的刻蚀速度快于非交叉位置的刻蚀速度,特别是在第二沟槽的深度越深时,交叉位置与非交叉位置的刻蚀深度差越大,因此,本实施例中第一沟槽的非交叉位置的深度深于交叉位置的深度,正好补偿了第二次等离子刻蚀时非交叉位置与交叉位置的深度差,使得非交叉位置和孔洞尽可能同时到达目标深度,有利于改善因交叉位置刻蚀深度相较于非交叉位置的深度过深,所引起的后续研磨工艺中的研磨时间较长,以及研磨时晶粒之间的挤压时的碰撞引起的晶粒破裂的风险。所述一种等离子刻蚀裂片的方法,还包括在所述第二次等离子刻蚀后,对待裂片晶圆进行探针测试(CP,Chip Probe),在完成第一次等离子刻蚀和第二次等离子刻蚀后及相关工艺后,在晶粒分离之前通过探针测试来进行电性测试确定各晶粒的好环,以及在探针测试之后的对待裂片晶圆的背面进行研磨工艺,以分离各晶粒。
本实施例还提供了一种等离子刻蚀裂片的方法,所述等离子刻蚀裂片的方法包括以下步骤:
在待裂片的所述晶圆的正面形成牺牲层;
对形成牺牲层的待裂片的所述晶圆的所述切割道的非交叉位置进行第一次等离子刻蚀,并进一步的对所述非交叉位置进行部分的第二次等离子刻蚀,形成第一沟槽的剩余部分,并在牺牲层上形成有机物,使得孔洞中填满所述有机物;
在所述有机物上形成掩模层,并图形化所述掩模层,以形成切割道的交叉位置的掩模图案,对所述切割道的交叉位置进行第一次等离子刻蚀,形成第一沟槽的孔洞部分,所述第一沟槽的剩余部分的深度深于第一沟槽的孔洞部分的深度,且所述第一沟槽的剩余部分的深度较第一沟槽的孔洞部分的深度深1μm~20μm;清除所述掩模层和有机物;以及
以所述牺牲层为硬掩模,对所述第一次等离子刻蚀后的待裂片晶圆的切割道上进行第二次等离子刻蚀,形成第二沟槽。本实施例还提供了一种晶粒,所述晶粒是上述晶圆采用上述晶圆的等离子刻蚀裂片的方法裂片而成的,所述晶粒的横截面是具有缺角的方形,使得晶粒碰撞时的相互作用力相较于无缺角的晶粒的相互作用力小,有利于减少晶粒间的相互碰撞引起的晶粒碎裂风险,从而降低了提高了晶粒的品质。
本实施例中,通过将掩模板上晶粒图形设计成具有缺角的方形,使得曝光形成后的晶圆上的每个晶粒的四个角均具有缺角结构,相较于现有技术,有利于降低其在研磨和封装时晶粒的相互碰撞所引起的晶粒碎裂风险。
同时,将掩模板上切割道图案的交叉位置的面积增大,其有利于裂片刻蚀时的交叉位置更容易刻蚀;同时将晶圆等离子刻蚀裂片的第一次等离子刻蚀分为交叉位置的第一次等离子刻蚀和非交叉位置的第一次等离子刻蚀,且非交叉位置的第一沟槽的深度深于交叉位置的第一沟槽深度,其有利于补偿第二次等离子刻蚀时非交叉位置的刻蚀深度与交叉位置的刻蚀深度的深度差,从而减少了由于交叉位置的刻蚀深度深于非交叉位置的刻蚀深度引起的研磨时间过长以及晶粒碎裂的风险。
综上所述,采用本发明的一种掩模板、晶圆、晶粒以及等离子刻蚀裂片的方法,可以形成具有缺角的晶粒,以降低晶粒碰撞时晶粒之间的相互作用力;同时裂片时,可以在第二次等离子刻蚀时形成的交叉位置与非交叉位置的第二沟槽的深度基本一致的沟槽,从而降低了因第二沟槽时,交叉位置的深度较深所引起的增加研磨时间,以及研磨和后续封装晶粒破裂的风险。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。
Claims (17)
1.一种掩模板,其特征在于,包括多个晶粒图形以及位于相邻的晶粒图形之间的切割道图形,所述切割道图形包括交叉位置图形和非交叉位置图形,所述交叉位置图形位于相邻四个晶粒图形之间,且与相邻的所述非交叉位置图形连接,所述晶粒图形和交叉位置图形均为具有缺角的方形。
2.如权利要求1所述的掩模板,其特征在于,每个所述晶粒图形有四个缺角,所述缺角对应的图形呈直角三角形状,所述缺角是三角形的斜边。
3.如权利要求2所述的掩模板,其特征在于,所述直角三角形状的两个直角边的边长相等,且所述直角边的边长范围为5μm~10μm。
4.一种晶圆,其特征在于,采用如权利要求1至3中任一项所述的掩模板曝光制备而成。
5.如权利要求4所述的晶圆,其特征在于,所述晶圆包括多个晶粒以及位于相邻晶粒之间的切割道,所述切割道包括交叉位置和非交叉位置,所述交叉位置位于相邻四个晶粒之间,且与相邻的所述非交叉位置连接,所述晶粒和切割道的交叉位置均具有缺角。
6.一种等离子刻蚀裂片的方法,采用如权利要求4或5所述的晶圆,其特征在于,所述等离子刻蚀裂片的方法包括以下步骤:
在待裂片的所述晶圆的正面形成牺牲层;
对形成牺牲层的待裂片的所述晶圆的所述切割道的交叉位置进行第一次等离子刻蚀,形成第一沟槽的孔洞部分,并在牺牲层上形成有机物,使得孔洞中填满所述有机物;
在所述有机物上形成掩模层,并图形化所述掩模层,以形成切割道的非交叉位置的掩模图案,对所述切割道的非交叉位置进行第一次等离子刻蚀,并进一步的对所述非交叉位置进行部分的第二次等离子刻蚀,形成第一沟槽的剩余部分,所述第一沟槽的剩余部分的深度深于第一沟槽的孔洞部分的深度;
清除所述掩模层和有机物;以及
以所述牺牲层为硬掩模,对所述第一次等离子刻蚀后的待裂片晶圆的切割道上进行第二次等离子刻蚀,形成第二沟槽。
7.如权利要求6所述的等离子刻蚀裂片的方法,其特征在于,所述晶圆由下至上依次包括衬底和层间介质层,所述第一次等离子刻蚀为层间介质层刻蚀。
8.如权利要求6所述的等离子刻蚀裂片的方法,其特征在于,所述第一沟槽的剩余部分的深度较第一沟槽的孔洞部分的深度深1μm~20μm。
9.如权利要求6所述的等离子刻蚀裂片的方法,其特征在于,所述第二次等离子刻蚀为衬底刻蚀。
10.如权利要求6所述的等离子刻蚀裂片的方法,其特征在于,所述第二沟槽的深度为120μm~170μm。
11.如权利要求6所述的等离子刻蚀裂片的方法,其特征在于,所述牺牲层的材料为氧化硅。
12.如权利要求6所述的等离子刻蚀裂片的方法,其特征在于,还包括在所述第二次等离子刻蚀后,对待裂片晶圆进行探针测试,以及在探针测试之后的对待裂片晶圆的背面进行研磨工艺,以分离各晶粒。
13.如权利要求6所述的等离子刻蚀裂片的方法,其特征在于,所述等离子刻蚀裂片的方法采用刻蚀在研磨之前的工艺顺序。
14.一种等离子刻蚀裂片的方法,采用如权利要求4或5所述的晶圆,其特征在于,所述等离子刻蚀裂片的方法包括以下步骤:
在待裂片的所述晶圆的正面形成牺牲层;
对形成牺牲层的待裂片的所述晶圆的所述切割道的非交叉位置进行第一次等离子刻蚀,并进一步的对所述非交叉位置进行部分的第二次等离子刻蚀,形成第一沟槽的剩余部分,并在牺牲层上形成有机物,使得孔洞中填满所述有机物;
在所述有机物上形成掩模层,并图形化所述掩模层,以形成切割道的交叉位置的掩模图案,对所述切割道的交叉位置进行第一次等离子刻蚀,形成第一沟槽的孔洞部分,所述第一沟槽的剩余部分的深度深于第一沟槽的孔洞部分的深度;清除所述掩模层和有机物;以及
以所述牺牲层为硬掩模,对所述第一次等离子刻蚀后的待裂片晶圆的切割道上进行第二次等离子刻蚀,形成第二沟槽。
15.如权利要求14所述的等离子刻蚀裂片的方法,其特征在于,所述第一沟槽的剩余部分的深度较第一沟槽的孔洞部分的深度深1μm~20μm。
16.一种晶粒,其特征在于,采用如权利要求6至15中任意一项中的所述等离子刻蚀裂片的方法对所述晶圆裂片而成的。
17.如权利要求16所述的晶粒,其特征在于,所述晶粒的横截面为具有缺角的方形。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811198899.7A CN109445245B (zh) | 2018-10-15 | 2018-10-15 | 一种掩模板、晶圆、晶粒以及等离子刻蚀裂片的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811198899.7A CN109445245B (zh) | 2018-10-15 | 2018-10-15 | 一种掩模板、晶圆、晶粒以及等离子刻蚀裂片的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109445245A true CN109445245A (zh) | 2019-03-08 |
CN109445245B CN109445245B (zh) | 2022-10-18 |
Family
ID=65545561
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811198899.7A Active CN109445245B (zh) | 2018-10-15 | 2018-10-15 | 一种掩模板、晶圆、晶粒以及等离子刻蚀裂片的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109445245B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111430229A (zh) * | 2020-04-28 | 2020-07-17 | 长江存储科技有限责任公司 | 切割方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57100734A (en) * | 1980-12-15 | 1982-06-23 | Fujitsu Ltd | Etching method for semiconductor substrate |
CN103117231A (zh) * | 2011-11-16 | 2013-05-22 | 美新半导体(无锡)有限公司 | 晶圆级封装方法及其封装结构 |
CN103208461A (zh) * | 2012-01-17 | 2013-07-17 | 富士通半导体股份有限公司 | 半导体器件及半导体器件的制造方法 |
CN104465360A (zh) * | 2014-12-25 | 2015-03-25 | 安徽安芯电子科技有限公司 | 晶圆及其刻蚀方法 |
CN104465513A (zh) * | 2013-09-12 | 2015-03-25 | 英飞凌科技股份有限公司 | 半导体器件和用于制造半导体器件的方法 |
-
2018
- 2018-10-15 CN CN201811198899.7A patent/CN109445245B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57100734A (en) * | 1980-12-15 | 1982-06-23 | Fujitsu Ltd | Etching method for semiconductor substrate |
CN103117231A (zh) * | 2011-11-16 | 2013-05-22 | 美新半导体(无锡)有限公司 | 晶圆级封装方法及其封装结构 |
CN103208461A (zh) * | 2012-01-17 | 2013-07-17 | 富士通半导体股份有限公司 | 半导体器件及半导体器件的制造方法 |
CN104465513A (zh) * | 2013-09-12 | 2015-03-25 | 英飞凌科技股份有限公司 | 半导体器件和用于制造半导体器件的方法 |
CN104465360A (zh) * | 2014-12-25 | 2015-03-25 | 安徽安芯电子科技有限公司 | 晶圆及其刻蚀方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111430229A (zh) * | 2020-04-28 | 2020-07-17 | 长江存储科技有限责任公司 | 切割方法 |
CN111430229B (zh) * | 2020-04-28 | 2023-12-01 | 长江存储科技有限责任公司 | 切割方法 |
Also Published As
Publication number | Publication date |
---|---|
CN109445245B (zh) | 2022-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6180525B1 (en) | Method of minimizing repetitive chemical-mechanical polishing scratch marks and of processing a semiconductor wafer outer surface | |
KR100383504B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP7192121B2 (ja) | 3次元メモリデバイスにおける階段構造の形成 | |
US10777480B2 (en) | Systems and methods to enhance passivation integrity | |
US20140051251A1 (en) | Methods Of Forming a Pattern on a Substrate | |
CN108470710B (zh) | 一种形成半导体存储装置的方法 | |
JP7142695B2 (ja) | 半導体デバイスおよびその製造方法 | |
US20090200583A1 (en) | Feature Patterning Methods | |
KR100811265B1 (ko) | 반도체 소자의 랜딩 플러그 컨택 형성 방법 | |
CN109445245A (zh) | 一种掩模板、晶圆、晶粒以及等离子刻蚀裂片的方法 | |
CN110379724B (zh) | 掩膜板、三维存储器及相关制备与测量方法 | |
US10388745B1 (en) | Structure and method of forming transistor device having improved gate contact arrangement | |
CN109461717A (zh) | 一种晶圆及其形成方法、等离子体裂片方法 | |
TW200415719A (en) | Method of planarizing a semiconductor die | |
KR20150132232A (ko) | 스페이서 에칭 기술에 의해 형성된 트렌치들에 펜스 전도체들을 형성하는 방법 | |
CN112928057B (zh) | 半导体结构及其形成方法 | |
CN103413779A (zh) | 硅通孔刻蚀方法 | |
US8927424B1 (en) | Self-aligned patterning technique for semiconductor device features | |
JP7005325B2 (ja) | テンプレート、インプリントリソグラフィのための装置及び半導体デバイスを製造する方法 | |
US7534711B2 (en) | System and method for direct etching | |
KR100734083B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
US20070075433A1 (en) | Semiconductor device having high-density contact holes with oval plane shape arranged to reduce malfunction resulting from bowing during etching | |
CN113628957B (zh) | 图案化方法及半导体结构 | |
KR100234382B1 (ko) | 반도체 메모리 장치의 평탄화 방법 | |
TW502335B (en) | Method for controlling the line width of polysilicon gate by an etching process of a hard mask layer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |