CN103208461A - 半导体器件及半导体器件的制造方法 - Google Patents
半导体器件及半导体器件的制造方法 Download PDFInfo
- Publication number
- CN103208461A CN103208461A CN2013100170046A CN201310017004A CN103208461A CN 103208461 A CN103208461 A CN 103208461A CN 2013100170046 A CN2013100170046 A CN 2013100170046A CN 201310017004 A CN201310017004 A CN 201310017004A CN 103208461 A CN103208461 A CN 103208461A
- Authority
- CN
- China
- Prior art keywords
- film
- metal film
- groove
- seed crystal
- dielectric film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 238000000034 method Methods 0.000 title claims description 29
- 229910052751 metal Inorganic materials 0.000 claims abstract description 135
- 239000002184 metal Substances 0.000 claims abstract description 135
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000013078 crystal Substances 0.000 claims description 33
- 238000004519 manufacturing process Methods 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 230000004888 barrier function Effects 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 2
- 230000001681 protective effect Effects 0.000 claims description 2
- 238000009713 electroplating Methods 0.000 claims 2
- 239000000463 material Substances 0.000 claims 1
- 238000007747 plating Methods 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract description 8
- 208000037656 Respiratory Sounds Diseases 0.000 description 53
- 239000010949 copper Substances 0.000 description 11
- 239000011347 resin Substances 0.000 description 11
- 229920005989 resin Polymers 0.000 description 11
- 238000000465 moulding Methods 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 229910010271 silicon carbide Inorganic materials 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910007637 SnAg Inorganic materials 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 206010011376 Crepitations Diseases 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
- H01L21/3043—Making grooves, e.g. cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Dicing (AREA)
Abstract
一种半导体器件，包括：衬底，其中限定有产品区和包围所述产品区的划片区；第一绝缘膜，形成在所述衬底上方；第一金属膜，位于所述第一绝缘膜中，所述第一金属膜以包围所述产品区的方式布置在所述划片区中；第二绝缘膜，形成在所述第一绝缘膜和所述第一金属膜上；第一沟槽，以包围所述产品区的方式被布置为比所述第一金属膜更靠内侧，并从所述第二绝缘膜的顶面延伸至深于所述第一金属膜的顶面的位置；以及第二沟槽，以包围所述第一金属膜的方式被布置为比所述第一金属膜更靠外侧，并从所述第二绝缘膜的顶面延伸至深于所述第一金属膜的所述顶面的位置。
Description
技术领域
此处所讨论的实施例涉及一种半导体器件及半导体器件的制造方法。
背景技术
对具有半导体元件及形成在该半导体元件上的多个布线层结构的衬底(晶片)进行划片(scribe)并将该衬底分成各个产品区(芯片)。在每个产品区周围，确保待划片的划片区。略微在每个产品区的外周线内侧，形成用于防止水从外部侵入到产品区的防潮环。参考JP 2010-238877A和JP2009-21528A。
如果在划片区中切割半导体晶片，根据具体情况，从切割区到产品区可能会发生裂纹(crack)。如果裂纹将要延伸到产品区，则产品的可靠性下降。
发明内容
本发明的目的在于提供一种能够防止裂纹传播到产品区的半导体器件。
根据本发明的一个方案，一种半导体器件包括：衬底，其中限定有产品区和包围所述产品区的划片区；第一绝缘膜，形成在所述衬底上方；第一金属膜，位于所述第一绝缘膜中，所述第一金属膜以包围所述产品区的方式布置在所述划片区内；第二绝缘膜，形成在所述第一绝缘膜和所述第一金属膜上；第一沟槽，以包围所述产品区的方式被布置为比所述第一金属膜更靠内侧，并从所述第二绝缘膜的顶面延伸至深于所述第一金属膜的顶面的位置；以及第二沟槽，以包围所述第一金属膜的方式被布置为比所述第一金属膜更靠外侧，并从所述第二绝缘膜的顶面延伸至深于所述第一金属膜的所述顶面的位置。
附图说明
图1A是用于示例1的半导体器件的半导体晶片的平面图，以及图1B是示出产品区和划片区的放大的平面图。
图2到图14是示出在制造过程中示例1的半导体器件的截面图。
图15到图19是示出在制造过程中比较例的半导体器件的截面图。
图20是示出在制造过程中示例2的半导体器件的截面图。
图21是示出在制造过程中示例2的改良示例1的半导体器件的截面图。
图22是示出在制造过程中示例2的改良示例2的半导体器件的截面图。
图23是示出示例2的半导体器件的平面图。
具体实施方式
[示例1]
图1A是示出用于示例1的半导体器件的半导体晶片(30)的平面图。例如，将硅晶片用作半导体晶片(30)。在半导体晶片(30)的表面上，按矩阵布置的多个产品区(芯片区)(31)被限定。在各个产品区(31)之间，确保划片区(32)。划片区的平面形状为正方形点阵。
图1B是示出一些产品区(31)以及一些划片区(32)的平面图。在产品区(31)中，形成防潮环(37)，以及在划片区(32)中，形成裂纹保护环(34)。为每个产品区(31)布置每个裂纹保护环(34)且该裂纹保护环(34)包围对应的产品区(31)。每个产品区(31)的平面形状为矩形或正方形，且裂纹保护环(34)包括平行于每个产品区(31)的各个侧边延伸的直线部。每个防潮环(37)布置在每个产品区(31)的外周线略微内侧。在完成晶片加工之后，沿着位于各个划片区(32)的宽度方向上的中心处的中心划片线(33)对半导体晶片(30)(图1A)进行划片。
参照图2到图14，对示例1的半导体器件的制造方法进行说明。图2到图14对应于图1B的单点划线2-2的位置处的截面图。
在图2的中心部中，布置划片区(32)，以及在划片区的两侧上，布置产品区(31)。在半导体晶片(30)的产品区(31)和划片区(32)的表层部分中，形成元件隔离绝缘膜(40)。该元件隔离绝缘膜(40)通过浅沟槽隔离(STI)方法或LOCOS(硅的局部氧化)方法被形成。
在每个划片区(32)中的元件隔离绝缘膜(40)具有包围对应的产品区(31)的平面形状，且该元件隔离绝缘膜(40)的宽度为例如1μm到2μm。在产品区(31)和划片区(32)中的元件隔离绝缘膜(40)具有例如320nm的深度。在通过每个产品区(31)中的元件隔离绝缘膜(40)包围的有源区中，形成MOS晶体管(41)。
在半导体晶片(30)上，形成绝缘膜(42)作为第一通路层以覆盖MOS晶体管(41)。下面将对绝缘膜(42)的形成方法的示例进行说明。首先，使用等离子体增强化学气相沉积(PE-CVD)以形成大约20nm厚的氧化硅膜，以及在该氧化硅膜上形成80nm厚的氮化硅膜。进一步地，在氮化硅膜上形成大约1300nm厚的硼磷硅玻璃(borophosphosilicate glass，BPSG)膜，以及在650℃下执行退火120秒。还可使用四乙氧基硅烷(tetraethoxysilane，TEOS)和O2或O3通过CVD形成大约1000nm厚的氧化硅膜作为BPSG膜的替代物。在该说明中，使用TEOS和O2或O3通过CVD形成的氧化硅膜被称为TEOS膜。
在形成BPSG膜之后，通过化学机械抛光(CMP)使表面平坦化。在平坦化的表面上，通过PE-CVD形成大约100nm厚的氧化硅膜。绝缘膜(42)具有层叠结构，其中氧化硅膜、氮化硅膜、BPSG膜和氧化硅膜按照这个顺序被层叠。绝缘膜(42)的厚度为例如450nm。
接触孔(42A)以及沟槽(42B)和(42C)形成在绝缘膜(42)中。每个接触孔(42A)部分地暴露出对应的MOS晶体管(41)的源极和漏极。每个沟槽(42B)形成在每个产品区(31)中，且具有对应于图1B中所示的防潮环(37)的平面形状。沟槽(42C)部分地与对应的划片区(32)中对应的元件隔离绝缘膜(40)重叠，且具有对应于图1B中所示的裂纹保护环(34)的平面形状。每个沟槽(42C)的内周侧的边缘比对应的元件隔离绝缘膜(40)的内周侧的边缘更加位于产品区(31)侧上。布置在对应的裂纹保护环(34)的位置处的每个沟槽(42C)的宽度以及布置在防潮环(37)的位置处的每个沟槽(42B)的宽度为例如0.1μm。
形成在绝缘膜(42)中的每个接触孔(42A)填充有接触塞(43A)，以及每个沟槽(42B)填充有金属膜(43B)，而每个沟槽(42C)填充有金属膜(43C)。接触塞(43A)以及金属膜(43B)和(43C)包含阻挡金属膜和钨部件。阻挡金属膜具有例如包括10nm厚的Ti膜和10nm厚的TiN膜的两层结构。
在绝缘膜(42)上，形成第一布线层的绝缘膜(44)。该绝缘膜(44)具有例如包括30nm厚的碳化硅(SiC)膜、130nm厚的碳氧化硅(SiOC)膜和100nm厚的TEOS膜的三层结构。在绝缘膜(44)中，形成铜布线(45)。为了形成布线(45)，可使用单镶嵌工艺。在每个防潮环(37)和每个裂纹保护环(34)的位置处，分别形成金属膜(45B)和(45C)。金属膜(45B)和(45C)的宽度为大约4μm。
在绝缘膜(44)和布线(45)上，形成第二到第七布线层(46)。为了形成这些布线层(46)，可使用双镶嵌工艺。
第二到第五布线层(46)的绝缘膜中的每一个具有例如包括60nm厚的SiC膜、450nm厚的SiOC膜和100nm厚的TEOS膜的3层结构。第六到第七布线层(46)的绝缘膜中的每一个具有例如包括70nm厚的SiC膜、920nm厚的SiOC膜和30nm厚的TEOS膜的3层结构。
在各个布线层(46)的绝缘膜中的每一个中，布置由铜或铜合金形成的布线和接触塞。在第二到第五布线层的每一个中，从绝缘膜的顶面到布线的底面的深度为大约275nm。在第六到第七布线层的每一个中，从绝缘膜的顶面到布线的底面的深度为大约500nm。
在第二到第七布线层(46)的每一个中，在对应于每个防潮环(37)和每个裂纹保护环(34)的区域中，分别布置金属膜(47)和(48)。所述金属膜(47)和(48)由铜或铜合金形成，且与对应的布线层(46)中的布线和接触塞同时形成。各个金属膜(47)和(48)具有与图1B中所示的防潮环(37)和裂纹保护环(34)的形状对应的平面形状。
在第二到第五布线层(46)的每一个中，在与接触塞的深度相同的部分中，金属膜(47)和(48)的宽度为大约0.09μm。在第六到第七布线层(46)的每一个中，在与接触塞的深度相同的部分中，金属膜(47)和(48)的宽度为大约0.28μm。在第二到第七布线层(46)的每一个中，在与布线的深度相同的部分中，金属膜(47)和(48)的宽度为大约4μm。
每个金属膜(47)接触刚好位于其下方的布线层(46)对应的金属膜(47)，以及接触刚好位于其上方的布线层(46)对应的金属膜(47)。每个金属膜(48)也接触刚好位于其下方的布线层(46)对应的金属膜(48)，以及接触刚好位于其上方的布线层(46)对应的金属膜(48)。第二布线层(46)的各个金属膜(47)和(48)与第一布线层(44)中分别对应的金属膜(45B)和(45C)接触。
在第七布线层(46)上，形成第八布线层(51)和第九布线层(52)。为了形成第八布线层(51)和第九布线层(52)，同样使用双镶嵌工艺。第八布线层(51)和第九布线层(52)的绝缘膜中的每一个具有例如包括70nm厚的SiC膜和1500nm厚的SiO2膜的2层结构。在第八布线层(51)和第九布线层(52)中的每一个中，从绝缘膜的顶面到布线的底面的深度为大约800nm。
在第八布线层(51)的绝缘膜中对应于每个防潮环(37)和每个裂纹保护环(34)的区域中，分别布置金属膜(53)和(54)。在第九布线层(52)的绝缘膜中的对应于每个防潮环(37)和每个裂纹保护环(34)的区域中，分别布置金属膜(55)和(56)。对于金属膜(53)到(56)，在与接触塞的深度相同的部分中，金属膜的宽度为大约0.42μm，以及在与布线的深度相同的部分中，金属膜的宽度为大约4μm。
第八布线层(51)中的金属膜(53)和(54)分别与第七布线层(46)中对应的金属膜(47)和(48)接触。第九布线层(52)中的金属膜(55)和(56)分别与第八布线层(51)中对应的金属膜(53)和(54)接触。
图3到图14示出省略第七布线层(46)及其下方结构的结构。如图3所示，在第九布线层(52)上，形成绝缘膜(60)。绝缘膜(60)由例如包括70nm厚的SiC膜(60A)和1200nm厚的SiO2膜(60B)的两层形成。在沉积SiO2膜(60B)之后，通过CMP将表面部分地抛光大约300到大约400nm。平坦化的绝缘膜(60)的厚度为大约1μm。
在绝缘膜(60)中，形成通孔(61)和沟槽(62)。每个通孔(61)暴露出下层对应的布线的表面。每个沟槽(62)暴露出下层对应的形成一部分对应的防潮环(37)的金属膜(55)的表面。每个沟槽(62)的宽度为例如0.4μm。每个通孔(61)填充有接触塞(63)，以及每个沟槽(62)填充有金属膜(64)。每个接触塞(63)和每个金属膜(64)包含阻挡金属膜和钨膜。
在绝缘膜(60)上，例如，通过使用铝形成电极焊盘(65)以及金属膜(66)和(67)。同时，也可使用在蚀刻特性上不同于第九布线层(52)的金属膜(55)和(56)的金属膜作为铝的替代物。电极焊盘(65)以及金属膜(66)和(67)具有例如1100nm的厚度。每个电极焊盘(65)与下层的对应接触塞(63)连接。每个金属膜(66)形成一部分对应的防潮环(37)。每个金属膜(67)布置在对应的形成对应的裂纹保护环(34)的金属膜(56)上方，且具有包围对应的产品区(31)的平面形状。
保护膜(70)形成在绝缘膜(60)、电极焊盘(65)以及金属膜(66)和(67)上。保护膜(70)由例如包括1400nm厚的SiO2膜(70A)和500nm厚的SiN膜(70B)的两层形成。
如图4所示，掩模图案(73)形成在保护膜(70)上。掩模图案(73)由例如光致抗蚀剂形成。在掩模图案(73)中，形成开口(73A)和(73B)。每个开口(73A)布置在对应的电极焊盘(65)上方，且在平面图上被包括于电极焊盘(65)中。每个开口(73B)布置在对应的裂纹保护环(34)上方，且在平面图上包括住金属膜(67)。
每个开口(73B)的内周侧的边缘比对应的金属膜(67)的内周侧的边缘更加位于产品区(31)侧上；以及每个开口(73B)的外周侧的边缘比对应的金属膜(67)的外周侧的边缘位置更靠外。
如图5所示，将掩模图案(73)用作蚀刻掩模，以蚀刻保护膜(70)。该蚀刻在每个开口(73A)的位置处形成焊盘开口部(75)。在焊盘开口部(75)的底面，暴露出对应的电极焊盘(65)。在形成每个开口(73B)的区域中，暴露出对应的金属膜(67)。即使在暴露出电极焊盘(65)和金属膜(67)之后，蚀刻仍然继续。
每个金属膜(67)起蚀刻掩模的作用，以在对应的金属膜(67)的内周侧上形成沟槽(77)，以及在外周侧上形成沟槽(78)。执行蚀刻直到沟槽(77)和(78)的深度变得深于布置在绝缘膜(52)中的对应的金属膜(56)的顶面。图5示出沟槽(77)和(78)达到与绝缘膜(52)的底面深度相同(即，达到与对应的金属膜(56)的底面深度相同)的情况。在形成沟槽(77)和(78)之后，去除掩模图案(73)。每个金属膜(67)起蚀刻掩模的作用，因此，即使在形成沟槽(77)和(78)之后，也没有暴露出由Cu形成的位于对应的金属膜(67)下方的每个金属膜(56)。由于这种配置，能够防止用在这些步骤和随后步骤(包括重新布线步骤)中的制造设备被Cu污染。通过到目前为止所执行的步骤，完成了晶片加工。接着，执行晶片级芯片尺寸封装(wafer level chip size package，WLCSP)的重新布线步骤。
如图6所示，在保护膜(70)上，形成下树脂膜(80)。例如，将聚酰亚胺(polyimide)用于下树脂膜(80)。在下树脂膜(80)中形成开口(80A)，在平面图上每个开口(80A)都包含住一焊盘开口部(75)。在划片区(32)中，没有形成下树脂膜(80)。
如图7所示，在整个暴露出的表面上，形成籽晶膜(81)。籽晶膜(81)由例如包括Ti膜和Cu膜的两层形成。为了形成籽晶膜(81)，可使用例如溅射。沟槽(77)和(78)的底面和侧面还覆盖有籽晶膜(81)。
如图8所示，抗蚀剂膜(82)形成在籽晶膜(81)上。在树脂膜(82)中，形成对应于待形成的布线图案的开口(82A)。划片区(32)覆盖有抗蚀剂膜(82)。用籽晶膜(81)作为电极，用铜电镀在每个开口(82A)的底面处的籽晶膜(81)。通过这个操作，形成铜布线(85)。在形成布线(85)之后，去除抗蚀剂膜(82)。已经覆盖有抗蚀剂膜(82)的籽晶膜(81)被暴露。
如图9所示，通过干蚀刻来去除暴露出的籽晶膜(81)(参见图8)。接着，使用碱化学溶液处理以执行表面处理。通过这个操作，可以确保多个布线(85)之间的绝缘。同时，通过化学溶液处理，布置在划片区(32)中的金属膜(67)也被去除。在布线(85)下方，籽晶膜(81)留下。
如图10所示，上树脂层(90)形成在下树脂膜(80)和布线(85)上。例如，将聚酰亚胺用于上树脂膜(90)。在上树脂膜(90)中，形成开口(90A)。在平面图上每个开口(90A)布置在对应的布线(85)内，以部分地暴露出布线(85)的表面。当形成开口(90A)时，在划片区(32)上的上树脂膜(90)也被去除。
在整个暴露出的表面上，形成籽晶膜(91)。籽晶膜(91)由例如包括Ti膜和Cu膜的2层形成。为了形成Ti膜和Cu膜，例如，可使用溅射。
如图11所示，在籽晶膜(91)上，形成抗蚀剂膜(94)。在抗蚀剂膜(94)中，形成开口(94A)。每个开口(94A)具有几乎与对应的形成在上树脂膜(90)中的开口(90A)重叠的平面形状。
如图12所示，用籽晶膜(91)作为电极，用镍(Ni)来电镀在每个开口(94A)中的籽晶膜(91)。此外，用SnAg来电镀Ni电镀层。通过该操作，由Ni组成的凸块衬膜(bump backing film)(95)和由SnAg组成的凸块(96)形成在每个开口(94A)中。在形成凸块(96)之后，去除抗蚀剂膜(94)。
如图13所示，凸块(96)经受回流处理。然后，通过蚀刻去除暴露出的籽晶膜(91)。在蚀刻籽晶膜(91)之后，碱化学溶液被用于执行表面处理。通过该操作，可以确保多个凸块(96)之间的绝缘。
如图14所示，在每个划片区(32)的中心处对半导体晶片(30)进行划片，以将其分成各个产品区(31)。如果在划片期间出现裂纹(100)，则裂纹(100)到达对应的裂纹保护环(34)。接着，裂纹(100)沿着裂纹保护环(34)与绝缘膜(51)和(52)之间的界面等传播。最后，裂纹(100)到达比裂纹保护环(34)形成在更为内周侧上的沟槽(77)，并在沟槽(77)处终止。因此，能够防止裂纹(100)传播到对应的产品区(31)。
参照图15到图19，将对作为比较例的半导体器件制造过程进行说明。在图15到图19中，与通过示例1的过程生产的半导体器件的对应部件相同的各个部件将给予相同的符号来表示。
图15中所示的结构对应于图5中所示的用于示例1的过程的结构。在示例1中，形成在抗蚀剂膜(73)中的每个开口(73B)的外周侧的边缘被布置为比对应的金属膜(67)更靠外。在图15所示的比较例中，每个开口(73B)的外周侧的边缘在平面图上覆于对应的金属膜(67)上。因此，每个沟槽(77)仅形成在对应的金属膜(67)的内周侧上，并且没有沟槽形成在外周侧上。
图16中所示的结构对应于图8中所示的用于示例1的过程的结构。在比较例中，没有沟槽形成在每个金属膜(67)的外周侧上。除沟槽之外，其与用于示例1的过程的图8的结构是相同的。
图17中所示的结构对应于图9中所示的用于示例1的过程的结构。如果金属膜(67)被去除，则保护膜(70)的布置在每个金属膜(67)上的部分(70C)残留成屋顶边缘的形状。在残留成屋顶边缘状的部分(70C)的正下方，形成空穴(cavity)。
图18中所示的结构对应于图10中所示的用于示例1的过程的结构。在示例1中，籽晶膜(91)连续地覆盖表面的整个区域，但在比较例中，籽晶膜(91)的连续性在每个残留成屋顶边缘状的部分(70C)的尖端部分处被中断。
图19中所示的结构对应于图11中所示的用于示例1的过程的结构。由于籽晶膜(91)是不连续的，因此，籽晶膜(91)不能被用作用于电解电镀的电极。因此，在每个开口(94A)中的籽晶膜(91)上，不能通过电解电镀形成凸块衬膜(95)和凸块(96)。
相反地，在示例1中，如图9所示，即使每个金属膜(67)被去除，也没有残留屋顶边缘状的部分。因此，籽晶膜(91)可以连续地形成在衬底的表面上。通过该操作，电解电镀可以被应用于凸块衬膜(95)和凸块(96)的形成。
接着，参见图5，将对金属膜(56)、金属膜(54)、金属膜(67)和开口(73B)之间的相对位置关系进行说明。将金属膜(56)布置为形成各个裂纹保护环(34)的多个金属膜中的最上层，以及将金属膜(54)布置为从顶部起算的第二层。
金属膜(67)的宽度用Wa表示，以及金属膜(56)和(54)的宽度用Wc表示。金属膜(56)在内周侧上的的边缘和金属膜(67)在内周侧上的边缘之间的间隔用Wi表示。金属膜(56)和(54)距设计位置偏移的最大值用Dm表示。
在这种情况下，优选地，间隔Wi的设计值符合以下不等式。
Wi≥((0.25×Wc)2+Dm2)1/2
如果间隔(Wi)设计为符合该不等式，则其能够在沟槽(77)形成时防止由Cu形成的金属膜(56)和(54)被暴露。例如，如果宽度(Wa)为3.2μm且宽度(Wc)为2μm，那么，优选地，间隔(Wi)为0.6μm或更大。如果间隔(Wi)较宽，则划片区(32)变宽。因此，间隔(Wi)宽于必要宽度不是优选的。优选地，间隔(Wi)为公式的右侧的1.1倍或更小。
金属膜(56)在外周侧上的边缘和金属膜(67)在外周侧上的边缘之间的间隔用Wo表示。优选地，类似于间隔(Wi)，间隔(Wo)的设计值符合以下不等式。
Wo≥((0.25×Wc)2+Dm2)1/2
沟槽(77)和(78)的宽度取决于金属膜(67)和开口(73B)之间的相对位置精度。如果位置偏移的发生导致开口(73B)在内侧周上的边缘覆于金属膜(67)上，则不能形成沟槽(77)。考虑到金属膜(67)和开口(73B)之间的相对位置精度，优选地，沟槽(77)和(78)的宽度为1μm或更大。如果使沟槽(77)和(78)的宽度更宽，则划片区(32)的宽度变宽。为了抑制划片区的宽度过度增加，优选地，沟槽(77)和(78)的宽度为3μm或更小。
[示例2]
图20是示出在制造过程中示例2的半导体器件的截面图。图20中所示的结构对应于示例1的图5中所示的步骤的结构。在示例1中，为每个产品区(31)形成一个裂纹保护环(34)。在示例2中，在裂纹保护环(34)外侧，形成第二裂纹保护环(110)以在平面图上包围裂纹保护环(34)。裂纹保护环(110)的层状结构与内周侧的裂纹保护环(34)的层状结构相同。也就是说，裂纹保护环(110)在布线层(52)中包含金属膜(114)。在金属膜(114)上方，布置起蚀刻掩模作用的金属膜(113)。
在裂纹保护环(110)的内周侧上和外周侧上分别形成沟槽(111)和(112)。按照与用于形成布置在内周侧的裂纹保护环(34)的两侧上的沟槽(77)和(78)相同的步骤形成沟槽(111)和(112)。
如果裂纹保护环(110)进一步形成在裂纹保护环(34)外侧，则可以提高用于保护防止裂纹的传播的性能。
图21是示出在制造过程中示例2的改良示例1的半导体器件的截面图。在改良示例1中，图20中所示的沟槽(78)和(111)被集成以形成一个沟槽(115)。如果使沟槽(78)和(111)彼此接触以形成一个沟槽(115)，则可以缩小划片区(32)的宽度。
图22是示出在制造过程中的示例2的改良示例2的半导体器件的截面图。在改良示例2中，未形成图21中所示的最外侧的沟槽(112)。在改良示例1中，当形成沟槽(77)、(112)和(115)时，通过金属膜(113)来保护外侧裂纹保护环(110)所布置的区域。在改良的示例2中，未布置金属膜(113)，则通过抗蚀剂膜(73)来保护外侧裂纹保护环(110)所布置的区域。由于不需要确保用于形成沟槽(112)的定位裕度(positioningmargin)，因此，可以使划片区(32)更窄。
图23是示出通过示例2的过程生产的划片后的半导体器件的平面图。在产品区(31)外侧，布置有内周侧的裂纹保护环(34)，以及在裂纹保护环(34)外侧，布置有外周侧的裂纹保护环(110)。裂纹(100)从通过分隔每个产品区(31)获得的半导体器件(105)的边缘朝内侧延伸。
一些裂纹(100)穿过外周侧的裂纹保护环(110)，并且到达内周侧的裂纹保护环(34)。内周侧的裂纹保护环(34)防止裂纹(100)到达产品区(31)。在这种情况下，外周侧的裂纹保护环(110)在周向上被裂纹(100)分断。
如上所述，在划片之后，裂纹保护环(34)和(110)通常不能始终连续地包围产品区(31)的边缘。即使在裂纹保护环(34)和(110)被裂纹(100)分断的情况下，也能够防止裂纹(100)传播到产品区(31)中。
此处叙述的全部示例和条件性语言均是为了教示性的目的，试图帮助读者理解本发明以及发明人为了促进技术而贡献的概念，并应解释为不限制于这些具体描述的示例和条件，说明书中这些示例的组织也不是为了彰显本发明的优劣。尽管已详细描述了本发明的各实施例，然而应当可以理解，在不脱离本发明的精神和范围的前提下可以进行各种变化、替换和更改。
Claims (9)
1.一种半导体器件，包括：
衬底，其中限定有产品区和包围所述产品区的划片区；
第一绝缘膜，形成在所述衬底上方；
第一金属膜，位于所述第一绝缘膜中，所述第一金属膜以包围所述产品区的方式被布置在所述划片区内；
第二绝缘膜，形成在所述第一绝缘膜和所述第一金属膜上；
第一沟槽，以包围所述产品区的方式被布置为比所述第一金属膜更靠内侧，并从所述第二绝缘膜的顶面到达深于所述第一金属膜的顶面的位置；以及
第二沟槽，以包围所述第一金属膜的方式被布置为比所述第一金属膜更靠外侧，并从所述第二绝缘膜的顶面到达深于所述第一金属膜的所述顶面的位置。
2.根据权利要求1所述的半导体器件，还包括：
多个布线层，布置在所述衬底和所述第一绝缘层之间；以及
导电部件，以包围所述产品区的方式布置在所述多个布线层中，并在深度方向上从所述衬底的表面到达所述第一金属膜。
3.根据权利要求1所述的半导体器件，还包括：第三金属膜，位于所述第一绝缘膜中，以包围所述第二沟槽的方式被布置为比所述第二沟槽更靠外侧，且形成在所述划片区内。
4.根据权利要求3所述的半导体器件，还包括：第三沟槽，以包围所述第三金属膜的方式被布置为比所述第三金属膜更靠外侧，并从所述第二绝缘膜的所述顶面到达深于所述第三金属膜的顶面的位置。
5.根据权利要求4所述的半导体器件，还包括：第四沟槽，以包围所述第二沟槽的方式布置在所述第二沟槽和所述第三金属膜之间，并从所述第二绝缘膜的顶面到达深于所述第三金属膜的所述顶面的位置。
6.根据权利要求1所述的半导体器件，还包括：第二金属膜，形成在位于所述第一沟槽和所述第二沟槽之间的区域中的所述第一绝缘膜上，且由不同于所述第一金属膜的材料形成。
7.一种半导体器件制造方法，包括：
在衬底上方形成第一绝缘膜，所述衬底中限定有产品区和包围所述产品区的划片区；
以包围所述产品区的方式在位于所述划片区内的所述第一绝缘层中形成第一金属膜；
在所述第一金属膜和所述第一绝缘膜上形成第二绝缘膜；
在所述第二绝缘膜上形成第二金属膜，其中所述第二金属膜以包围所述产品区的方式布置在所述划片区内，所述第二金属膜在内周侧上的边缘的位置比所述第一金属膜更靠内侧，并且所述第二金属膜在外周侧上的边缘的位置比所述第一金属膜更靠外侧；
在所述第二金属膜和所述第一绝缘膜上形成绝缘保护膜；
在所述保护膜上形成包括第一开口部的掩模图案，其中所述第一开口部以包围所述产品区的方式布置在所述划片区内，所述第一开口部在内周侧上的边缘的位置比所述第二金属膜更靠内侧，并且所述第一开口部在外周侧上的边缘的位置比所述第二金属膜更靠外侧；以及
通过使用所述掩模图案作为掩模来蚀刻所述保护膜，以暴露出所述第二金属膜，并且接续通过使用第二金属膜作为掩模将所述第二绝缘膜和所述第一绝缘膜蚀刻得位置深于所述第一金属膜的顶面的位置，由此以在所述第二金属膜的两侧形成沟槽。
8.根据权利要求7所述的半导体器件制造方法，其中：
在形成第二金属膜时，与所述第二金属膜同时在所述产品区内形成焊盘；
在蚀刻以形成所述沟槽时，在所述保护膜中形成用于暴露出所述焊盘的焊盘开口部；以及
在形成所述沟槽之后，所述方法还包括：
去除所述掩模图案；
在去除所述掩模图案之后，在暴露出的表面上形成第一籽晶膜；
在所述第一籽晶膜上形成具有电镀开口部的第一抗蚀剂膜，所述电镀开口部被形成以覆于所述焊盘开口部上；
通过在所述焊盘开口部内的所述第一籽晶膜上进行电镀以沉积导电部件；
在沉积所述导电部件之后，去除所述第一抗蚀剂膜；
在去除所述第一抗蚀剂膜之后，去除覆盖有所述第一抗蚀剂膜的区域的所述第一籽晶膜，以及去除所述第二金属膜；
在去除所述第一籽晶膜和所述第二金属膜之后，在暴露出的表面上形成第二籽晶膜；
在所述第二籽晶膜上形成具有凸块开口部的第二抗蚀剂膜，所述凸块开口部被形成为覆于所述导电构件上；
通过电解电镀，在位于所述凸块开口部内的所述第二籽晶膜上形成凸块；
在形成所述凸块之后，去除所述第二抗蚀剂膜；以及
在去除所述第二抗蚀剂膜之后，去除覆盖有所述第二抗蚀剂膜的区域的所述第二籽晶膜。
9.根据权利要求8所述的半导体器件制造方法，还包括：在去除所述第二籽晶膜之后，在所述划片区内对所述衬底进行划片。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012-006752 | 2012-01-17 | ||
| JP2012006752A JP5834934B2 (ja) | 2012-01-17 | 2012-01-17 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103208461A true CN103208461A (zh) | 2013-07-17 |
| CN103208461B CN103208461B (zh) | 2016-05-11 |
Family
ID=48755640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310017004.6A Active CN103208461B (zh) | 2012-01-17 | 2013-01-17 | 半导体器件及半导体器件的制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US8970007B2 (zh) |
| JP (1) | JP5834934B2 (zh) |
| CN (1) | CN103208461B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106847775A (zh) * | 2017-02-08 | 2017-06-13 | 通富微电子股份有限公司 | 半导体封装器件、电子设备及半导体封装器件的制备方法 |
| CN108140576A (zh) * | 2015-10-01 | 2018-06-08 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
| CN109445245A (zh) * | 2018-10-15 | 2019-03-08 | 上海华虹宏力半导体制造有限公司 | 一种掩模板、晶圆、晶粒以及等离子刻蚀裂片的方法 |
| CN109755214A (zh) * | 2017-07-26 | 2019-05-14 | 三星电子株式会社 | 半导体器件 |
| CN110767664A (zh) * | 2019-10-31 | 2020-02-07 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示装置 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8951842B2 (en) * | 2012-01-12 | 2015-02-10 | Micron Technology, Inc. | Semiconductor growth substrates and associated systems and methods for die singulation |
| US9230921B2 (en) * | 2013-10-08 | 2016-01-05 | Globalfoundries Inc. | Self-healing crack stop structure |
| JP6344991B2 (ja) * | 2014-06-17 | 2018-06-20 | キヤノン株式会社 | 撮像装置の製造方法 |
| US9620460B2 (en) * | 2014-07-02 | 2017-04-11 | Samsung Electronics Co., Ltd. | Semiconductor chip, semiconductor package and fabricating method thereof |
| KR102318172B1 (ko) * | 2014-07-02 | 2021-10-27 | 삼성전자주식회사 | 반도체 칩, 패키지 및 그 제조 방법 |
| JP6503286B2 (ja) * | 2015-12-24 | 2019-04-17 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体ウェハ |
| US9837366B1 (en) * | 2016-11-28 | 2017-12-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semicondcutor structure and semiconductor manufacturing process thereof |
| JP7240149B2 (ja) * | 2018-08-29 | 2023-03-15 | キオクシア株式会社 | 半導体装置 |
| CN113130413B (zh) | 2019-12-30 | 2024-09-06 | 联华电子股份有限公司 | 半导体元件封装结构及其制造方法 |
| US11764164B2 (en) * | 2020-06-15 | 2023-09-19 | Micron Technology, Inc. | Semiconductor device and method of forming the same |
| US11715704B2 (en) | 2021-04-14 | 2023-08-01 | Micron Technology, Inc. | Scribe structure for memory device |
| US11769736B2 (en) | 2021-04-14 | 2023-09-26 | Micron Technology, Inc. | Scribe structure for memory device |
| US11600578B2 (en) | 2021-04-22 | 2023-03-07 | Micron Technology, Inc. | Scribe structure for memory device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007115988A (ja) * | 2005-10-21 | 2007-05-10 | Renesas Technology Corp | 半導体装置 |
| US20090203192A1 (en) * | 2008-02-13 | 2009-08-13 | Erdem Kaltalioglu | Crack Stop Trenches |
| US20100200960A1 (en) * | 2009-02-12 | 2010-08-12 | International Business Machines Corporation | Deep trench crackstops under contacts |
| US20110156263A1 (en) * | 2009-12-24 | 2011-06-30 | Elpida Memory, Inc. | Semiconductor device |
| CN102201394A (zh) * | 2010-03-24 | 2011-09-28 | 富士通半导体股份有限公司 | 半导体晶片及其制造方法、以及半导体芯片 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4250006B2 (ja) * | 2002-06-06 | 2009-04-08 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| JP4088120B2 (ja) | 2002-08-12 | 2008-05-21 | 株式会社ルネサステクノロジ | 半導体装置 |
| CN1617312A (zh) * | 2003-11-10 | 2005-05-18 | 松下电器产业株式会社 | 半导体器件及其制造方法 |
| JP4636839B2 (ja) * | 2004-09-24 | 2011-02-23 | パナソニック株式会社 | 電子デバイス |
| JP2009021528A (ja) | 2007-07-13 | 2009-01-29 | Toshiba Corp | 半導体装置 |
| US8912076B2 (en) * | 2008-11-05 | 2014-12-16 | Texas Instruments Incorporated | Crack deflector structure for improving semiconductor device robustness against saw-induced damage |
| US8022509B2 (en) | 2008-11-28 | 2011-09-20 | United Microelectronics Corp. | Crack stopping structure and method for fabricating the same |
| JP5439901B2 (ja) | 2009-03-31 | 2014-03-12 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
-
2012
- 2012-01-17 JP JP2012006752A patent/JP5834934B2/ja not_active Expired - Fee Related
-
2013
- 2013-01-08 US US13/736,385 patent/US8970007B2/en active Active
- 2013-01-17 CN CN201310017004.6A patent/CN103208461B/zh active Active
-
2015
- 2015-01-29 US US14/609,004 patent/US9240386B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007115988A (ja) * | 2005-10-21 | 2007-05-10 | Renesas Technology Corp | 半導体装置 |
| US20090203192A1 (en) * | 2008-02-13 | 2009-08-13 | Erdem Kaltalioglu | Crack Stop Trenches |
| US20100200960A1 (en) * | 2009-02-12 | 2010-08-12 | International Business Machines Corporation | Deep trench crackstops under contacts |
| US20110156263A1 (en) * | 2009-12-24 | 2011-06-30 | Elpida Memory, Inc. | Semiconductor device |
| CN102201394A (zh) * | 2010-03-24 | 2011-09-28 | 富士通半导体股份有限公司 | 半导体晶片及其制造方法、以及半导体芯片 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108140576A (zh) * | 2015-10-01 | 2018-06-08 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
| CN106847775A (zh) * | 2017-02-08 | 2017-06-13 | 通富微电子股份有限公司 | 半导体封装器件、电子设备及半导体封装器件的制备方法 |
| CN109755214A (zh) * | 2017-07-26 | 2019-05-14 | 三星电子株式会社 | 半导体器件 |
| CN109755214B (zh) * | 2017-07-26 | 2023-11-21 | 三星电子株式会社 | 半导体器件 |
| CN109445245A (zh) * | 2018-10-15 | 2019-03-08 | 上海华虹宏力半导体制造有限公司 | 一种掩模板、晶圆、晶粒以及等离子刻蚀裂片的方法 |
| CN109445245B (zh) * | 2018-10-15 | 2022-10-18 | 上海华虹宏力半导体制造有限公司 | 一种掩模板、晶圆、晶粒以及等离子刻蚀裂片的方法 |
| CN110767664A (zh) * | 2019-10-31 | 2020-02-07 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9240386B2 (en) | 2016-01-19 |
| JP5834934B2 (ja) | 2015-12-24 |
| US8970007B2 (en) | 2015-03-03 |
| JP2013149640A (ja) | 2013-08-01 |
| US20130181329A1 (en) | 2013-07-18 |
| CN103208461B (zh) | 2016-05-11 |
| US20150140802A1 (en) | 2015-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103208461A (zh) | 半导体器件及半导体器件的制造方法 | |
| US10483125B2 (en) | Semiconductor device and method for manufacturing same | |
| US9583558B2 (en) | High breakdown voltage microelectronic device isolation structure with improved reliability | |
| US20170186704A1 (en) | Method for manufacturing a semiconductor device having moisture-resistant rings being formed in a peripheral region | |
| US8164163B2 (en) | Semiconductor device having sealing ring | |
| KR101191492B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP4401874B2 (ja) | 半導体装置 | |
| TWI734856B (zh) | 一種半導體結構及其製造方法 | |
| JP2012209287A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR20040014904A (ko) | 반도체 장치 | |
| US9865534B2 (en) | Stress reduction apparatus | |
| TW202046446A (zh) | 半導體元件及其製備方法 | |
| JP5895729B2 (ja) | 半導体装置の製造方法 | |
| CN108511415B (zh) | 电子组件制造方法 | |
| JP5726989B2 (ja) | 半導体装置 | |
| CN111785680B (zh) | 熔断器的制造方法及器件 | |
| JP2009218503A (ja) | 半導体装置及びその製造方法 | |
| US10304743B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2005117067A (ja) | 半導体装置 | |
| JP2005116688A (ja) | 半導体装置及びその製造方法 | |
| JP2015192011A (ja) | 半導体装置及びその製造方法 | |
| JP2013135121A (ja) | 半導体基板および半導体基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200807 Address after: Kanagawa Prefecture, Japan Patentee after: FUJITSU MICROELECTRONICS Ltd. Address before: Yokohama City, Kanagawa Prefecture, Japan Patentee before: FUJITSU MICROELECTRONICS Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230629 Address after: Kanagawa Patentee after: FUJITSU Ltd. Address before: Kanagawa Patentee before: FUJITSU MICROELECTRONICS Ltd. |
|
| TR01 | Transfer of patent right |