CN107068574B - 半导体器件和方法 - Google Patents

半导体器件和方法 Download PDF

Info

Publication number
CN107068574B
CN107068574B CN201610820664.1A CN201610820664A CN107068574B CN 107068574 B CN107068574 B CN 107068574B CN 201610820664 A CN201610820664 A CN 201610820664A CN 107068574 B CN107068574 B CN 107068574B
Authority
CN
China
Prior art keywords
dielectric
layer
redistribution
semiconductor device
passivation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610820664.1A
Other languages
English (en)
Other versions
CN107068574A (zh
Inventor
刘子正
胡毓祥
蓝若琳
廖思豪
郭正铮
郭宏瑞
刘重希
余振华
周孟纬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN107068574A publication Critical patent/CN107068574A/zh
Application granted granted Critical
Publication of CN107068574B publication Critical patent/CN107068574B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了半导体器件和方法，包括位于包封通孔和半导体管芯的包封物上方的第一介电层。再分布层位于第一介电层上方，并且第二介电层位于再分布层上方，并且第二介电层包括低温聚酰亚胺材料。

Description

半导体器件和方法
技术领域
本发明的实施例涉及半导体器件和方法。
背景技术
由于各个电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的持续改进，半导体工业已经经历了快速增长。对于大部分而言，这种集成密度的改进来自于最小部件尺寸的反复减小(例如，朝向亚20nm节点缩小半导体工艺节点)，这使得更多的组件集成到给定的区域。由于最近对微型化、更高的速度和更大的带宽以及更低的功耗和延迟的需求已经增长，对于半导体管芯的更小和更具创造性的封装技术的需求已经增长。
由于半导体技术的进一步改进，已经出现作为有效替代的堆叠的和接合的半导体器件以进一步减小半导体器件的物理尺寸。在堆叠的半导体器件中，至少部分地在单独的衬底上制造诸如逻辑电路、存储器电路和处理器电路等的有源电路并且之后物理和电连接在一起以形成功能器件。这种接合工艺利用尖端技术，并且期望进行改进。
发明内容
本发明的实施例提供了一种制造半导体器件的方法，所述方法包括：将第一半导体管芯放置为邻近于通孔；用包封物包封所述第一半导体管芯和所述通孔；在所述第一半导体管芯和所述通孔上方形成第一介电层；在所述第一介电层上方形成第一再分布层；以及在所述第一再分布层上方沉积第二介电层，其中，所述第二介电层包括第一材料，所述第一材料为低温固化的聚酰亚胺。
本发明的另一实施例提供了一种制造半导体器件的方法，所述方法包括：在通孔、第一半导体器件和包封物上方施加第一介电材料，其中，所述通孔通过所述包封物与所述第一半导体器件横向分隔开；以及实施聚酰亚胺的第一施加，其中，实施所述第一施加还包括第一组步骤，所述第一组步骤包括：在所述第一介电材料上方施加第二介电材料，其中，所述第二介电材料包括聚酰亚胺树脂、光敏化合物和溶剂；将所述第二介电材料曝光于图案化的光源；在曝光所述第二介电材料之后，显影所述第二介电材料；和在显影所述第二介电材料之后，固化所述第二介电材料，其中在小于230℃的温度下实施固化所述第二介电材料。
本发明的又一实施例提供了一种半导体器件，包括：包封物，延伸在第一半导体管芯和通孔之间，其中，所述包封物、所述第一半导体管芯和所述通孔彼此平坦；第一电介质，位于所述包封物上方；第一再分布层，位于所述第一电介质上方，所述第一再分布层包括第一材料；以及第二电介质，位于所述第一再分布层上方，其中，所述第二电介质具有对所述第一材料的大于680kg/cm2的粘合。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1示出了根据一些实施例的通孔的形成。
图2示出了根据一些实施例的第一半导体器件。
图3示出了根据一些实施例的第一半导体器件和第二半导体器件的放置。
图4示出了根据一些实施例的通孔、第一半导体器件和第二半导体器件的包封。
图5A至图5C示出了根据一些实施例的再分布结构的形成。
图6示出了根据一些实施例的通孔的曝光。
图7A至图7B示出了根据一些实施例的封装件的接合。
图8A至图8B示出了根据一些实施例的开口划线。
图9示出了根据一些实施例的超低温固化工艺的第一实施例。
图10示出了根据一些实施例的超低温固化工艺的第二实施例。
图11示出了根据一些实施例的使用超低温固化工艺形成的材料的检测数据。
图12示出了根据一些实施例的使用超低温固化工艺的结构影响。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实例。此外，本发明可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
现在参照图1，这里示出了第一载体衬底101，该第一载体衬底101具有位于第一载体衬底101上方的粘合层103、聚合物层105和第一晶种层107。例如，第一载体衬底101包括硅基材料(诸如玻璃或氧化硅)或其它材料(诸如氧化铝)、任何这些材料的组合等。第一载体衬底101是平坦的以容纳诸如第一半导体器件201和第二半导体器件301(未在图1中示出，但是以下将参照图2至图3示出和讨论)的半导体器件的附接。
粘合层103放置在第一载体衬底101上以辅助上面的结构(例如，聚合物层105)的粘合。在实施例中，粘合层103可以包括紫外胶(当暴露于紫外光时，失去它的粘合性)。然而，也可以使用其它类型的粘合剂(诸如压敏粘合剂、可辐射固化粘合剂、环氧树脂、这些的组合等)。粘合层103可以以半液体或凝胶形式(在压力下较易变形)放置在第一载体衬底101上。
聚合物层105放置在粘合层103上方并且例如，一旦第一半导体器件201和第二半导体器件301已经附接，则利用聚合物层105对第一半导体器件201和第二半导体器件301提供保护。在实施例中，虽然也可以利用诸如聚酰亚胺或聚酰亚胺衍生物的任何合适的材料，但是聚合物层105可以是诸如聚苯并恶唑(PBO，诸如材料HD8820)正性材料。例如，虽然可以使用任何合适的方法和厚度，但是可以使用旋涂工艺将聚合物层105放置至介于约0.5μm和约10μm之间(诸如约5μm)的厚度。
在聚合物层105上方形成第一晶种层107。在实施例中，第一晶种层107是导电材料的薄层(在随后的工艺步骤期间有助于较厚层的形成)。第一晶种层107可以包括约
Figure BDA0001114007380000041
厚的钛层和随后的约
Figure BDA0001114007380000042
厚的铜层。根据期望的材料，可以使用诸如溅射、蒸发或PECVD工艺的工艺创建第一晶种层107。第一晶种层107可以形成为具有介于约0.3μm和约1μm之间(诸如约0.5μm)的厚度。
图1也示出了位于第一晶种层107上方的光刻胶109的放置和图案化。在实施例中，例如，可以使用旋涂技术在第一晶种层107上放置光刻胶109至介于约50μm和约250μm之间(诸如约120μm)的高度。一旦位于适当的位置，之后，可以通过将光刻胶109暴露于图案化的能量源(例如，图案化的光源)以引起化学反应，从而引起暴露于图案化的光源的光刻胶109的那些部分的物理改变来图案化光刻胶109。根据期望的图案，向曝光的光刻胶109施加显影剂以利用物理改变并且选择性地去除光刻胶109的曝光部分或光刻胶109的未曝光部分。
在实施例中，光刻胶109中形成的图案是用于通孔111的图案。以这种放置形成的通孔111将位于随后附接的器件(诸如第一半导体器件201和第二半导体器件301)的不同侧上。然而，可以利用通孔111的图案的任何合适的布置(诸如被定位)，从而使得第一半导体器件201和第二半导体器件放置在通孔111的相对侧上。
在实施例中，在光刻胶109内形成通孔111。在实施例中，通孔111包括一种或多种导电材料(诸如铜、钨、其它导电材料等)并且例如，可以通过电镀、化学镀等形成。在实施例中，使用电镀工艺，其中，第一晶种层107和光刻胶109浸在或浸没在电镀溶液中。第一晶种层107表面电连接至外部直流电源的负极，从而使得第一晶种层107用作电镀工艺的阴极。固体导电阳极(诸如铜阳极)也浸没在溶液中并且附接至电源的正极。原子从阳极溶解至溶液，阴极(例如，第一晶种层107)从溶液中获取溶解的原子，从而镀在光刻胶109的开口内的第一晶种层107的暴露的导电区。
一旦已经使用光刻胶109和第一晶种层107形成通孔111，则可以使用合适的去除工艺去除光刻胶109(未在图1中示出但是见以下图3)。在实施例中，等离子体灰化工艺可以用于去除光刻胶109，由此，可以增加光刻胶109的温度直至光刻胶109经历热分解并且可以被去除。然而，可以可选地利用诸如湿剥离的任何其它合适的工艺。光刻胶109的去除可以暴露下面的第一晶种层107的部分。
一旦暴露，则可以实施第一晶种层107的暴露的部分的去除(未在图1中示出但是见以下图3)。在实施例中，例如，可以通过湿蚀刻工艺或干蚀刻工艺去除第一晶种层107的暴露的部分(例如，未由通孔111覆盖的那些部分)。例如，在干蚀刻工艺中，使用通孔111作为掩模，反应物可以直接朝向第一晶种层107。在另一实施例中，蚀刻剂可以喷射或其它方式放至与第一晶种层107接触，以去除第一晶种层107的暴露的部分。在已经蚀刻掉第一晶种层107的暴露的部分之后，部分聚合物层105暴露在通孔111之间。
图2示出了将要附接至通孔111内的聚合物层105(未在图2中示出并且以下将参照图3示出和描述)的第一半导体器件201。在实施例中，第一半导体器件201包括第一衬底203、第一有源器件(未单独地示出)、第一金属层205、第一接触焊盘207、第一钝化层211和第一外部连接器209。第一衬底203可以包括掺杂或未掺杂的块状硅、或绝缘体上硅(SOI)衬底的有源层。一般地，SOI衬底包括半导体材料(诸如硅、锗、硅锗、SOI、绝缘体上硅锗(SGOI)或它们的组合)的层。可以使用包括多层衬底、梯度衬底或混合取向衬底的其它衬底。
第一有源器件包括多种有源器件和无源器件(诸如电容器、电阻器、电感器等)，有源器件和无源器件可以用于产生第一半导体器件201的设计的期望的结构和功能需求。可以使用任何合适的方法在第一衬底203内或者上形成第一有源器件。
第一金属层205可以形成在第一衬底203和第一有源器件上方并且设计为连接各个有源器件以形成功能电路。在实施例中，第一金属层205由介电材料和导电材料的交替层形成并且可以通过任何合适的工艺(诸如沉积、镶嵌、双镶嵌等)形成。在实施例中，有四个金属层通过至少一个层间介电层(ILD)与第一衬底203分隔开，但是第一金属层205的精确数量依赖于第一半导体器件201的设计。
第一接触焊盘207可以形成在第一金属层205上方并且与第一金属层205电接触。第一接触焊盘207可以包括铝，但是可以可选地使用诸如铜的其它材料。可以使用沉积工艺(诸如溅射)形成材料层(未示出)并且之后可以通过合适的工艺(诸如光刻掩模和蚀刻)去除部分的材料层以形成第一接触焊盘207来形成第一接触焊盘207。然而，可以利用任何合适的工艺形成第一接触焊盘207。第一接触焊盘可以形成为具有介于约0.5μm和约4μm之间(诸如约1.45μm)的厚度。
可以在第一衬底203上的第一金属层205和第一接触焊盘207上方形成第一钝化层211。虽然可以可选地利用诸如聚酰亚胺或聚酰亚胺衍生物的任何合适的材料，但是第一钝化层211可以由诸如聚苯并恶唑(PBO)的一种或多种合适的介电材料制成。虽然可以可选地使用任何合适的方法和厚度，但是例如，可以使用旋涂工艺放置第一钝化层211至介于约5μm和约25μm之间(诸如约7μm)的厚度。
例如，第一外部连接器209可以形成为提供用于第一接触焊盘207和第一再分布层505(未在图2中示出但是以下将参照图5B示出和描述)之间的接触的导电区域。在实施例中，第一外部连接器209可以是导电柱并且可以通过在第一钝化层211上方首先形成光刻胶(未示出)形成至介于约5μm至约20μm之间(诸如约10μm)的厚度。可以图案化光刻胶以暴露第一钝化层211的部分，其中导电柱将延伸穿过第一钝化层211。一旦图案化，则之后可以使用光刻胶作为掩模以去除第一钝化层211的期望的部分，从而暴露下面的第一接触焊盘207的那些部分，第一外部连接器209将接触至下面的第一接触焊盘207的那些部分。
可以在第一钝化层211和光刻胶的开口内形成第一外部连接器209。虽然也可以使用诸如镍、金或金属合金、这些的组合等的其它导电材料，但是第一外部连接器209可以由诸如铜的导电材料形成。此外，可以使用诸如电镀的工艺形成第一外部连接器209，通过其中，电流穿过第一接触焊盘207的导电部分运行至期望形成的第一外部连接器209，并且第一接触焊盘207浸在溶液中。溶液和电流(例如，铜)沉积在开口内以填充和/或过填充光刻胶和第一钝化层211的开口，从而形成第一外部连接器209。例如，之后，可以使用灰化工艺、化学机械抛光(CMP)工艺、这些的组合等去除第一钝化层211的开口的外侧的过量的导电材料和光刻胶。
然而，本领域中的一个普通技术人员将意识到，形成第一外部连接器209的上述描述的工艺仅一个这种描述，并且不意味着将实施例限制于这一精确过程。相反，描述的工艺仅旨在说明，可以可选地利用用于形成第一外部连接器209的任何合适的工艺。所有合适的工艺旨在完全地包括在本发明的范围内。
可以在第一衬底203的相对侧上放置管芯附接膜(DAF)217以辅助第一半导体管芯201至聚合物层105的附接。在实施例中，管芯附接膜217是环氧树脂、酚醛树脂、丙烯酸橡胶、二氧化硅填料或它们的组合，并且使用层压技术施加。然而，可以可选地利用任何其它合适的可选材料和形成方法。
图3示出了聚合物层105上的第一半导体器件201的放置连同第二半导体器件301的放置。在实施例中，第二半导体器件301可以包括第二衬底303、第二有源器件(未单独地示出)、第二金属层305、第二接触焊盘307、第二钝化层311和第二外部连接器309。在实施例中，虽然它们也可以不同，但是第二衬底303、第二有源器件、第二金属层305、第二接触焊盘307、第二钝化层311和第二外部连接器309可以类似于第一衬底203，第一有源器件、第一金属层205、第一接触焊盘207、第一钝化层211和第一外部连接器209。
在实施例中，例如，可以使用拾取和放置工艺将第一半导体器件201和第二半导体器件301放置在聚合物层105上。然而，也可以利用放置第一半导体器件201和第二半导体器件301的任何其它方法。
图4示出了通孔111、第一半导体器件201和第二半导体器件301的包封。可以在模塑器件(未在图4中示出)中实施包封，该模塑器件可以包括顶模塑部分和可与顶模塑部分分离的底模塑部分。当顶模塑部分降低至邻近于底模塑部分时，可以形成用于第一载体衬底101、通孔111、第一半导体器件201和第二半导体器件301的模塑腔。
在包封工艺期间，顶模塑部分可以放置为邻近于底模塑部分，从而包围模塑腔内的第一载体衬底101、通孔111、第一半导体器件201和第二半导体器件301。一旦包围，则顶模塑部分和底模塑部分可以形成气密密封以控制模塑腔的气体的流入和流出。一旦密封，包封物401可以放置在模塑腔内。包封物401可以是模塑料树脂(诸如聚酰亚胺、PPS、PEEK、PES、耐热性晶体树脂、这些的组合等)。可以在顶模塑部分和底模塑部分的对准之前，将包封物401放置在模塑腔内，或者可以通过注射口注射至模塑腔。
一旦已经将包封物401放置到模塑腔，从而使得包封物401包封第一载体衬底101、通孔111、第一半导体器件201和第二半导体器件301，可以固化包封物401以使包封物401硬化以用于最佳保护。虽然精确的固化工艺至少部分依赖于选择的用于包封物401的特定材料，在实施例中，其中，选择模塑料作为包封物401，可以通过诸如将包封物401加热至约100℃和约130℃之间(诸如约125℃)约60秒至约3000秒(诸如约600秒)的工艺产生固化。此外，引发剂和/或催化剂可以包括在包封物401内以更好地控制固化工艺。
然而，本领域中一个普通技术人员将意识到，以上描述的固化工艺仅是示例性工艺并且不意味着限制目前的实施例。可以可选地利用其它固化工艺(诸如辐照或甚至允许在周围温度下使包封物401硬化)。可以使用任何合适的固化工艺，并且所有这些工艺旨在完全地包括在此处讨论的实施例的范围内。
图4也示出了包封物401的减薄以暴露通孔111、第一半导体器件201和第二半导体器件301以用于进一步处理。例如，可以使用机械研磨或化学机械抛光(CMP)工艺实施减薄，从而利用化学蚀刻剂和研磨剂以反应并且研磨掉包封物401、第一半导体器件201和第二半导体器件301直至已经暴露通孔111、第一外部连接器209(位于第一半导体器件201上)和第二外部连接器309(位于第二半导体器件301上)。因此，第一半导体器件201、第二半导体器件301和通孔111可以具有平坦的表面(也与包封物401是平坦的)
然而，虽然以上描述的CMP工艺呈现为一个说明性的实施例，但是不旨在限制实施例。任何其它合适的去除工艺可以可选地用于减薄包封物401、第一半导体器件201和第二半导体器件301并且暴露通孔111。例如，可以利用一系列化学蚀刻。可以可选地利用这种工艺和任何其它合适的工艺减薄包封物401、第一半导体器件201和第二半导体器件301，并且所有这些工艺旨在完全地包括在实施例的范围内。
图5A至图5B示出了位于包封物401以及现在暴露的第一半导体器件201、第二半导体器件和通孔111上方的再分布结构500的形成，而图5B是图5A中的虚线框502的近视图。在实施例中，可以通过在包封物401上方首先形成第一再分布钝化层501来形成再分布结构500。在实施例中，虽然可以可选地利用诸如聚酰亚胺或聚酰亚胺衍生物的任何合适的材料，但是第一再分布钝化层501可以是聚苯并恶唑(PBO)。虽然可以可选地利用任何合适的方法，但是例如，可以使用旋涂工艺放置第一再分布钝化层501至介于约5μm和约17μm之间(诸如7μm)的厚度。
一旦已经形成第一再分布钝化层501，则第一再分布通孔503可以形成为穿过第一再分布钝化层501以电连接至第一半导体器件201、第二半导体器件301和通孔111。在实施例中，例如，可以通过使用镶嵌工艺形成第一再分布通孔503，从而例如，首先使用光刻掩模和蚀刻工艺图案化第一再分布钝化层501以形成开口，或如果第一再分布钝化层501的材料是感光的，则曝光和显影第一再分布钝化层501的材料。一旦图案化，则用诸如铜的导电材料填充开口并且例如，使用诸如化学机械抛光的平坦化工艺去除任何过量的材料。然而，可以利用任何合适的工艺或材料。
在已经形成第一再分布通孔503之后，在第一再分布通孔503上方形成与第一再分布通孔503电连接的第一再分布层505。在实施例中，可以首先通过诸如CVD或溅射的合适的形成工艺形成钛铜合金的晶种层(未示出)来形成第一再分布层505。之后，可以形成光刻胶(同样未示出)以覆盖晶种层，并且之后，可以图案化光刻胶以暴露晶种层的那些部分(位于第一再分布层505的期望的位置)。
一旦已经形成和图案化光刻胶，则可以通过诸如镀的沉积工艺在晶种层上形成诸如铜的导电材料。该导电材料可以形成为具有介于约1μm和约10μm之间(诸如5μm)的厚度。然而，虽然讨论的材料和方法适用于形成导电材料，但这些材料仅是示例性的。任何其他合适的材料(诸如AlCu或Au)和任何其它合适的形成工艺(诸如CVD或PVD)可以可选地用于形成第一再分布层505。
一旦已经形成导电材料，则可以通过诸如化学剥离和/或灰化的合适的去除工艺去除光刻胶。此外，在光刻胶的去除之后，例如，使用导电材料作为掩模，通过合适的蚀刻工艺去除由光刻胶覆盖的晶种层的那些部分。
可选地，如果期望，在已经形成第一再分布层505之后，可以实施第一再分布层505的表面处理以有助于保护第一再分布层505。在实施例中，表面处理可以是诸如等离子体处理的除渣处理，其中，例如，第一再分布层505的表面暴露于氩、氮、氧或Ar/N2/O2混合的周围环境的等离子体以改进第一再分布层505和上面的层(例如，第二再分布钝化层507)之间的界面粘合。然而，可以利用任何合适的表面处理。
在已经形成第一再分布层505之后，第二再分布钝化层507可以形成为有助于隔离第一再分布层505。在实施例中，例如，第二再分布钝化层507可以是与第一再分布钝化层501不同的材料并且可以是对下面的层(例如，第一再分布层505和第一再分布钝化层501)具有更强粘合的介电材料(诸如低温固化的聚酰亚胺、具有比用于第一再分布钝化层501的正性PBO更低显影风险的负性材料)。
在一个特定实施例中，其中，低温固化的聚酰亚胺用于组合物，可以首先通过将产生低温固化的聚酰亚胺组合物(可以包括低温固化的聚酰亚胺树脂)连同光敏组分(PAC)放置到低温固化的聚酰亚胺溶剂中来形成低温固化的聚酰亚胺。在实施例中，低温固化的聚酰亚胺树脂可以包括由以下分子式的单体组成的聚合物：
Figure BDA0001114007380000111
此外，虽然低温固化的聚酰亚胺树脂可以是以上描述的一个实施例，但是低温固化的聚酰亚胺树脂不旨在仅限制于此处描述的具体实例。相反，可以可选地利用任何合适的低温固化的聚酰亚胺树脂，并且所有这种感光的聚酰亚胺树脂旨在完全地包括在实施例的范围内。
PAC可以是光敏组分(诸如光产酸剂、光产碱剂、自由基产生剂等)，并且PAC可以是正作用或负作用。在实施例中，其中，PAC是光产酸剂，PAC可以包括卤代三嗪、鎓盐、重氮盐、芳香族重氮盐、磷盐、锍盐、碘盐、酰亚胺磺酸、肟磺酸、二砜、邻硝基苯磺酸、磺化酯、卤代磺酰氧基酰亚胺、重氮二砜、α-氰基醇胺磺酸、酰亚胺磺酸盐、酮重氮砜、磺酰基重氮酯、1,2-二(芳基磺酰基)肼、硝基苄酯、三嗪衍生物、这些合适的组合等。
可以使用的光产酸剂的具体实例包括α-(三氟甲基磺酰氧基)-双环[2.2.1]庚-5-烯-2,3-二甲酰亚胺(MDT)、羟基萘酰亚胺(DDSN)、安息香对甲苯磺酸酯、叔丁基苯基-α-(对甲苯磺酰氧基)-乙酸酯和叔丁基-α-(对甲苯磺酰氧基)-乙酸酯、三芳基和碘鎓六氟锑酸根离子、六氟砷酸盐、三氟甲磺酸盐、全氟碘辛烷磺酸盐、N-樟脑磺酰氧基萘酰亚胺、N-五氟苯磺酰氧基萘酰亚胺、离子型碘磺酸盐(诸如二芳基碘(烷基或芳基)磺酸盐和双-(二-叔丁基苯基)碘莰基磺酸盐)、全氟烷磺酸盐(诸如全氟戊烷磺酸盐、全氟辛烷磺酸盐、全氟甲烷磺酸盐)、芳基(如苯基或苄基)三氟甲磺酸酯(诸如三苯基锍三氟甲磺酸酯或双-(叔丁基苯基)碘鎓三氟甲磺酸酯)；邻苯三酚衍生物(例如，邻苯三酚三甲磺酸)、三氟甲烷磺酸酯羟基亚胺、α,α’-双重氮甲烷磺酰、硝基取代苄基醇的磺酸酯、萘醌-4-叠氮、烷基二砜等。
在实施例中，PAC是自由基产生剂，PAC可以包括n-苯基甘氨酸、芳香酮(诸如二苯甲酮、N,N'-四甲基-4,4'-二氨基二苯甲酮、N,N'-四乙基-4,4'-二氨基二苯甲酮、4-甲氧基-4'-二氨基二苯甲酮、3,3'-二甲基-4-甲氧基二苯甲酮、p,p'-双(二甲基氨基)二苯甲酮、p,p'-双(二乙基氨基)二苯甲酮)、蒽醌、2-乙基蒽醌、萘醌和菲醌、苯偶姻(诸如苯偶姻、苯偶姻甲基醚、苯偶姻乙基醚、苯偶姻异丙基醚、苯偶姻正丁基醚、苯偶姻苯基醚、甲基苯偶姻和乙基苯偶姻)、苄基衍生物(诸如二苄基、苄基二苯基二硫化物和苄基二甲基酮)、吖啶衍生物(诸如9-苯基吖啶和1,7-双(9-吖啶基)庚烷)、硫杂蒽酮(诸如2-氯硫杂蒽酮、2-甲基硫杂蒽酮、2,4-二乙基硫杂蒽酮、2,4-二甲基硫杂蒽酮、2-异丙基硫杂蒽酮)、苯乙酮(诸如1,1-二氯苯乙酮、对叔丁基氯苯乙酮、2,2-二乙氧基苯乙酮、2,2-二甲氧基-2-苯基苯乙酮和2,2-二氯-4-苯氧基苯乙酮)、2,4,5-三芳基咪唑二聚体(诸如2-(邻氯苯基)-4,5-二苯基咪唑二聚体、2-(邻氯苯基)-4,5-二(间甲氧基苯基)咪唑二聚体、2-(邻氟苯基)-4,5-二苯基咪唑二聚体、2-(邻甲氧基苯基)-4,5-二苯基咪唑二聚体、2-(对甲氧基苯基)-4,5-二苯基咪唑二聚体、2,4-二(对甲氧基苯基)-5-苯基咪唑二聚体、2-(2,4-二甲氧基苯基)-4,5-二苯基咪唑二聚体和2-(对-甲基巯基苯基)-4,5-二苯基咪唑二聚体)、这些合适的组合等。
在实施例中，其中，PAC是光产碱剂，PAC可以包括二硫代氨基甲酸酯季铵盐、α氨基酮、含分子的肟-氨基甲酸乙酯(诸如二苯酮肟六亚甲基二氨基甲酸乙酯)、铵四硼酸有机盐和N-(2-硝基苄氧羰基)环胺、这些合适的组合等。然而，本领域中的一个普通技术人员将意识到，此处列出的化学化合物仅旨在说明PAC的实例并且不旨在仅限制于具体地描述的这些PAC的实施例。相反，可以可选地利用任何合适的PAC，并且所有这些PAC旨在完全地包括在本实施例的范围内。
在实施例中，低温固化的聚酰亚胺溶剂可以是有机溶剂，并且可以包括任何合适的溶剂(诸如酮类、醇类、聚醇类、醚类、乙二醇醚、环醚、芳香烃、酯类、丙酸盐类、乳酸盐类、乳酸酯类、亚烷基二醇单烷基醚、烷基乳酸盐、烷基烷氧基丙酸、环内酯、含环的单酮类化合物、碳酸亚烃酯、烷基烷氧基乙酸酯、烷基丙酮酸、乙二醇烷基醚乙酸酯、二甘醇、丙二醇烷基醚乙酸酯、亚烷基二醇烷基醚酯、亚烷基二醇单烷基酯等)。
可以用作用于低温固化的聚酰亚胺组合物的低温固化的聚酰亚胺溶剂的材料的具体实例包括丙酮、甲醇、乙醇、甲苯、二甲苯、4-羟基-4-甲基-2-戊酮、四氢呋喃、甲基乙基酮、环己酮、甲基异戊基酮、2-庚酮、乙二醇、乙二醇单乙酸酯、乙二醇二甲基醚、乙二醇甲基乙基醚、乙二醇单乙基醚、甲基纤维素乙酸酯、乙基纤维素乙酸酯、二甘醇、二甘醇单乙酸酯、二甘醇单乙醚、二甘醇二乙醚、二甘醇二甲醚、二甘醇乙基甲基醚、二甘醇单乙醚、二甘醇单丁醚、乙基-2-羟基丙酸酯、甲基-2-羟基-2-甲基丙酸酯、乙基-2-羟基-2-甲基丙酸酯、乙氧基乙酸乙酯、羟基乙酸乙酯、甲基2-羟基-2-甲基丁酸甲酯、甲基3-甲氧基丙酸酯、乙基3-甲氧基丙酸酯、甲基3-乙氧基丙酸酯、乙基3-乙氧基丙酸酯、乙酸乙酯、乙酸丁酯、乳酸甲酯和乳酸乙酯、丙二醇、丙二醇单乙酸酯、丙二醇单乙醚乙酸酯、丙二醇单甲醚乙酸酯、丙二醇单丙基甲基醚乙酸酯、丙二醇单丁醚乙酸酯，丙二醇单丁醚乙酸酯、丙二醇单甲醚丙酸酯、丙二醇单甲醚丙酸酯、丙二醇甲醚乙酸酯、丙二醇乙醚乙酸酯、乙二醇单甲醚乙酸酯、乙二醇单乙醚乙酸酯、丙二醇单甲醚、丙二醇单乙醚、丙二醇单丙醚、丙二醇单丁醚、乙二醇单甲醚、乙二醇单乙醚、乳酸丙酯和乳酸丁酯、3-乙氧基丙酸乙酯、3-甲氧基丙酸甲酯、3-乙氧基丙酸甲酯和3-甲氧基丙酸乙酯、β-丙内酯、β-丁内酯、γ-丁内酯、α-甲基-γ-丁内酯、β-甲基-γ-丁内酯、γ-戊内酯、γ-己内酯、γ-辛内酯、α-羟基γ-丁内酯、2-丁酮、3-甲基丁酮、频哪酮、2-戊酮、3-戊酮、4-甲基-2-戊酮、2-甲基-3-戊酮、4,4-二甲基-2-戊酮、2,4-二甲基-3-戊酮、2,2,4,4-四甲基-3-戊酮、2-己酮、3-己酮、5-甲基-3-己酮、2-庚酮、3-庚酮、4-庚酮、2-甲基-3-庚酮、5-甲基-3-庚酮、2,6-二甲基-4-庚酮、2-辛酮、3-辛酮、2-壬酮、3-壬酮、5-壬酮、2-癸酮、3-癸酮、4-癸酮、5-己烯-2-酮、3-戊烯-2-酮、环戊酮、2-甲基环戊酮、3-甲基环戊酮、2,2-二甲基环戊酮、2,4,4-三甲基环戊酮、环己酮、3-甲基环己酮、4-甲基环己酮、4-乙基环己酮、2,2-二甲基环己酮、2,6-二甲基环己酮、2,2,6-三甲基环己酮、环庚酮、2-甲基环庚酮、3-甲基环庚酮、丙烯碳酸酯、亚乙烯碳酸酯、乙烯碳酸酯和丁烯碳酸酯、乙酸-2-乙氧基乙基、乙酸-2-乙氧基乙基、乙酸-2-(2-乙氧基乙氧基)乙基、乙酸-3-甲氧基-3-甲基丁基、乙酸-1-甲氧基-2-丙基、丙二醇、单甲醚、单乙醚、单丙醚、单丁醚、单苯醚、丙二醇单乙酸酯、二恶烷、乳酸乙酯、乙酸甲酯、乙酸乙酯、乙酸丁酯、丙酮酸甲酯、丙酮酸乙酯、丙酮酸丙酯、甲氧基丙酸甲酯、乙氧基丙酸乙酯、n-甲基吡咯烷酮(NMP)、2-甲氧基乙醚(二甘醇二甲醚)、乙二醇单甲醚、丙二醇单甲醚；丙酸甲酯、丙酸乙酯和乙氧基丙酸乙酯、甲基乙基酮、环己酮、2-庚酮、二氧化碳、环戊酮、环己酮、3-乙氧基丙酸乙酯，丙二醇甲基醚乙酸酯(PGMEA)、亚甲基纤维素、乙酸丁酯和2-甲氧基乙醇、N-甲基甲酰胺、N,N-二甲基甲酰胺、N-甲基甲酰苯胺、N-甲基乙酰胺、N,N-二甲基乙酰胺、N-甲基吡咯烷酮、二甲基亚砜、苄基乙基醚、二己醚、丙酮基丙酮、异佛尔酮、己酸、辛酸、1-辛醇、1-壬醇、苄醇、乙酸苄酯、苯甲酸乙酯、草酸二乙酯、马来酸二乙酯、γ-丁内酯、碳酸亚乙酯、碳酸丙烯酯、苯基纤维素乙酸酯等。
在实施例中，低温固化的聚酰亚胺树脂和PAC连同任何期望的添加剂或其它试剂，添加至低温固化的聚酰亚胺溶剂以用于应用。例如，低温固化的聚酰亚胺树脂的浓度可以介于约5％和约50％之间(诸如约25％)，而PAC的浓度可以介于约0.1％和约20％之间(诸如约5％)。一旦添加，之后混合混合物以得到整个低温固化的聚酰亚胺组合物的均匀组合物以确保没有由不均匀混合或非恒定组合物引起的缺陷。一旦混合在一起，该低温固化的聚酰亚胺组合物可以在使用之前储存或者直接使用。
一旦准备好，首先可以利用第二再分布钝化层507将低温固化的聚酰亚胺组合物施加至第一再分布层505和第一再分布钝化层501。第二再分布钝化层507可以施加至第一再分布层505，从而使得第二再分布钝化层507涂覆第一再分布层505的上部暴露的表面，并且可以使用工艺(诸如旋涂工艺、浸涂方法、空气刮刀涂布方法、幕涂方法、线棒涂布方法、凹面涂布方法、层压方法、挤压涂布方法、这些的组合等)施加。可以放置第二再分布钝化层507的厚度介于约7μm至约35μm之间。
一旦施加，在曝光之前(以下进一步描述)可以烘烤第二再分布钝化层507以固化和干燥第二再分布钝化层507。第二再分布钝化层507的固化和干燥去除了溶剂组分，同时留下后面的树脂、PAC和任何其它选择的添加剂。在实施例中，虽然精确的温度依赖于选择用于第二再分布钝化层507的材料，但是可以在适用于蒸发溶剂的温度下(诸如介于约40℃和150℃之间(诸如约150℃))实施预烘烤。用足够的时间(诸如介于约10秒至约5分钟之间(诸如约270秒))实施预烘烤以固化和干燥第二再分布钝化层507。
一旦固化和干燥，则可以图案化第二再分布钝化层507以形成至第一再分布层505的开口。在实施例中，通过将第二再分布钝化层507放置到用于曝光的成像器件(未在图5A至图5B中单独地示出)开始图案化。该成像器件可以包括支撑板、能量源和位于支撑板和能量源之间的图案化掩模。
在实施例中，能量源对第二再分布钝化层507供应能量(诸如光)以引起PAC的反应，进而与第二再分布钝化层聚合物树脂反应以化学改变能量影响的第二再分布钝化层507的那些部分。在实施例中，该能量可以是电磁辐射(诸如g-射线(具有约436nm的波长)、i-射线(具有约365nm的波长)、紫外辐射、远紫外辐射、x-射线、电子束等)。虽然也可以利用任何合适的能量源(诸如汞蒸气灯、氙气灯、炭弧灯等)，但该能量源可以是电磁辐射的源，并且可以是KrF准分子激光(具有248nm的波长)、ArF准分子激光(具有193nm的波长)、F2准分子激光(具有157nm的波长)等。
在能量实际撞击在第二再分布钝化层507之前，图案化掩摸位于能量源和第二再分布钝化层507之间以阻挡部分能量以形成图案化的能量。在实施例中，图案化掩模可以包括一系列层(例如，衬底、吸收层、抗反射涂层、屏蔽层等)以反射、吸收或其它方式阻挡部分能量到达第二再分布钝化层507的那些部分(不期望被照射的)。可以通过以期望照射的形状形成穿过图案化掩摸的开口在图案化掩摸中形成期望的图案。
在实施例中，第二再分布钝化层507放置在支撑板上。一旦图案已经与第二再分布钝化层507对准，则能量源产生期望的能量(例如，光)(以穿过图案化掩摸的方式到达第二再分布钝化层507)。撞击在部分第二再分布钝化层507上的图案化能量引起了第二再分布钝化层507内的PAC的反应。之后，PAC对图案化能量的吸收的化学反应产物(例如，酸/碱/自由基)与第二再分布钝化层聚合物树脂反应，化学改变第二再分布钝化层507的那些部分(通过图案化掩摸照射)。
在已经曝光第二再分布钝化层507之后，可以使用第一曝光后烘烤(PEB)以辅助曝光期间由能量撞击在PAC上产生的酸/碱/自由基的产生、分散和反应。这种辅助有助于创建或增强化学反应(在由能量撞击的那些区域和未由能量撞击的那些区域之间产生化学差异和不同极性)。这些化学差异也导致了由能量撞击的区域和未由能量撞击的那些区域之间的溶解性的差异。在实施例中，可以用介于约40秒和约120秒之间(诸如约2分钟)的一段时间将第二再分布钝化层507的温度增加至约70℃和约150℃之间。在特定的实施例中，可以在约140℃、150℃、130℃、110℃、90℃和70℃下均实施约2分钟的显影后烘烤。
一旦已经曝光和烘烤第二再分布钝化层507，则可以使用显影剂显影第二再分布钝化层507。在实施例中，其中，第二再分布钝化层507是低温固化的聚酰亚胺，可以利用第一显影剂(可以是有机溶剂或临界流体)去除第二再分布钝化层507的那些部分(未曝光于能量并且因此，保留它们原始的溶解性)。可以利用的材料的具体实例包括烃类溶剂、醇溶剂、醚溶剂、酯溶剂、临界流体、这些的组合等。可以用于负性溶剂的材料的具体实例包括环戊酮(A515)、己烷、庚烷、辛烷、甲苯、二甲苯、二氯甲烷、氯仿、四氯化碳、三氯乙烯、甲醇、乙醇、丙醇、丁醇、临界二氧化碳、二乙醚、二丙醚、二丁醚、乙基乙烯基醚、二恶烷、环氧丙烷、四氢呋喃、纤维素、甲基纤维素、丁基纤维素、甲基卡必醇、二乙二醇单乙醚、丙酮、甲基乙基酮、甲基异丁基酮、异佛尔酮、环己酮、乙酸甲酯、乙酸乙酯、乙酸丙酯、乙酸丁酯、吡啶、甲酰胺、N,N-二甲基甲酰胺等。
例如，可以使用旋涂工艺对第二再分布钝化层507施加第一显影剂。在这个工艺中，将第一显影剂从第二再分布钝化层507之上施加至第二再分布层钝化层507同时旋转第二再分布钝化层507。在实施例中，第一显影剂可以处于约10℃和约80℃之间(诸如50℃)的温度，并且该显影可以持续约1分钟至约60分钟之间(诸如约30分钟)。在实施例中，其中，对第二再分布钝化层507利用低温固化的聚酰亚胺，低温固化的聚酰亚胺的材料具有暴露的和未暴露区域之间的大于6(而PBO可以具有约3.5的溶解速率)的溶解速率。
然而，虽然此处描述的旋涂方法是用于在曝光后显影第二再分布钝化层507的一种合适的方法，但是该方法旨在说明并且不旨在限制实施例。相反，可以可选地使用用于显影的任何合适的方法(包括浸工艺、凹坑工艺、喷射工艺、这些的组合等)。所有这些显影工艺旨在完全地包括在实施例的范围内。
一旦已经显影第二再分布钝化层507，则可以冲洗第二再分布钝化层507。在实施例中，虽然可以使用诸如水的任何合适的冲洗溶液，但可以用冲洗液(诸如丙二醇单甲醚乙酸酯(C260))冲洗第二再分布钝化层507。
在显影之后，可以利用显影后烘烤工艺以有助于在显影工艺之后，聚合和稳定第二再分布钝化层507。在实施例中，可以在约800℃和约200℃之间(诸如约140℃)的温度下实施介于约60秒和约300秒之间(诸如约2分钟)的时间的显影后烘烤工艺。
在显影后烘烤以及RDL的表面处理之后，可以固化第二再分布钝化层507。在实施例中，其中，第二再分布钝化层507包括低温固化的聚酰亚胺，固化工艺可以在小于约230℃(诸如介于约200℃和约230℃之间(诸如约220℃)的温度)的低温下实施约1小时和约2小时之间的时间。在特定实施例中，固化工艺可以在约230℃的温度下实施约1小时、在约220℃的温度下实施约1小时的时间或在约200℃的温度下实施约2小时的时间。然而，可以利用任何合适的温度和时间。
通过由诸如低温固化的聚酰亚胺的材料形成第二再分布钝化层507，可以获得对下面的层(例如，第一再分布钝化层501和第一再分布层505)具有增加的粘合的材料。例如，通过对第二再分布钝化层507使用低温固化的聚酰亚胺，第二再分布钝化层507可以具有对第一再分布钝化层501(例如，PBO)的约582kg/cm2的粘合。此外，即使没有曝光后烘烤工艺，第二再分布钝化层507的材料也将具有对第一再分布层505的材料的约680kg/cm2的增加的粘合。在随后的工艺和使用期间，对第一再分布层505和第二再分布钝化层507的增加的粘合导致第二再分布钝化层507和第一再分布钝化层501之间的分层的减少或甚至消除。
此外，通过对第二再分布钝化层507使用低温固化的聚酰亚胺的材料，可以得到在这些结构内形成的开口的改进。例如，在第二再分布钝化层507内形成的开口中，该开口可以具有介于约60°和约70°之间(诸如65°)的通孔角α1(与介于约35°和约40°之间的PBO的通孔角相比)并且用小于0.5μm的通孔底部覆盖区锐化低温固化的聚酰亚胺内形成的开口内的角，而诸如PBO材料的使用将引起开口具有不期望的角圆化和通孔底部圆化。
在已经图案化第二再分布钝化层507之后，可以形成第二再分布层509以延伸穿过在第二再分布钝化层507内形成的开口并且与第一再分布层505电连接。在实施例中，可以使用类似于第一再分布层505的材料和工艺形成第二再分布层509。例如，可以施加晶种层，并且晶种层由图案化的光刻胶覆盖，可以对晶种层施加诸如铜的导电材料，可以去除图案化的光刻胶并且可以使用导电材料作为掩模蚀刻晶种层。然而，可以使用任何合适的材料或制造工艺。
在已经形成第二再分布层509之后，可以在第二再分布层509上方施加第三再分布钝化层511以有助于隔离和保护第二再分布层509。在实施例中，可以由与第二再分布钝化层507类似的材料并且以类似的方式形成第三再分布钝化层511。例如，相对于第二再分布钝化层507，可以由以上描述的已经施加和图案化的低温固化的聚酰亚胺形成第三再分布钝化层511。然而，可以利用任何合适的材料或制造工艺。
在已经图案化第三再分布钝化层511之后，可以形成第三再分布层513以延伸穿过在第三再分布钝化层511内形成的开口并且与第二再分布层509电连接。在实施例中，可以使用类似于第一再分布层505的材料和工艺形成第三再分布层513。例如，可以施加晶种层并且晶种层由图案化的光刻胶覆盖，可以对晶种层施加诸如铜的导电材料，可以去除图案化的光刻胶并且可以使用导电材料作为掩模蚀刻晶种层。然而，可以使用任何合适的材料或制造工艺。
在已经形成第三再分布层513之后，可以在第三再分布层513上方形成第四再分布钝化层515以有助于隔离和保护第三再分布层513。在实施例中，可以由与第二再分布钝化层507类似的材料并且以类似的方式形成第四再分布钝化层515。例如，相对于第二再分布钝化层507，可以由以上描述的已经施加和图案化的低温固化的聚酰亚胺形成第四再分布钝化层515。然而，可以利用任何合适的材料或制造工艺。
通过利用包括诸如PBO的材料和诸如低温固化的聚酰亚胺的材料的混合结构，可以在最大限度地减少材料的缺点的同时获得每种材料的益处。例如，在实施例中，可以用PBO(具有1.5的AR)和低温固化的聚酰亚胺(具有1.1的AR)获得分辨率，当形成诸如PBO的材料时，结构的图案化可以得到小于6μm的临界尺寸，从而使得在PBO下方没有再分布层。此外，通过在PBO上方使用低温固化的聚酰亚胺，可以得到低温固化的聚酰亚胺和下面的再分布层之间的更大的粘合，并且可以改进结构的整体可靠性以有助于结构通过质量检测(诸如TCB-1050x、uHAST-192hrs和HTS-1000hrs可靠性检测)。具体地，在诸如uHAST检测的一些检测期间，PBO的结构可能分解并且导致可靠性问题产生，而低温固化的聚酰亚胺结构没有分解。例如，图5C示出了采取uHAST检测之后的检测数据，该图示出了低温固化的聚酰亚胺的结构在可靠性检测之后没有改变。
具体地，此处描述的低温固化的聚酰亚胺与下面的层(例如，包括PBO和铜)具有约759kg/cm2的粘合，而PBO具有约643kg/cm2的粘合。此外，低温固化的聚酰亚胺具有约1.5μm的低膜显影膜损失(而PBO具有大于4μm(诸如约4.5μm)的高膜损失)并且具有约30％(与PBO的约18％的膜收缩率相比)的膜收缩率(在固化之后和在显影之后)。
回到图5A至图5B，这些图进一步示出了凸块下金属519和第三外部连接器517的形成以与第三再分布层513电连接。在实施例中，凸块下金属519可以均包括导电材料的三层(诸如钛层、铜层和镍层)。然而，本领域中的一个普通技术人员将意识到有很多合适的材料和层的布置(诸如铬/铬铜合金/铜/金的布置、钛/钛钨/铜的布置或铜/镍/金的布置)适用于凸块下金属519的形成。可以用于凸块下金属519的任何合适的材料或材料层均旨在完全地包括在实施例的范围内。
在实施例中，通过在第三再分布层513上方形成每层并且沿着穿过第四再分布钝化层515的开口的内表面创建凸块下金属519。虽然可以根据期望的材料使用其它的形成工艺(诸如溅射、蒸发或PECVD工艺)，但是可以使用镀工艺(诸如电化学镀)实施每层的形成。凸块下金属519可以形成为具有介于约0.7μm和约10μm之间(诸如约5μm)的厚度。
在实施例中，虽然可以可选地使用任何合适的材料，但是第三外部连接器517可以放置在凸块下金属519上并且可以是包括共晶材料(诸如焊料)的球栅阵列(BGA)。在实施例中，其中，第三外部连接器517是焊料球，可以使用落球方法(诸如直接落球工艺)形成第三外部连接器517。可选地，可以首先通过任何合适的方法(诸如蒸发、电镀、印刷、焊料转移)形成锡层，并且之后实施回流以将材料塑造成期望的凸块形状来形成焊料球。一旦已经形成第三外部连接器517，则可以实施检测以确保该结构适用于进一步处理。
此外，表面器件521也可以通过凸块下金属519放置为与第三再分布层513接触。表面器件521可以用于向第一半导体器件201、第二半导体器件301或作为整体的封装件提供额外的功能或编程。在实施例中，表面器件521可以是表面安装元件(SMD)或包括无源器件(诸如电阻器、电感器、电容器、跳线、这些的组合等)的集成无源器件(IPD)以期望地连接至第一半导体器件201或第二半导体器件301或封装件的其它部分并且与第一半导体器件201或第二半导体器件301或封装件的其它部分结合起来使用。
例如，通过按顺序将表面器件521的诸如焊料球(未在图5A至图5B中单独地示出)的连接器浸入助焊剂，并且之后使用拾取和放置工具将表面器件521的连接器与单个的凸块下金属519物理对准，可以将表面器件521连接至凸块下金属519。在实施例中，其中，表面器件521使用诸如焊料球的连接器，一旦已经放置表面器件521，则可以实施回流工艺以将表面器件521与下面的凸块下金属519物理接合并且可以实施助焊剂清洗。然而，可以利用任何合适的连接器或连接工艺(诸如金属金属接合等)。
图6示出了第一载体衬底101从第一半导体器件201和第二半导体器件301的脱粘。在实施例中，第三外部连接器517并且因此包括第一半导体器件201和第二半导体器件301的结构可以附接至环结构(未在图6中单独地示出)。在脱粘工艺期间和之后，环结构可以是旨在向结构提供支撑和稳定的金属环。在实施例中，虽然可以可选地使用任何其它合适的粘合或附接，但是例如，使用紫外线胶带(也未在图6中示出)将第三外部连接器517、第一半导体器件201和第二半导体器件301附接至环结构。
一旦第三外部连接器517并且因此包括第一半导体器件201和第二半导体器件301的结构附接至环结构，例如，可以使用热工艺改变粘合层103的粘合性质，将第一载体衬底101从包括第一半导体器件201和第二半导体器件301的结构脱粘。在特定实施例中，能量源(诸如紫外(UV)激光、二氧化碳(CO2)激光或红外(IR)激光)可以用于辐照和加热粘合层103直至粘合层103失去了至少一些粘合性质。一旦实施，则可以将第一载体衬底101和粘合层103物理地分隔开并且从包括第三外部连接器517、第一半导体器件201和第二半导体器件301的结构去除第一载体衬底101。
然而，虽然环结构可以用于支撑第三外部连接器517，但是诸如描述仅是可以使用的一种方法并且不旨在限制实施例。在另一实施例中，例如，使用第一胶可以将第三外部连接器517附接至第二载体衬底。在实施例中，虽然它们也可以不同，但是第二载体衬底类似于第一载体衬底101。一旦附接，则可以辐照粘合层103并且可以物理地去除粘合层103和第一载体衬底101。
图6也示出了聚合物层105的图案以暴露通孔111(连同相关的第一晶种层107)。在实施例中，例如，可以使用激光钻孔方法图案化聚合物层105。在这种方法中，首先在聚合物层105上方沉积保护层(诸如光热转换(LTHC)层或铝镍钴层(未在图6中单独地示出))。一旦保护，则激光直接朝向期望被去除的聚合物层105的那些部分以暴露下面的通孔111。在激光钻孔工艺期间，对于普通的聚合物层105，钻孔能量可以在从约0.1mJ至约30mJ的范围内，并且钻角约0度(垂直于聚合物层105)至约85度。在实施例中，可以形成图案以在通孔111上方形成具有介于约100μm和约300μm之间(诸如约200μm)的宽度的开口。
在另一实施例中，首先可以通过对聚合物层105施加光刻胶(未在图6中单独地示出)，并且之后将光刻胶暴露于图案化的能量源(例如，图案化的光源)以引起化学反应，从而引起暴露于图案化的光源的那些部分的物理改变来图案化聚合物层105。之后，根据期望的图案，对曝光的光刻胶施加显影剂以利用物理改变并且选择性地去除光刻胶的曝光的部分或光刻胶的未曝光的部分，并且例如，用干蚀刻工艺去除下面的聚合物层105的暴露的部分。然而，可以利用用于图案化聚合物层105的任何其它合适的方法。
图7A示出了第一封装件700的接合。在实施例中，第一封装件700可以包括第三衬底701、第三半导体器件703、第四半导体器件705(接合至第三半导体器件703)、第三接触焊盘707、第二包封物709和第四外部连接711。在实施例中，例如，第三衬底701可以是包括内部互连件(例如，衬底通孔715)的封装衬底以将第三半导体器件703和第四半导体器件705连接至通孔111。
可选地，第三衬底701可以是用作中间衬底的插入器以将第三半导体器件703和第四半导体器件705连接至通孔111。在这个实施例中，例如，第三衬底701可以是掺杂或未掺杂的硅衬底或绝缘体上硅(SOI)的有源层。然而，第三衬底701也可以是玻璃衬底、陶瓷衬底、聚合物衬底或可以提供合适的保护和/或互连功能的任何其它衬底。这些以及任何其它合适的材料可以用于第三衬底701。
第三半导体器件703可以是设计为用于预期目的(诸如成为逻辑管芯、中央处理器(CPU)管芯、存储器管芯(例如，DRAM管芯)、这些的组合等)的半导体器件。在实施例中，其中，根据特定功能需求，第三半导体器件703包括集成电路器件(诸如晶体管、电容器、电感器、电阻器)第一金属层(未示出)等。在实施例中，第三半导体器件703设计和制造为与第一半导体器件201结合或同时运作。
第四半导体器件705可以类似于第三半导体器件703。例如，第四半导体器件705可以是用于预期目的(例如，DRAM管芯)设计的半导体管芯并且包括用于期望的功能的集成电路器件。在实施例中，第四半导体器件705设计为与第一半导体器件201和/或第三半导体器件703结合或同时运作。
第四半导体器件705可以接合至第三半导体器件703。在实施例中，第四半导体器件705与第三半导体器件703仅物理接合，诸如通过使用粘合剂。在这个实施例中，例如，虽然可以可选地利用任何合适的电接合，但是可以使用布线接合将第四半导体器件705和第三半导体器件703电连接至第三衬底701。
可选地，第四半导体器件705可以物理和电接合至第三半导体器件703。在这个实施例中，第四半导体器件705可以包括与位于第三半导体器件703上的第五外部连接(也未在图7A中单独地示出)连接的第四外部连接(未在图7A中单独地示出)以将第四半导体器件705与第三半导体器件703互连。
例如，可以在第三衬底701上方形成第三接触焊盘707以形成第三半导体器件703和第四外部连接711之间的电连接。在实施例中，第三接触焊盘707可以形成在第三衬底701上方并且与第三衬底701内的电气路由(诸如衬底通孔715)电接触。第三接触焊盘707可以包括铝，但也可以可选地使用诸如铜的其它材料。可以使用诸如溅射的沉积工艺以形成材料层(未示出)并且之后通过合适的工艺(诸如光刻掩模和蚀刻)去除部分材料层以形成第三接触焊盘707来形成第三接触焊盘707。然而，可以利用任何其它合适的工艺形成第三接触焊盘707。第三接触焊盘707可以形成为具有介于约0.5μm和约4μm之间(诸如约1.45μm)的厚度。
第二包封物709可以用于包封和保护第三半导体器件703、第四半导体器件705和第三衬底701。在实施例中，第二包封物709可以是模塑料并且可以使用模塑器件(未在图7A中示出)放置。例如，第三衬底701、第三半导体器件703和第四半导体器件705可以放置在模塑器件的腔内，并且该腔可以是密封的。在密封腔之前可以将第二包封物709放置到腔内，或者可以通过注射口注射至腔。在实施例中，第二包封物709可以是模塑料树脂(诸如聚酰亚胺、PPS、PEEK、PES、耐热性晶体树脂、这些的组合等)。
一旦第二包封物709已经放置到腔内，从而使得第二包封物709包封第三衬底701、第三半导体器件703和第四半导体器件705周围的区域，可以固化第二包封物709以使第二包封物709硬化以用于最佳保护。虽然精确的固化工艺至少部分依赖于选择用于第二包封物709的特定材料，在实施例中，其中，选择模塑料作为第二包封物709，可以通过诸如将第二包封物709加热至约100℃和约130℃之间(诸如约125℃)约60秒至约3000秒(诸如约600秒)的工艺发生固化。此外，引发剂和/或催化剂可以包括在第二包封物709内以更好地控制固化工艺。
然而，本领域中一个普通技术人员将意识到，以上描述的固化工艺仅是示例性工艺并且不意味着限制目前的实施例。可以可选地使用其它固化工艺(诸如辐照或甚至允许在周围温度下使第二包封物709硬化)。可以使用任何合适的固化工艺，并且所有这些工艺旨在完全地包括在此处讨论的实施例的范围内。
在实施例中，例如，可以形成第四外部连接711以提供第三衬底701和通孔111之间的外部连接。第四外部连接711可以是接触凸块(诸如微凸块或可控塌陷芯片连接(C4)凸块)并且可以包括诸如锡的材料或诸如银或铜的其它合适的材料。在实施例中，其中，第四外部连接711是锡焊料凸块，例如，可以首先通过任何合适的方法(诸如蒸发、电镀、印刷、焊料转移、球置等)形成厚度约100μm的锡层来形成第四外部连接711。一旦已经在结构上形成锡层，则可以实施回流以将材料塑造成期望的凸块形状。
一旦已经形成第四外部连接711，则第四外部连接711与通孔111对准并且放置在通孔111上方，并且实施接合。例如，在实施例中，其中，第四外部连接711是焊料凸块，接合工艺可以包括回流工艺，借以将第四外部连接711的温度升高至第四外部连接711将液化和流动的点，从而一旦第四外部连接711再固化，则可将第一封装件700接合至通孔111。
图7A也示出了第三外部连接器517从环结构的脱粘以及结构的切割以形成第一集成扇出层叠封装(InFO-POP)结构。在实施例中，例如，首先使用第二紫外线胶带将第一封装件700接合至第二环结构，可以将第三外部连接器517从环结构脱粘。一旦接合，可以用紫外光辐射辐照紫外线胶带，一旦紫外线胶带失去了它的粘合性，则第三外部连接器517可以与环结构物理分离。
一旦接合，实施结构的切割以形成第一InFO-POP结构。在实施例中，可以通过使用激光或锯片(未示出)实施切割以割穿位于通孔111之间的包封物401和聚合物层105，从而切割每段以形成具有第二半导体器件301的第一InFO-POP结构。然而，本领域中一个普通技术人员将意识到，利用锯片切割第一InFO-POP结构仅是一个示出的实施例并且不旨在限制。可以可选地利用用于切割第一InFO-POP结构的可选的方法(诸如利用一个或多个蚀刻以将第一InFO-POP结构分隔开)。可以可选地利用这些方法或任何其它合适的方法以切割第一InFO-POP结构。
在切割工艺期间，甚至可以看出使用此处描述的实施例的更多的优势。通过对第二再分布钝化层507利用诸如低温固化的聚酰亚胺的材料，在切割之后，完全不存在当利用PBO时通常在划线结构内看见的PBO残余物。此外，也没有可见的低温固化的聚酰亚胺的残余物，并且也没有可见的划线上的模塑料颗粒。由于更少可见的残余物，因此存在较少的由这些残余物引起的担忧或问题。
在另一实施例中，第一再分布钝化层501的材料可以由类似于第二再分布钝化层507的材料替代，而不是相对于图5B的以上描述的诸如PBO的材料。例如，在这个实施例中，第一再分布钝化层501可以是通过以上描述的施加、曝光、显影和显影后烘烤形成的低温固化的聚酰亚胺。然而，可以利用任何合适的材料或制造方法。
通过形成类似于第二再分布钝化层507的第一再分布钝化层501，位于封装件的前侧上的包封物401上方的每个钝化层均使用诸如低温聚酰亚胺的材料形成。通过由低温聚酰亚胺形成位于封装件的前侧上的每个钝化层，增加了通过使用低温聚酰亚胺获得的增加的粘合(例如，约610kg/cm2的粘合)并且减小了分层的风险。此外，低温聚酰亚胺的使用可以得到没有浮渣的6μm通孔开口。
在又另一实施例中，不仅第一再分布钝化层501由与第二再分布钝化层507(例如，低温固化的聚酰亚胺)类似的材料制成，而且第一钝化层211也由与第二再分布钝化层507类似的材料形成。例如，在这个实施例中，第一钝化层211(位于第一半导体器件201上)可以是通过以上描述的施加、曝光、显影、显影后烘烤和固化形成的低温固化的聚酰亚胺。因此，在工艺内利用全低温固化的聚酰亚胺的方案。
通过用与剩余的前侧钝化层(例如，第二再分布钝化层507、第三再分布钝化层511和第四再分布钝化层515)类似的材料形成第一钝化层211和第一再分布钝化层501，可以扩展诸如低温聚酰亚胺的材料的益处(例如，它的粘合)。此外，在实施例中，其中，该管芯是DRAM管芯，低温聚酰亚胺允许PBO的高温工艺的去除(用1.5小时320℃固化高温PBO)，高温工艺可能引起超过2.5％的良率损失。
在又另一实施例中，除第一钝化层211和第一再分布钝化层501的材料与第二再分布钝化层507类似之外，聚合物层105也由与第二再分布钝化层507类似的材料形成。在这个实施例中，聚合物层105由诸如低温聚酰亚胺的材料替代，而不是以上描述的诸如PBO的材料。例如，在这个实施例中，聚合物层105可以是通过以上描述的施加、曝光、显影和显影后烘烤形成的低温固化的聚酰亚胺。然而，可以利用任何合适的材料或制造方法。
通过用与剩余的前侧钝化层(例如，第二再分布钝化层507、第三再分布钝化层511和第四再分布钝化层515)类似的材料形成第一钝化层211、第一再分布钝化层501和聚合物层105的全部，可以得到位于包封物401的两侧上的材料的益处(例如，它的粘合)。因此，由于增加的粘合，可以减小或甚至消除减小的分层的可能性。
图7B示出了通过对第一再分布层505(例如，“PM1”)和对第二再分布钝化层507(例如，“PM2”)使用低温固化的聚酰亚胺(图7B中由术语“LT-PI”表示)可以得到的粘合增加的表。可以看出，在用低温显影后烘烤(“PDB”)的实施例中，该粘合可以高达759Kg/cm2，这大于对照PBO的643Kg/cm2的粘合。此外，即使没有曝光后烘烤，低温固化的聚酰亚胺也仍将显示超越对照680Kg/cm2的改进。
图8A至图8B示出了另一实施例，其中，利用先前实施例(包括用与相对于图1至图7B以上描述的不同的和类似的材料的全部实施例)连同工艺形成开口划线，用图8B示出了图8A中虚线框801标记的近视图。在这个实施例中，再分布结构500可以分成划线区域804、密封环区域803、缓冲区域805和有源电路区域807。划线区域804将是发生切割的区域，而密封环区域803包含将用于有助于隔离内部结构的密封环806。此外，缓冲区域805允许密封环区域803和再分布结构的剩余的有源电路(可以在有源电路区域807中发现)之间的距离。
在特定的配置中，密封环区域803可以具有介于约10μm和约200μm之间(诸如约60μm)的密封环宽度Wsr并且具有位于密封环806的第一侧上的每个钝化层的回步。划线区域804可以具有介于约5μm和约100μm之间(诸如约30μm)的回步宽度Wsb。此外，缓冲区域805(可以用于提供密封环806和剩余的再分布层之间的缓冲)可以具有介于约5μm和约100μm之间(诸如约20μm)的缓冲区域宽度Wb。然而，可以利用任何合适的尺寸。
在这个实施例中，(例如，在施加、曝光、显影和低温固化期间)形成划线区域804内的第一再分布钝化层501、第二再分布钝化层507、第三再分布钝化层511和第四再分布钝化层515，以使划线区域804内的每个钝化层从位于其下面的钝化层回步。看图8B，可以看出在这个实施例中，第一再分布钝化层501没有覆盖包封物401的长度，并且第二再分布钝化层507没有覆盖第一再分布钝化层501的长度。此外，第三再分布钝化层511形成为仅覆盖第二再分布钝化层507的部分而没有覆盖第二再分布钝化层507的长度，并且第四再分布钝化层515形成为仅覆盖第三再分布钝化层511的部分而没有覆盖第三再分布钝化层511的长度。
图8B示出了依次更高钝化层的该回拉的结果的近视图。在实施例中，第一再分布钝化层501可以从期望的割点(例如，在切割期间)回拉并且具有远离割点的第一边缘(定位为介于约1μm和约50μm之间(诸如约8μm)的第一距离D1)。类似地，第二再分布钝化层507的边缘可以从第一再分布钝化层501的边缘回拉第二距离D2(介于约1μm和约50μm之间(诸如约8μm))，并且第三再分布钝化层511的边缘可以从第二再分布钝化层507的边缘回拉第三距离D3(介于约1μm和约50μm之间(诸如约8μm))。最后，第四再分布钝化层515的边缘可以从第三再分布钝化层511回拉第四距离D4(介于约1μm和约50μm之间(诸如约8μm))。
然而，虽然已经用具体的尺寸描述了以上描述的结构，但是本领域中的一个普通技术人员将意识到，这些描述仅旨在说明并且不旨在限制实施例。相反，可以利用任何合适的尺寸，并且所有这些尺寸可以完全地包括在实施例的范围内。
此外，在实施例中，形成位于密封环区域803内的第一再分布层505、第二再分布层509和第三再分布层513内的金属以使密封环806为交错通孔开口配置。在实施例中，可以通过形成位于密封环区域803内的第一再分布层505、第二再分布层509和第三再分布层513的部分以具有适用于密封环806的尺寸来形成密封环806。首先看密封环806内的第一再分布通孔503，密封环806内的每个第一再分布通孔503可以形成为具有介于约1μm和约50μm之间(诸如约9μm)的第一宽度W1，并且第一再分布通孔503可以由介于约5μm和约50μm之间(诸如约25μm)的第五距离D5分隔开。
密封环806内的第一再分布层505可以形成在第一再分布通孔503上方，至位于第一再分布钝化层501上方介于约3μm和约10μm之间(诸如约6μm)的厚度，并且可以形成为延伸穿过第一再分布通孔503(朝向第二再分布钝化层507的回拉边缘)第六距离D6介于约1μm和约20μm之间(诸如约6μm)，并且也可以形成为延伸穿过第一再分布通孔503(朝向第一再分布层505的有源电路区域807)第七距离D7介于约1μm和约20μm之间(诸如约7μm)。密封环806内的第一再分布层505可以通过介于约1μm和约20μm之间(诸如约4μm)之间的第十二距离D12与缓冲区域805分隔开。
第二再分布层509可以形成在第一再分布层505上方并且与第一再分布层505接触，至位于第二再分布钝化层507上方介于约3μm和约10μm之间(诸如约4μm)的厚度。在实施例中，将形成延伸穿过第二再分布钝化层507的第二再分布层509，从而使得延伸的第二再分布层509的段具有介于约1μm和约50μm之间(诸如约14μm)的第二宽度W2，并且从一个第一再分布通孔503偏移的第一偏移距离DO1介于约1μm和约50μm之间(诸如约3μm)，并且从另一第一再分布通孔503偏移的第二偏移距离DO2介于约1μm和约50μm之间(诸如约8μm)。此外，第二再分布层509可以形成为延伸朝向第三再分布钝化层511的回拉边缘的第八距离D8介于约5μm和约50μm之间(诸如约20μm)并且延伸朝向第二再分布层509的有源电路区域807的第九距离D9介于约5μm和约100μm之间(诸如约29μm)。第二再分布层509可以与划线区域804分隔开的第十三距离D13介于约1μm和约50μm之间(诸如约11μm)。
第三再分布层513可以形成在第二再分布层509上方并且与第二再分布层509接触，至位于第三再分布钝化层511上方介于约3μm和约15μm之间(诸如约5μm)的厚度。在实施例中，将形成延伸穿过第三再分布钝化层511的第三再分布层513，从而使得延伸的第三再分布层513的段具有第二宽度W2，并且从第一延伸(第二再分布层509的)偏移的第三偏移距离DO3介于约1μm和约50μm之间(诸如约3μm)，并且从第二再分布层509的边缘偏移的第四偏移距离DO4介于约5μm和约50μm之间(诸如约11μm)。最后，第三再分布层513可以形成为延伸朝向第四再分布钝化层515的回拉边缘的第十距离D10介于约1μm和约50μm之间(诸如约10μm)，并且延伸朝向第四再分布层515的有源电路区域807的第十一距离D11介于约1μm和约50μm之间(诸如约7μm)。
一旦已经在划线区域804内形成具有回步结构的再分布结构500，则可以实施额外的制造工艺。例如，如相对于图1至图7B的以上描述的，可以脱粘第一载体衬底101，可以图案化聚合物层105，可以将第一封装件700接合至通孔111，并且例如，可以使用激光切割工艺切割该结构。
然而，通过利用此处描述的开口划线方法，在切割工艺期间，节约了从划线区域去除钝化层的成本。例如，在实施例中，其中，利用激光实施切割，在切割工艺之前，通过去除划线区域804的材料，已经有更少的材料需要被去除。因此，在实际切割工艺期间，由于去除更少的材料，因此需要更少的能量去除剩余在适当位置的材料。因此，增加的粘合(可用诸如低温固化的聚酰亚胺的材料)允许这样的回步并且用划线开口方法更可行。
此外，虽然没有明确地在此处描述，用于形成密封环806的尺寸也可以用于相对于图1至图7B的以上描述的实施例中。例如，用于形成密封环806的尺寸可以在结构(没有钝化层的回步)内使用。
通过利用此处描述的混合和完全的低温固化的聚酰亚胺结构，可以改进钝化层的粘合。这种粘合可以将这些结构的无分层率从约86％改进至约100％，有效地减轻或甚至消除了与这些结构内的分层相关的问题。
图9示出了另一实施例，其中，固化第二再分布钝化层507的材料，而不是被固化以形成低温固化的聚酰亚胺(相对于图1至图8B的以上描述的)，以形成超低温固化的聚酰亚胺。在这个实施例中，并且如图9示出了以分钟为单位的x轴，可以使用具有第一升温阶段903、第一固化阶段905和第一冷却阶段907的第一固化工艺901固化第二再分布钝化层507。在实施例中，用辐射固化工艺实施第一固化工艺901，其中，用能量辐照第二再分布钝化层507以增加第二再分布钝化层507的温度。然而，可以利用任何合适的加热工艺。
首先，可以通过在第一升温阶段903将第二再分布钝化层507的温度从室温升高至介于约150℃和小于或等于约200℃之间(诸如约190℃)的温度来开始第一固化工艺901。在实施例中，第一升温阶段903可以以介于约2℃/min和约5℃/min之间(诸如约4.8℃/min)的速率增加第二再分布钝化层507的温度，并且可以绕开需要低温的步骤以加热机器。然而，可以利用温度改变的任何合适的速率。
一旦第一升温阶段903已经将温度增加至期望的固化温度(例如，190℃)，则对于第一固化阶段905，第二再分布钝化层507的温度可以保持稳定。在实施例中，第一固化阶段905可以介于约1小时和约10小时之间(诸如约2小时)。然而，可以利用任何合适的时间。
在已经完成第一固化阶段905之后，第一冷却阶段907可以用于降低第二再分布钝化层507的温度以用于进一步处理。在实施例中，第一冷却阶段907可以以介于约0.5℃/min和约2.0℃/min之间(诸如约1.0℃/min或约0.8℃/min)的速率减小第二再分布钝化层507的温度。然而，可以利用任何合适的冷却速率。
在第一升温阶段903、第一固化阶段905和第一冷却阶段907的每个期间，诸如氮气的非反应性气体可以以介于约10000sccm和约90000sccm之间(诸如约60000sccm)的流率流经室。此外，空气的氧含量可以保持低于约5ppm。室的压力也可以保持在介于约30torr和约700torr之间(诸如约69torr)的压力。然而，可以利用任何合适的工艺条件。
图9也示出了另一实施例，其中，使用第二固化工艺909固化第二再分布钝化层507。在这个实施例中，可以相对于第一固化工艺901(例如，以约1.0℃/min的速率升温)的以上描述的实施第一升温阶段903。然而，在这个实施例中，第一升温阶段903持续地增加第二再分布钝化层507的温度直至第二再分布钝化层507的温度已经增加至200℃。第二再分布钝化层507的温度保持在200℃约1小时和约10小时之间(诸如约2小时)，并且之后第一冷却阶段907可以用于减小第二再分布钝化层507的温度以用于进一步处理。
图10示出了另一实施例，其中，除了第一升温阶段903、第一固化阶段905和第一冷却阶段907之外，使用了突增阶段1001。在一个实施例中，示出了第三固化工艺1002，其中，在第一固化阶段905的末尾具有190℃的温度，将第二再分布钝化层507的温度增加至介于约200℃和约260℃之间(诸如约230℃)的温度。在实施例中，突增阶段1001的温度可以以介于约1.8℃/min和约10℃/min之间(诸如约2℃/min)的速率增加。如相对于图9的以上描述的，一旦已经将温度增加至最高温度，第一冷却阶段907可以用于减小第二再分布钝化层507的温度以用于进一步处理。
图10也示出了第四固化工艺1003，该工艺也使用了突增阶段1001，并且其中x轴具有分钟的单位。在这个实施例中，然而，第一固化阶段905保持约200℃的温度，而不是将第一固化阶段905保持190℃的温度。之后，一旦已经完成第一固化阶段905，突增阶段1001可以用于将第二再分布钝化层507的温度增加至介于约200℃和约260℃之间(诸如约230℃)的温度，并且之后第一冷却阶段907可以用于减小第二再分布钝化层507的温度以用于进一步处理。
图11示出了采用额外检测数据说明了使用1378cm-1/1501cm-1傅立叶变换红外光谱(FTIR)比率的聚酰亚胺环化。具体地，如此处描述的超低温固化的聚酰亚胺(图11中由“200C-2H”，“190C-2H”，“200C-2H+230C-5min”和“190C-2H+230C-5min”标记的行表示)具有小于1.60的聚酰亚胺环化，然而，其它聚酰亚胺(诸如图11中由“230C-1H”标记的非超低温聚酰亚胺)具有大于1.6(诸如1.63)的聚酰亚胺环化。因此，超低温固化的聚酰亚胺可以提供用于第二再分布钝化层507的额外的结构益处。
例如，如果第二再分布钝化层507形成为低温聚酰亚胺材料(而不是超低温聚酰亚胺材料)，诸如通过在230℃的温度下固化一小时，第二再分布钝化层507可以形成有11.91μm初始厚度，但是在固化之后仅具有8.83μm的厚度，这具有63μm的70％的收缩和翘曲。此外，在130℃的温度下持续五分钟的释气具有4.67x10-8torr的压力，并且该膜具有87.2％/1.56％的伸长率、198/4.09MPa的拉伸强度以及100％的环化。最后，该膜在环氧界面处具有>600kg/cm2的使用旋拉的粗铜的粘合，当使用MR10X+TCC200检测时，为643.6/42.8kg/cm2的粘合，并且当利用MR3X+μHAST96粘合检测时，为629.6/49.8kg/cm2的粘合。
然而，如果第二再分布钝化层507形成为超低温聚酰亚胺材料，诸如通过在190℃的温度下固化两小时，第二再分布钝化层507可以形成有11.96μm初始厚度，但是在固化之后仅具有8.48μm的厚度，这具有67μm的71％的收缩和翘曲。此外，在130℃的温度下持续五分钟的释气具有5.04x10-8torr的压力，并且该膜具有52.2％/4.39％的伸长率、131/3.4MPa的拉伸强度以及85％的环化。最后，该膜在环氧界面处具有>600kg/cm2的使用旋拉检测的粗铜表面上的粘合，当使用MR10X+TCC200检测时，为619.3/91.2kg/cm2的粘合，并且当利用MR3X+μHAST96粘合检测时，为535.4/28.9kg/cm2的粘合。最后，第二再分布钝化层507具有92.5％的WLFT(晶圆级最终检测)良率的实际晶圆。
此外，如果第二再分布钝化层507形成为另一实施例的超低温聚酰亚胺材料，诸如通过在200℃的温度下固化两小时，第二再分布钝化层507可以形成有11.96μm初始厚度，但是在固化之后仅具有8.46μm的厚度，这具有60μm的71％的收缩和翘曲。此外，在130℃的温度下持续五分钟的释气具有5.65x10-8torr的压力，并且该膜具有71.6％/1.12％的伸长率、149/4.19MPa的拉伸强度以及98％的环化。最后，该膜在环氧界面处具有>600kg/cm2的使用旋拉检测的粗铜表面上的粘合，当使用MR10X+TCC200检测时，为580.8/43.2kg/cm2的粘合，并且当利用MR3X+μHAST96粘合检测时，为487.4/65.6kg/cm2的粘合。最后，第二再分布钝化层507具有95.4％的WLFT(晶圆级最终检测)良率的实际晶圆。
通过形成超低温固化的聚酰亚胺材料的第二再分布钝化层507，可以大大减小用于整个制造的热预算。此外，在实施例中，其中，第一半导体器件201是DRAM器件，该DRAM器件可能非常易受热损害的影响，DRAM/存储器故障率可能从4％(在使用具有高的热预算的DRAM器件的实施例中)减小至0％，并且可以导致晶圆每小时从10提高至16以用于减小额外的成本。
此外，超低温固化的聚酰亚胺材料可以替换为如相对于图1至图8B的以上描述的任何低温固化的聚酰亚胺材料。例如，如相对于图1至图8B的以上描述的任何组合，超低温固化的聚酰亚胺材料可以用于第一再分布钝化层501、用于第三再分布钝化层511、用于第四再分布钝化层515或用于聚合物层105。可以利用任何合适的组合。
图12示出了，当超低温固化的聚酰亚胺材料用于第一再分布钝化层501、用于第三再分布钝化层511并且用于第四再分布钝化层515时，改进了穿过第一再分布钝化层501、第三再分布钝化层511和第四再分布钝化层515形成的开口的结构。例如，当超低温固化的聚酰亚胺材料用于第一再分布钝化层501、用于第三再分布钝化层511并且用于第四再分布钝化层515时，穿过这些层的开口形成为具有介于约2°和约8°之间的顶角通孔开口αTCV(与用于低温固化的聚酰亚胺材料10°-15°相对)。此外，该开口可以具有介于约45°和约55°之间的低角αLC。
最后，通过对第一再分布钝化层501、第二再分布钝化层507、第三再分布钝化层511和第四再分布钝化层515和/或聚合物层105使用低温固化的聚酰亚胺材料，可以改进每层的平坦度(DoP)。具体地，由以下方程式确定DoP，其中，t是下面的层的厚度并且ts是由下面的层引起的再分布钝化层的凸起或凹陷的高度：
Figure BDA0001114007380000341
实验数据表明DoP从48.6％(用于低温固化的聚酰亚胺材料的为1-138μm/3.5μm)改进至68.6％(用于超低温固化的聚酰亚胺材料的为1-1.1μm/3.5μm)。换句话说，使用超低温固化的聚酰亚胺材料的钝化层的表面明显地更平坦。
根据实施例，提供了制造半导体器件的方法，该方法包括将第一半导管芯放置为邻近于通孔并且用包封物包封第一半导体管芯和通孔。在第一半导体管芯和通孔上方形成第一介电层，并且在第一介电层上方形成第一再分布层。第二介电层沉积在第一再分布层上方，其中，第二介电层包括第一材料，该第一材料为低温固化的聚酰亚胺。
在上述方法中，其中，所述第一介电层包括所述第一材料。
在上述方法中，其中，所述第一半导体管芯包括位于半导体衬底和所述第一再分布层之间的第三介电层，所述第三介电层包括所述第一材料。
在上述方法中，还包括位于所述第一半导体管芯的与所述第一介电层相对的侧上的第三介电层，所述第三介电层包括所述第一材料。
在上述方法中，还包括位于所述第一半导体管芯的与所述第一介电层相对的侧上的第三介电层，所述第三介电层包括第二材料，所述第二材料为聚苯并恶唑。
在上述方法中，还包括位于所述第二介电层上方的多个介电层，其中，所述多个介电层的每个均包括所述第一材料。
在上述方法中，还包括：多个介电层，位于所述第二介电层上方，其中，所述多个介电层的每个均包括所述第一材料；第三介电层，位于所述第一半导体管芯的半导体衬底和所述第一再分布层之间，所述第三介电层包括所述第一材料；以及第四介电层，位于所述第一半导体管芯的与所述第一介电层相对的侧上，所述第四介电层包括所述第一材料。
根据另一实施例，提供了制造半导体的方法，该方法包括在通孔、第一半导体器件和包封物上方施加第一介电材料，其中，该通孔通过包封物与第一半导体器件横向分隔开。实施聚酰亚胺的第一施加，其中，实施第一施加还包括第一组步骤，第一组步骤包括在第一介电材料上方施加第二介电材料，其中，第二介电材料包括聚酰亚胺树脂、光敏化合物和溶剂；将第二介电材料曝光于图案化的光源；在曝光第二介电材料之后显影第二介电材料；并且在显影第二介电材料之后固化第二介电材料，其中，在小于230℃的温度下实施固化第二介电材料。
在上述方法中，还包括在所述第一施加之后，实施聚酰亚胺的第二施加，其中，所述第二施加包括所述第一组步骤。
在上述方法中，还包括在所述第一施加之后，实施聚酰亚胺的第二施加，其中，所述第二施加包括所述第一组步骤，还包括在所述第二施加之后，实施聚酰亚胺的第三施加，其中，所述第三施加包括所述第一组步骤。
在上述方法中，还包括在所述第一施加之后，实施聚酰亚胺的第二施加，其中，所述第二施加包括所述第一组步骤，还包括在所述第二施加之后，实施聚酰亚胺的第三施加，其中，所述第三施加包括所述第一组步骤，其中，所述第二施加的显影步骤形成了外部侧壁，所述外部侧壁具有从在所述第一施加期间施加的所述第二介电材料的外部侧壁的横向偏移。
在上述方法中，还包括在所述第一施加之后，实施聚酰亚胺的第二施加，其中，所述第二施加包括所述第一组步骤，还包括在所述第二施加之后，实施聚酰亚胺的第三施加，其中，所述第三施加包括所述第一组步骤，其中，所述第二施加的显影步骤形成了外部侧壁，所述外部侧壁具有从在所述第一施加期间施加的所述第二介电材料的外部侧壁的横向偏移，其中，所述横向偏移为至少8μm。
在上述方法中，其中，施加所述第一介电材料包括所述第一组步骤。
在上述方法中，其中，施加所述第一介电材料包括所述第一组步骤，所述第一半导体器件包括低温聚酰亚胺。
在上述方法中，其中，在小于200℃的温度下实施固化所述第二介电材料。
在上述方法中，其中，在小于200℃的温度下实施固化所述第二介电材料，在190℃的温度下实施固化所述第二介电材料。
在上述方法中，其中，在小于200℃的温度下实施固化所述第二介电材料，固化所述第二介电材料还包括：升温阶段，其中，所述升温阶段以2℃/min和4.8℃/min的速率增加所述第二介电材料的温度；固化阶段，其中，所述第二介电材料在200℃的温度下固化两小时；以及冷却阶段，其中，所述冷却阶段以0.5℃/min和2.0℃/min的速率降低所述第二介电材料的所述温度。
在上述方法中，其中，在小于200℃的温度下实施固化所述第二介电材料，固化所述第二介电材料还包括：升温阶段，其中，所述升温阶段以2℃/min和4.8℃/min的速率增加所述第二介电材料的温度；固化阶段，其中，所述第二介电材料在200℃的温度下固化两小时；以及冷却阶段，其中，所述冷却阶段以0.5℃/min和2.0℃/min的速率降低所述第二介电材料的所述温度，固化所述第二介电材料还包括在所述固化阶段之后的突增阶段，其中，所述突增阶段将所述第二介电材料的所述温度增加至大于200℃。
在上述方法中，其中，在小于200℃的温度下实施固化所述第二介电材料，其中，固化所述第二介电材料还包括：升温阶段，其中，所述升温阶段以2℃/min和4.8℃/min的速率增加所述第二介电材料的温度；固化阶段，其中，所述第二介电材料在190℃的温度下固化两小时；以及冷却阶段，其中，所述冷却阶段以0.5℃/min和2.0℃/min的速率降低所述第二介电材料的所述温度。
在上述方法中，其中，在小于200℃的温度下实施固化所述第二介电材料，其中，固化所述第二介电材料还包括：升温阶段，其中，所述升温阶段以2℃/min和4.8℃/min的速率增加所述第二介电材料的温度；固化阶段，其中，所述第二介电材料在190℃的温度下固化两小时；以及冷却阶段，其中，所述冷却阶段以0.5℃/min和2.0℃/min的速率降低所述第二介电材料的所述温度，固化所述第二介电材料还包括在所述固化阶段之后的突增阶段，其中，所述突增阶段将所述第二介电材料的所述温度增加至大于200℃。
根据又另一实施例，提供了一种半导体器件，该半导体器件包括延伸在第一半导体管芯和通孔之间的包封物，其中，包封物、第一半导体管芯和通孔彼此平坦。第一电介质位于包封物上方。第一再分布层位于第一电介质上方，第一再分布层包括第一材料。第二电介质位于第一再分布层上方，其中，第二电介质具有对第一材料的大于约680kg/cm2的粘合。
在上述半导体器件中，还包括：第二再分布层，位于所述第二电介质上方，所述第二再分布层包括第二材料；以及第三电介质，位于所述第二再分布层上方，其中，所述第三电介质具有对所述第二材料的大于680kg/cm2的粘合。
在上述半导体器件中，还包括：第二再分布层，位于所述第二电介质上方，所述第二再分布层包括第二材料；以及第三电介质，位于所述第二再分布层上方，其中，所述第三电介质具有对所述第二材料的大于680kg/cm2的粘合，还包括：第三再分布层，位于所述第三电介质上方，所述第三再分布层包括第三材料；以及第四电介质，位于所述第三再分布层上方，其中，所述第四电介质具有对所述第三材料的大于680kg/cm2的粘合。
在上述半导体器件中，还包括：第二再分布层，位于所述第二电介质上方，所述第二再分布层包括第二材料；以及第三电介质，位于所述第二再分布层上方，其中，所述第三电介质具有对所述第二材料的大于680kg/cm2的粘合，还包括：第三再分布层，位于所述第三电介质上方，所述第三再分布层包括第三材料；以及第四电介质，位于所述第三再分布层上方，其中，所述第四电介质具有对所述第三材料的大于680kg/cm2的粘合，还包括位于所述第一半导体管芯的与所述第一电介质相对的侧上的第五电介质，其中，所述第五电介质和所述第二电介质包括相同的材料。
在上述半导体器件中，还包括：第二再分布层，位于所述第二电介质上方，所述第二再分布层包括第二材料；以及第三电介质，位于所述第二再分布层上方，其中，所述第三电介质具有对所述第二材料的大于680kg/cm2的粘合，还包括：第三再分布层，位于所述第三电介质上方，所述第三再分布层包括第三材料；以及第四电介质，位于所述第三再分布层上方，其中，所述第四电介质具有对所述第三材料的大于680kg/cm2的粘合，还包括位于所述第一半导体管芯的与所述第一电介质相对的侧上的第五电介质，其中，所述第五电介质和所述第二电介质包括相同的材料，其中，所述第一半导体管芯还包括围绕外部接触件的第六电介质，其中，所述第六电介质和所述第二电介质包括相同的材料。
在上述半导体器件中，还包括：第二再分布层，位于所述第二电介质上方，所述第二再分布层包括第二材料；以及第三电介质，位于所述第二再分布层上方，其中，所述第三电介质具有对所述第二材料的大于680kg/cm2的粘合，还包括：第三再分布层，位于所述第三电介质上方，所述第三再分布层包括第三材料；以及第四电介质，位于所述第三再分布层上方，其中，所述第四电介质具有对所述第三材料的大于680kg/cm2的粘合，其中，所述第一电介质、所述第二电介质和所述第三电介质形成阶梯图案。
上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与本人所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中他们可以做出多种变化、替换以及改变。

Claims (21)

1.一种制造半导体器件的方法，所述方法包括：
将第一半导体管芯放置为邻近于通孔；
用包封物包封所述第一半导体管芯和所述通孔；
在所述第一半导体管芯和所述通孔上方形成第一介电层；
在所述第一介电层上方形成第一再分布层；以及
在所述第一再分布层上方沉积第二介电层，其中，所述第二介电层包括第一材料，所述第一材料为在介于200℃和230℃之间的温度下固化的低温固化的聚酰亚胺，其中，所述固化包括：
升温阶段，其中，所述升温阶段以2℃/min和4.8℃/min的速率增加所述第一材料的温度；
固化阶段，其中，所述第一材料在200℃的温度下固化两小时；以及
冷却阶段，其中，所述冷却阶段以0.5℃/min和2.0℃/min的速率降低所述第一材料的所述温度。
2.根据权利要求1所述的方法，其中，所述第一介电层包括所述第一材料。
3.根据权利要求1所述的方法，其中，所述第一半导体管芯包括位于半导体衬底和所述第一再分布层之间的第三介电层，所述第三介电层包括所述第一材料。
4.根据权利要求1所述的方法，还包括位于所述第一半导体管芯的与所述第一介电层相对的侧上的第三介电层，所述第三介电层包括所述第一材料。
5.根据权利要求1所述的方法，还包括位于所述第一半导体管芯的与所述第一介电层相对的侧上的第三介电层，所述第三介电层包括第二材料，所述第二材料为聚苯并恶唑。
6.根据权利要求1所述的方法，还包括位于所述第二介电层上方的多个介电层，其中，所述多个介电层的每个均包括所述第一材料。
7.根据权利要求1所述的方法，还包括：
多个介电层，位于所述第二介电层上方，其中，所述多个介电层的每个均包括所述第一材料；
第三介电层，位于所述第一半导体管芯的半导体衬底和所述第一再分布层之间，所述第三介电层包括所述第一材料；以及
第四介电层，位于所述第一半导体管芯的与所述第一介电层相对的侧上，所述第四介电层包括所述第一材料。
8.一种制造半导体器件的方法，所述方法包括：
在通孔、第一半导体器件和包封物上方施加第一介电材料，其中，所述通孔通过所述包封物与所述第一半导体器件横向分隔开；以及
实施聚酰亚胺的第一施加，其中，实施所述第一施加还包括第一组步骤，所述第一组步骤包括：
在所述第一介电材料上方施加第二介电材料，其中，所述第二介电材料包括聚酰亚胺树脂、光敏化合物和溶剂；
将所述第二介电材料曝光于图案化的光源；
在曝光所述第二介电材料之后，显影所述第二介电材料；和
在显影所述第二介电材料之后，固化所述第二介电材料，其中在介于200℃和230℃之间的温度下实施固化所述第二介电材料，其中，固化所述第二介电材料包括：
升温阶段，其中，所述升温阶段以2℃/min和4.8℃/min的速率增加所述第二介电材料的温度；
固化阶段，其中，所述第二介电材料在200℃的温度下固化两小时；以及
冷却阶段，其中，所述冷却阶段以0.5℃/min和2.0℃/min的速率降低所述第二介电材料的所述温度。
9.根据权利要求8所述的方法，还包括在所述第一施加之后，实施聚酰亚胺的第二施加，其中，所述第二施加包括所述第一组步骤。
10.根据权利要求9所述的方法，还包括在所述第二施加之后，实施聚酰亚胺的第三施加，其中，所述第三施加包括所述第一组步骤。
11.根据权利要求10所述的方法，其中，所述第二施加的显影步骤形成了外部侧壁，所述外部侧壁具有从在所述第一施加期间施加的所述第二介电材料的外部侧壁的横向偏移。
12.根据权利要求11所述的方法，其中，所述横向偏移为至少8μm。
13.根据权利要求8所述的方法，其中，施加所述第一介电材料包括所述第一组步骤。
14.根据权利要求13所述的方法，其中，所述第一半导体器件包括低温聚酰亚胺。
15.根据权利要求8所述的方法，其中，固化所述第二介电材料还包括在所述固化阶段之后的突增阶段，其中，所述突增阶段将所述第二介电材料的所述温度增加至大于200℃。
16.一种半导体器件，包括：
包封物，延伸在第一半导体管芯和通孔之间，其中，所述包封物、所述第一半导体管芯和所述通孔彼此平坦；
第一电介质，位于所述包封物上方；
第一再分布层，位于所述第一电介质上方，所述第一再分布层包括第一材料，所述第一材料具有延伸穿过所述第一电介质的第一部分，所述第一部分的宽度从所述第一电介质的顶部随着第一部分延伸朝向所述通孔而减小；以及
第二电介质，位于所述第一再分布层上方，其中，所述第二电介质具有对所述第一材料的大于680kg/cm2的粘合，所述所述第二电介质为在介于200℃和230℃之间的温度下固化的低温固化的聚酰亚胺。
17.根据权利要求16所述的半导体器件，还包括：
第二再分布层，位于所述第二电介质上方，所述第二再分布层包括第二材料；以及
第三电介质，位于所述第二再分布层上方，其中，所述第三电介质具有对所述第二材料的大于680kg/cm2的粘合。
18.根据权利要求17所述的半导体器件，还包括：
第三再分布层，位于所述第三电介质上方，所述第三再分布层包括第三材料；以及
第四电介质，位于所述第三再分布层上方，其中，所述第四电介质具有对所述第三材料的大于680kg/cm2的粘合。
19.根据权利要求18所述的半导体器件，还包括位于所述第一半导体管芯的与所述第一电介质相对的侧上的第五电介质，其中，所述第五电介质和所述第二电介质包括相同的材料。
20.根据权利要求19所述的半导体器件，其中，所述第一半导体管芯还包括围绕外部接触件的第六电介质，其中，所述第六电介质和所述第二电介质包括相同的材料。
21.根据权利要求18所述的半导体器件，其中，所述第一电介质、所述第二电介质和所述第三电介质形成阶梯图案。
CN201610820664.1A 2015-10-20 2016-09-13 半导体器件和方法 Active CN107068574B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562243894P 2015-10-20 2015-10-20
US62/243,894 2015-10-20
US15/170,487 2016-06-01
US15/170,487 US10304700B2 (en) 2015-10-20 2016-06-01 Semiconductor device and method

Publications (2)

Publication Number Publication Date
CN107068574A CN107068574A (zh) 2017-08-18
CN107068574B true CN107068574B (zh) 2020-06-05

Family

ID=58523069

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610820664.1A Active CN107068574B (zh) 2015-10-20 2016-09-13 半导体器件和方法

Country Status (4)

Country Link
US (3) US10304700B2 (zh)
KR (1) KR102086065B1 (zh)
CN (1) CN107068574B (zh)
TW (1) TWI708331B (zh)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9905551B2 (en) * 2015-06-09 2018-02-27 Sts Semiconductor & Telecommunications Co., Ltd. Method of manufacturing wafer level packaging including through encapsulation vias
US10276403B2 (en) * 2016-06-15 2019-04-30 Avago Technologies International Sales Pe. Limited High density redistribution layer (RDL) interconnect bridge using a reconstituted wafer
JP2018006391A (ja) * 2016-06-28 2018-01-11 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10658199B2 (en) 2016-08-23 2020-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10163834B2 (en) * 2016-09-09 2018-12-25 Powertech Technology Inc. Chip package structure comprising encapsulant having concave surface
TW202404049A (zh) 2016-12-14 2024-01-16 成真股份有限公司 標準大宗商品化現場可編程邏輯閘陣列(fpga)積體電路晶片組成之邏輯驅動器
US11625523B2 (en) 2016-12-14 2023-04-11 iCometrue Company Ltd. Logic drive based on standard commodity FPGA IC chips
US20180294255A1 (en) * 2017-04-11 2018-10-11 Mediatek Inc. Method for fabricating microelectronic package with surface mounted passive element
US10447274B2 (en) 2017-07-11 2019-10-15 iCometrue Company Ltd. Logic drive based on standard commodity FPGA IC chips using non-volatile memory cells
KR102459308B1 (ko) * 2017-07-31 2022-10-31 삼성전자주식회사 반도체 패키지의 제조 방법
US10957679B2 (en) 2017-08-08 2021-03-23 iCometrue Company Ltd. Logic drive based on standardized commodity programmable logic semiconductor IC chips
US10636757B2 (en) * 2017-08-29 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit component package and method of fabricating the same
US10630296B2 (en) 2017-09-12 2020-04-21 iCometrue Company Ltd. Logic drive with brain-like elasticity and integrality based on standard commodity FPGA IC chips using non-volatile memory cells
KR101922884B1 (ko) 2017-10-26 2018-11-28 삼성전기 주식회사 팬-아웃 반도체 패키지
US10163858B1 (en) * 2017-10-26 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packages and manufacturing methods thereof
US10665522B2 (en) 2017-12-22 2020-05-26 Intel IP Corporation Package including an integrated routing layer and a molded routing layer
US10608642B2 (en) 2018-02-01 2020-03-31 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile radom access memory cells
US10623000B2 (en) 2018-02-14 2020-04-14 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips
US10361122B1 (en) * 2018-04-20 2019-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Processes for reducing leakage and improving adhesion
US10608638B2 (en) 2018-05-24 2020-03-31 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips
US10916519B2 (en) 2018-06-08 2021-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing semiconductor package with connection structures including via groups
US11101176B2 (en) * 2018-06-29 2021-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating redistribution circuit structure
CN108962772B (zh) * 2018-07-19 2021-01-22 通富微电子股份有限公司 封装结构及其形成方法
US10861782B2 (en) * 2018-08-21 2020-12-08 Micron Technology, Inc. Redistribution layers including reinforcement structures and related semiconductor device packages, systems and methods
US11164839B2 (en) * 2018-09-11 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
US11309334B2 (en) 2018-09-11 2022-04-19 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile random access memory cells
US10892011B2 (en) 2018-09-11 2021-01-12 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile random access memory cells
KR102542573B1 (ko) 2018-09-13 2023-06-13 삼성전자주식회사 재배선 기판, 이의 제조 방법, 및 이를 포함하는 반도체 패키지
US10937762B2 (en) 2018-10-04 2021-03-02 iCometrue Company Ltd. Logic drive based on multichip package using interconnection bridge
US11296001B2 (en) * 2018-10-19 2022-04-05 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US11031289B2 (en) 2018-10-31 2021-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and methods of forming the same
US11616046B2 (en) 2018-11-02 2023-03-28 iCometrue Company Ltd. Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip
US11211334B2 (en) 2018-11-18 2021-12-28 iCometrue Company Ltd. Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip
US10985116B2 (en) * 2019-03-14 2021-04-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of forming the same
US11502402B2 (en) 2019-03-15 2022-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated patch antenna having insulating substrate with antenna cavity and high-K dielectric
DE102020100778A1 (de) * 2019-03-15 2020-09-17 Taiwan Semiconductor Manufacturing Co., Ltd. Integrierte patchantenne mit isolierendem substrat mit antennenhohlraum und high-k-dielektrikum
US11600590B2 (en) * 2019-03-22 2023-03-07 Advanced Semiconductor Engineering, Inc. Semiconductor device and semiconductor package
US11088094B2 (en) 2019-05-31 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Air channel formation in packaging process
US11227838B2 (en) 2019-07-02 2022-01-18 iCometrue Company Ltd. Logic drive based on multichip package comprising standard commodity FPGA IC chip with cooperating or supporting circuits
US10985154B2 (en) 2019-07-02 2021-04-20 iCometrue Company Ltd. Logic drive based on multichip package comprising standard commodity FPGA IC chip with cryptography circuits
US11977333B2 (en) * 2019-07-31 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacturing
US11887930B2 (en) 2019-08-05 2024-01-30 iCometrue Company Ltd. Vertical interconnect elevator based on through silicon vias
US11637056B2 (en) 2019-09-20 2023-04-25 iCometrue Company Ltd. 3D chip package based on through-silicon-via interconnection elevator
US11450641B2 (en) * 2019-09-27 2022-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating package structure
US11121106B2 (en) * 2019-10-31 2021-09-14 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
TWI768294B (zh) 2019-12-31 2022-06-21 力成科技股份有限公司 封裝結構及其製造方法
US11600526B2 (en) 2020-01-22 2023-03-07 iCometrue Company Ltd. Chip package based on through-silicon-via connector and silicon interconnection bridge
US11322649B2 (en) * 2020-09-15 2022-05-03 Applied Materials, Inc. Three color light sources integrated on a single wafer
US12119235B2 (en) 2020-11-04 2024-10-15 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of manufacture of semiconductor devices having redistribution layer using dielectric material having photoactive component
US11855034B2 (en) * 2021-05-28 2023-12-26 Advanced Semiconductor Engineering, Inc. Electronic device package and method of manufacturing the same
US20220406685A1 (en) * 2021-06-16 2022-12-22 Intel Corporation 3d heterogeneously integrated systems with cooling channels in glass
CN113640910B (zh) * 2021-07-12 2024-02-02 安徽菲尔慕材料有限公司 一种具有偏光功能聚酰亚胺硬化膜及其制作工艺
US12040289B2 (en) * 2021-08-26 2024-07-16 Taiwan Semiconductor Manufacturing Company Limited Interposer including a copper edge seal ring structure and methods of forming the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175317A (ja) * 2003-12-12 2005-06-30 Sony Corp 半導体装置およびその製造方法
CN102856279A (zh) * 2011-06-28 2013-01-02 台湾积体电路制造股份有限公司 用于晶圆级封装的互连结构
CN103915353A (zh) * 2013-01-03 2014-07-09 新科金朋有限公司 半导体器件以及使用标准化载体形成嵌入式晶片级芯片尺寸封装的方法
TW201436067A (zh) * 2013-03-06 2014-09-16 Taiwan Semiconductor Mfg 半導體裝置及其形成方法
TW201537679A (zh) * 2014-03-21 2015-10-01 Taiwan Semiconductor Mfg Co Ltd 半導體封裝件與其形成方法

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1321649A (en) * 1919-11-11 Electric heating
US4643910A (en) 1985-04-01 1987-02-17 Motorola Inc. Process for curing polyimide
US5122440A (en) * 1988-09-06 1992-06-16 Chien Chung Ping Ultraviolet curing of photosensitive polyimides
US7592205B2 (en) * 1998-12-21 2009-09-22 Megica Corporation Over-passivation process of forming polymer layer over IC chip
US6596624B1 (en) * 1999-07-31 2003-07-22 International Business Machines Corporation Process for making low dielectric constant hollow chip structures by removing sacrificial dielectric material after the chip is joined to a chip carrier
JP3888267B2 (ja) 2002-08-30 2007-02-28 カシオ計算機株式会社 半導体装置およびその製造方法
EP1527480A2 (en) * 2002-08-09 2005-05-04 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
US6955984B2 (en) 2003-05-16 2005-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Surface treatment of metal interconnect lines
US8759964B2 (en) 2007-07-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and fabrication methods
US10074553B2 (en) 2007-12-03 2018-09-11 STATS ChipPAC Pte. Ltd. Wafer level package integration and method
CN101910350B (zh) * 2008-01-16 2013-01-16 日立化成工业株式会社 感光性粘接剂组合物、膜状粘接剂、粘接片、粘接剂图案、带有粘接剂层的半导体晶片、半导体装置及半导体装置的制造方法
US8378383B2 (en) * 2009-03-25 2013-02-19 Stats Chippac, Ltd. Semiconductor device and method of forming a shielding layer between stacked semiconductor die
KR20110041925A (ko) * 2009-10-16 2011-04-22 삼성전자주식회사 이중층 패턴형성용 접착필름, 이의 제조방법, 및 이를 이용한 패턴 접착층의 형성방법
US20110198762A1 (en) 2010-02-16 2011-08-18 Deca Technologies Inc. Panelized packaging with transferred dielectric
WO2011125277A1 (ja) 2010-04-07 2011-10-13 株式会社島津製作所 放射線検出器およびそれを製造する方法
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US8361842B2 (en) * 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US10204879B2 (en) * 2011-01-21 2019-02-12 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming wafer-level interconnect structures with advanced dielectric characteristics
US8492203B2 (en) 2011-01-21 2013-07-23 Stats Chippac, Ltd. Semiconductor device and method for forming semiconductor package having build-up interconnect structure over semiconductor die with different CTE insulating layers
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US8680647B2 (en) 2011-12-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with passive devices and methods of forming the same
US9991190B2 (en) 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
US8703542B2 (en) 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
US8809996B2 (en) 2012-06-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package with passive devices and method of forming the same
US9508674B2 (en) * 2012-11-14 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Warpage control of semiconductor die package
US8785299B2 (en) 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
TWI471934B (zh) 2013-01-08 2015-02-01 Macronix Int Co Ltd 連接堆疊結構之導電層之中間連接件的形成方法
US8846548B2 (en) 2013-01-09 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Post-passivation interconnect structure and methods for forming the same
US8803306B1 (en) 2013-01-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US8778738B1 (en) 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9461025B2 (en) 2013-03-12 2016-10-04 Taiwan Semiconductor Manfacturing Company, Ltd. Electric magnetic shielding structure in packages
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
US9111947B2 (en) * 2013-06-04 2015-08-18 Intel Deutschland Gmbh Chip arrangement with a recessed chip housing region and a method for manufacturing the same
US9543373B2 (en) * 2013-10-23 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
JP2015135869A (ja) 2014-01-16 2015-07-27 株式会社テラプローブ 半導体装置、及び半導体装置の製造方法
US9318429B2 (en) 2014-03-31 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated structure in wafer level package
US20150311132A1 (en) * 2014-04-28 2015-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Scribe line structure and method of forming same
US9831214B2 (en) * 2014-06-18 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packages, packaging methods, and packaged semiconductor devices
US9985010B2 (en) * 2015-05-22 2018-05-29 Qualcomm Incorporated System, apparatus, and method for embedding a device in a faceup workpiece

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175317A (ja) * 2003-12-12 2005-06-30 Sony Corp 半導体装置およびその製造方法
CN102856279A (zh) * 2011-06-28 2013-01-02 台湾积体电路制造股份有限公司 用于晶圆级封装的互连结构
CN103915353A (zh) * 2013-01-03 2014-07-09 新科金朋有限公司 半导体器件以及使用标准化载体形成嵌入式晶片级芯片尺寸封装的方法
TW201436067A (zh) * 2013-03-06 2014-09-16 Taiwan Semiconductor Mfg 半導體裝置及其形成方法
TW201537679A (zh) * 2014-03-21 2015-10-01 Taiwan Semiconductor Mfg Co Ltd 半導體封裝件與其形成方法

Also Published As

Publication number Publication date
US10304700B2 (en) 2019-05-28
KR20170046073A (ko) 2017-04-28
US20180350629A1 (en) 2018-12-06
US20210134611A1 (en) 2021-05-06
TWI708331B (zh) 2020-10-21
CN107068574A (zh) 2017-08-18
KR102086065B1 (ko) 2020-03-09
TW201715661A (zh) 2017-05-01
US20170110421A1 (en) 2017-04-20
US10867811B2 (en) 2020-12-15
US11699598B2 (en) 2023-07-11

Similar Documents

Publication Publication Date Title
CN107068574B (zh) 半导体器件和方法
US11177165B2 (en) Method of manufacturing a semiconductor device having redistribution layer including a dielectric layer made from a low-temperature cure polyimide
US11728181B2 (en) Semiconductor device and method
US12094728B2 (en) Semiconductor device
CN110660650B (zh) 半导体器件及其制造方法
US20220382150A1 (en) Semiconductor Device and Method of Manufacture
US20230384672A1 (en) Polymer Layer in Semiconductor Device and Method of Manufacture
US11842896B2 (en) Semiconductor devices and methods of manufacturing
US9741586B2 (en) Method of fabricating package structures
CN114078714A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant