JP3833541B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3833541B2 JP3833541B2 JP2002012950A JP2002012950A JP3833541B2 JP 3833541 B2 JP3833541 B2 JP 3833541B2 JP 2002012950 A JP2002012950 A JP 2002012950A JP 2002012950 A JP2002012950 A JP 2002012950A JP 3833541 B2 JP3833541 B2 JP 3833541B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- substrate
- protruding electrode
- sub
- base material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、実装基板に実装された半導体装置および半導体装置ならびにその製造方法に係り、特に基板上に突起電極を有する半導体装置に関するものである。
【０００２】
【従来の技術】
ＩＣ、ＬＳＩ等の半導体装置は、実装基板上に形成された回路パターンに、半田等の接合材を用いて電気的に接続されている。近年、半導体素子の微細化や半導体装置の小型化に対応して、突起電極を用いて、実装基板上に半導体装置を接続する方法が提案されている。この方法によれば、実装基板上の回路パターンに対して突起電極の位置決めを行い、加熱により突起電極の表面を溶融し回路パターンに固着すれば、実装基板と半導体装置との接続が容易に達成されることから、効果的な実装方法として注目されている。
【０００３】
このような突起電極を基板上に備えた半導体装置の製造方法に対する従来技術として、特開平９−５５４４８号公報および特開２０００−２６９３７８号公報に示すように、半導体装置にスクリーンマスクを重ねてスクリーン印刷を行い、突起電極を形成する方法が知られている。
【０００４】
特開平９−５５４４８号公報においては、導電性粒子と接続性を有する樹脂の混合物である導電性ペーストをインクとし、メタルマスクをスクリーンマスクとしてスクリーン印刷する。そして、メタルマスクをつけたまま加熱を行い、硬化させた後、メタルマスクを取り外すことにより、突起電極を形成している。
【０００５】
図５にこの半導体装置１００の構成を示す。導電性パターン１０２が形成された絶縁性テープ１０７を絶縁性接着剤（図示せず）を介して、金属基板１０１に固着する。また、半導体チップ１０４を、導電性接着剤１０８の層を介して金属基板１０１に固着する。なお、半導体チップ１０４搭載領域の金属基板１０１には、段差を設けて凹部が形成されている。半導体チップ１０４は、ワイヤ１０５を介して導電性パターン１０２と電気的に接続されている。
【０００６】
導電性パターン１０２および半導体チップ１０４を完全に被覆するように、封止材１０６を、金属基板１０１上に積層する。メタルマスク１０３を封止材１０６上に載置する。導電性パターン１０２の形成位置に対応しているメタルマスク１０３の開口に導電性ペーストを充填する。そして、加熱して、導電性ペーストを硬化させ、導電性パターン１０２に対して形成される突起電極１０９を形成する。その後、メタルマスク１０３は取り外される。
【０００７】
また、特開２０００−２６９３７８号公報においては、開口された補助フィルム基板を銅箔付きフィルム基板の銅箔の付いていない側に貼り、銅箔を加工して接続用パッドを形成し、突起電極を形成する位置上の補助フィルム基板とフィルム基板に開口を形成する。補助フィルム基板をスクリーンマスクとしてスクリーン印刷により半田ペーストを塗布し、半田ペースト内の有機系材料を蒸発させるために加熱する。その後、補助フィルム基板を引き剥がし、突起電極を形成している。このとき、突起電極の反対側、すなわち、フィルム基板の銅箔形成側には、半導体チップが搭載され、樹脂封止されている。
【０００８】
【発明が解決しようとする課題】
ところが、上記従来の突起電極形成方法では、突起電極を形成することによって、半導体装置の全高が高くなってしまっている。しかし、近年の携帯電話やＰＤＡ等の情報端末の普及には、内蔵半導体装置の小型化・軽量化が大きく寄与しており、今後もさらなる半導体装置の小型化・軽量化が望まれている。このような環境下においては、半導体装置の全高が高くなることは課題となる。
【０００９】
すなわち、特開平９−５５４４８号公報においては、図５に示すように、メタルマスク１０３を封止材１０６上に密着させて載置するので、封止材１０６の上面を面一にする必要がある。そのため、半導体チップ１０４搭載領域の金属基板１０１を、凹部に加工している。このことによって、金属基板１０１に段差を設けて凹部に加工した分だけ、半導体装置１００の全高は高くなっている。
【００１０】
さらに、凹部を設けるために、金属基板１０１には段差間における折り曲げ領域が必要になっている。このことによって、半導体装置１００の小型化に対する要請にも反している。
【００１１】
また、特開２０００−２６９３７８号公報においては、半導体チップが樹脂封止された面とは異なるフィルム基板の面に突起電極を形成しているので、半導体装置の全高は突起電極の高さの分だけ、突起電極を形成する前の半導体装置の全高よりも高くなっている。
【００１２】
そこで、突起電極を形成しても半導体装置の全高が高くなることを抑えるために、図６に示すように、基板１１１に段差を設けず平面状とし、かつ半導体チップ１１２を樹脂封止して形成した突起形状１１３を有する面と同一面上の基板１１１に突起電極を形成する場合を考える。このようにして、突起形状１１３と同一面の基板１１１上に、突起形状１１３とほぼ同じ高さを有する突起電極を形成すれば、半導体装置の全高をほぼ変えずに、突起電極を有する半導体装置が得られる。
【００１３】
しかし、この時、突起電極を形成するためのスクリーンマスクとしてのメタルマスク１１４には特殊な加工が必要になる。すなわち、突起形状１１３に合わせてメタルマスク１１４をへこませ、ざぐり形状１１５を加工する必要がある。しかし、このような形状のメタルマスク１１４を作成することは、半導体装置がファインピッチ用であるときには、特に困難である。つまり、元々メタルマスク１１４の厚みが薄いことに加えて、エッチングを用いて加工するため、ざぐり部１１５の厚みの管理が難しいので、メタルマスク１１４の強度が不足しやすい。
【００１４】
また、メタルマスク１１４の強度を保つために、ざぐり後のメタルマスク厚を厚くすると、メタルマスク１１４の総厚は厚くなってしまう。例えば、９０μｍの深さのざぐり部を形成しようとすると、メタルマスク１１４の総厚は１８０μｍ必要となる。従来のファインピッチ用メタルマスクの総厚１５０μｍと比べると、３０μｍ厚くなり、導電性ペーストの抜け性が悪化し、均一な形状の突起電極を形成することが難しくなる。
【００１５】
ここで、抜けとは、マスクから導電性ペーストが離れること、あるいは、導電性ペーストのマスクからの転写を意味している。図７を用いて抜け性について説明する。
【００１６】
図７（ａ）において、基板１２１上の導電性パターン１２２に対応して、導電性ペースト１２３を、穴径Ｄ、高さＴ１を有するマスク１２４を用いてスクリーン印刷する。次に、加熱して導電性ペースト１２３を硬化した後、図７（ｂ）に示すようにマスク１２４を引き剥がし、突起電極１２５を形成する。
【００１７】
同様に、図７（ｃ）において、基板１２１上の導電性パターン１２２に対応して、導電性ペースト１３３を、穴径Ｄ、高さＴ２を有するマスク１３４を用いてスクリーン印刷する。ただし、高さＴ２は高さＴ１より高い。次に、図７（ｂ）と同様、加熱して導電性ペースト１３３を硬化した後、図７（ｄ）に示すように、マスク１３４を引き剥がし、突起電極１３５を形成する。
【００１８】
この時、図７（ｂ）において、基板１２１側に導電性ペースト１２３は上手く転写されて、均一な形状の突起電極１２５を形成している。一方、マスク１３４の高さＴ２が、マスク１２４の高さＴ１よりも高いことによって、導電性ペースト１３３のマスク１３４からの抜け性が悪化し、図７（ｄ）に示すように、基板１２１側に導電性ペースト１３３が上手く転写されずに、マスク１３４に残るようになる。この結果、一部が欠けて不均一な形状の突起電極１２５が形成されやすくなる。なお、同じ高さのマスクの場合、穴径Ｄが小さいほど、抜け性は悪化する。
【００１９】
また、図６に示すように、基板１１１上には突起形状１１３が段差として存在する。この場合には、段差付近でメタルマスク１１４の浮きが生じ、導電性ペーストがマスク穴に十分に充填されないため、抜け性（転写性）は悪化する。よって、この場合にも、不均一な形状の突起電極が形成されやすい。
【００２０】
本発明は、上記の課題を解決するためになされたもので、その目的は、突起電極を有し、全高が低く、生産性と信頼性とを向上できる、半導体装置および実装基板に実装された半導体装置、並びにその製造方法を提供することにある。
【００２１】
【課題を解決するための手段】
発明に係る半導体装置の製造方法は、上記の課題を解決するために、基板上に半導体チップが搭載され、上記半導体チップおよび実装基板とに電気的に接続されるとともに、上記基板から突出する上記突起電極を有し、実装基板に実装された半導体装置の製造方法において、上記半導体チップを搭載した面と同一面上の基板に、導電体を形成する工程と、上記導電体と電気的に接続された上記半導体チップを封止し、突起形状を形成する工程と、上記突起電極の融点以下で溶け、絶縁性を有する副基材により、突起電極の形成領域を除いて上記基板および突起形状を覆う工程と、上記突起電極の形成領域に対して上記副基材に設けられた開口に導電性ペーストを充填する工程と、上記半導体装置を上記実装基板に搭載する工程と、加熱により、上記導電性ペーストを硬化させて上記導電体に接する突起電極を形成する段階と、上記副基材が溶融（溶解）し上記半導体装置と上記実装基板との隙間を充填する段階と、上記突起電極を介して上記半導体装置と上記実装基板とを電気的に接続する段階とを有する工程とを含むことを特徴としている。
【００２２】
なお、導電体とは、接続用パッドや導電性パタ−ンなどであり、基板上に設けられ、半導体チップおよび突起電極と電気的に接続されるものである。
【００２３】
また、上記各段階は、完全に独立しているとは限らず、時間的にオーバーラップしていてもよい。
【００２４】
上記の構成により、印刷マスクの役割を果たす副基材に設けられた開口に導電性ペーストを充填した後、加熱し、導電体に接する突起電極を突起形状と同一面上の基板に形成し、副基材が溶融し半導体装置と実装基板との隙間を充填し、突起電極を介して半導体装置と実装基板とが電気的に接続される。
【００２５】
よって、突起電極と突起形状とが形成される基板の面が異なる特開２０００−２６９３７８号公報とは異なり、突起電極と突起形状とが基板の同一面上に形成されるので、半導体装置の全高が高くなることを抑えることができる。
【００２６】
また、印刷マスクとして用いる副基材は突起形状を覆うので、特開平９−５５４４８号公報に示すように、印刷マスクを載置する面を面一にするために、基板を折り曲げる必要がなくなり、半導体装置の全高が高くなることを抑えることができる。また、折り曲げにより生じる折り曲げ領域も必要としないので、半導体装置の小型化に対する要請にも対応することができる。
【００２７】
また、半導体装置と実装基板との隙間に、副基材が充填し残存することにより、半導体装置と実装基板との接続強度が向上し、信頼性を向上できる。これにより、さらに、印刷マスクとしての役割を果たした副基材を引き剥がす必要がないので、導電性ペーストの抜けに関する問題は発生せず、均一な形状の突起電極を確実に形成できる。
【００２８】
また、導電性ペーストの硬化による突起電極の形成と、副基材による半導体装置と実装基板との隙間の充填と、半導体装置と実装基板との電気的な接続とが、加熱により同じ工程で連続的に行うことができる。よって、従来は別の工程にて行っていた突起電極の形成と実装基板への実装とが、同じ工程で行うことができるので工程を簡素化できる。
【００２９】
本発明に係る半導体装置の製造方法は、上記の課題を解決するために、基板上に半導体チップが搭載され、上記半導体チップと電気的に接続されるとともに、上記基板から突出する突起電極を有する半導体装置の製造方法において、上記半導体チップを搭載した面と同一面上の基板に、導電体を形成する工程と、上記導電体と電気的に接続された上記半導体チップを封止し、突起形状を形成する工程と、上記突起電極の融点以下で溶け、絶縁性を有する副基材により、突起電極の形成領域を除いて上記基板および突起形状を覆う工程と、上記突起電極の形成領域に対して上記副基材に設けられた開口に導電性ペーストを充填する工程と、加熱により、上記導電性ペーストを硬化させて上記導電体に接する突起電極を形成する段階と、上記副基材が溶融し上記半導体装置の隙間を充填する段階とを有する工程とを含むことを特徴としている。
【００３０】
なお、上記各段階は、完全に独立しているとは限らず、時間的にオーバーラップしていてもよい。
【００３１】
上記の構成により、印刷マスクとしての役割を果たす副基材に設けられた開口に導電性ペーストを充填した後、加熱し、導電体に接する突起電極を突起形状と同一面上の基板に形成し、副基材が溶融し半導体装置の隙間を充填する。
【００３２】
よって、突起電極と突起形状とが形成される基板の面が異なる特開２０００−２６９３７８号公報とは異なり、突起電極と突起形状とが基板の同一面上に形成されるので、半導体装置の全高が高くなることを抑えることができる。
【００３３】
また、印刷マスクとして用いる副基材は突起形状を覆うので、特開平９−５５４４８号公報に示すように、印刷マスクを載置する面を面一にするために、基板を折り曲げる必要がなくなり、半導体装置の全高が高くなることを抑えることができる。また、折り曲げにより生じる折り曲げ領域も必要としないので、半導体装置の小型化に対する要請にも対応することができる。
【００３４】
また、半導体装置の隙間に、副基材が充填し残存することにより、半導体装置の要素間の接続強度が向上し、信頼性を向上できる。これにより、さらに、印刷マスクとしての役割を果たした副基材を引き剥がす必要がないので、導電性ペーストの抜けに関する問題は発生せず、均一な形状の突起電極を確実に形成できる。
【００３５】
本発明に係る半導体装置の製造方法は、上記の課題を解決するために、上記の構成に加えて、上記副基材として、突起形状の形成領域に対応する開口と突起電極の形成領域に対応する開口とを有する第１の副基材と、突起電極の形成領域に対応する開口を有する第２の副基材とを用いることを特徴としている。
【００３６】
上記の構成により、さらに、突起電極の形成領域を除いて基板および突起形状を覆う副基材として、突起形状の形成領域に対応する開口と突起電極の形成領域に対応する開口とを有する第１の副基材と、突起電極の形成領域に対応する開口を有する第２の副基材とを用いている。
【００３７】
よって、突起形状の形成領域に対応する開口を有する第１の副基材と、突起形状の形成領域に対応する開口を有さない第２の副基材とを用いることによって、突起形状を覆う副基材を容易に構成することができる。
【００３８】
また、突起電極の形成領域に対応する開口を有する第１および第２の副基材を用いることによって、突起電極の形成領域に対応する開口を有するとともに基板を覆う副基材を容易に構成することができる。また、突起電極の形成領域に対応する開口に導電性ペーストを充填することにより、突起電極の形成も容易に行うことができる。
【００３９】
本発明に係る半導体装置の製造方法は、上記の課題を解決するために、上記の方法に加えて、上記副基材に設けられた開口に上記導電性ペーストを充填する上記工程が、スクリーン印刷によることを特徴としている。
【００４０】
上記の方法により、さらに、副基材に設けられた開口に、スクリーン印刷を用いて導電性ペーストを充填する。このことにより、例えば、射出ノズルから導電性ペーストを射出することにより充填する場合等に比べて、広く用いられている方法であるので、副基材の開口に導電性ペーストを容易に充填することができる。
【００４１】
なお、本発明の参考例は、以下のように表現することができる。
【００４２】
本発明の参考例に係る半導体装置は、上記の課題を解決するために、略平板状の基板上に半導体チップが搭載され、上記半導体チップおよび実装基板とに電気的に接続されるとともに、上記基板から突出する突起電極を有し、上記実装基板に実装された半導体装置において、上記半導体チップを封止して形成された突起形状と上記突起電極とが、上記基板の同一面上に位置し、上記半導体装置と上記実装基板との隙間を充填している絶縁性の副基材を有していることを特徴としている。
【００４３】
なお、略平板状の基板とは、少なくとも半導体チップの搭載領域と突起電極の形成領域との間に、段差が全くもしくはほぼ無い基板を意味している。
【００４４】
また、半導体装置と実装基板との隙間とは、突起形状と突起電極と実装基板との間、突起電極同士および実装基板との間、突起電極と半導体装置側端面との間、および突起形状と実装基板との間を意味している。
【００４５】
上記の構成により、突起形状と突起電極とが略平板状の基板の同一面上に位置し、半導体装置と実装基板との隙間を副基材が充填している。
【００４６】
よって、突起電極と突起形状とが形成される基板の面が異なる特開２０００−２６９３７８号公報と異なり、突起電極と突起形状とが基板の同一面上に形成されるので、半導体装置の全高が高くなることを抑えることができる。
【００４７】
また、基板が略平面状であり、特開平９−５５４４８号公報に示すように、基板を折り曲げられてはいないので、半導体装置の全高が高くなることを抑えることができる。また、折り曲げにより生じる折り曲げ領域も必要としないので、半導体装置の小型化に対する要請にも対応することができる。
【００４８】
また、半導体装置と実装基板との隙間を充填している副基材により、半導体装置内の各要素間および半導体装置と実装基板との接続強度が向上し、信頼性を向上できる。
【００４９】
本発明の参考例に係る半導体装置は、上記の課題を解決するために、基板上に半導体チップが搭載され、上記半導体チップと電気的に接続されるとともに、上記基板から突出する突起電極を有する半導体装置において、上記半導体チップを封止して形成された突起形状と上記突起電極とが、上記基板の同一面上に位置し、上記半導体装置の隙間を充填している絶縁性の副基材を有していることを特徴としている。
【００５０】
なお、半導体装置の隙間とは、突起形状と突起電極との間、突起電極同士間、突起電極と半導体装置側端面との間、および突起形状最上部から突起電極の頂部により形成される 面までの高さを有する突起形状の上部を意味している。
【００５１】
上記の構成により、突起形状と突起電極とが基板の同一面上に位置し、半導体装置の隙間を副基材が充填している。
【００５２】
よって、突起電極と突起形状が形成される基板の面が異なる特開２０００−２６９３７８号公報と異なり、突起電極と突起形状とが基板の同一面上に形成されるので、半導体装置の全高が高くなることを抑えることができる。
【００５３】
また、突起形状の周囲および突起電極の側部を充填している副基材により、半導体装置内の各要素間の接続強度が向上し、信頼性を向上できる。
【００５４】
なお、基板は略平面状であることが望ましい。
【００５５】
これにより、特開平９−５５４４８号公報に示すように、基板は折り曲げられてはいないので、半導体装置の全高が高くなることを抑えることができる。また、折り曲げにより生じる折り曲げ領域も必要としないので、半導体装置の小型化に対する要請にも対応することができる。
【００５６】
本発明の参考例に係る半導体装置は、上記の課題を解決するために、上記の構成に加えて、上記基板上に、上記半導体チップが、複数積層されることを特徴としている。
【００５７】
上記の構成により、積層された複数の半導体チップを封止して形成された突起形状と突起電極とが基板の同一面側に位置し、半導体装置の隙間または半導体装置と実装基板との隙間を副基材が充填している。
【００５８】
よって、接続強度が向上し、信頼性を向上できるので、一層高い集積化を確実な接続をもって実現できる。
【００５９】
本発明の参考例に係る半導体装置は、上記の課題を解決するために、上記の構成に加えて、上記の半導体装置が、複数積層されることを特徴としている。
【００６０】
上記の構成により、本発明の参考例により信頼性を向上させた半導体装置が、実装基板上に複数積層され、さらに、半導体装置間にも副基材が充填している。よって、接続強度が向上し、信頼性を向上できるので、一層高い集積化を確実な接続をもって実現できる。
【００６１】
【発明の実施の形態】
〔実施の形態１〕
本発明の実施の一形態の半導体装置の製造方法を、図１に基づいて説明すれば、以下のとおりである。なお、図１はプリント基板１２（図１（ｄ）、（ｅ））に実装された半導体装置２０の製造工程に沿った断面図である。
【００６２】
図１（ａ）に示すように、半導体装置２０の基板１０として、半導体装置２０を構成する各種回路素子を平板状の基板１０の片面に配する片面配線基板が用いられている。すなわち、ＩＣ、ＬＳＩ等から成る半導体チップ４は、絶縁性接着剤７を用いて基板１０に搭載され、モールド成型を用いて樹脂により成形された封止材６で覆われている。
【００６３】
ここで、基板１０は、例えばポリイミド等からなる絶縁性の基材１、銅等の良導体金属からなる接続用パッド（導電体）２、エポキシ系材料からなるソルダーレジスト３により構成されている。なお、ソルダーレジスト３とは、基材１上の特定領域に施す耐熱性被覆材料であり、後述する工程の際に基材１上の特定領域以外に半田ペーストが付かないようにするレジストである。このソルダーレジスト３は、封止材６および後述する突起電極９（図１（ｅ））の形成する領域以外の、基材１あるいは接続用パッド２上に形成されている。また、半導体チップ４は、ワイヤ５を介して接続用パッド２に電気的に接続されている。
【００６４】
次に、突起電極９となる半田ペースト１１の融点以下で溶融し、半導体装置２０の隙間に充填する特徴を有する絶縁性の副基材としてのフィルム８ａ（第１の副基材）およびフィルム８ｂ（第２の副基材）を準備する。
【００６５】
フィルム８ａの総厚みは、突起形状である封止材６の高さ、すなわち、ソルダーレジスト３の表面上から封止材６の最上部までの高さ５５０μｍとほぼ同じ（±１０μｍ程度）になるようにする。しかし、フィルム８ａの総厚みが５５０μｍ程度になるのであれば、フィルム８ａは１枚でも、複数枚を接着剤を介して重ね合わせても構わない。
【００６６】
後述するフィルム８ａの開口の加工精度やフィルム８ａと封止材６との貼り合わせ精度の問題により、フィルム８ａと封止材６との間の隙間を完全になくすことは難しく、フィルム８ｂをフィルム８ａおよび封止材６上に貼り付けることによって、前述の隙間に半田ペースト１１が入り込むことを防ぐことができる。なお、フィルム８ｂの厚みは３０μｍ程度である。この厚みは、半導体装置の全高を抑えるためには薄い方がよいが、封止材６で覆われた半導体チップ４を保護するために必要な厚みでもあり、フィルム８ｂの強度から決定される値である。
【００６７】
なお、この状態での、つまり、突起電極９が設けられていない状態での半導体装置２０の全高、すなわち、基材１の厚みと封止材６の厚みとの総厚は、７００μｍである。
【００６８】
また、エッチングを用いて、接続用パッド２上の突起電極９を形成する領域に対応する開口および封止材６の外形に合わせた開口を、フィルム８ａに施しておく。ただし、位置合わせの精度を考慮して、封止材６の外形に合わせた開口に対しては５０μｍ程度大きめに開口しておく。同様にして、フィルム８ｂには、上記の突起電極９を形成する領域に対応する部分のみをエッチングにて開口しておく。
【００６９】
なお、フィルム８ａ、８ｂへのエッチングは、薬液や酸素プラズマを用いて行えばよい。しかし、フィルム８ａ、８ｂの開口方法としては、エッチングにこだわらず、ドリルやパンチングを用いてもよい。
【００７０】
なお、フィルム８ａ、８ｂは、絶縁性の有機物であり、ＩＣとパッケージ基板を接着する機能を有するシートであるダイボンドシートや、非導電性フィルム（ＮＣＦ：ＮｏｎＣｏｎｄｕｃｔｉｖｅｆｉｌｍ）が適用できる。なお、後述するリフロー炉による加熱により、半導体装置２０の突起電極９との隙間を十分に充填するくらいまで粘度が低下し、温度が降下すると硬化する性質を持つフィルムであって、加熱時に低下した粘度は、上記性質を満たしかつゲル状の形状を保つ程度であることを特徴とするフィルムであればよい。
【００７１】
次に、図１（ｂ）に示すように、基板１０の接続用パッド２と、フィルム８ａに設けられた突起電極９を形成する領域に対応する開口との位置合わせを行い、接着剤（図示せず）を介して、フィルム８ａをソルダーレジスト３上に貼り付ける。その後、基板１０の接続用パッド２と、フィルム８ｂの突起電極９を形成する領域に対応する開口との位置合わせを行い、接着剤（図示せず）を介して、フィルム８ｂをフィルム８ａ上に貼り付ける。
【００７２】
次に、図１（ｃ）に示すように、貼り付けたフィルム８ａ、８ｂをスクリーンマスクとして半田ペースト１１をインクとしてスクリーン印刷し、接続用パッド２上の突起電極９を形成する領域に対応する開口に半田ペースト１１を充填する。その後、フィルム８ｂおよび半田ペースト１１上に耐熱性のテープ（図示せず）を貼り付ける。このテープによって、次のダイシング時に切りくずによる半田ペースト１１の汚染防止が可能になる。
【００７３】
次に、図１（ｄ）に示すように、ダイシングを行い、半導体装置２０を個片に切り分ける。その後、半田ペースト１１を下向きにして、半導体装置２０をプリント基板（実装基板）１２に搭載する。このとき、半田ペースト１１がプリント基板１２上の対応する接続端子１４の真上に搭載できるように、プリント基板１２に設けられた位置決めマーク（図示せず）を用いて、画像認識により位置決めを行う。
【００７４】
なお、プリント基板１２の半導体装置２０が搭載される面側は、半田ペースト１１に対応する領域には接続端子１４が、それ以外の領域にはソルダーレジスト１３が形成されている。次に、半導体装置２０が搭載されたプリント基板１２を、雰囲気を窒素とし、リフロー炉に投入する。リフロー炉は、予熱段階の約１３０℃からＭａｘ温度２４０℃〜２６０℃まで、加熱されて除々に温度が上昇する。この温度上昇に伴う、半導体装置２０内の変化を以下に説明する。
【００７５】
まず、約１５０℃にて、半田ペースト１１が硬化して、突起電極９を形成する。なお、このとき、半田ペースト１１内の溶剤等の有機系材料が蒸発し、図示しない隙間から逃げ出る。しかし、プリント基板１２に実装された半導体装置２０が完成した図１（ｅ）の状態において、プリント基板１２上の接続端子１４と、基板１０上の接続用パッド２との、突起電極９を介しての電気的な接続は確実に達成されるので、溶剤等の有機系材料の蒸発による突起電極９の容積減少は問題にはならない。
【００７６】
さらに、加熱を続け、約１６０℃〜１８０℃にて、フィルム８ａ、８ｂは粘度が下がりゲル状になり、半導体装置２０とプリント基板１２との隙間を充填する。ここで、半導体装置２０とプリント基板１２との隙間とは、封止材６と突起電極９とプリント基板１２との間、突起電極９同士およびプリント基板１２との間、突起電極９と半導体装置２０側端面との間、および封止材６とプリント基板１２との間を意味している。
【００７７】
さらに、加熱を続け、Ｍａｘ温度２４０℃〜２６０℃まで加熱を続けると、半田が完全に溶解し、プリント基板１２上の接続端子１４と半導体装置２０の接続パッド２とが完全に濡れる。
【００７８】
Ｍａｘ温度に達した後、温度が段々と下がり約２００℃にて半田が凝固し始める。さらに温度が下がり１６０℃〜１８０℃に達するとゲル状であったフィルム８が再硬化する。
【００７９】
よって、半導体装置２０とプリント基板１２との隙間を充填していたフィルム８は、そのまま硬化するので、半導体装置２０とプリント基板１２との接続強度が向上し、信頼性向上に寄与する。また、半田ペースト１１が硬化して形成された突起電極９の表面が溶融することによって、プリント基板１２上にある接続端子１４と突起電極９との電気的な接続が達成される。
【００８０】
このようにして、図１（ｅ）に示される、半導体装置２０のプリント基板１２への実装が完了する。
【００８１】
以上のように、スクリーンマスクとして用いたフィルム８ａ、８ｂは、従来のメタルマスクのように引き剥がす必要がないので、半田ペースト１１の抜け性は問題にならず、均一な形状の突起電極９を確実に形成することができる。
【００８２】
本発明の実施の一形態であるプリント基板１２に実装された半導体装置２０について図１（ｅ）に基づいて説明すれば、以下のとおりである。
【００８３】
半導体装置２０の基板１０には、絶縁性接着剤７を用いて半導体チップ４が搭載され、樹脂からなる封止材６で覆われている。
【００８４】
封止材６で覆われた半導体チップ４が搭載された側と同一面側の基板１０上に、突起電極９が設けられている。すなわち、基材１上の接続用パッド２上に均一な円柱形状の突起電極９が複数設けられている。
【００８５】
半導体装置２０の突起電極９とプリント基板１２上の接続端子１４とが、電気的に接続されていることにより、半導体装置２０のプリント基板１２への実装が行われている。
【００８６】
また、半導体装置２０とプリント基板１２との隙間が、絶縁性の副基材としてのフィルム８により充填されている。これにより、半導体装置２０とプリント基板１２との接続強度が向上し、信頼性向上に寄与している。
【００８７】
ここで、半導体装置２０の全高について考える。
【００８８】
突起電極９が設けられていない状態での半導体装置２０の全高、すなわち、基材１の厚みと封止材６の厚みとの総厚は、７００μｍであった。フィルム８ｂの厚み、すなわち、封止材６の最上部から突起電極９の頂部までの高さは３０μｍである。よって、半導体装置２０の全高は７３０μｍとなり、突起電極９が設けられていない状態での半導体装置２０の全高から３０μｍしか高くなっておらず、ほぼ半導体装置２０の全高を変えることなく突起電極９が形成できている。
【００８９】
なお、上記実施例では、樹脂封止法としてモールド成型を用いたが、この他に常温で液状の封止材を用いて真空差圧印刷を行い、その後の加熱により封止材を硬化させる方法を用いても良い。真空差圧印刷は、減圧下で印刷を行うことにより、常圧より隙間に封止材が入りやすいという利点を有している。
【００９０】
また、半導体装置を個片に切り分けてから実装、リフローという順番にこだわる事は無い。実装、リフロー後に個片に切り分けても良い。
【００９１】
〔実施の形態２〕
本発明の他の実施の形態の半導体装置の製造方法について図２に基づいて説明すれば、以下のとおりである。なお、図２は、半導体チップを複数積層した構成のチップレベル積層半導体装置４０の製造工程に沿った断面図である。
【００９２】
図２（ａ）に示す、チップレベル積層半導体装置４０において、平板状の基板３０は、例えばポリイミド等からなる絶縁性の基材２１、銅等の良導体金属からなる接続用パッド（導電体）２２、エポキシ系材料からなるソルダーレジスト２３により構成されている。基板３０の総厚、すなわち基材２１の厚みとソルダーレジスト２３の厚みとの合計は２８０μｍである。
【００９３】
１２５μｍの厚みまで研磨した半導体チップ２４が、絶縁性接着剤２７を介して基材２１に搭載され、その後、この半導体チップ２４の上に絶縁性接着剤２７を介して厚み１２５μｍの別の半導体チップ３４が搭載される。また、接続用パッド２２と電気的に接続され、かつ同じ側の基材２１の面上に、導電性パターン（導電体）３７が形成されている。ワイヤ２５により半導体チップ２４、３４と導電性パターン３７とを電気的に接続した後、液状の封止材２６を注入し、加熱（キュア）して封止材２６を硬化させることによって封止される。
【００９４】
次に、突起電極２９（図２（ｄ））となる半田ペースト３１の融点以下で溶融し、半導体装置４０の隙間に充填する特徴を有する絶縁性の副基材としての厚さ５０μｍ程度のフィルム２８ａ（第１の副基材）、および厚さ３０μｍ程度のフィルム２８ｂ（第２の副基材）を準備する。
【００９５】
フィルム２８ａの総厚みは、突起形状としての液状の封止材２６の高さ、すなわち、ソルダーレジスト２３の表面上から封止材２６の最上部までの高さ、例えば３００μｍとほぼ同じ（±１０μｍ程度）であることが好ましく、接着剤を介して、複数枚のフィルム２８ａが重ね合わされて構成されている。
【００９６】
前述した実施の形態１と同様にして、エッチングを用いて、接続用パッド２２上の突起電極２９を形成する領域および封止材２６に対応する開口をフィルム２８ａに、突起電極２９を形成する領域に対応する開口をフィルム２８ｂに形成する。
【００９７】
次に、基板３０の接続用パッド２２と、フィルム２８ａに設けられた突起電極２９を形成する領域に対応する開口との位置合わせを行い、接着剤（図示せず）を介して、フィルム２８ａをソルダーレジスト２３上に貼り付ける。その後、基板３０の接続用パッド２２と、フィルム２８ｂの突起電極２９を形成する領域に対応する開口との位置合わせを行い、接着剤（図示せず）を介して、フィルム２８ｂをフィルム２８ａ上に貼り付ける。
【００９８】
次に、貼り付けたフィルム２８ａ、２８ｂをスクリーンマスクとして半田ペースト３１をインクとしてスクリーン印刷し、接続用パッド２２上のフィルム２８ａ、２８ｂの開口に半田ペースト３１を充填する。その後、フィルム２８ｂおよび半田ペースト３１上に耐熱性のテープ（図示せず）を貼り付ける。このテープによって、次のダイシング時に切りくずによる半田ペースト３１の汚染防止が可能になる。
【００９９】
図２（ｂ）に示すように、その後、ダイシングを行い、半導体装置４０を個片に切り分け、半田ペースト３１が下向きになるように上下反転を行う。
【０１００】
図２（ｃ）に示すように、次に、回路を有する実装用のプリント基板（実装基板）３２に半導体装置４０を搭載する。この時、半田ペースト３１がプリント基板３２にある接続端子３４の真上に搭載できるように、位置決めマーク（図示せず）をプリント基板３２に設けておき、画像認識により位置決めを行う。
【０１０１】
なお、プリント基板３２の半導体装置４０が搭載される面側は、半田ペースト３１に対応する領域には接続端子３４が、それ以外の領域にはソルダーレジスト３３が形成されている。
【０１０２】
次に、半導体装置４０が搭載されたプリント基板３２を、雰囲気を窒素とし、リフロー炉に投入する。リフロー炉は、予熱段階の約１３０℃からＭａｘ温度２４０℃〜２６０℃まで、加熱されて除々に温度が上昇する。この温度上昇に伴う、半導体装置４０の変化は、前述した実施の形態における半導体装置２０の変化と同様であるので、詳細な説明は省略する。
【０１０３】
これによって、半田ペースト３１が硬化して突起電極２９を形成した後、突起電極２９の表面が溶融し、プリント基板３２上にある接続端子３４と突起電極２９との電気的な接続が達成される。
【０１０４】
このようにして、図２（ｄ）に示めすように、半導体装置４０のプリント基板３２への実装が完了する。
【０１０５】
なお、加熱により溶融したフィルム２８ａ、２８ｂは、半導体装置４０とプリント基板３２との隙間に充填し、再硬化した状態で残る。これにより、半導体装置４０とプリント基板３２との接続強度が向上し、信頼性向上に寄与する。また、スクリーンマスクとして用いたフィルム２８ａ、２８ｂは、従来のメタルマスクのように引き剥がす必要がないので、半田ペースト３１の抜け性は問題にならず、均一な形状の突起電極２９を確実に形成することができる。
【０１０６】
また、半導体装置を個片に切り分けてから実装、リフローという順番にこだわる事は無い。実装、リフロー後に個片に切り分けても良い。
【０１０７】
〔実施の形態３〕
本発明のさらに他の実施の形態の半導体装置の製造方法について図３に基づいて説明すれば、以下のとおりである。
【０１０８】
図３は、パッケージを複数積層した構成のパッケージレベル積層半導体装置６０の製造工程に沿った断面図である。
【０１０９】
図３（ａ）に示すように、平板状の基板５０は、例えばポリイミド等からなる絶縁性の基材４１、銅等の良導体金属からなる導電性パターン（導電体）４２、エポキシ系材料からなるソルダーレジスト４３により構成されている。
【０１１０】
基板５０の総厚み、すなわち、基材４１の厚みとソルダーレジスト４３の厚みとの総厚みは１３０μｍである。１００μｍまで研磨した半導体チップ４４は、基材４１上に加熱（キュア）して液状の封止材４６を硬化させることによって封止されている。
【０１１１】
なお、基材４１の両面に導電性パターン４２が形成され、貫通孔（ビア）５６を介して、両面の電気的接触が取れており、さらにワイヤ４５により半導体チップ４４と導電性パターン４２とが電気的に接続されている。ソルダーレジスト４３は、封止材４６および後述する突起電極４９（図３（ｃ））の形成する領域以外の、基材４１あるいは導電性パターン４２上の両面に形成されている。
【０１１２】
次に、突起電極４９となる半田ペースト５１の融点以下で溶融し、半導体装置６０の隙間に充填する特徴を有する絶縁性の副基材としての厚さ５０μｍ程度のフィルム４８ａ（第１の副基材）、および厚さ３０μｍ程度のフィルム４８ｂ（第２の副基材）を準備する。
【０１１３】
フィルム４８ａの厚みは、突起形状としての封止材４６の高さ、すなわち、ソルダーレジスト４３の表面上から封止材４６の最上部までの高さは５０μｍとほぼ同じ（±１０μｍ）であることが好ましい。
【０１１４】
前述した実施の形態１と同様にして、エッチングを用いて、フィルム４８ａには導電性パターン４２上の突起電極４９を形成する領域および封止材４６に対応する開口を形成し、フィルム４８ｂには上記の突起電極４９を形成する領域に対応する開口を形成する。
【０１１５】
次に、図３（ｂ）に示すように、基板５０の導電性パターン４２と、フィルム４８ａに設けられた突起電極４９を形成する領域に対応する開口との位置合わせを行い、接着剤（図示せず）を介して、フィルム４８ａをソルダーレジスト４３上に貼り付ける。その後、基板５０の導電性パターン４２と、フィルム４８ｂの突起電極４９を形成する領域に対応する開口との位置合わせを行い、接着剤（図示せず）を介して、フィルム４８ｂをフィルム４８ａ上に貼り付ける。
【０１１６】
次に、スキージ印刷にて半田ペースト５１を導電性パターン４２上のフィルム４８ａ、４８ｂの開口に半田ペースト５１を充填する。その後、フィルム４８ｂおよび半田ペースト５１上に耐熱性のテープ（図示せず）を貼り付ける。このテープによって、次のダイシング時に切りくずによる半田ペースト５１の汚染防止が可能になる。
【０１１７】
その後、ダイシングを行い、半導体装置６０を個片に切り分け、図３（ｃ）に示すように、半田ペースト５１が下向きになるように上下反転を行い、回路を有する実装用のプリント基板（実装基板）５２に搭載する。続いて、半導体装置６０と同様に製造した別の半導体装置５５を、プリント基板５２に搭載済みの半導体装置６０の上に搭載する。なお、図３（ｃ）では、２個の半導体装置のみを搭載しているが、搭載する半導体装置の個数はこれに限らず、必要な数だけ半導体装置を搭載してもよい。これらの搭載は画像認識により位置決めをして行う。
【０１１８】
なお、プリント基板５２の半導体装置６０が搭載される側は、半田ペースト５１に対応する領域には接続端子５４が、それ以外の領域にはソルダーレジスト５３が形成されている。
【０１１９】
必要な数だけ半導体装置を搭載した後、半導体装置５５、６０が搭載されたプリント基板５２を、雰囲気を窒素とし、リフロー炉に投入する。リフロー炉は、予熱段階の約１３０℃からＭａｘ温度２４０℃〜２６０℃まで、除々に加熱されて温度が上昇する。この温度上昇に伴う、半導体装置５５、６０の変化は、前述した実施の形態における半導体装置２０の変化と同様であるので、詳細な説明は省略する。
【０１２０】
ただし、フィルム４８ａ、４８ｂが溶融した後、半導体装置５０とプリント基板５２との隙間だけではなく、半導体装置５０と半導体装置５５との隙間にもフィルム４８が充填し、そのまま再硬化する。
【０１２１】
このようにして、図３（ｃ）に示されるように、半導体装置５５、６０のプリント基板５２への実装が完了する。
【０１２２】
なお、加熱により溶融したフィルム４８ａ、４８ｂは、半導体装置５５、６０とプリント基板５２との隙間に充填し、再硬化した状態で残る。これにより、半導体装置５５、６０とプリント基板５２との接続強度が向上し、信頼性向上に寄与する。また、スクリーンマスクとして用いたフィルム４８ａ、４８ｂは、従来のメタルマスクのように引き剥がす必要がないので、半田ペースト５１の抜け性は問題にならず、均一な形状の突起電極４９を確実に形成することができる。
【０１２３】
また、半導体装置を個片に切り分けてから実装、積層後リフローという順番にこだわる事は無い。多数個の半導体装置が搭載されているフレーム状態で積層し、リフロー後に個片に切り分けても良い。
【０１２４】
〔実施の形態４〕
本発明のさらに別の実施の一形態の半導体装置の製造方法について図４に基づいて説明すれば、以下のとおりである。なお、図４は、半導体装置８０単体の製造工程に沿った断面図である。
【０１２５】
図４（ａ）〜図４（ｃ）の半導体装置８０の製造工程は、上述した半導体装置２０の製造工程である図１（ａ）〜図１（ｃ）と同じであるので、説明を省略する。
【０１２６】
図４（ｃ）に示すように、フィルム８ａ、８ｂの開口に半田ペースト１１を充填した後、雰囲気を窒素とし、半導体装置８０を炉に投入する。
【０１２７】
炉は、予熱段階の約１３０℃からフィルム８ａ、８ｂが再硬化する温度まで、加熱されて除々に温度が上昇する。この温度上昇に伴う、半導体装置８０の変化を以下に説明する。
【０１２８】
まず、約１５０℃にて、半田ペースト１１が、硬化して突起電極９を形成する。なお、このとき、半田ペースト１１内の溶剤等の有機系材料が蒸発し、逃げ出る。しかし、半導体装置８０が完成した図４（ｄ）の状態において、突起電極９の上端面はほぼ均一面を形成している程度である。よって、溶剤等の有機系材料の蒸発による突起電極９の容積減少は問題にはならない。
【０１２９】
さらに、加熱を続け、約１６０℃〜１８０℃にて、フィルム８ａ、８ｂは粘度が下がりゲル状になり、半導体装置８０の隙間を充填する。ここで、半導体装置８０の隙間とは、封止材６と突起電極９との間、突起電極９同士間、突起電極９と半導体装置２０側端面との間、および封止材６最上部から突起電極９の頂部により形成される面までの高さを有する封止材６の上部を意味している。
【０１３０】
さらに、加熱を続け、Ｍａｘ温度２４０℃〜２６０℃まで加熱を続けると、半田が完全に溶解し、半導体装置８０の接続パッド２が完全に濡れる。
【０１３１】
Ｍａｘ温度に達した後、温度が段々と下がり約２００℃にて半田が凝固し始める。さらに温度が下がり１６０℃〜１８０℃に達するとゲル状であったフィルム８が再硬化する。
【０１３２】
よって、半導体装置８０の隙間を充填していたフィルム８は、そのまま硬化するので、基板１０、半導体チップ４を覆う封止材６および突起電極９との接続強度が向上し、信頼性向上に寄与する。
【０１３３】
最後に、ダイシングを行い、半導体装置８０を個片に切り分け、図４（ｄ）に示されるように、単体としての半導体装置８０が完成する。
【０１３４】
以上のように、スクリーンマスクとして用いたフィルム８ａ、８ｂは、従来のメタルマスクのように引き剥がす必要がないので、半田ペースト１１の抜け性は問題にならず、均一な形状の突起電極９を確実に形成することができる。
【０１３５】
また、半導体装置８０を加熱してから個片に切り分けという順番にこだわる事は無い。切り分けた後に加熱しても良い。
【０１３６】
本発明の実施の一形態の半導体装置８０について図４（ｄ）に基づいて説明すれば、以下のとおりである。
【０１３７】
半導体装置８０の基板１０には、絶縁性接着剤７を用いて半導体チップ４が搭載され、樹脂からなる封止材６で覆われている。
【０１３８】
封止材６で覆われた半導体チップ４が搭載された側と同一面側の基板１０上に、突起電極９が設けられている。すなわち、基材１上の接続用パッド２上に均一な円柱形状の突起電極９が複数設けられている。
【０１３９】
突起電極９の頂部とほぼ同じ高さまで、絶縁性の副基材としてのフィルム８により、半導体装置２０の隙間は充填されている。
【０１４０】
従来技術では、充填されていなかった半導体装置８０の隙間を、フィルム８により充填されることによって、基板１０、半導体チップ４を覆う封止材６および突起電極９との接続強度が向上し、信頼性向上に寄与している。
【０１４１】
ここで、半導体装置８０の全高について考える。
【０１４２】
突起電極９が設けられていない状態での半導体装置８０の全高、すなわち、基材１の厚みと封止材６の厚みとの総厚は、７００μｍである。封止材６の最上部から突起電極９の頂部までの高さは３０μｍである。なお、この高さは、封止材６で覆われた半導体チップ４を保護するために必要なフィルム８の厚みである。よって、半導体装置２０の全高は７３０μｍとなり、突起電極９が設けられていない状態での半導体装置８０の全高から３０μｍしか高くなっておらず、ほぼ半導体装置８０の全高を変えることなく突起電極９を形成できている。
【０１４３】
なお、以上上記実施の形態では、導電体としての接続用パッド２、２２または導電性パターン４２上の突起電極９、２９、４９を形成する領域に対応した開口が個々に形成されたフィルム８ａとフィルム８ｂ、フィルム２８ａとフィルム２８ｂ、フィルム４８ａとフィルム４８ｂとを貼り合わせていた。しかし、突起形状である封止材６、２６、４６に対応して開口されているフィルムと未開口のフィルムを貼り付け、その後、突起電極９、２９、４９を形成する領域に対応した開口を、エッチレート制御が可能であるエキシマレーザーやＹＡＧレーザー等のレーザー照射により、フィルムを一度に形成しても良い。また、以上上記実施の形態では、フィルム８ａ、８ｂ、２８ａ、２８ｂ、４８ａ、４８ｂの開口部に半田ペースト１１、３１、５１を充填する場合について説明した。しかし、これに限らず、Ｓｎ／Ｃｕ、Ｓｎ／Ｓｂ、Ｓｎ／Ｚｎ／Ｃｕ、Ｓｎ／Ａｇ／Ｃｕ、Ｓｎ／Ａｇ／Ｃｕ／Ｂｉ等の鉛を含まない鉛フリー半田ペーストを充填してもよい。この場合、人体に有害な鉛を含まない利点を有している。
【０１４４】
また、以上上記実施の形態では、フィルムを副基材として貼り付けたが、代わりに副基材のフィルムと同等の溶融・硬化の性質を有するレジスト材を塗布してもよい。
【０１４５】
また、以上上記実施の形態では、リフロー炉の雰囲気は、窒素であったが、空気でもよい。
【０１４６】
また、以上上記実施の形態では、ワイヤボンディングを用いた例について述べたが、突起状の接続電極を用いたバンプボンディングを用いてもよい。
【０１４７】
また、以上上記実施の形態では、フィルムの突起電極の形成領域に対応する開口に対して、スクリーン印刷を用いて半田ペーストを充填していたが、例えば、射出ノズルから半田ペーストを射出することにより充填してもよい。これにより、圧力をかけて半田ペーストを射出することになるので、フィルムの開口に半田ペーストを高密度に充填することができる。
【０１４８】
以上のように、半導体チップを樹脂封止した突起形状を有する基板面側に、外部接続端子である突起電極を容易に形成するには、突起電極の外形寸法に合わせてくり貫かれ、かつ接続用パッド部が開口された副基材を、突起形状を有する面に貼り付け、基板面上の段差をなくすことが重要である。引き剥がす必要のない副基材をマスクとして用いれば、半田ペーストの抜け性が問題にならないので、開口部に半田ペーストを充填後、リフローに投入することにより突起形状を有する面に突起電極９を容易に形成できる。突起形状を有する面側に突起電極を形成したことにより、半導体装置の全高を低く抑えることができる。
【０１４９】
また、半導体装置を実装基板に実装する際に、半田ペーストの融点以下で溶け、半導体装置と実装基板との隙間或いは突起電極周囲の隙間に充填される特徴を持つ副基材を用いることにより、副基材の引き剥がし工程を省略でき、生産性の向上が図れ、半導体装置の信頼性も向上する。
【０１５０】
本発明により、突起形状を有する基板において突起形状と同一面側に半田等からなる均一な形状を有する突起電極を形成し半導体装置の全高を抑えることができ、且つ半導体実装時に半田ペーストの融点以下で溶け、半導体装置と実装基板の隙間或いは突起電極の周囲の隙間に充填される副基材を用いることで引き剥がし工程の省略が図れ、半導体装置の信頼性も向上する。
【０１５１】
なお、本発明の半導体装置は、半導体チップが基板上に搭載され、該半導体チップが樹脂封止された突起形状を有し、該突起形状と突起電極（外部接続端子）を基板の同一面側に持つ半導体装置において、突起電極の側部と前記突起形状の側部と上面とに突起電極の融点より低い、絶縁性の有機物が配され、該有機物の上面と突起電極の上面の高さが同じであるとしてもよい。
【０１５２】
さらに、本発明の半導体装置において、突起電極が導電性ペーストからなっているとしてもよい。
【０１５３】
さらに、本発明の半導体装置において、導電性ペーストが半田ペーストまたは無鉛半田ペーストからなっているとしてもよい。
【０１５４】
また、本発明の突起電極形成方法は、基板の一面に半導体チップが搭載され、樹脂封止された突起形状を有し、前記突起形状と同一面に外部接続用パッドを持つ基板に外部接続端子の融点以下で溶け、前記外部接続用パッドが開口した副基材で前記突起形状を覆い、副基材の開口内に導電性ペーストを充填して、外部接続用パッド上に突起電極が形成されるとしてもよい。
【０１５５】
さらに、本発明の突起電極形成方法において、開口部を充填する前記導電性ペーストは半田ペーストであるとしてもよい。
【０１５６】
【発明の効果】
本発明の半導体装置の製造方法は、以上のように、基板上に半導体チップが搭載され、上記半導体チップおよび実装基板とに電気的に接続されるとともに、上記基板から突出する上記突起電極を有し、実装基板に実装された半導体装置の製造方法において、上記半導体チップを搭載した面と同一面上の基板に、導電体を形成する工程と、上記導電体と電気的に接続された上記半導体チップを封止し、突起形状を形成する工程と、上記突起電極の融点以下で溶け、絶縁性を有する副基材により、突起電極の形成領域を除いて上記基板および突起形状を覆う工程と、上記突起電極の形成領域に対して上記副基材に設けられた開口に導電性ペーストを充填する工程と、上記半導体装置を上記実装基板に搭載する工程と、加熱により、上記導電性ペーストを硬化させて上記導電体に接する突起電極を形成する段階と、上記副基材が溶融（溶解）し上記半導体装置と上記実装基板との隙間を充填する段階と、上記突起電極を介して上記半導体装置と上記実装基板とを電気的に接続する段階とを有する工程とを含む方法である。
【０１５７】
このように、印刷マスクの役割を果たす副基材に設けられた開口に導電性ペーストを充填した後、加熱し、導電体に接する突起電極を突起形状と同一面上の基板に形成し、副基材が溶融し半導体装置と実装基板との隙間を充填し、突起電極を介して半導体装置と実装基板とが電気的に接続される。
【０１５８】
よって、突起電極と突起形状とが形成される基板の面が異なる特開２０００−２６９３７８号公報とは異なり、突起電極と突起形状とが基板の同一面上に形成されるので、半導体装置の全高が高くなることを抑えることができる。
【０１５９】
また、印刷マスクとして用いる副基材は突起形状を覆うので、特開平９−５５４４８号公報に示すように、印刷マスクを載置する面を面一にするために、基板を折り曲げる必要がなくなり、半導体装置の全高が高くなることを抑えることができる。また、折り曲げにより生じる折り曲げ領域も必要としないので、半導体装置の小型化に対する要請にも対応することができる。
【０１６０】
また、半導体装置と実装基板との隙間に、副基材が充填し残存することにより、半導体装置と実装基板との接続強度が向上し、信頼性を向上できる。これにより、さらに、印刷マスクとしての役割を果たした副基材を引き剥がす必要がないので、導電性ペーストの抜けに関する問題は発生せず、均一な形状の突起電極を確実に形成できる。
【０１６１】
また、導電性ペーストの硬化による突起電極の形成と、副基材による半導体装置と実装基板との隙間の充填と、半導体装置と実装基板との電気的な接続とが、加熱により同じ工程で連続的に行うことができる。よって、従来は別の工程にて行っていた突起電極の形成と実装基板への実装とが、同じ工程で行うことができるので工程が簡素化できる。
【０１６２】
本発明の半導体装置の製造方法は、以上のように、基板上に半導体チップが搭載され、上記半導体チップと電気的に接続されるとともに、上記基板から突出する突起電極を有する半導体装置の製造方法において、上記半導体チップを搭載した面と同一面上の基板に、導電体を形成する工程と、上記導電体と電気的に接続された上記半導体チップを封止し、突起形状を形成する工程と、上記突起電極の融点以下で溶け、絶縁性を有する副基材により、突起電極の形成領域を除いて上記基板および突起形状を覆う工程と、上記突起電極の形成領域に対して上記副基材に設けられた開口に導電性ペーストを充填する工程と、加熱により、上記導電性ペーストを硬化させて上記導電体に接する突起電極を形成する段階と、上記副基材が溶融し上記半導体装置の隙間を充填する段階とを有する工程とを含む方法である。
【０１６３】
このように、印刷マスクとしての役割を果たす副基材に設けられた開口に導電性ペーストを充填した後、加熱し、導電体に接する突起電極を突起形状と同一面上の基板に形成し、副基材が溶融し半導体装置の隙間を充填する。
【０１６４】
よって、突起電極と突起形状とが形成される基板の面が異なる特開２０００−２６９３７８号公報とは異なり、突起電極と突起形状とが基板の同一面上に形成されるので、半導体装置の全高が高くなることを抑えることができる。
【０１６５】
また、印刷マスクとして用いる副基材は突起形状を覆うので、特開平９−５５４４８号公報に示すように、印刷マスクを載置する面を面一にするために、基板を折り曲げる必要がなくなり、半導体装置の全高が高くなることを抑えることができる。また、折り曲げにより生じる折り曲げ領域も必要としないので、半導体装置の小型化に対する要請にも対応することができる。
【０１６６】
また、半導体装置の隙間に、副基材が充填し残存することにより、半導体装置の要素間の接続強度が向上し、信頼性を向上できる。これにより、さらに、印刷マスクとしての役割を果たした副基材を引き剥がす必要がないので、導電性ペーストの抜けに関する問題は発生せず、均一な形状の突起電極を確実に形成できる。
【０１６７】
本発明の半導体装置の製造方法は、以上のように、上記の方法に加えて、上記副基材としては、突起形状の形成領域に対応する開口と突起電極の形成領域に対応する開口とを有する第１の副基材と、突起電極の形成領域に対応する開口を有する第２の副基材とを用いる方法である。
【０１６８】
このように、さらに、突起電極の形成領域を除いて基板および突起形状を覆う副基材として、突起形状の形成領域に対応する開口と突起電極の形成領域に対応する開口とを有する第１の副基材と、突起電極の形成領域に対応する開口を有する第２の副基材とを用いている。
【０１６９】
よって、突起形状の形成領域に対応する開口を有する第１の副基材と、突起形状の形成領域に対応する開口を有さない第２の副基材とを用いることによって、突起形状を覆う副基材を容易に構成することができる。
【０１７０】
また、突起電極の形成領域に対応する開口を有する第１および第２の副基材を用いることによって、突起電極の形成領域に対応する開口を有するとともに基板を覆う副基材を容易に構成することができる。また、突起電極の形成領域に対応する開口に導電性ペーストを充填することにより、突起電極の形成も容易に行うことができる。
【０１７１】
本発明の半導体装置の製造方法は、以上のように、上記の方法に加えて、上記副基材に設けられた開口に上記導電性ペーストを充填する上記工程が、スクリーン印刷による方法である。
【０１７２】
このように、さらに、副基材に設けられた開口に、スクリーン印刷を用いて導電性ペーストを充填する。このことにより、例えば、射出ノズルから導電性ペーストを射出することにより充填する場合等に比べて、広く用いられている方法であるので、副基材の開口に導電性ペーストを容易に充填することができる。
【０１７３】
また、本発明の参考例に係る効果は、以下のように表現できる。
【０１７４】
本発明の参考例に係る半導体装置は、以上のように、略平板状の基板上に半導体チップが搭載され、上記半導体チップおよび実装基板とに電気的に接続されるとともに、上記基板から突出する突起電極を有し、上記実装基板に実装された半導体装置において、上記半導体チップを封止して形成された突起形状と上記突起電極とが、上記基板の同一面上に位置し、上記半導体装置と上記実装基板との隙間を充填している絶縁性の副基材を有している構成である。
【０１７５】
このように、突起形状と突起電極とが略平面状の基板の同一面上に位置し、半導体装置と実装基板との隙間を副基材が充填している。
【０１７６】
よって、突起電極と突起形状とが形成される基板の面が異なる特開２０００−２６９３ ７８号公報と異なり、突起電極と突起形状とが基板の同一面上に形成されるので、半導体装置の全高が高くなることを抑えることができる。
【０１７７】
また、基板が略平面状であり、特開平９−５５４４８号公報に示すように、基板を折り曲げられてはいないので、半導体装置の全高が高くなることを抑えることができる。また、折り曲げにより生じる折り曲げ領域も必要としないので、半導体装置の小型化に対する要請にも対応することができる。
【０１７８】
また、半導体装置と実装基板との隙間を充填している副基材により、半導体装置内の各要素間および半導体装置と実装基板との接続強度が向上し、信頼性を向上できる。
【０１７９】
本発明の参考例に係る半導体装置は、以上のように、基板上に半導体チップが搭載され、上記半導体チップと電気的に接続されるとともに、上記基板から突出する突起電極を有する半導体装置において、上記半導体チップを封止して形成された突起形状と上記突起電極とが、上記基板の同一面上に位置し、上記半導体装置の隙間を充填している絶縁性の副基材を有している構成である。
【０１８０】
このように、突起形状と突起電極とが基板の同一面上に位置し、半導体装置の隙間を副基材が充填している。
【０１８１】
よって、突起電極と突起形状とが形成される基板の面が異なる特開２０００−２６９３７８号公報と異なり、突起電極と突起形状とが基板の同一面上に形成されるので、半導体装置の全高が高くなることを抑えることができる。
【０１８２】
また、突起形状の周囲および突起電極の側部を充填している副基材により、半導体装置内の各要素間の接続強度が向上し、信頼性を向上できる。
【０１８３】
なお、基板は略平面状であることが望ましい。
【０１８４】
これにより、特開平９−５５４４８号公報に示すように、基板を折り曲げられてはいないので、半導体装置の全高が高くなることを抑えることができる。また、折り曲げにより生じる折り曲げ領域も必要としないので、半導体装置の小型化に対する要請にも対応することができる。
【０１８５】
本発明の参考例に係る半導体装置は、以上のように、上記の構成に加えて、上記基板上に、上記半導体チップが、複数積層される構成である。
【０１８６】
このように、積層された複数の半導体チップを封止して形成された突起形状と突起電極とが基板の同一面側に位置し、半導体装置の隙間または半導体装置と実装基板との隙間を副基材が充填している。
【０１８７】
よって、接続強度が向上し、信頼性を向上できるので、一層高い集積化を確実な接続をもって実現できる。
【０１８８】
本発明の参考例に係る半導体装置は、以上のように、上記の構成に加えて、上記の半導体装置が、複数積層される構成である。
【０１８９】
このように、上記の構成により、本発明の参考例により信頼性を向上させた半導体装置が、実装基板上に複数積層され、さらに、半導体装置間にも副基材が充填している。
【０１９０】
よって、接続強度が向上し、信頼性を向上できるので、一層高い集積化を確実な接続をもって実現できる。
【図面の簡単な説明】
【図１】 （ａ）〜（ｅ）は、本発明の一実施形態にかかる半導体装置作製工程に従って示した、本発明の参考例にかかる半導体装置の断面図である。
【図２】 （ａ）〜（ｄ）は、本発明の別の実施形態にかかる半導体装置作製工程に従って示した、本発明の参考例に係る半導体装置の断面図である。
【図３】 （ａ）〜（ｃ）は、本発明のさらに別の実施形態にかかる半導体装置作製工程に従って示した、本発明の参考例に係る半導体装置の断面図である。
【図４】 （ａ）〜（ｄ）は、本発明のさらに別の実施形態にかかる半導体装置作製工程に従って示した、本発明の参考例に係る半導体装置の断面図である。
【図５】 従来の半導体装置の断面図である。
【図６】 従来の方法により突起形状を有する面に突起電極を形成する場合の、半導体装置の断面図である。
【図７】 導電性ペーストの抜け性を説明するための図であり、（ａ）、（ｃ）は導電性ペースト充填後の、（ｂ）、（ｄ）はスクリーンマスクを引き剥がし後の、半導体装置の断面図である。
【符号の説明】
２ 接続用パッド（導電体）
４ 半導体チップ
６ 封止材（突起形状）
８ａ フィルム（第１の副基板）
８ｂ フィルム（第２の副基板）
９ 突起電極
１０ 基板
１１ 半田ペースト（導電性ペースト）
１２ プリント基板（実装基板）
２０ 半導体装置
２２ 接続用パッド（導電体）
２４ 半導体チップ２６封止材（突起形状）
２８ａ フィルム（第１の副基板）
２８ｂ フィルム（第２の副基板）
２９ 突起電極
３０ 基板
３１ 半田ペースト（導電性ペースト）
３２ プリント基板（実装基板）
３４ 半導体チップ
４０ 半導体装置
４２ 導電性パターン（導電体）
４４ 半導体チップ
４６ 封止材（突起形状）
４８ａ フィルム（第１の副基板）
４８ｂ フィルム（第２の副基板）
４９ 突起電極
５０ 基板
５１ 半田ペースト（導電性ペースト）
５２ プリント基板（実装基板）
５５ 半導体装置
６０ 半導体装置
【発明の属する技術分野】
本発明は、実装基板に実装された半導体装置および半導体装置ならびにその製造方法に係り、特に基板上に突起電極を有する半導体装置に関するものである。
【０００２】
【従来の技術】
ＩＣ、ＬＳＩ等の半導体装置は、実装基板上に形成された回路パターンに、半田等の接合材を用いて電気的に接続されている。近年、半導体素子の微細化や半導体装置の小型化に対応して、突起電極を用いて、実装基板上に半導体装置を接続する方法が提案されている。この方法によれば、実装基板上の回路パターンに対して突起電極の位置決めを行い、加熱により突起電極の表面を溶融し回路パターンに固着すれば、実装基板と半導体装置との接続が容易に達成されることから、効果的な実装方法として注目されている。
【０００３】
このような突起電極を基板上に備えた半導体装置の製造方法に対する従来技術として、特開平９−５５４４８号公報および特開２０００−２６９３７８号公報に示すように、半導体装置にスクリーンマスクを重ねてスクリーン印刷を行い、突起電極を形成する方法が知られている。
【０００４】
特開平９−５５４４８号公報においては、導電性粒子と接続性を有する樹脂の混合物である導電性ペーストをインクとし、メタルマスクをスクリーンマスクとしてスクリーン印刷する。そして、メタルマスクをつけたまま加熱を行い、硬化させた後、メタルマスクを取り外すことにより、突起電極を形成している。
【０００５】
図５にこの半導体装置１００の構成を示す。導電性パターン１０２が形成された絶縁性テープ１０７を絶縁性接着剤（図示せず）を介して、金属基板１０１に固着する。また、半導体チップ１０４を、導電性接着剤１０８の層を介して金属基板１０１に固着する。なお、半導体チップ１０４搭載領域の金属基板１０１には、段差を設けて凹部が形成されている。半導体チップ１０４は、ワイヤ１０５を介して導電性パターン１０２と電気的に接続されている。
【０００６】
導電性パターン１０２および半導体チップ１０４を完全に被覆するように、封止材１０６を、金属基板１０１上に積層する。メタルマスク１０３を封止材１０６上に載置する。導電性パターン１０２の形成位置に対応しているメタルマスク１０３の開口に導電性ペーストを充填する。そして、加熱して、導電性ペーストを硬化させ、導電性パターン１０２に対して形成される突起電極１０９を形成する。その後、メタルマスク１０３は取り外される。
【０００７】
また、特開２０００−２６９３７８号公報においては、開口された補助フィルム基板を銅箔付きフィルム基板の銅箔の付いていない側に貼り、銅箔を加工して接続用パッドを形成し、突起電極を形成する位置上の補助フィルム基板とフィルム基板に開口を形成する。補助フィルム基板をスクリーンマスクとしてスクリーン印刷により半田ペーストを塗布し、半田ペースト内の有機系材料を蒸発させるために加熱する。その後、補助フィルム基板を引き剥がし、突起電極を形成している。このとき、突起電極の反対側、すなわち、フィルム基板の銅箔形成側には、半導体チップが搭載され、樹脂封止されている。
【０００８】
【発明が解決しようとする課題】
ところが、上記従来の突起電極形成方法では、突起電極を形成することによって、半導体装置の全高が高くなってしまっている。しかし、近年の携帯電話やＰＤＡ等の情報端末の普及には、内蔵半導体装置の小型化・軽量化が大きく寄与しており、今後もさらなる半導体装置の小型化・軽量化が望まれている。このような環境下においては、半導体装置の全高が高くなることは課題となる。
【０００９】
すなわち、特開平９−５５４４８号公報においては、図５に示すように、メタルマスク１０３を封止材１０６上に密着させて載置するので、封止材１０６の上面を面一にする必要がある。そのため、半導体チップ１０４搭載領域の金属基板１０１を、凹部に加工している。このことによって、金属基板１０１に段差を設けて凹部に加工した分だけ、半導体装置１００の全高は高くなっている。
【００１０】
さらに、凹部を設けるために、金属基板１０１には段差間における折り曲げ領域が必要になっている。このことによって、半導体装置１００の小型化に対する要請にも反している。
【００１１】
また、特開２０００−２６９３７８号公報においては、半導体チップが樹脂封止された面とは異なるフィルム基板の面に突起電極を形成しているので、半導体装置の全高は突起電極の高さの分だけ、突起電極を形成する前の半導体装置の全高よりも高くなっている。
【００１２】
そこで、突起電極を形成しても半導体装置の全高が高くなることを抑えるために、図６に示すように、基板１１１に段差を設けず平面状とし、かつ半導体チップ１１２を樹脂封止して形成した突起形状１１３を有する面と同一面上の基板１１１に突起電極を形成する場合を考える。このようにして、突起形状１１３と同一面の基板１１１上に、突起形状１１３とほぼ同じ高さを有する突起電極を形成すれば、半導体装置の全高をほぼ変えずに、突起電極を有する半導体装置が得られる。
【００１３】
しかし、この時、突起電極を形成するためのスクリーンマスクとしてのメタルマスク１１４には特殊な加工が必要になる。すなわち、突起形状１１３に合わせてメタルマスク１１４をへこませ、ざぐり形状１１５を加工する必要がある。しかし、このような形状のメタルマスク１１４を作成することは、半導体装置がファインピッチ用であるときには、特に困難である。つまり、元々メタルマスク１１４の厚みが薄いことに加えて、エッチングを用いて加工するため、ざぐり部１１５の厚みの管理が難しいので、メタルマスク１１４の強度が不足しやすい。
【００１４】
また、メタルマスク１１４の強度を保つために、ざぐり後のメタルマスク厚を厚くすると、メタルマスク１１４の総厚は厚くなってしまう。例えば、９０μｍの深さのざぐり部を形成しようとすると、メタルマスク１１４の総厚は１８０μｍ必要となる。従来のファインピッチ用メタルマスクの総厚１５０μｍと比べると、３０μｍ厚くなり、導電性ペーストの抜け性が悪化し、均一な形状の突起電極を形成することが難しくなる。
【００１５】
ここで、抜けとは、マスクから導電性ペーストが離れること、あるいは、導電性ペーストのマスクからの転写を意味している。図７を用いて抜け性について説明する。
【００１６】
図７（ａ）において、基板１２１上の導電性パターン１２２に対応して、導電性ペースト１２３を、穴径Ｄ、高さＴ１を有するマスク１２４を用いてスクリーン印刷する。次に、加熱して導電性ペースト１２３を硬化した後、図７（ｂ）に示すようにマスク１２４を引き剥がし、突起電極１２５を形成する。
【００１７】
同様に、図７（ｃ）において、基板１２１上の導電性パターン１２２に対応して、導電性ペースト１３３を、穴径Ｄ、高さＴ２を有するマスク１３４を用いてスクリーン印刷する。ただし、高さＴ２は高さＴ１より高い。次に、図７（ｂ）と同様、加熱して導電性ペースト１３３を硬化した後、図７（ｄ）に示すように、マスク１３４を引き剥がし、突起電極１３５を形成する。
【００１８】
この時、図７（ｂ）において、基板１２１側に導電性ペースト１２３は上手く転写されて、均一な形状の突起電極１２５を形成している。一方、マスク１３４の高さＴ２が、マスク１２４の高さＴ１よりも高いことによって、導電性ペースト１３３のマスク１３４からの抜け性が悪化し、図７（ｄ）に示すように、基板１２１側に導電性ペースト１３３が上手く転写されずに、マスク１３４に残るようになる。この結果、一部が欠けて不均一な形状の突起電極１２５が形成されやすくなる。なお、同じ高さのマスクの場合、穴径Ｄが小さいほど、抜け性は悪化する。
【００１９】
また、図６に示すように、基板１１１上には突起形状１１３が段差として存在する。この場合には、段差付近でメタルマスク１１４の浮きが生じ、導電性ペーストがマスク穴に十分に充填されないため、抜け性（転写性）は悪化する。よって、この場合にも、不均一な形状の突起電極が形成されやすい。
【００２０】
本発明は、上記の課題を解決するためになされたもので、その目的は、突起電極を有し、全高が低く、生産性と信頼性とを向上できる、半導体装置および実装基板に実装された半導体装置、並びにその製造方法を提供することにある。
【００２１】
【課題を解決するための手段】
発明に係る半導体装置の製造方法は、上記の課題を解決するために、基板上に半導体チップが搭載され、上記半導体チップおよび実装基板とに電気的に接続されるとともに、上記基板から突出する上記突起電極を有し、実装基板に実装された半導体装置の製造方法において、上記半導体チップを搭載した面と同一面上の基板に、導電体を形成する工程と、上記導電体と電気的に接続された上記半導体チップを封止し、突起形状を形成する工程と、上記突起電極の融点以下で溶け、絶縁性を有する副基材により、突起電極の形成領域を除いて上記基板および突起形状を覆う工程と、上記突起電極の形成領域に対して上記副基材に設けられた開口に導電性ペーストを充填する工程と、上記半導体装置を上記実装基板に搭載する工程と、加熱により、上記導電性ペーストを硬化させて上記導電体に接する突起電極を形成する段階と、上記副基材が溶融（溶解）し上記半導体装置と上記実装基板との隙間を充填する段階と、上記突起電極を介して上記半導体装置と上記実装基板とを電気的に接続する段階とを有する工程とを含むことを特徴としている。
【００２２】
なお、導電体とは、接続用パッドや導電性パタ−ンなどであり、基板上に設けられ、半導体チップおよび突起電極と電気的に接続されるものである。
【００２３】
また、上記各段階は、完全に独立しているとは限らず、時間的にオーバーラップしていてもよい。
【００２４】
上記の構成により、印刷マスクの役割を果たす副基材に設けられた開口に導電性ペーストを充填した後、加熱し、導電体に接する突起電極を突起形状と同一面上の基板に形成し、副基材が溶融し半導体装置と実装基板との隙間を充填し、突起電極を介して半導体装置と実装基板とが電気的に接続される。
【００２５】
よって、突起電極と突起形状とが形成される基板の面が異なる特開２０００−２６９３７８号公報とは異なり、突起電極と突起形状とが基板の同一面上に形成されるので、半導体装置の全高が高くなることを抑えることができる。
【００２６】
また、印刷マスクとして用いる副基材は突起形状を覆うので、特開平９−５５４４８号公報に示すように、印刷マスクを載置する面を面一にするために、基板を折り曲げる必要がなくなり、半導体装置の全高が高くなることを抑えることができる。また、折り曲げにより生じる折り曲げ領域も必要としないので、半導体装置の小型化に対する要請にも対応することができる。
【００２７】
また、半導体装置と実装基板との隙間に、副基材が充填し残存することにより、半導体装置と実装基板との接続強度が向上し、信頼性を向上できる。これにより、さらに、印刷マスクとしての役割を果たした副基材を引き剥がす必要がないので、導電性ペーストの抜けに関する問題は発生せず、均一な形状の突起電極を確実に形成できる。
【００２８】
また、導電性ペーストの硬化による突起電極の形成と、副基材による半導体装置と実装基板との隙間の充填と、半導体装置と実装基板との電気的な接続とが、加熱により同じ工程で連続的に行うことができる。よって、従来は別の工程にて行っていた突起電極の形成と実装基板への実装とが、同じ工程で行うことができるので工程を簡素化できる。
【００２９】
本発明に係る半導体装置の製造方法は、上記の課題を解決するために、基板上に半導体チップが搭載され、上記半導体チップと電気的に接続されるとともに、上記基板から突出する突起電極を有する半導体装置の製造方法において、上記半導体チップを搭載した面と同一面上の基板に、導電体を形成する工程と、上記導電体と電気的に接続された上記半導体チップを封止し、突起形状を形成する工程と、上記突起電極の融点以下で溶け、絶縁性を有する副基材により、突起電極の形成領域を除いて上記基板および突起形状を覆う工程と、上記突起電極の形成領域に対して上記副基材に設けられた開口に導電性ペーストを充填する工程と、加熱により、上記導電性ペーストを硬化させて上記導電体に接する突起電極を形成する段階と、上記副基材が溶融し上記半導体装置の隙間を充填する段階とを有する工程とを含むことを特徴としている。
【００３０】
なお、上記各段階は、完全に独立しているとは限らず、時間的にオーバーラップしていてもよい。
【００３１】
上記の構成により、印刷マスクとしての役割を果たす副基材に設けられた開口に導電性ペーストを充填した後、加熱し、導電体に接する突起電極を突起形状と同一面上の基板に形成し、副基材が溶融し半導体装置の隙間を充填する。
【００３２】
よって、突起電極と突起形状とが形成される基板の面が異なる特開２０００−２６９３７８号公報とは異なり、突起電極と突起形状とが基板の同一面上に形成されるので、半導体装置の全高が高くなることを抑えることができる。
【００３３】
また、印刷マスクとして用いる副基材は突起形状を覆うので、特開平９−５５４４８号公報に示すように、印刷マスクを載置する面を面一にするために、基板を折り曲げる必要がなくなり、半導体装置の全高が高くなることを抑えることができる。また、折り曲げにより生じる折り曲げ領域も必要としないので、半導体装置の小型化に対する要請にも対応することができる。
【００３４】
また、半導体装置の隙間に、副基材が充填し残存することにより、半導体装置の要素間の接続強度が向上し、信頼性を向上できる。これにより、さらに、印刷マスクとしての役割を果たした副基材を引き剥がす必要がないので、導電性ペーストの抜けに関する問題は発生せず、均一な形状の突起電極を確実に形成できる。
【００３５】
本発明に係る半導体装置の製造方法は、上記の課題を解決するために、上記の構成に加えて、上記副基材として、突起形状の形成領域に対応する開口と突起電極の形成領域に対応する開口とを有する第１の副基材と、突起電極の形成領域に対応する開口を有する第２の副基材とを用いることを特徴としている。
【００３６】
上記の構成により、さらに、突起電極の形成領域を除いて基板および突起形状を覆う副基材として、突起形状の形成領域に対応する開口と突起電極の形成領域に対応する開口とを有する第１の副基材と、突起電極の形成領域に対応する開口を有する第２の副基材とを用いている。
【００３７】
よって、突起形状の形成領域に対応する開口を有する第１の副基材と、突起形状の形成領域に対応する開口を有さない第２の副基材とを用いることによって、突起形状を覆う副基材を容易に構成することができる。
【００３８】
また、突起電極の形成領域に対応する開口を有する第１および第２の副基材を用いることによって、突起電極の形成領域に対応する開口を有するとともに基板を覆う副基材を容易に構成することができる。また、突起電極の形成領域に対応する開口に導電性ペーストを充填することにより、突起電極の形成も容易に行うことができる。
【００３９】
本発明に係る半導体装置の製造方法は、上記の課題を解決するために、上記の方法に加えて、上記副基材に設けられた開口に上記導電性ペーストを充填する上記工程が、スクリーン印刷によることを特徴としている。
【００４０】
上記の方法により、さらに、副基材に設けられた開口に、スクリーン印刷を用いて導電性ペーストを充填する。このことにより、例えば、射出ノズルから導電性ペーストを射出することにより充填する場合等に比べて、広く用いられている方法であるので、副基材の開口に導電性ペーストを容易に充填することができる。
【００４１】
なお、本発明の参考例は、以下のように表現することができる。
【００４２】
本発明の参考例に係る半導体装置は、上記の課題を解決するために、略平板状の基板上に半導体チップが搭載され、上記半導体チップおよび実装基板とに電気的に接続されるとともに、上記基板から突出する突起電極を有し、上記実装基板に実装された半導体装置において、上記半導体チップを封止して形成された突起形状と上記突起電極とが、上記基板の同一面上に位置し、上記半導体装置と上記実装基板との隙間を充填している絶縁性の副基材を有していることを特徴としている。
【００４３】
なお、略平板状の基板とは、少なくとも半導体チップの搭載領域と突起電極の形成領域との間に、段差が全くもしくはほぼ無い基板を意味している。
【００４４】
また、半導体装置と実装基板との隙間とは、突起形状と突起電極と実装基板との間、突起電極同士および実装基板との間、突起電極と半導体装置側端面との間、および突起形状と実装基板との間を意味している。
【００４５】
上記の構成により、突起形状と突起電極とが略平板状の基板の同一面上に位置し、半導体装置と実装基板との隙間を副基材が充填している。
【００４６】
よって、突起電極と突起形状とが形成される基板の面が異なる特開２０００−２６９３７８号公報と異なり、突起電極と突起形状とが基板の同一面上に形成されるので、半導体装置の全高が高くなることを抑えることができる。
【００４７】
また、基板が略平面状であり、特開平９−５５４４８号公報に示すように、基板を折り曲げられてはいないので、半導体装置の全高が高くなることを抑えることができる。また、折り曲げにより生じる折り曲げ領域も必要としないので、半導体装置の小型化に対する要請にも対応することができる。
【００４８】
また、半導体装置と実装基板との隙間を充填している副基材により、半導体装置内の各要素間および半導体装置と実装基板との接続強度が向上し、信頼性を向上できる。
【００４９】
本発明の参考例に係る半導体装置は、上記の課題を解決するために、基板上に半導体チップが搭載され、上記半導体チップと電気的に接続されるとともに、上記基板から突出する突起電極を有する半導体装置において、上記半導体チップを封止して形成された突起形状と上記突起電極とが、上記基板の同一面上に位置し、上記半導体装置の隙間を充填している絶縁性の副基材を有していることを特徴としている。
【００５０】
なお、半導体装置の隙間とは、突起形状と突起電極との間、突起電極同士間、突起電極と半導体装置側端面との間、および突起形状最上部から突起電極の頂部により形成される 面までの高さを有する突起形状の上部を意味している。
【００５１】
上記の構成により、突起形状と突起電極とが基板の同一面上に位置し、半導体装置の隙間を副基材が充填している。
【００５２】
よって、突起電極と突起形状が形成される基板の面が異なる特開２０００−２６９３７８号公報と異なり、突起電極と突起形状とが基板の同一面上に形成されるので、半導体装置の全高が高くなることを抑えることができる。
【００５３】
また、突起形状の周囲および突起電極の側部を充填している副基材により、半導体装置内の各要素間の接続強度が向上し、信頼性を向上できる。
【００５４】
なお、基板は略平面状であることが望ましい。
【００５５】
これにより、特開平９−５５４４８号公報に示すように、基板は折り曲げられてはいないので、半導体装置の全高が高くなることを抑えることができる。また、折り曲げにより生じる折り曲げ領域も必要としないので、半導体装置の小型化に対する要請にも対応することができる。
【００５６】
本発明の参考例に係る半導体装置は、上記の課題を解決するために、上記の構成に加えて、上記基板上に、上記半導体チップが、複数積層されることを特徴としている。
【００５７】
上記の構成により、積層された複数の半導体チップを封止して形成された突起形状と突起電極とが基板の同一面側に位置し、半導体装置の隙間または半導体装置と実装基板との隙間を副基材が充填している。
【００５８】
よって、接続強度が向上し、信頼性を向上できるので、一層高い集積化を確実な接続をもって実現できる。
【００５９】
本発明の参考例に係る半導体装置は、上記の課題を解決するために、上記の構成に加えて、上記の半導体装置が、複数積層されることを特徴としている。
【００６０】
上記の構成により、本発明の参考例により信頼性を向上させた半導体装置が、実装基板上に複数積層され、さらに、半導体装置間にも副基材が充填している。よって、接続強度が向上し、信頼性を向上できるので、一層高い集積化を確実な接続をもって実現できる。
【００６１】
【発明の実施の形態】
〔実施の形態１〕
本発明の実施の一形態の半導体装置の製造方法を、図１に基づいて説明すれば、以下のとおりである。なお、図１はプリント基板１２（図１（ｄ）、（ｅ））に実装された半導体装置２０の製造工程に沿った断面図である。
【００６２】
図１（ａ）に示すように、半導体装置２０の基板１０として、半導体装置２０を構成する各種回路素子を平板状の基板１０の片面に配する片面配線基板が用いられている。すなわち、ＩＣ、ＬＳＩ等から成る半導体チップ４は、絶縁性接着剤７を用いて基板１０に搭載され、モールド成型を用いて樹脂により成形された封止材６で覆われている。
【００６３】
ここで、基板１０は、例えばポリイミド等からなる絶縁性の基材１、銅等の良導体金属からなる接続用パッド（導電体）２、エポキシ系材料からなるソルダーレジスト３により構成されている。なお、ソルダーレジスト３とは、基材１上の特定領域に施す耐熱性被覆材料であり、後述する工程の際に基材１上の特定領域以外に半田ペーストが付かないようにするレジストである。このソルダーレジスト３は、封止材６および後述する突起電極９（図１（ｅ））の形成する領域以外の、基材１あるいは接続用パッド２上に形成されている。また、半導体チップ４は、ワイヤ５を介して接続用パッド２に電気的に接続されている。
【００６４】
次に、突起電極９となる半田ペースト１１の融点以下で溶融し、半導体装置２０の隙間に充填する特徴を有する絶縁性の副基材としてのフィルム８ａ（第１の副基材）およびフィルム８ｂ（第２の副基材）を準備する。
【００６５】
フィルム８ａの総厚みは、突起形状である封止材６の高さ、すなわち、ソルダーレジスト３の表面上から封止材６の最上部までの高さ５５０μｍとほぼ同じ（±１０μｍ程度）になるようにする。しかし、フィルム８ａの総厚みが５５０μｍ程度になるのであれば、フィルム８ａは１枚でも、複数枚を接着剤を介して重ね合わせても構わない。
【００６６】
後述するフィルム８ａの開口の加工精度やフィルム８ａと封止材６との貼り合わせ精度の問題により、フィルム８ａと封止材６との間の隙間を完全になくすことは難しく、フィルム８ｂをフィルム８ａおよび封止材６上に貼り付けることによって、前述の隙間に半田ペースト１１が入り込むことを防ぐことができる。なお、フィルム８ｂの厚みは３０μｍ程度である。この厚みは、半導体装置の全高を抑えるためには薄い方がよいが、封止材６で覆われた半導体チップ４を保護するために必要な厚みでもあり、フィルム８ｂの強度から決定される値である。
【００６７】
なお、この状態での、つまり、突起電極９が設けられていない状態での半導体装置２０の全高、すなわち、基材１の厚みと封止材６の厚みとの総厚は、７００μｍである。
【００６８】
また、エッチングを用いて、接続用パッド２上の突起電極９を形成する領域に対応する開口および封止材６の外形に合わせた開口を、フィルム８ａに施しておく。ただし、位置合わせの精度を考慮して、封止材６の外形に合わせた開口に対しては５０μｍ程度大きめに開口しておく。同様にして、フィルム８ｂには、上記の突起電極９を形成する領域に対応する部分のみをエッチングにて開口しておく。
【００６９】
なお、フィルム８ａ、８ｂへのエッチングは、薬液や酸素プラズマを用いて行えばよい。しかし、フィルム８ａ、８ｂの開口方法としては、エッチングにこだわらず、ドリルやパンチングを用いてもよい。
【００７０】
なお、フィルム８ａ、８ｂは、絶縁性の有機物であり、ＩＣとパッケージ基板を接着する機能を有するシートであるダイボンドシートや、非導電性フィルム（ＮＣＦ：ＮｏｎＣｏｎｄｕｃｔｉｖｅｆｉｌｍ）が適用できる。なお、後述するリフロー炉による加熱により、半導体装置２０の突起電極９との隙間を十分に充填するくらいまで粘度が低下し、温度が降下すると硬化する性質を持つフィルムであって、加熱時に低下した粘度は、上記性質を満たしかつゲル状の形状を保つ程度であることを特徴とするフィルムであればよい。
【００７１】
次に、図１（ｂ）に示すように、基板１０の接続用パッド２と、フィルム８ａに設けられた突起電極９を形成する領域に対応する開口との位置合わせを行い、接着剤（図示せず）を介して、フィルム８ａをソルダーレジスト３上に貼り付ける。その後、基板１０の接続用パッド２と、フィルム８ｂの突起電極９を形成する領域に対応する開口との位置合わせを行い、接着剤（図示せず）を介して、フィルム８ｂをフィルム８ａ上に貼り付ける。
【００７２】
次に、図１（ｃ）に示すように、貼り付けたフィルム８ａ、８ｂをスクリーンマスクとして半田ペースト１１をインクとしてスクリーン印刷し、接続用パッド２上の突起電極９を形成する領域に対応する開口に半田ペースト１１を充填する。その後、フィルム８ｂおよび半田ペースト１１上に耐熱性のテープ（図示せず）を貼り付ける。このテープによって、次のダイシング時に切りくずによる半田ペースト１１の汚染防止が可能になる。
【００７３】
次に、図１（ｄ）に示すように、ダイシングを行い、半導体装置２０を個片に切り分ける。その後、半田ペースト１１を下向きにして、半導体装置２０をプリント基板（実装基板）１２に搭載する。このとき、半田ペースト１１がプリント基板１２上の対応する接続端子１４の真上に搭載できるように、プリント基板１２に設けられた位置決めマーク（図示せず）を用いて、画像認識により位置決めを行う。
【００７４】
なお、プリント基板１２の半導体装置２０が搭載される面側は、半田ペースト１１に対応する領域には接続端子１４が、それ以外の領域にはソルダーレジスト１３が形成されている。次に、半導体装置２０が搭載されたプリント基板１２を、雰囲気を窒素とし、リフロー炉に投入する。リフロー炉は、予熱段階の約１３０℃からＭａｘ温度２４０℃〜２６０℃まで、加熱されて除々に温度が上昇する。この温度上昇に伴う、半導体装置２０内の変化を以下に説明する。
【００７５】
まず、約１５０℃にて、半田ペースト１１が硬化して、突起電極９を形成する。なお、このとき、半田ペースト１１内の溶剤等の有機系材料が蒸発し、図示しない隙間から逃げ出る。しかし、プリント基板１２に実装された半導体装置２０が完成した図１（ｅ）の状態において、プリント基板１２上の接続端子１４と、基板１０上の接続用パッド２との、突起電極９を介しての電気的な接続は確実に達成されるので、溶剤等の有機系材料の蒸発による突起電極９の容積減少は問題にはならない。
【００７６】
さらに、加熱を続け、約１６０℃〜１８０℃にて、フィルム８ａ、８ｂは粘度が下がりゲル状になり、半導体装置２０とプリント基板１２との隙間を充填する。ここで、半導体装置２０とプリント基板１２との隙間とは、封止材６と突起電極９とプリント基板１２との間、突起電極９同士およびプリント基板１２との間、突起電極９と半導体装置２０側端面との間、および封止材６とプリント基板１２との間を意味している。
【００７７】
さらに、加熱を続け、Ｍａｘ温度２４０℃〜２６０℃まで加熱を続けると、半田が完全に溶解し、プリント基板１２上の接続端子１４と半導体装置２０の接続パッド２とが完全に濡れる。
【００７８】
Ｍａｘ温度に達した後、温度が段々と下がり約２００℃にて半田が凝固し始める。さらに温度が下がり１６０℃〜１８０℃に達するとゲル状であったフィルム８が再硬化する。
【００７９】
よって、半導体装置２０とプリント基板１２との隙間を充填していたフィルム８は、そのまま硬化するので、半導体装置２０とプリント基板１２との接続強度が向上し、信頼性向上に寄与する。また、半田ペースト１１が硬化して形成された突起電極９の表面が溶融することによって、プリント基板１２上にある接続端子１４と突起電極９との電気的な接続が達成される。
【００８０】
このようにして、図１（ｅ）に示される、半導体装置２０のプリント基板１２への実装が完了する。
【００８１】
以上のように、スクリーンマスクとして用いたフィルム８ａ、８ｂは、従来のメタルマスクのように引き剥がす必要がないので、半田ペースト１１の抜け性は問題にならず、均一な形状の突起電極９を確実に形成することができる。
【００８２】
本発明の実施の一形態であるプリント基板１２に実装された半導体装置２０について図１（ｅ）に基づいて説明すれば、以下のとおりである。
【００８３】
半導体装置２０の基板１０には、絶縁性接着剤７を用いて半導体チップ４が搭載され、樹脂からなる封止材６で覆われている。
【００８４】
封止材６で覆われた半導体チップ４が搭載された側と同一面側の基板１０上に、突起電極９が設けられている。すなわち、基材１上の接続用パッド２上に均一な円柱形状の突起電極９が複数設けられている。
【００８５】
半導体装置２０の突起電極９とプリント基板１２上の接続端子１４とが、電気的に接続されていることにより、半導体装置２０のプリント基板１２への実装が行われている。
【００８６】
また、半導体装置２０とプリント基板１２との隙間が、絶縁性の副基材としてのフィルム８により充填されている。これにより、半導体装置２０とプリント基板１２との接続強度が向上し、信頼性向上に寄与している。
【００８７】
ここで、半導体装置２０の全高について考える。
【００８８】
突起電極９が設けられていない状態での半導体装置２０の全高、すなわち、基材１の厚みと封止材６の厚みとの総厚は、７００μｍであった。フィルム８ｂの厚み、すなわち、封止材６の最上部から突起電極９の頂部までの高さは３０μｍである。よって、半導体装置２０の全高は７３０μｍとなり、突起電極９が設けられていない状態での半導体装置２０の全高から３０μｍしか高くなっておらず、ほぼ半導体装置２０の全高を変えることなく突起電極９が形成できている。
【００８９】
なお、上記実施例では、樹脂封止法としてモールド成型を用いたが、この他に常温で液状の封止材を用いて真空差圧印刷を行い、その後の加熱により封止材を硬化させる方法を用いても良い。真空差圧印刷は、減圧下で印刷を行うことにより、常圧より隙間に封止材が入りやすいという利点を有している。
【００９０】
また、半導体装置を個片に切り分けてから実装、リフローという順番にこだわる事は無い。実装、リフロー後に個片に切り分けても良い。
【００９１】
〔実施の形態２〕
本発明の他の実施の形態の半導体装置の製造方法について図２に基づいて説明すれば、以下のとおりである。なお、図２は、半導体チップを複数積層した構成のチップレベル積層半導体装置４０の製造工程に沿った断面図である。
【００９２】
図２（ａ）に示す、チップレベル積層半導体装置４０において、平板状の基板３０は、例えばポリイミド等からなる絶縁性の基材２１、銅等の良導体金属からなる接続用パッド（導電体）２２、エポキシ系材料からなるソルダーレジスト２３により構成されている。基板３０の総厚、すなわち基材２１の厚みとソルダーレジスト２３の厚みとの合計は２８０μｍである。
【００９３】
１２５μｍの厚みまで研磨した半導体チップ２４が、絶縁性接着剤２７を介して基材２１に搭載され、その後、この半導体チップ２４の上に絶縁性接着剤２７を介して厚み１２５μｍの別の半導体チップ３４が搭載される。また、接続用パッド２２と電気的に接続され、かつ同じ側の基材２１の面上に、導電性パターン（導電体）３７が形成されている。ワイヤ２５により半導体チップ２４、３４と導電性パターン３７とを電気的に接続した後、液状の封止材２６を注入し、加熱（キュア）して封止材２６を硬化させることによって封止される。
【００９４】
次に、突起電極２９（図２（ｄ））となる半田ペースト３１の融点以下で溶融し、半導体装置４０の隙間に充填する特徴を有する絶縁性の副基材としての厚さ５０μｍ程度のフィルム２８ａ（第１の副基材）、および厚さ３０μｍ程度のフィルム２８ｂ（第２の副基材）を準備する。
【００９５】
フィルム２８ａの総厚みは、突起形状としての液状の封止材２６の高さ、すなわち、ソルダーレジスト２３の表面上から封止材２６の最上部までの高さ、例えば３００μｍとほぼ同じ（±１０μｍ程度）であることが好ましく、接着剤を介して、複数枚のフィルム２８ａが重ね合わされて構成されている。
【００９６】
前述した実施の形態１と同様にして、エッチングを用いて、接続用パッド２２上の突起電極２９を形成する領域および封止材２６に対応する開口をフィルム２８ａに、突起電極２９を形成する領域に対応する開口をフィルム２８ｂに形成する。
【００９７】
次に、基板３０の接続用パッド２２と、フィルム２８ａに設けられた突起電極２９を形成する領域に対応する開口との位置合わせを行い、接着剤（図示せず）を介して、フィルム２８ａをソルダーレジスト２３上に貼り付ける。その後、基板３０の接続用パッド２２と、フィルム２８ｂの突起電極２９を形成する領域に対応する開口との位置合わせを行い、接着剤（図示せず）を介して、フィルム２８ｂをフィルム２８ａ上に貼り付ける。
【００９８】
次に、貼り付けたフィルム２８ａ、２８ｂをスクリーンマスクとして半田ペースト３１をインクとしてスクリーン印刷し、接続用パッド２２上のフィルム２８ａ、２８ｂの開口に半田ペースト３１を充填する。その後、フィルム２８ｂおよび半田ペースト３１上に耐熱性のテープ（図示せず）を貼り付ける。このテープによって、次のダイシング時に切りくずによる半田ペースト３１の汚染防止が可能になる。
【００９９】
図２（ｂ）に示すように、その後、ダイシングを行い、半導体装置４０を個片に切り分け、半田ペースト３１が下向きになるように上下反転を行う。
【０１００】
図２（ｃ）に示すように、次に、回路を有する実装用のプリント基板（実装基板）３２に半導体装置４０を搭載する。この時、半田ペースト３１がプリント基板３２にある接続端子３４の真上に搭載できるように、位置決めマーク（図示せず）をプリント基板３２に設けておき、画像認識により位置決めを行う。
【０１０１】
なお、プリント基板３２の半導体装置４０が搭載される面側は、半田ペースト３１に対応する領域には接続端子３４が、それ以外の領域にはソルダーレジスト３３が形成されている。
【０１０２】
次に、半導体装置４０が搭載されたプリント基板３２を、雰囲気を窒素とし、リフロー炉に投入する。リフロー炉は、予熱段階の約１３０℃からＭａｘ温度２４０℃〜２６０℃まで、加熱されて除々に温度が上昇する。この温度上昇に伴う、半導体装置４０の変化は、前述した実施の形態における半導体装置２０の変化と同様であるので、詳細な説明は省略する。
【０１０３】
これによって、半田ペースト３１が硬化して突起電極２９を形成した後、突起電極２９の表面が溶融し、プリント基板３２上にある接続端子３４と突起電極２９との電気的な接続が達成される。
【０１０４】
このようにして、図２（ｄ）に示めすように、半導体装置４０のプリント基板３２への実装が完了する。
【０１０５】
なお、加熱により溶融したフィルム２８ａ、２８ｂは、半導体装置４０とプリント基板３２との隙間に充填し、再硬化した状態で残る。これにより、半導体装置４０とプリント基板３２との接続強度が向上し、信頼性向上に寄与する。また、スクリーンマスクとして用いたフィルム２８ａ、２８ｂは、従来のメタルマスクのように引き剥がす必要がないので、半田ペースト３１の抜け性は問題にならず、均一な形状の突起電極２９を確実に形成することができる。
【０１０６】
また、半導体装置を個片に切り分けてから実装、リフローという順番にこだわる事は無い。実装、リフロー後に個片に切り分けても良い。
【０１０７】
〔実施の形態３〕
本発明のさらに他の実施の形態の半導体装置の製造方法について図３に基づいて説明すれば、以下のとおりである。
【０１０８】
図３は、パッケージを複数積層した構成のパッケージレベル積層半導体装置６０の製造工程に沿った断面図である。
【０１０９】
図３（ａ）に示すように、平板状の基板５０は、例えばポリイミド等からなる絶縁性の基材４１、銅等の良導体金属からなる導電性パターン（導電体）４２、エポキシ系材料からなるソルダーレジスト４３により構成されている。
【０１１０】
基板５０の総厚み、すなわち、基材４１の厚みとソルダーレジスト４３の厚みとの総厚みは１３０μｍである。１００μｍまで研磨した半導体チップ４４は、基材４１上に加熱（キュア）して液状の封止材４６を硬化させることによって封止されている。
【０１１１】
なお、基材４１の両面に導電性パターン４２が形成され、貫通孔（ビア）５６を介して、両面の電気的接触が取れており、さらにワイヤ４５により半導体チップ４４と導電性パターン４２とが電気的に接続されている。ソルダーレジスト４３は、封止材４６および後述する突起電極４９（図３（ｃ））の形成する領域以外の、基材４１あるいは導電性パターン４２上の両面に形成されている。
【０１１２】
次に、突起電極４９となる半田ペースト５１の融点以下で溶融し、半導体装置６０の隙間に充填する特徴を有する絶縁性の副基材としての厚さ５０μｍ程度のフィルム４８ａ（第１の副基材）、および厚さ３０μｍ程度のフィルム４８ｂ（第２の副基材）を準備する。
【０１１３】
フィルム４８ａの厚みは、突起形状としての封止材４６の高さ、すなわち、ソルダーレジスト４３の表面上から封止材４６の最上部までの高さは５０μｍとほぼ同じ（±１０μｍ）であることが好ましい。
【０１１４】
前述した実施の形態１と同様にして、エッチングを用いて、フィルム４８ａには導電性パターン４２上の突起電極４９を形成する領域および封止材４６に対応する開口を形成し、フィルム４８ｂには上記の突起電極４９を形成する領域に対応する開口を形成する。
【０１１５】
次に、図３（ｂ）に示すように、基板５０の導電性パターン４２と、フィルム４８ａに設けられた突起電極４９を形成する領域に対応する開口との位置合わせを行い、接着剤（図示せず）を介して、フィルム４８ａをソルダーレジスト４３上に貼り付ける。その後、基板５０の導電性パターン４２と、フィルム４８ｂの突起電極４９を形成する領域に対応する開口との位置合わせを行い、接着剤（図示せず）を介して、フィルム４８ｂをフィルム４８ａ上に貼り付ける。
【０１１６】
次に、スキージ印刷にて半田ペースト５１を導電性パターン４２上のフィルム４８ａ、４８ｂの開口に半田ペースト５１を充填する。その後、フィルム４８ｂおよび半田ペースト５１上に耐熱性のテープ（図示せず）を貼り付ける。このテープによって、次のダイシング時に切りくずによる半田ペースト５１の汚染防止が可能になる。
【０１１７】
その後、ダイシングを行い、半導体装置６０を個片に切り分け、図３（ｃ）に示すように、半田ペースト５１が下向きになるように上下反転を行い、回路を有する実装用のプリント基板（実装基板）５２に搭載する。続いて、半導体装置６０と同様に製造した別の半導体装置５５を、プリント基板５２に搭載済みの半導体装置６０の上に搭載する。なお、図３（ｃ）では、２個の半導体装置のみを搭載しているが、搭載する半導体装置の個数はこれに限らず、必要な数だけ半導体装置を搭載してもよい。これらの搭載は画像認識により位置決めをして行う。
【０１１８】
なお、プリント基板５２の半導体装置６０が搭載される側は、半田ペースト５１に対応する領域には接続端子５４が、それ以外の領域にはソルダーレジスト５３が形成されている。
【０１１９】
必要な数だけ半導体装置を搭載した後、半導体装置５５、６０が搭載されたプリント基板５２を、雰囲気を窒素とし、リフロー炉に投入する。リフロー炉は、予熱段階の約１３０℃からＭａｘ温度２４０℃〜２６０℃まで、除々に加熱されて温度が上昇する。この温度上昇に伴う、半導体装置５５、６０の変化は、前述した実施の形態における半導体装置２０の変化と同様であるので、詳細な説明は省略する。
【０１２０】
ただし、フィルム４８ａ、４８ｂが溶融した後、半導体装置５０とプリント基板５２との隙間だけではなく、半導体装置５０と半導体装置５５との隙間にもフィルム４８が充填し、そのまま再硬化する。
【０１２１】
このようにして、図３（ｃ）に示されるように、半導体装置５５、６０のプリント基板５２への実装が完了する。
【０１２２】
なお、加熱により溶融したフィルム４８ａ、４８ｂは、半導体装置５５、６０とプリント基板５２との隙間に充填し、再硬化した状態で残る。これにより、半導体装置５５、６０とプリント基板５２との接続強度が向上し、信頼性向上に寄与する。また、スクリーンマスクとして用いたフィルム４８ａ、４８ｂは、従来のメタルマスクのように引き剥がす必要がないので、半田ペースト５１の抜け性は問題にならず、均一な形状の突起電極４９を確実に形成することができる。
【０１２３】
また、半導体装置を個片に切り分けてから実装、積層後リフローという順番にこだわる事は無い。多数個の半導体装置が搭載されているフレーム状態で積層し、リフロー後に個片に切り分けても良い。
【０１２４】
〔実施の形態４〕
本発明のさらに別の実施の一形態の半導体装置の製造方法について図４に基づいて説明すれば、以下のとおりである。なお、図４は、半導体装置８０単体の製造工程に沿った断面図である。
【０１２５】
図４（ａ）〜図４（ｃ）の半導体装置８０の製造工程は、上述した半導体装置２０の製造工程である図１（ａ）〜図１（ｃ）と同じであるので、説明を省略する。
【０１２６】
図４（ｃ）に示すように、フィルム８ａ、８ｂの開口に半田ペースト１１を充填した後、雰囲気を窒素とし、半導体装置８０を炉に投入する。
【０１２７】
炉は、予熱段階の約１３０℃からフィルム８ａ、８ｂが再硬化する温度まで、加熱されて除々に温度が上昇する。この温度上昇に伴う、半導体装置８０の変化を以下に説明する。
【０１２８】
まず、約１５０℃にて、半田ペースト１１が、硬化して突起電極９を形成する。なお、このとき、半田ペースト１１内の溶剤等の有機系材料が蒸発し、逃げ出る。しかし、半導体装置８０が完成した図４（ｄ）の状態において、突起電極９の上端面はほぼ均一面を形成している程度である。よって、溶剤等の有機系材料の蒸発による突起電極９の容積減少は問題にはならない。
【０１２９】
さらに、加熱を続け、約１６０℃〜１８０℃にて、フィルム８ａ、８ｂは粘度が下がりゲル状になり、半導体装置８０の隙間を充填する。ここで、半導体装置８０の隙間とは、封止材６と突起電極９との間、突起電極９同士間、突起電極９と半導体装置２０側端面との間、および封止材６最上部から突起電極９の頂部により形成される面までの高さを有する封止材６の上部を意味している。
【０１３０】
さらに、加熱を続け、Ｍａｘ温度２４０℃〜２６０℃まで加熱を続けると、半田が完全に溶解し、半導体装置８０の接続パッド２が完全に濡れる。
【０１３１】
Ｍａｘ温度に達した後、温度が段々と下がり約２００℃にて半田が凝固し始める。さらに温度が下がり１６０℃〜１８０℃に達するとゲル状であったフィルム８が再硬化する。
【０１３２】
よって、半導体装置８０の隙間を充填していたフィルム８は、そのまま硬化するので、基板１０、半導体チップ４を覆う封止材６および突起電極９との接続強度が向上し、信頼性向上に寄与する。
【０１３３】
最後に、ダイシングを行い、半導体装置８０を個片に切り分け、図４（ｄ）に示されるように、単体としての半導体装置８０が完成する。
【０１３４】
以上のように、スクリーンマスクとして用いたフィルム８ａ、８ｂは、従来のメタルマスクのように引き剥がす必要がないので、半田ペースト１１の抜け性は問題にならず、均一な形状の突起電極９を確実に形成することができる。
【０１３５】
また、半導体装置８０を加熱してから個片に切り分けという順番にこだわる事は無い。切り分けた後に加熱しても良い。
【０１３６】
本発明の実施の一形態の半導体装置８０について図４（ｄ）に基づいて説明すれば、以下のとおりである。
【０１３７】
半導体装置８０の基板１０には、絶縁性接着剤７を用いて半導体チップ４が搭載され、樹脂からなる封止材６で覆われている。
【０１３８】
封止材６で覆われた半導体チップ４が搭載された側と同一面側の基板１０上に、突起電極９が設けられている。すなわち、基材１上の接続用パッド２上に均一な円柱形状の突起電極９が複数設けられている。
【０１３９】
突起電極９の頂部とほぼ同じ高さまで、絶縁性の副基材としてのフィルム８により、半導体装置２０の隙間は充填されている。
【０１４０】
従来技術では、充填されていなかった半導体装置８０の隙間を、フィルム８により充填されることによって、基板１０、半導体チップ４を覆う封止材６および突起電極９との接続強度が向上し、信頼性向上に寄与している。
【０１４１】
ここで、半導体装置８０の全高について考える。
【０１４２】
突起電極９が設けられていない状態での半導体装置８０の全高、すなわち、基材１の厚みと封止材６の厚みとの総厚は、７００μｍである。封止材６の最上部から突起電極９の頂部までの高さは３０μｍである。なお、この高さは、封止材６で覆われた半導体チップ４を保護するために必要なフィルム８の厚みである。よって、半導体装置２０の全高は７３０μｍとなり、突起電極９が設けられていない状態での半導体装置８０の全高から３０μｍしか高くなっておらず、ほぼ半導体装置８０の全高を変えることなく突起電極９を形成できている。
【０１４３】
なお、以上上記実施の形態では、導電体としての接続用パッド２、２２または導電性パターン４２上の突起電極９、２９、４９を形成する領域に対応した開口が個々に形成されたフィルム８ａとフィルム８ｂ、フィルム２８ａとフィルム２８ｂ、フィルム４８ａとフィルム４８ｂとを貼り合わせていた。しかし、突起形状である封止材６、２６、４６に対応して開口されているフィルムと未開口のフィルムを貼り付け、その後、突起電極９、２９、４９を形成する領域に対応した開口を、エッチレート制御が可能であるエキシマレーザーやＹＡＧレーザー等のレーザー照射により、フィルムを一度に形成しても良い。また、以上上記実施の形態では、フィルム８ａ、８ｂ、２８ａ、２８ｂ、４８ａ、４８ｂの開口部に半田ペースト１１、３１、５１を充填する場合について説明した。しかし、これに限らず、Ｓｎ／Ｃｕ、Ｓｎ／Ｓｂ、Ｓｎ／Ｚｎ／Ｃｕ、Ｓｎ／Ａｇ／Ｃｕ、Ｓｎ／Ａｇ／Ｃｕ／Ｂｉ等の鉛を含まない鉛フリー半田ペーストを充填してもよい。この場合、人体に有害な鉛を含まない利点を有している。
【０１４４】
また、以上上記実施の形態では、フィルムを副基材として貼り付けたが、代わりに副基材のフィルムと同等の溶融・硬化の性質を有するレジスト材を塗布してもよい。
【０１４５】
また、以上上記実施の形態では、リフロー炉の雰囲気は、窒素であったが、空気でもよい。
【０１４６】
また、以上上記実施の形態では、ワイヤボンディングを用いた例について述べたが、突起状の接続電極を用いたバンプボンディングを用いてもよい。
【０１４７】
また、以上上記実施の形態では、フィルムの突起電極の形成領域に対応する開口に対して、スクリーン印刷を用いて半田ペーストを充填していたが、例えば、射出ノズルから半田ペーストを射出することにより充填してもよい。これにより、圧力をかけて半田ペーストを射出することになるので、フィルムの開口に半田ペーストを高密度に充填することができる。
【０１４８】
以上のように、半導体チップを樹脂封止した突起形状を有する基板面側に、外部接続端子である突起電極を容易に形成するには、突起電極の外形寸法に合わせてくり貫かれ、かつ接続用パッド部が開口された副基材を、突起形状を有する面に貼り付け、基板面上の段差をなくすことが重要である。引き剥がす必要のない副基材をマスクとして用いれば、半田ペーストの抜け性が問題にならないので、開口部に半田ペーストを充填後、リフローに投入することにより突起形状を有する面に突起電極９を容易に形成できる。突起形状を有する面側に突起電極を形成したことにより、半導体装置の全高を低く抑えることができる。
【０１４９】
また、半導体装置を実装基板に実装する際に、半田ペーストの融点以下で溶け、半導体装置と実装基板との隙間或いは突起電極周囲の隙間に充填される特徴を持つ副基材を用いることにより、副基材の引き剥がし工程を省略でき、生産性の向上が図れ、半導体装置の信頼性も向上する。
【０１５０】
本発明により、突起形状を有する基板において突起形状と同一面側に半田等からなる均一な形状を有する突起電極を形成し半導体装置の全高を抑えることができ、且つ半導体実装時に半田ペーストの融点以下で溶け、半導体装置と実装基板の隙間或いは突起電極の周囲の隙間に充填される副基材を用いることで引き剥がし工程の省略が図れ、半導体装置の信頼性も向上する。
【０１５１】
なお、本発明の半導体装置は、半導体チップが基板上に搭載され、該半導体チップが樹脂封止された突起形状を有し、該突起形状と突起電極（外部接続端子）を基板の同一面側に持つ半導体装置において、突起電極の側部と前記突起形状の側部と上面とに突起電極の融点より低い、絶縁性の有機物が配され、該有機物の上面と突起電極の上面の高さが同じであるとしてもよい。
【０１５２】
さらに、本発明の半導体装置において、突起電極が導電性ペーストからなっているとしてもよい。
【０１５３】
さらに、本発明の半導体装置において、導電性ペーストが半田ペーストまたは無鉛半田ペーストからなっているとしてもよい。
【０１５４】
また、本発明の突起電極形成方法は、基板の一面に半導体チップが搭載され、樹脂封止された突起形状を有し、前記突起形状と同一面に外部接続用パッドを持つ基板に外部接続端子の融点以下で溶け、前記外部接続用パッドが開口した副基材で前記突起形状を覆い、副基材の開口内に導電性ペーストを充填して、外部接続用パッド上に突起電極が形成されるとしてもよい。
【０１５５】
さらに、本発明の突起電極形成方法において、開口部を充填する前記導電性ペーストは半田ペーストであるとしてもよい。
【０１５６】
【発明の効果】
本発明の半導体装置の製造方法は、以上のように、基板上に半導体チップが搭載され、上記半導体チップおよび実装基板とに電気的に接続されるとともに、上記基板から突出する上記突起電極を有し、実装基板に実装された半導体装置の製造方法において、上記半導体チップを搭載した面と同一面上の基板に、導電体を形成する工程と、上記導電体と電気的に接続された上記半導体チップを封止し、突起形状を形成する工程と、上記突起電極の融点以下で溶け、絶縁性を有する副基材により、突起電極の形成領域を除いて上記基板および突起形状を覆う工程と、上記突起電極の形成領域に対して上記副基材に設けられた開口に導電性ペーストを充填する工程と、上記半導体装置を上記実装基板に搭載する工程と、加熱により、上記導電性ペーストを硬化させて上記導電体に接する突起電極を形成する段階と、上記副基材が溶融（溶解）し上記半導体装置と上記実装基板との隙間を充填する段階と、上記突起電極を介して上記半導体装置と上記実装基板とを電気的に接続する段階とを有する工程とを含む方法である。
【０１５７】
このように、印刷マスクの役割を果たす副基材に設けられた開口に導電性ペーストを充填した後、加熱し、導電体に接する突起電極を突起形状と同一面上の基板に形成し、副基材が溶融し半導体装置と実装基板との隙間を充填し、突起電極を介して半導体装置と実装基板とが電気的に接続される。
【０１５８】
よって、突起電極と突起形状とが形成される基板の面が異なる特開２０００−２６９３７８号公報とは異なり、突起電極と突起形状とが基板の同一面上に形成されるので、半導体装置の全高が高くなることを抑えることができる。
【０１５９】
また、印刷マスクとして用いる副基材は突起形状を覆うので、特開平９−５５４４８号公報に示すように、印刷マスクを載置する面を面一にするために、基板を折り曲げる必要がなくなり、半導体装置の全高が高くなることを抑えることができる。また、折り曲げにより生じる折り曲げ領域も必要としないので、半導体装置の小型化に対する要請にも対応することができる。
【０１６０】
また、半導体装置と実装基板との隙間に、副基材が充填し残存することにより、半導体装置と実装基板との接続強度が向上し、信頼性を向上できる。これにより、さらに、印刷マスクとしての役割を果たした副基材を引き剥がす必要がないので、導電性ペーストの抜けに関する問題は発生せず、均一な形状の突起電極を確実に形成できる。
【０１６１】
また、導電性ペーストの硬化による突起電極の形成と、副基材による半導体装置と実装基板との隙間の充填と、半導体装置と実装基板との電気的な接続とが、加熱により同じ工程で連続的に行うことができる。よって、従来は別の工程にて行っていた突起電極の形成と実装基板への実装とが、同じ工程で行うことができるので工程が簡素化できる。
【０１６２】
本発明の半導体装置の製造方法は、以上のように、基板上に半導体チップが搭載され、上記半導体チップと電気的に接続されるとともに、上記基板から突出する突起電極を有する半導体装置の製造方法において、上記半導体チップを搭載した面と同一面上の基板に、導電体を形成する工程と、上記導電体と電気的に接続された上記半導体チップを封止し、突起形状を形成する工程と、上記突起電極の融点以下で溶け、絶縁性を有する副基材により、突起電極の形成領域を除いて上記基板および突起形状を覆う工程と、上記突起電極の形成領域に対して上記副基材に設けられた開口に導電性ペーストを充填する工程と、加熱により、上記導電性ペーストを硬化させて上記導電体に接する突起電極を形成する段階と、上記副基材が溶融し上記半導体装置の隙間を充填する段階とを有する工程とを含む方法である。
【０１６３】
このように、印刷マスクとしての役割を果たす副基材に設けられた開口に導電性ペーストを充填した後、加熱し、導電体に接する突起電極を突起形状と同一面上の基板に形成し、副基材が溶融し半導体装置の隙間を充填する。
【０１６４】
よって、突起電極と突起形状とが形成される基板の面が異なる特開２０００−２６９３７８号公報とは異なり、突起電極と突起形状とが基板の同一面上に形成されるので、半導体装置の全高が高くなることを抑えることができる。
【０１６５】
また、印刷マスクとして用いる副基材は突起形状を覆うので、特開平９−５５４４８号公報に示すように、印刷マスクを載置する面を面一にするために、基板を折り曲げる必要がなくなり、半導体装置の全高が高くなることを抑えることができる。また、折り曲げにより生じる折り曲げ領域も必要としないので、半導体装置の小型化に対する要請にも対応することができる。
【０１６６】
また、半導体装置の隙間に、副基材が充填し残存することにより、半導体装置の要素間の接続強度が向上し、信頼性を向上できる。これにより、さらに、印刷マスクとしての役割を果たした副基材を引き剥がす必要がないので、導電性ペーストの抜けに関する問題は発生せず、均一な形状の突起電極を確実に形成できる。
【０１６７】
本発明の半導体装置の製造方法は、以上のように、上記の方法に加えて、上記副基材としては、突起形状の形成領域に対応する開口と突起電極の形成領域に対応する開口とを有する第１の副基材と、突起電極の形成領域に対応する開口を有する第２の副基材とを用いる方法である。
【０１６８】
このように、さらに、突起電極の形成領域を除いて基板および突起形状を覆う副基材として、突起形状の形成領域に対応する開口と突起電極の形成領域に対応する開口とを有する第１の副基材と、突起電極の形成領域に対応する開口を有する第２の副基材とを用いている。
【０１６９】
よって、突起形状の形成領域に対応する開口を有する第１の副基材と、突起形状の形成領域に対応する開口を有さない第２の副基材とを用いることによって、突起形状を覆う副基材を容易に構成することができる。
【０１７０】
また、突起電極の形成領域に対応する開口を有する第１および第２の副基材を用いることによって、突起電極の形成領域に対応する開口を有するとともに基板を覆う副基材を容易に構成することができる。また、突起電極の形成領域に対応する開口に導電性ペーストを充填することにより、突起電極の形成も容易に行うことができる。
【０１７１】
本発明の半導体装置の製造方法は、以上のように、上記の方法に加えて、上記副基材に設けられた開口に上記導電性ペーストを充填する上記工程が、スクリーン印刷による方法である。
【０１７２】
このように、さらに、副基材に設けられた開口に、スクリーン印刷を用いて導電性ペーストを充填する。このことにより、例えば、射出ノズルから導電性ペーストを射出することにより充填する場合等に比べて、広く用いられている方法であるので、副基材の開口に導電性ペーストを容易に充填することができる。
【０１７３】
また、本発明の参考例に係る効果は、以下のように表現できる。
【０１７４】
本発明の参考例に係る半導体装置は、以上のように、略平板状の基板上に半導体チップが搭載され、上記半導体チップおよび実装基板とに電気的に接続されるとともに、上記基板から突出する突起電極を有し、上記実装基板に実装された半導体装置において、上記半導体チップを封止して形成された突起形状と上記突起電極とが、上記基板の同一面上に位置し、上記半導体装置と上記実装基板との隙間を充填している絶縁性の副基材を有している構成である。
【０１７５】
このように、突起形状と突起電極とが略平面状の基板の同一面上に位置し、半導体装置と実装基板との隙間を副基材が充填している。
【０１７６】
よって、突起電極と突起形状とが形成される基板の面が異なる特開２０００−２６９３ ７８号公報と異なり、突起電極と突起形状とが基板の同一面上に形成されるので、半導体装置の全高が高くなることを抑えることができる。
【０１７７】
また、基板が略平面状であり、特開平９−５５４４８号公報に示すように、基板を折り曲げられてはいないので、半導体装置の全高が高くなることを抑えることができる。また、折り曲げにより生じる折り曲げ領域も必要としないので、半導体装置の小型化に対する要請にも対応することができる。
【０１７８】
また、半導体装置と実装基板との隙間を充填している副基材により、半導体装置内の各要素間および半導体装置と実装基板との接続強度が向上し、信頼性を向上できる。
【０１７９】
本発明の参考例に係る半導体装置は、以上のように、基板上に半導体チップが搭載され、上記半導体チップと電気的に接続されるとともに、上記基板から突出する突起電極を有する半導体装置において、上記半導体チップを封止して形成された突起形状と上記突起電極とが、上記基板の同一面上に位置し、上記半導体装置の隙間を充填している絶縁性の副基材を有している構成である。
【０１８０】
このように、突起形状と突起電極とが基板の同一面上に位置し、半導体装置の隙間を副基材が充填している。
【０１８１】
よって、突起電極と突起形状とが形成される基板の面が異なる特開２０００−２６９３７８号公報と異なり、突起電極と突起形状とが基板の同一面上に形成されるので、半導体装置の全高が高くなることを抑えることができる。
【０１８２】
また、突起形状の周囲および突起電極の側部を充填している副基材により、半導体装置内の各要素間の接続強度が向上し、信頼性を向上できる。
【０１８３】
なお、基板は略平面状であることが望ましい。
【０１８４】
これにより、特開平９−５５４４８号公報に示すように、基板を折り曲げられてはいないので、半導体装置の全高が高くなることを抑えることができる。また、折り曲げにより生じる折り曲げ領域も必要としないので、半導体装置の小型化に対する要請にも対応することができる。
【０１８５】
本発明の参考例に係る半導体装置は、以上のように、上記の構成に加えて、上記基板上に、上記半導体チップが、複数積層される構成である。
【０１８６】
このように、積層された複数の半導体チップを封止して形成された突起形状と突起電極とが基板の同一面側に位置し、半導体装置の隙間または半導体装置と実装基板との隙間を副基材が充填している。
【０１８７】
よって、接続強度が向上し、信頼性を向上できるので、一層高い集積化を確実な接続をもって実現できる。
【０１８８】
本発明の参考例に係る半導体装置は、以上のように、上記の構成に加えて、上記の半導体装置が、複数積層される構成である。
【０１８９】
このように、上記の構成により、本発明の参考例により信頼性を向上させた半導体装置が、実装基板上に複数積層され、さらに、半導体装置間にも副基材が充填している。
【０１９０】
よって、接続強度が向上し、信頼性を向上できるので、一層高い集積化を確実な接続をもって実現できる。
【図面の簡単な説明】
【図１】 （ａ）〜（ｅ）は、本発明の一実施形態にかかる半導体装置作製工程に従って示した、本発明の参考例にかかる半導体装置の断面図である。
【図２】 （ａ）〜（ｄ）は、本発明の別の実施形態にかかる半導体装置作製工程に従って示した、本発明の参考例に係る半導体装置の断面図である。
【図３】 （ａ）〜（ｃ）は、本発明のさらに別の実施形態にかかる半導体装置作製工程に従って示した、本発明の参考例に係る半導体装置の断面図である。
【図４】 （ａ）〜（ｄ）は、本発明のさらに別の実施形態にかかる半導体装置作製工程に従って示した、本発明の参考例に係る半導体装置の断面図である。
【図５】 従来の半導体装置の断面図である。
【図６】 従来の方法により突起形状を有する面に突起電極を形成する場合の、半導体装置の断面図である。
【図７】 導電性ペーストの抜け性を説明するための図であり、（ａ）、（ｃ）は導電性ペースト充填後の、（ｂ）、（ｄ）はスクリーンマスクを引き剥がし後の、半導体装置の断面図である。
【符号の説明】
２ 接続用パッド（導電体）
４ 半導体チップ
６ 封止材（突起形状）
８ａ フィルム（第１の副基板）
８ｂ フィルム（第２の副基板）
９ 突起電極
１０ 基板
１１ 半田ペースト（導電性ペースト）
１２ プリント基板（実装基板）
２０ 半導体装置
２２ 接続用パッド（導電体）
２４ 半導体チップ２６封止材（突起形状）
２８ａ フィルム（第１の副基板）
２８ｂ フィルム（第２の副基板）
２９ 突起電極
３０ 基板
３１ 半田ペースト（導電性ペースト）
３２ プリント基板（実装基板）
３４ 半導体チップ
４０ 半導体装置
４２ 導電性パターン（導電体）
４４ 半導体チップ
４６ 封止材（突起形状）
４８ａ フィルム（第１の副基板）
４８ｂ フィルム（第２の副基板）
４９ 突起電極
５０ 基板
５１ 半田ペースト（導電性ペースト）
５２ プリント基板（実装基板）
５５ 半導体装置
６０ 半導体装置
Claims (4)
- 基板上に半導体チップが搭載され、上記半導体チップおよび実装基板とに電気的に接続されるとともに、上記基板から突出する突起電極を有し、上記実装基板に実装された半導体装置の製造方法において、
上記半導体チップを搭載した面と同一面上の基板に、導電体を形成する工程と、上記導電体と電気的に接続された上記半導体チップを封止し、突起形状を形成する工程と、上記突起電極の融点以下で溶け、絶縁性を有する副基材により、突起電極の形成領域を除いて上記基板および突起形状を覆う工程と、上記突起電極の形成領域に対して上記副基材に設けられた開口に導電性ペーストを充填する工程と、上記半導体装置を上記実装基板に搭載する工程と、加熱により、上記導電性ペーストを硬化させて上記導電体に接する突起電極を形成する段階と、上記副基材が溶融し上記半導体装置と上記実装基板との隙間を充填する段階と、上記突起電極を介して上記半導体装置と上記実装基板とを電気的に接続する段階とを有する工程とを含むことを特徴とする半導体装置の製造方法。 - 基板上に半導体チップが搭載され、上記半導体チップと電気的に接続されるとともに、上記基板から突出する突起電極を有する半導体装置の製造方法において、上記半導体チップを搭載した面と同一面上の基板に、導電体を形成する工程と、上記導電体と電気的に接続された上記半導体チップを封止し、突起形状を形成する工程と、上記突起電極の融点以下で溶け、絶縁性を有する副基材により、突起電極の形成領域を除いて上記基板および突起形状を覆う工程と、上記突起電極の形成領域に対して上記副基材に設けられた開口に導電性ペーストを充填する工程と、加熱により、上記導電性ペーストを硬化させて上記導電体に接する突起電極を形成する段階と、上記副基材が溶融し上記半導体装置の隙間を充填する段階とを有する工程とを含むことを特徴とする半導体装置の製造方法。
- 上記副基材として、突起形状の形成領域に対応する開口と突起電極の形成領域に対応する開口とを有する第１の副基材と、突起電極の形成領域に対応する開口を有する第２の副基材とを用いることを特徴とする請求項１または２に記載の半導体装置の製造方法。
- 上記副基材に設けられた開口に上記導電性ペーストを充填する上記工程が、スクリーン印刷によることを特徴とする請求項１から３の何れか１項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002012950A JP3833541B2 (ja) | 2002-01-22 | 2002-01-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002012950A JP3833541B2 (ja) | 2002-01-22 | 2002-01-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003218283A JP2003218283A (ja) | 2003-07-31 |
| JP3833541B2 true JP3833541B2 (ja) | 2006-10-11 |
Family
ID=27650024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002012950A Expired - Fee Related JP3833541B2 (ja) | 2002-01-22 | 2002-01-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3833541B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4652428B2 (ja) * | 2008-04-23 | 2011-03-16 | シャープ株式会社 | 半導体装置およびその製造方法 |
-
2002
- 2002-01-22 JP JP2002012950A patent/JP3833541B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003218283A (ja) | 2003-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7674362B2 (en) | Method for fabrication of a conductive bump structure of a circuit board | |
| US6461953B1 (en) | Solder bump forming method, electronic component mounting method, and electronic component mounting structure | |
| WO2010067610A1 (ja) | 半導体モジュール、半導体モジュールの製造方法および携帯機器 | |
| US7936061B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP5615936B2 (ja) | パネルベースのリードフレームパッケージング方法及び装置 | |
| JP2006128455A (ja) | 半導体装置およびその製造方法 | |
| JP2004071898A (ja) | 回路装置およびその製造方法 | |
| US6583040B1 (en) | Method of making a pillar in a laminated structure for a semiconductor chip assembly | |
| JP3942457B2 (ja) | 電子部品の製造方法 | |
| US20110100549A1 (en) | Method for manufacturing component-embedded module | |
| JP5543754B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP4051570B2 (ja) | 半導体装置の製造方法 | |
| KR100346899B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP2003124380A (ja) | 電子部品内蔵モジュールおよびその製造方法 | |
| CN111261532A (zh) | 一种低rdson三维堆叠集成封装结构及其制备方法 | |
| JP2005340450A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| KR20040030301A (ko) | 회로 장치의 제조 방법 | |
| JP3833541B2 (ja) | 半導体装置の製造方法 | |
| JP3634709B2 (ja) | 半導体モジュール | |
| JP3781998B2 (ja) | 積層型半導体装置の製造方法 | |
| JP4440494B2 (ja) | 半導体装置の製造方法 | |
| WO2024041486A1 (zh) | 内嵌无源器件的板级芯片封装方法及封装结构 | |
| CN215266272U (zh) | 基于铜箔载板的高散热板级扇出封装结构 | |
| JP2003297977A (ja) | 電子部品の製造方法 | |
| JP2007266640A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040728 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060410 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060410 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060623 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060718 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060719 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |