DE102005014094A1 - Vorrichtung und Verfahren zur Integration von Halbleiterbauelementen - Google Patents

Vorrichtung und Verfahren zur Integration von Halbleiterbauelementen Download PDF

Info

Publication number
DE102005014094A1
DE102005014094A1 DE102005014094A DE102005014094A DE102005014094A1 DE 102005014094 A1 DE102005014094 A1 DE 102005014094A1 DE 102005014094 A DE102005014094 A DE 102005014094A DE 102005014094 A DE102005014094 A DE 102005014094A DE 102005014094 A1 DE102005014094 A1 DE 102005014094A1
Authority
DE
Germany
Prior art keywords
interposer
recess
layers
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102005014094A
Other languages
English (en)
Inventor
Dieter Thoss
Axel Aue
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102005014094A priority Critical patent/DE102005014094A1/de
Publication of DE102005014094A1 publication Critical patent/DE102005014094A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10477—Inverted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Die Vorrichtung zur Integration von Halbleiterbauelementen 3 weist einen Interposer 1 auf, welcher mit seiner Unterseite 101 einem Träger zugewandt auf dem Träger befestigt ist, wobei von der Unterseite aus mindestens eine Vertiefung 11 in den Interposer 1 eingebracht ist und an einer freigelegten Bodenfläche 102 der Vertiefung 11 Kontaktierungsflächen 4 vorgesehen sind und wobei mindestens eines der Halbleiterbauelemente 3 in eine der Vertiefungen eingesetzt ist, so dass Kontaktpunkte 6 des Halbleiterbauelements 3 in Kontakt mit den Kontaktierungsflächen 4 sind. Vorteilhafterweise ist auf einfache Weise eine Wärmerbrücke zwischen dem Träger und einer Stirnfläche 103 des Halbleiterbauelements durch die unmittelbare Nähe möglich.

Description

  • Die vorliegende Erfindung betrifft eine Vorrichtung zur Integration von Halbleiterbauelementen und ein Herstellungsverfahren für die vorgenannte Vorrichtung.
  • Obwohl die vorliegende Erfindung anhand eines Moduls für eine Steuerungseinrichtung beschrieben wird, ist diese Erfindung nicht darauf beschränkt, sondern betrifft allgemein Vorrichtungen, bei denen ein Halbleiterbauelement auf der Montageseite eines Moduls in eine Vertiefung eingesetzt ist.
  • Die der Erfindung zugrunde liegende Problematik wird mit Bezug auf 1 und 2 erläutert. In 1 ist ein Halbleiterbauelement 2 dargestellt, welches Steuerungsfunktionen eines Steuerungsmoduls 12 übernimmt. Das Halbleiterbauelement 2 ist auf einer Oberseite 100 eines Interposers 1 angeordnet und über Bondingdrähte 5 mit Kontaktflächen 4 des Interposers 1 elektrisch verbunden. Aufgrund des Platzbedarfs der Bondingdrähte 5 und der zu dem Halbleiterbauelement 2 seitlich angeordneten Kontaktflächen 4 ist nur eine geringe Integrationsdichte auf dem Modul 12 möglich. In 2 ist ein Halbleiterbauelement 3 in einem Flip-Chip-Gehäuse mit Kontaktpunkten 6 dargestellt, welche der Stirnfläche 103 des Halbleiterbauelements 3 gegenüberliegend angeordnet sind. Die Kontaktpunkte 6 sind in elektrischem Kontakt mit den Kontaktflächen 4 des Interposers 1. Diese Anordnung ermöglicht eine höhere laterale Integrationsdichte, da die Kontaktflächen 4, wie in 2 dargestellt, unterhalb des Halbleiterbauelements 3 angeordnet sind. Dies ermöglicht daher auf dem Modul 12 weitere Bauelemente 8, z.B. Widerstände, Kondensatoren, oder auch andere aktive Bauelemente auf der Oberfläche 100 des Interposers 1 anzuordnen.
  • Hierbei ergeben sich jedoch zwei Nachteile. Bei einem Wechsel eines Moduls 12 mit Halbleiterbauelementen, welche über Bondingdrähte 5 angeschlossen werden, wie in 1 dargestellt, zu einem Modul 12 mit Halbleiterbauelementen 3 in Flip-Chip-Gehäuse erfordert eine aufwändige Umverdrahtungseinrichtung innerhalb des Interposers 1, um die Anschlussbelegung der externen Kontakte 7 beibehalten zu können. Meistens ist eine Beibehaltung der Anschlussbelegung zwingend. Die Umverdrahtung wird notwendig, da bei einem Halbleiterbauelement 2, welches über Bondingdrähte 5 kontaktiert wird, die Kontakte spiegelverkehrt zu denen eines Halbleiterbauelements im Flip-Chip-Gehäuse 3 angeordnet sind.
  • Der weitere Nachteil des Moduls 12 aus 2 ist, dass der Wärmekontakt des Halbleiterbauelements 3 mit dem Interposer 1 nur über die Kontaktpunkte 6 gebildet wird. Thypischerweise wird zwar zwischen dem Interposer 1 und dem Halbleiterbauelement 3 eine Vergussmaske (Underfill) eingefügt, diese weist jedoch eine zu geringe Wärmeleitfähigkeit auf.
    •
  • VORTEILE DER ERFINDUNG
  • Die vorliegende Erfindung schafft eine Vorrichtung zur Integration von Halbleiterbauelementen und ein Verfahren zur Herstellung dieser Vorrichtung, welche einen vergleichsweise geringen Aufwand für eine Neuverdrahtung innerhalb des Interposers 1 bei gleich bleibender externer Anschlussbelegung aufweist und eine gute Wärmeabführung für die Halbleiterbauelemente ermöglicht.
  • Die erfindungsgemäße Vorrichtung weist einen Interposer auf, welcher mit seiner Unterseite einem Träger zugewandt auf dem Träger befestigt wird, wobei von der Unterseite aus mindestens eine Vertiefung in den Interposer eingebracht ist und an einer freigelegten Bodenfläche der Vertiefung Kontaktierungsflächen vorgesehen sind und wobei mindestens eines der Halbleiterbauelemente in eine der Vertiefungen eingesetzt ist, so dass Kontaktpunkte des Halbleiterbauelements in Kontakt mit den Kontaktierungsflächen sind.
  • Dadurch, dass die Kontaktpunkte in gleiche Richtung weisen, wie Kontaktbereiche eines Halbleiterbauelements, welches über Bondingdrähte verbunden wird, ist keine andersgeartete laterale Umverdrahtung notwendig.
  • Ein weiterer Vorteil der vorliegenden Erfindung ist, dass durch das Einsetzen des Halbleiterbauelements in den Interposer ein besserer Wärmekontakt zu dem Interposer erfolgt. Zudem ist es möglich, eine Wärmebrücke zwischen dem Halbleiterbauelement und dem Träger auf einfache Weise auf Grund der unmittelbaren Nähe einzurichten, z. B. durch eine Wärmeleitpaste.
  • Das erfindungsgemäße Herstellungsverfahren sieht folgende Schritte vor: Bereitstellen von mehreren Schichten mit Leiterbahnen und Durchkontaktierungen; Herstellen von durchgehend vertikalen Öffnungen mit den lateralen Abmessungen der Vertiefung in den Schichten, welche eine Unterseite des Interposers bilden, zum Ausbilden der Vertiefung; Stapeln und Verbinden der mehreren Schichten zum Ausbilden des Interposers; Aufbringen einer adhäsiven Schicht auf die Stirnfläche des Halbleiterbauelements; und Einsetzen des Halbleiterbauelements in die Vertiefung.
  • Das erfindungsgemäße Verfahren weist den Vorteil auf. dass nur die Schichten bearbeitet werden müssen, welche bei einem fertig gestellten Interposer die Vertiefung umranden. Zudem kann eine Schicht mit Kontaktierungsflächen versehen werden, welche den Kontakt mit dem Halbleiterbauelement ermöglichen.
  • In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen der im Patentanspruch 1 angegebenen Vorrichtung, sowie des im Patentanspruch 6 angegebenen Verfahrens.
  • Gemäß einer bevorzugten Weiterbildung weist die Vertiefung eine Tiefe auf, welche so eingerichtet ist, dass bei Montage des Interposers auf dem Träger eine Stirnfläche des eingesetzten Halbleiterbauelements den Träger berührt. Der besondere Vorteil dieser Weiterbildung ist, dass ein Wärmekontakt des Halbleiterbauelements über die Stirnfläche mit der großen Wärmesenke des Trägers ermöglicht wird. Hierbei ergeben sich mehrere Möglichkeiten, wie die Tiefe auszugestalten ist. Hierbei kann einerseits die Stirnfläche des Halbleiterbauelements mit dem Interposer eine Fläche bilden und der Träger einen erhabenen Wärmekontakt aufweisen, oder die Stirnfläche des Halbleiterbauelements ragt aus der Unterseite des Interposers heraus.
  • Gemäß einer weiteren Weiterbildung ist der Interposer aus mehreren Schichten aufgebaut, und die Bodenfläche der Vertiefung wird durch eine Oberfläche einer der Schichten gebildet.
  • Gemäß einer weiteren Weiterbildung weist der Interposer eine mehrlagige Leiterplatte auf.
  • Gemäß einer weiteren Weiterbildung ist das Halbleiterbauelement in einem Flip-Chip-Gehäuse integriert.
  • Ausführungsbeispiele der Erfindung sowie vorteilhafte Weiterbildungen sind in den Figuren der Zeichnungen schematisch dargestellt und in der nachfolgenden Beschreibung näher erläutert.
    •
  • ZEICHNUNGEN
  • In den Figuren zeigen:
  • 1 eine schematische Darstellung zur Erläuterung einer Problematik der vorliegenden Erfindung;
  • 2 eine zweite Darstellung zur Erläuterung der vorliegenden Problematik; und
  • 3 eine Ausführungsform der vorliegenden Erfindung.
  • BESCHREIBUNG DER AUSFÜHRUNGSBEISPIELE
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Komponenten, soweit nichts Gegenteiliges angegeben ist.
  • In 1 ist ein Modul 12 dargestellt, welches einen Interposer 1 mit einer Oberseite 100 und einer gegenüberliegenden Unterseite 101 aufweist. Auf der Unterseite 101 sind externe Kontakte 7 angeordnet, über welche das Modul 12 mit einem Träger (nicht dargestellt) elektrisch verbunden werden kann. Auf der Oberseite 100 sind mehrere Bauelemente 8 angeordnet dargestellt, welche passive Komponenten, wie Widerstände, Kondensatoren, Spulen, und aktive Bauelemente, wie Transistoren, Dioden, oder weitere Halbleiterbauelemente aufweisen können. Es können auch Bauelemente 8 auf der Unterseite 101 angeordnet sein.
  • In den Interposer 1 ist eine Vertiefung 11 mit einer Tiefe h und einer Breite b eingebracht. Eine Bodenfläche 102 der Vertiefung 11, welche typischerweise parallel zu der Unterseite 101 ausgebildet ist, weist Kontaktflächen 4 auf. Diese Kontaktflächen 4 sind über nicht dargestellte interne Umverdrahtungseinrichtungen mit den externen Kontakten 7, den Bauelementen 8, anderen Kontaktflächen 4 verbunden.
  • In die Vertiefung 11 ist ein Halbleiterbauelement in Flip-Chip-Gehäuse 3 mit Kontaktpunkten z.B. Lötpunkten 6 eingesetzt. Die Kontaktpunkte 6 berühren die Kontaktflächen 4. Zwischen der Bodenfläche 102 und dem Halbleiterbauelement 3 ist eine adhäsive Schicht aufgebracht, welche das Halbleiterbauelement 3 in der Vertiefung fixiert. Die Füllmasse 10 kann ein Underfill-Material sein, bevorzugt wird jedoch auch eine Wärmeleitpaste, um einen guten Wärmekontakt zwischen dem Halbleiterbauelement 3 und dem Interposer 1 herzustellen. In der in 3 dargestellten Ausführungsform sind Randbereiche 9 zwischen dem Halbleiterbauelement 3 und dem Interposer 1 angeordnet. Diese können ebenfalls mit einem wärmeleitfähigen Material oder einem elastischen Dämpfungsmaterial gefüllt werden.
  • Die Stirnfläche 103 des Halbleiterbauelements 3 kann, wie dargestellt, aus dem Interposer 1 herausragen, d.h. die Tiefe h der Vertiefung 11 ist geringer als die Höhe des Halbleiterbauelements 3 zusammen mit den Kontaktpunkten 6. Der Überstand des Halbleiterbauelements 3 wird vorteilhafterweise so gewählt, dass bei einer Montage des Interposers 1 auf einem Träger (nicht dargestellt) die Stirnfläche 103 des Halbleiterbauelements 3 den Träger sanft berührt. Hierbei muss berücksichtigt werden, dass die externen Kontakte 7, welche z.B. als Lötbällchen ausgebildet sind, bei der Montage an Höhe verlieren. Bei einem entsprechend bekannten Verhalten der externen Kontakte 7 ist es jedoch ohne weiteres möglich, den Überstand des Halbleiterbauelements 3 genau zu bestimmen.
  • Eine andere Ausführungsform der vorliegenden Erfindung (nicht dargestellt) sieht vor, dass die Stirn fläche 103 des Halbleiterbauelements 3 in einer Ebene mit der Unterseite 101 des Interposers 1 ist oder sogar leicht eingesenkt ist. Dies bietet einen mechanischen Schutz des Halbleiterbauelements bei einem Aufsetzen des Moduls 12 auf den Träger. Ein guter Wärmeleitkontakt kann hierbei durch eine Wärmeleitpaste bereitgestellt werden, welche auf dem Träger aufgebracht ist und nach Montage des Moduls dann auch die Stirnfläche 103 des Halbleiterbauelements 3 berührt.
  • Der Interposer kann in einem Verfahren aus einer Vielzahl an einzelnen Schichten hergestellt werden. Bevor die einzelnen Schichten miteinander verbunden werden, werden in die unteren Schichten, welche die Unterseite des Interposers 1 bilden, Öffnungen eingebracht, so dass die aufeinander gestapelten Schichten 1 entsprechend die Vertiefung 11 bilden. Eine der Schichten bildet mit seiner Oberfläche die Bodenfläche 102 der Vertiefung 11 aus. Entsprechend sind auf dieser Schicht die Kontaktflächen 4 aufzubringen. Die Umverdrahtung innerhalb des Interposers erfolgt wie bekannt durch Leiterbahnen und durch Kontaktierungen zwischen den einzelnen Schichten.
  • Die Herstellung der Öffnungen in den Schichten kann durch Ausstanzen, Fräsen oder Aussägen mittels einer Säge oder eines Lasers erfolgen.
    • 1
    Interposer
    2
    Halbleiterbauelement
    3
    Halbleiterbauelement mit Flip-Chip Gehäuse
    4
    Kontaktierungsflächen von 1
    5
    Bondingdrähte
    6
    Kontaktpunkt
    7
    externer Kontakt
    8
    Bauelement
    9
    Puffer
    10
    adhäsive Schicht
    11
    Vertiefung
    12
    Modul
    100
    Oberseite von 1
    101
    Unterseite von 1
    102
    Bodenfläche von 11
    h
    Tiefe von 11
    b
    Breite von 11

Claims (7)

  1. Vorrichtung zur Integration von Halbleiterbauelementen, mit einem Interposer (1), welcher mit seiner Unterseite (101) einem Träger zugewandt auf dem Träger befestigt wird, wobei von der Unterseite (101) aus mindestens eine Vertiefung (11) in den Interposer (1) eingebracht ist und an einer freigelegten Bodenfläche (102) der Vertiefung (11) Kontaktierungsflächen (4) vorgesehen sind; und wobei mindestens eines der Halbleiterbauelemente (3) in eine der Vertiefungen (11) eingesetzt ist, so dass Kontaktpunkte (6) des Halbleiterelements (3) in Kontakt mit den Kontaktierungsflächen (4) sind.
  2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Vertiefung (11) eine Tiefe (h) aufweist, welche so eingerichtet ist, dass bei Montage des Interposers (1) auf dem Träger eine Stirnfläche (103) des eingesetzten Halbleiterelements den Träger berührt.
  3. Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Interposer (1) aus mehreren Schichten aufgebaut ist und die Bodenfläche (102) der Vertiefung (11) durch eine Oberfläche einer der Schichten gebildet wird.
  4. Vorrichtung nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Interposer (1) eine mehrlagige Leiterplatte aufweist.
  5. Vorrichtung nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleiterbauelement ein Flip-Chip Gehäuse aufweist.
  6. Herstellungsverfahren der Vorrichtung nach Anspruch 1, gekennzeichnet durch die Schritte: Bereitstellen von mehreren Schichten mit Leiterbahnen und Durchkontaktierungen; Herstellen von durchgehenden vertikalen Öffnungen mit den lateralen Abmessungen der Vertiefung in den Schichten, welche eine Unterseite des Interposers bilden, zum Ausbilden der Vertiefung (11); Stapeln und Verbinden der mehreren Schichten zum Ausbilden des Interposers (1); Aufbringen einer adhäsiven Schicht (10) auf die Stirnfläche (103) des Halbleiterbauelements (3); und Einsetzen des Halbleiterbauelements (3) in die Vertiefung (11).
  7. Herstellungsverfahren nach Anspruch 6, dadurch gekennzeichnet, dass das Herstellen der Öffnungen in den Schichten vor dem Stapeln der Schichten erfolgt.
DE102005014094A 2005-03-29 2005-03-29 Vorrichtung und Verfahren zur Integration von Halbleiterbauelementen Withdrawn DE102005014094A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102005014094A DE102005014094A1 (de) 2005-03-29 2005-03-29 Vorrichtung und Verfahren zur Integration von Halbleiterbauelementen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005014094A DE102005014094A1 (de) 2005-03-29 2005-03-29 Vorrichtung und Verfahren zur Integration von Halbleiterbauelementen

Publications (1)

Publication Number Publication Date
DE102005014094A1 true DE102005014094A1 (de) 2006-10-05

Family

ID=36998756

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005014094A Withdrawn DE102005014094A1 (de) 2005-03-29 2005-03-29 Vorrichtung und Verfahren zur Integration von Halbleiterbauelementen

Country Status (1)

Country Link
DE (1) DE102005014094A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013224607B4 (de) 2013-11-29 2024-06-06 Robert Bosch Gmbh Mikro-elektromechanische Anordnung und Verfahren zum Aufbau einer mikro-elektromechanischen Anordnung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1387403A2 (de) * 2002-07-30 2004-02-04 Kabushiki Kaisha Toshiba Halbleitergehäuse
JP2004193404A (ja) * 2002-12-12 2004-07-08 Alps Electric Co Ltd 回路モジュール、及びその製造方法
WO2004100261A2 (de) * 2003-05-07 2004-11-18 Infineon Technologies Ag Halbleiterwafer, nutzen und elektronisches bauteil mit gestapelten halbleiterchips, sowie verfahren zur herstellung derselben

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1387403A2 (de) * 2002-07-30 2004-02-04 Kabushiki Kaisha Toshiba Halbleitergehäuse
JP2004193404A (ja) * 2002-12-12 2004-07-08 Alps Electric Co Ltd 回路モジュール、及びその製造方法
WO2004100261A2 (de) * 2003-05-07 2004-11-18 Infineon Technologies Ag Halbleiterwafer, nutzen und elektronisches bauteil mit gestapelten halbleiterchips, sowie verfahren zur herstellung derselben

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013224607B4 (de) 2013-11-29 2024-06-06 Robert Bosch Gmbh Mikro-elektromechanische Anordnung und Verfahren zum Aufbau einer mikro-elektromechanischen Anordnung

Similar Documents

Publication Publication Date Title
DE2554965C2 (de)
DE10142120A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE10250538A1 (de) Elektronisches Bauteil als Multichipmodul und Verfahren zu dessen Herstellung
DE19930308A1 (de) Multichipmodul mit Silicium-Trägersubstrat
DE3911711A1 (de) Modul-aufbau mit integriertem halbleiterchip und chiptraeger
DE19801312A1 (de) Halbleiterbauelement mit mehreren Substratlagen und zumindest einem Halbleiterchip und einem Verfahren zum Herstellen eines solchen Halbleiterbauelementes
DE102008048420A1 (de) Chip-Anordnung und Verfahren zum Herstellen einer Chip-Anordnung
DE10209922A1 (de) Elektronisches Modul, Nutzen mit zu vereinzelnden elektronischen Modulen und Verfahren zu deren Herstellung
DE102004001829A1 (de) Halbleitervorrichtung
EP1060513B1 (de) Halbleiterbauelement mit mehreren halbleiterchips
DE102006000724A1 (de) Halbleiterbauteil mit Durchgangskontakten und mit Kühlkörper sowie Verfahren zur Herstellung des Halbleiterbauteils
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
WO2016150841A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
DE102005003125A1 (de) Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE102013201931B4 (de) Laserbauelement und Verfahren zu seiner Herstellung
WO2007054409A1 (de) Elektronische schaltungsanordnung und verfahren zur herstellung einer elektronischen schaltungsanordnung
DE102010042987A1 (de) Verfahren zum Herstellen einer elektrischen Schaltung und elektrische Schaltung
DE102009027416B4 (de) Halbleitermodul mit steckbarem Anschluss und Verfahren zur Herstellung eines Halbleitermoduls mit steckbarem Anschluss
DE10142117A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE102006024147B3 (de) Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben
DE102005014094A1 (de) Vorrichtung und Verfahren zur Integration von Halbleiterbauelementen
DE10120256C1 (de) Anschlußgehäuse für ein elektronisches Bauelement
DE19648492A1 (de) Multi-Chip-Modul
DE19747177C2 (de) Gehäustes Bauelement und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
R005 Application deemed withdrawn due to failure to request examination

Effective date: 20120330