TWI763052B - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- TWI763052B TWI763052B TW109133125A TW109133125A TWI763052B TW I763052 B TWI763052 B TW I763052B TW 109133125 A TW109133125 A TW 109133125A TW 109133125 A TW109133125 A TW 109133125A TW I763052 B TWI763052 B TW I763052B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- nickel
- nickel layer
- wiring board
- electrode conductor
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09436—Pads or lands on permanent coating which covers the other conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
本揭示之配線基板係包含:絕緣層,係位於最外層;電極導體,係隔著晶種層而位在絕緣層之表面;鎳層,係被覆至少一個電極導體,且具有與晶種層之表面接觸之接觸部;以及金層,係被覆鎳層。鎳層係在接觸部中包含複數個空隙,且空隙之至少一部分係以朝向接觸部之方式具有開口,金層之一部分係位在空隙之至少一部分。
Description
本發明係關於一種配線基板。
如專利文獻1所述之基板,在被鎳-金所鍍覆之電極、絕緣膜及於元件之安裝時所使用的密封樹脂所交叉之部位,係成為熱膨張係數等物性不同之材料相接的點。此種三種材料相接之點係容易因為將基板搭載在主機板時產生之熱、或元件之作動時產生之熱等的應力而發生裂縫。
專利文獻1:日本特開2005-183672號公報
如上所述,係容易因為將基板搭載在主機板時產生之熱、或元件之作動時產生之熱等的應力而發生裂縫。本揭示係有鑑於上述問題,而提供一種可減低裂縫之產生的配線基板。
本揭示之配線基板係包含:絕緣層,係位於最外層;晶種層,係由位於絕緣層之表面的Ni-Cr合金所形成;電極導體,係位於晶種層之除了上表面外周部以外的上表面中央部;鎳層,係被覆至少一個電極導體,且具有與上表面外周部接
觸之接觸部;以及金層,係被覆鎳層,並且被覆晶種層的側面。鎳層係在接觸部中包含複數個空隙,且空隙之至少一部分係以朝向接觸部之方式具有開口,金層之一部分係位在空隙之至少一部分。
依據本揭示,能夠達成下列功效:可減低裂縫之產生、特別是物性不同之三種材料相接之點的裂縫之產生。
1,1’:配線基板
2:絕緣層
3:導體層
3a:電極導體
4:鎳層
4a:第1鎳層
4b:第2鎳層
5:金層
20:絕緣層
25:晶種層
30:電極導體
40:阻焊劑
41:接觸部
42:空隙
50:鍍覆層(鎳層及金層)
X:區域
Y:第1區域
Z:第2區域
圖1係顯示本揭示之一實施形態之配線基板之主要部分的示意圖。
圖2係顯示圖1所示之區域X之一例的電子顯微鏡照片。
圖3係顯示本揭示之其他實施形態之配線基板之主要部分的示意圖。
圖4(A)至(D)係顯示本揭示之配線基板之製造方法之一實施形態的說明圖。
圖5(A)至(D)係用以說明本揭示之配線基板之細部的示意圖。
本揭示之配線基板係如上所述包含鎳層,該鎳層以與電極導體接觸之方式被覆電極導體之表面及側面,且具有與晶種層接觸之接觸部。該鎳層係包含以朝向接觸部之方式具有開口之複數個空隙,且金層之一部分係位在空隙之至少一部分。在接觸部中,由於在形成於鎳層之空隙的至少一部分存在有比鎳更柔軟之金,因此與僅有鎳之情形相比較,可緩和產生之應力。結果,可減低裂縫之產生、特別是物性不同之三種材料相接之點的裂縫之產生。
依據圖1及圖2說明本揭示之一實施形態之配線基板。圖1係顯示本揭示之一實施形態之配線基板1的主要部分。
配線基板1係包含絕緣層2、及導體層3,且絕緣層2係位在配線基板1之至少一方的最外層。電極導體3a係隔著晶種層25而位在位於最外層之
絕緣層2的表面。絕緣層2係只要為具有絕緣性之素材,則無特別限定。就具有絕緣性之素材而言,可列舉例如環氧樹脂、雙馬來亞醯胺-三嗪樹脂、聚醯亞胺樹脂、聚伸苯醚樹脂等樹脂。該等樹脂亦可混用2種以上。如圖1所示,當存在有複數個絕緣層2時,各絕緣層2亦可為相同之樹脂,亦可為不同之樹脂。
在絕緣層2中,亦可更分散有二氧化矽、硫酸鋇、滑石、黏土、玻璃、碳酸鈣、氧化鈦等無機絕緣性填料。絕緣層2之厚度並未特別限定,例如為5μm以上200μm以下左右。複數個絕緣層2可具有相同之厚度,亦可分別具有不同之厚度。
導體層3係由銅等導體、例如銅箔或銅鍍覆所形成。導體層3之厚度並無特別限定,例如為5μm以上70μm以下。當存在有複數個導體層3時,各導體層3可由相同之導體所形成,亦可由不同之導體所形成。
隔著晶種層25而位在位於最外層之絕緣層2之表面的電極導體3a係用以將配線基板1及元件予以電性連接,或是用以將配線基板1與主機板予以電性連接而使用者。電極導體3a亦由銅等導體、例如銅箔或銅鍍覆所形成。如圖1所示,電極導體3a係能以與導體層3電性連接之方式形成,亦可與導體層3電性獨立地形成。
當電極導體3a與導體層3電性連接時,電極導體3a與導體層3係經由形成在絕緣層2之通孔(via hole)導體而連接。通孔導體係藉由使銅等導體、例如銅鍍覆等析出在貫穿於絕緣層2之上下表面的孔而獲得者。貫穿於絕緣層2之上下表面的孔,係具有例如50μm以上200μm以下左右之內徑。貫穿之孔係藉由例如CO2雷射、UV-YAG雷射等雷射加工而形成。
在電極導體3a之上表面及側面,配置有鎳層4。亦即,鎳層4係被覆電極導體3a。再者,鎳層4係具有與晶種層25之表面接觸之接觸部41。鎳層4係具有保護電極導體3a之功能。具體而言,在電極導體3a由銅所形成的情形,當使熔融狀態之銲料附著於電極導體3a時,就會因銲料之熱而生成銲料與銅之脆合金。電極導體3a係以不會生成此種脆合金之方式由鎳層4所被覆。
鎳層4係無須形成在隔著晶種層25而位在位於最外層之絕緣層2之表面的電極導體3a之全部,只要形成在至少一個電極導體3a即可。具體而言,只要在電極導體3a中之附著有銲料之電極導體3a形成有鎳層4即可。
鎳層4係藉由例如無電解鍍覆而形成。鎳層4係具有例如1.5μm以上2.2μm以下左右之厚度。若鎳層4具有此種厚度,則可充分地減少上述之脆合金的生成。
鎳層4係與晶種層25之表面接觸。後述之第2鎳層4b係位在鎳層4與晶種層25接觸之部分(接觸部41)。後述之第1鎳層4a係位在電極導體3a之表面。第2鎳層4b之起自晶種層25的厚度(高度),係比第1鎳層4a之起自電極導體3a之表面的厚度更小。在位於接觸部41之上的鎳層4中,還有第1鎳層4a位在第2鎳層4b上。因此,會例如比位於電極導體3a之側面的鎳層4之厚度更大。藉此,鎳層4與晶種層25之接觸面積會變大,且連接強度會提升。
如圖2所示,鎳層4係包含複數個空隙42。圖2係顯示圖1所示之區域X之一例的電子顯微鏡照片。空隙42係以朝向接觸部41之方式具有開口,且後述之金層5的一部分係位在空隙42之至少一部分。與僅單獨有鎳層4之情形相比較,由於金層5之一部分係位在空隙42之至少一部分,接觸部41附近會變得柔軟。結果,可緩和產生之應力。
金層5係位在鎳層4之表面。亦即,金層5係被覆鎳層4。藉由以金層5被覆,銲料之濕潤性會提升。金層5係藉由例如無電解鍍覆而形成。金層5係具有例如0.09μm以上0.15μm以下左右之厚度。
此種在接觸部41之附近具有空隙42之鎳層4係藉由例如後述之配線基板的製造方法所形成。
接著,依據圖3說明本揭示之其他實施形態之配線基板。圖3係顯示本揭示之其他實施形態之配線基板1’之主要部分。在其他實施形態之配線基板1’中,對於與上述一實施形態之配線基板1相同之構件,標示相同之符號,且將詳細之說明予以省略。
在一實施形態之配線基板1中,電極導體3a隔著晶種層25所在之絕緣層2的表面中,電極導體3a所在之部分、及存在於彼此相鄰接之電極導體3a之間的部分皆大致齊平,幾乎沒有高低差存在。
另一方面,在其他實施形態之配線基板1’中,如圖3所示存在於彼此相鄰接之電極導體3a之間的絕緣層2之第1區域Y之表面,係位於比電極導體3a所在之絕緣層2之第2區域Z的表面更下方之處。藉由此種構成,施加應力之方向係相對於絕緣層2從垂直方向朝傾斜方向變化。因此,可使物性不同之三種材料相接之點的應力分散,並且可緩和施加於絕緣層2之負荷。再者,還可使彼此相鄰接之電極導體3a之間的距離(絕緣層2之表面上的距離)變長。結果,在電極導體3a之間不容易產生遷移(migration)。
第1區域Y亦可包含凹曲面,且凹曲面亦可位在遍及於彼此相鄰接之鎳層4之接觸部41彼此之間。此時,可使電極導體3a彼此之間的距離變得更長,而有利於遷移之減少。
製造本揭示之配線基板之方法並無限定。針對製造本揭示之配線基板之方法的一實施形態,依據製造其他實施形態之配線基板1’之方法(圖4(A)至(D))加以說明。
如圖4(A)所示,隔著晶種層25而在絕緣層20之表面形成電極導體30。電極導體30係如上所述,由銅等導體、例如銅箔或銅鍍覆所形成。接著,在提供給去除形成於絕緣層20之表面的晶種層(例如Ni-Cr合金等)之步驟之前,對於必須進行保護之部分施行阻焊劑加工,以形成阻焊劑40。
圖4(A)係顯示隔著晶種層25而在絕緣層20之表面形成有電極導體30之狀態。亦可在該絕緣層20之下表面,依需要形成有交互地積層有導體層及絕緣層之增層。
接著,如圖4(B)所示,去除形成在絕緣層20之表面的晶種層25。晶種層25係藉由例如蝕刻處理、噴砂處理(濕噴砂處理等)等而被去除。例如,當採用濕噴砂處理時,如圖4(B)所示,在存在於彼此相鄰接之電極導體30之間的絕緣層20之表面產生凹陷。由於存在有此種凹陷,因此可使彼此相鄰接之電極導體30之間的距離(絕緣層20之表面上的距離)變長。
接著,如圖4(C)所示,進行蝕刻處理,並且去除形成在電極導體30之表面的氧化被膜。當電極導體30由銅所形成時,係採用銅蝕刻。在藉由蝕刻處理來去除氧化被膜之際,電極導體30本身亦有一部分被去除,因此電極導體30係比蝕刻處理前更細。此時,位於藉由蝕刻處理而被去除之電極導體30之下方的晶種層25(Ni-Cr合金)會露出。換言之,係成為Ni-Cr合金位於藉由蝕刻處理而變細之電極導體30之周圍的狀態。
接著,如圖4(D)所示,對電極導體30之上表面及側面施行鍍覆處理,以形成鍍覆層50。鍍覆層50係首先形成有鎳層4,並且以被覆鎳層4之方式形成有金層5。具體而言,在電極導體30之上表面及側面,藉由例如無電解鍍覆而形成有鎳層4。
在此,示意性顯示形成上述鎳層4的過程。圖5(A)所示之圖係形成有在進行用以形成鎳層4之無電解鍍覆處理之前的晶種層25及電極導體30的絕緣層20。
接著,圖5(B)係顯示開始進行無電解鍍覆時之狀態。如圖5(B)所示,鎳層4係包含:以電極導體30表面為基底而析出之第1鎳層4a;及以位於電極導體30之周圍的Ni-Cr合金(晶種層25)之表面為基底而析出之第2鎳層4b。第1鎳層4a係析出於電極導體30之上表面及側面。第2鎳層4b係由於析出速度因露出於合金表面之金屬之不同等而相異,因此析出成柱狀。
圖5(C)係顯示進行用以形成鎳層4之無電解鍍覆處理的狀態。第1鎳層4a及與接近該第1鎳層4a之第2鎳層4b接觸。此時,彼此接觸之第1鎳層4a與第2鎳層4b之間之無電解鍍覆液的供給係逐漸中斷,而有一部分成為空隙42。
圖5(D)係顯示完成用以形成鎳層4之無電解鍍覆處理的狀態。因無電解鍍覆液之供給中斷而產生之空隙42係位在以電極導體30表面為基底而析出之第1鎳層4a、與以Ni-Cr合金之表面為基底而析出之第2鎳層4b之間,或者第2鎳層4b彼此之間。
第2鎳層4b亦可包含於與第1鎳層4a接觸之際在與電極導體30為相反之方向承受壓力而傾斜者。再者,第2鎳層4b亦能以隨著從絕緣層20往
上方而遠離電極導體30之方式傾斜配置。此時,由於例如第2鎳層4b彼此間之空隙42亦會在沿著第2鎳層4b而傾斜之方向產生,因此在可增加能緩和應力之方向的方面較為有利。
之後,以被覆鎳層4之方式,藉由例如無電解鍍覆而形成金層5。在形成金層5之際,金層5之一部分會侵入至形成於鎳層4之至少一部分的空隙42。藉由此種步驟,可獲得其他實施形態之配線基板1’。
本揭示之配線基板並不限定在上述一實施形態及其他實施形態。例如,在上述一實施形態之配線基板1及其他實施形態之配線基板1’中,電極導體3a、鎳層4及金層5係依此順序積層。然而,亦可在鎳層4與金層5之間存在鈀層。亦即,電極導體3a、鎳層4、鈀層及金層5亦可依此順序積層。藉由形成鈀層,即可更進一步提高鎳層4之效果,且保護電極導體3a之效果會更進一步提升。鈀層之厚度並無特別限定,例如為0.01μm以上0.5μm以下左右。
配線基板亦可在空隙42具有銲料。銲料係位在以例如電極導體30表面為基底而析出之第1鎳層4a與以Ni-Cr合金(晶種層25)之表面為基底而析出之第2鎳層4b之間、以及第2鎳層4b彼此之間等。藉由使銲料位在空隙42,則與例如由第1鎳層4a無間隙地被覆第2鎳層4b之周圍之情形相比較,當第1鎳層4a與第2鎳層4b產生熱伸縮時,具有緩和產生在兩者之間的應力以減低裂縫之作用。當銲料位於由複數個第2鎳層4b及Ni-Cr合金之晶種層25所包圍之區域時,與複數個第2鎳層4b彼此密接之情形相比較,除了緩和產生在第2鎳層4b彼此之間之應力以減少裂縫之作用之外,亦有緩和在複數個第2鎳層4b與Ni-Cr合金之晶種層25之間產生之應力以減低裂縫的作用。因此,可提供一種電性連接可靠性佳之配線基板。
銲料可依用途而使用例如具有錫約96.5%、銀約3%、銅約0.5%之成分組成的Sn-Ag-Cu系者、或例如具有錫約96%、銀約2.5%、鉍約1%、銅約0.5%之成分組成的Sn-Ag-Bi-Cu系者。此種銲料係例如藉由使銲料熔接於金層5之表面時,使熔融之銲料的一部分侵入於形成在鎳層4之至少一部分的空隙42且使其凝固而形成者。
1:配線基板
2:絕緣層
3:導體層
3a:電極導體
4:鎳層
5:金層
25:晶種層
41:接觸部
X:區域
Claims (10)
- 一種配線基板,係包含:絕緣層,係位於最外層;晶種層,係由位於前述絕緣層之表面的Ni-Cr合金所形成;電極導體,係位於前述晶種層之除了上表面外周部以外的上表面中央部;鎳層,係被覆至少一個前述電極導體,且具有與前述上表面外周部接觸之接觸部;以及金層,係被覆該鎳層,並且被覆前述晶種層的側面;其中,前述鎳層係在前述接觸部中包含複數個空隙,且該空隙之至少一部分係以朝向接觸部之方式具有開口,前述金層之一部分係位在該空隙之至少一部分。
- 如請求項1所述之配線基板,其中,前述接觸部中之前述鎳層的從前述電極導體之側面算起的厚度,係比與前述電極導體之側面的最上部相接的鎳層的從前述電極導體之側面算起的厚度還大。
- 如請求項1所述之配線基板,其中,前述絕緣層之表面係具有:位於彼此相鄰接之前述電極導體之間的第1區域;及前述電極導體所在之第2區域;在前述絕緣層之厚度方向中,前述第1區域係位在比前述第2區域更下方之處。
- 如請求項3所述之配線基板,其中,前述第1區域係包含凹曲面。
- 如請求項4所述之配線基板,其中,前述鎳層係分別被覆彼此相鄰接之前述電極導體, 前述第1區域之前述凹曲面係將彼此相鄰接之前述鎳層之前述接觸部彼此予以連接。
- 如請求項1至5中任一項所述之配線基板,其中,前述鎳層係具有位於前述電極導體上之第1鎳層、及位於前述電極導體之外周的第2鎳層,前述第2鎳層之厚度係比前述第1鎳層之厚度更小。
- 如請求項6所述之配線基板,其中,前述第2鎳層係以隨著從前述絕緣層往上方而遠離前述電極導體之方式傾斜配置。
- 如請求項1至5中任一項所述之配線基板,更具有位於前述鎳層與前述金層之間的鈀層。
- 如請求項1至5中任一項所述之配線基板,其中,銲料係位於前述空隙之一部分。
- 如請求項9所述之配線基板,其中,前述銲料係位於由前述複數個第2鎳層與前述晶種層所包圍之前述空隙。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019178275 | 2019-09-30 | ||
JP2019-178275 | 2019-09-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202115832A TW202115832A (zh) | 2021-04-16 |
TWI763052B true TWI763052B (zh) | 2022-05-01 |
Family
ID=75336442
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109133125A TWI763052B (zh) | 2019-09-30 | 2020-09-24 | 配線基板 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20220418100A1 (zh) |
JP (1) | JP7330282B2 (zh) |
TW (1) | TWI763052B (zh) |
WO (1) | WO2021065601A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20240131389A (ko) * | 2022-01-31 | 2024-08-30 | 교세라 가부시키가이샤 | 배선 기판 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003032697A1 (en) * | 2001-10-02 | 2003-04-17 | Matsushita Electric Industrial Co., Ltd. | Electronic parts |
US20150305153A1 (en) * | 2014-04-21 | 2015-10-22 | Shinko Electric Industries Co., Ltd. | Wiring substrate and method for manufacturing wiring substrate |
TW201603663A (zh) * | 2014-07-04 | 2016-01-16 | 新光電氣工業股份有限公司 | 配線基板及其製造方法 |
US20160064319A1 (en) * | 2014-08-29 | 2016-03-03 | Shinko Electric Industries Co., Ltd. | Wiring substrate and method for manufacturing wiring substrate |
CN106455312A (zh) * | 2015-06-24 | 2017-02-22 | 京瓷株式会社 | 布线基板以及其制造方法 |
TW201908525A (zh) * | 2017-07-14 | 2019-03-01 | 日商梅爾帝克斯股份有限公司 | 銅蝕刻液 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4330757B2 (ja) | 2000-03-28 | 2009-09-16 | 日本特殊陶業株式会社 | 半導体実装型モジュール用セラミック回路基板およびその製造方法 |
JP4683715B2 (ja) | 2000-12-11 | 2011-05-18 | 京セラ株式会社 | 配線基板 |
JP2002252447A (ja) | 2001-02-26 | 2002-09-06 | Kyocera Corp | 配線基板 |
US9634412B2 (en) * | 2011-07-15 | 2017-04-25 | Tessera, Inc. | Connector structures and methods |
US9620468B2 (en) * | 2012-11-08 | 2017-04-11 | Tongfu Microelectronics Co., Ltd. | Semiconductor packaging structure and method for forming the same |
JP6295276B2 (ja) * | 2014-01-10 | 2018-03-14 | Jxtgエネルギー株式会社 | 光学基板、光学基板の製造に用いられるモールド、及び光学基板を含む発光素子 |
KR101683972B1 (ko) * | 2014-07-28 | 2016-12-07 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
-
2020
- 2020-09-23 JP JP2021550643A patent/JP7330282B2/ja active Active
- 2020-09-23 WO PCT/JP2020/035743 patent/WO2021065601A1/ja active Application Filing
- 2020-09-23 US US17/762,774 patent/US20220418100A1/en active Pending
- 2020-09-24 TW TW109133125A patent/TWI763052B/zh active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003032697A1 (en) * | 2001-10-02 | 2003-04-17 | Matsushita Electric Industrial Co., Ltd. | Electronic parts |
US20150305153A1 (en) * | 2014-04-21 | 2015-10-22 | Shinko Electric Industries Co., Ltd. | Wiring substrate and method for manufacturing wiring substrate |
TW201603663A (zh) * | 2014-07-04 | 2016-01-16 | 新光電氣工業股份有限公司 | 配線基板及其製造方法 |
US20160064319A1 (en) * | 2014-08-29 | 2016-03-03 | Shinko Electric Industries Co., Ltd. | Wiring substrate and method for manufacturing wiring substrate |
CN106455312A (zh) * | 2015-06-24 | 2017-02-22 | 京瓷株式会社 | 布线基板以及其制造方法 |
TW201908525A (zh) * | 2017-07-14 | 2019-03-01 | 日商梅爾帝克斯股份有限公司 | 銅蝕刻液 |
Also Published As
Publication number | Publication date |
---|---|
WO2021065601A1 (ja) | 2021-04-08 |
US20220418100A1 (en) | 2022-12-29 |
JPWO2021065601A1 (zh) | 2021-04-08 |
TW202115832A (zh) | 2021-04-16 |
JP7330282B2 (ja) | 2023-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5286382B2 (ja) | 半導体装置およびその製造方法 | |
US20150014027A1 (en) | Wiring board and method for manufacturing the same | |
KR20080106013A (ko) | 배선 기판 및 그 제조 방법 | |
JP2012033973A (ja) | 配線基板及び半導体パッケージ | |
TWI703682B (zh) | 配線基板 | |
JP4878862B2 (ja) | 回路装置 | |
US11222791B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
JP2020017639A (ja) | 配線基板 | |
TWI763052B (zh) | 配線基板 | |
JP2019140226A (ja) | 回路基板、回路基板の製造方法及び電子装置 | |
US20230422412A1 (en) | Multilayer wiring board | |
JP5608430B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP7337185B2 (ja) | 配線基板 | |
WO2023145592A1 (ja) | 配線基板 | |
TW202423202A (zh) | 配線基板及使用該配線基板之安裝構造體 | |
TWI849704B (zh) | 配線基板 | |
US11678440B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
JP4511245B2 (ja) | 回路装置 | |
JP7445717B2 (ja) | 多層基板の表面処理層構造 | |
JP2006147932A (ja) | 多層配線基板及びその製造方法 | |
JP5502257B2 (ja) | 半導体装置 | |
JP2019004077A (ja) | 配線基板 | |
JP4467341B2 (ja) | 多層配線基板の製造方法 | |
JP2020202205A (ja) | プリント配線板とプリント配線板の製造方法 | |
TW202415158A (zh) | 配線基板及使用該配線基板之安裝構造體 |