JP7181839B2 - 配線基板、および配線基板の製造方法 - Google Patents

配線基板、および配線基板の製造方法 Download PDF

Info

Publication number
JP7181839B2
JP7181839B2 JP2019105033A JP2019105033A JP7181839B2 JP 7181839 B2 JP7181839 B2 JP 7181839B2 JP 2019105033 A JP2019105033 A JP 2019105033A JP 2019105033 A JP2019105033 A JP 2019105033A JP 7181839 B2 JP7181839 B2 JP 7181839B2
Authority
JP
Japan
Prior art keywords
conductive layer
wiring board
thin film
conductive
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019105033A
Other languages
English (en)
Other versions
JP2020198402A (ja
Inventor
康行 柳瀬
昌弘 梶谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Spark Plug Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2019105033A priority Critical patent/JP7181839B2/ja
Publication of JP2020198402A publication Critical patent/JP2020198402A/ja
Application granted granted Critical
Publication of JP7181839B2 publication Critical patent/JP7181839B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

本発明は、配線基板に関する。
従来、基材の上に、導電層を形成する材料が異なる複数の導電層を有する配線基板が提案されている(例えば、特許文献1参照)。
特開平2003-124590号公報
特許文献1において、第2のメタル層の表面の粗さと第1のメタル層の表面の粗さが異なる場合に、第1のメタル層の上に形成される第3のメタル層と、第2のメタル層の上に形成される第3のメタル層とで結晶品質に差が出る可能性がある。そのような配線基板が海水等の塩水雰囲気下に置かれた場合に、結晶品質が低い部分では、そこを起点に孔食(腐食)が発生する虞がある。
本発明は、上述した課題の少なくとも一部を解決するためになされたものであり、導電層を形成する材料が異なる複数の導電層を有する配線基板において、導電層の腐食を抑制する技術を提供することを目的とする。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態として実現することが可能である。
本発明の一形態によれば、配線基板が提供される。この配線基板は、基材と、第1導電性材料から成る第1導電層と、前記第1導電性材料と異なる第2導電性材料から成る第2導電層であって、前記基材の上に略均一な厚さに形成され、前記第1導電層が積層される第1薄膜と、前記第1薄膜の上に略均一な厚さに形成され、前記第1導電層の表面の少なくとも一部および前記第1導電層の側面の少なくとも一部を覆う第2薄膜とを備える第2導電層と、を備え、前記第2導電層は、前記第1導電層の表面の少なくとも一部を覆う第1部分と、前記第1導電層の側面の少なくとも一部を覆う第2部分と、前記基材の表面の少なくとも一部を覆う第3部分と、を備え、前記第1部分と前記第3部分はそれぞれ前記第2部分と連接されており、前記第2導電層において、前記第3部分は前記第1薄膜と前記第2薄膜とが積層されており、前記第1部分は前記第2薄膜のみであり、前記第3部分の厚みは、前記第1部分の厚みより厚い。
(1)本発明の一形態によれば、配線基板が提供される。この配線基板は、基材と、第1導電性材料から成る第1導電層であって、前記基材の上に積層される第1導電層と、前記第1導電性材料と異なる第2導電性材料から成る第2導電層であって、前記第1導電層の表面の少なくとも一部を覆う第1部分と、前記第1導電層の側面の少なくとも一部を覆う第2部分と、前記基材の表面の少なくとも一部を覆う第3部分と、を備え、前記第1部分と前記第3部分はそれぞれ前記第2部分と連接されている第2導電層と、を備え、前記第2導電層において、前記第3部分の厚みは、前記第1部分の厚みより厚い。
第1導電層が基材の表面に形成されると、基材の表面の粗さが均され、第1導電層の表面粗さは、基材の表面粗さより小さくなる。換言すると、第1導電層の表面は、基材の表面より滑らかである。この構成によれば、第2導電層において、表面粗さが大きい基材の表面の少なくとも一部を覆う第3部分の厚みを、第1導電層の少なくとも一部を覆う第1部分の厚みより厚くしている。層の厚みを大きくすると、下の層の表面粗さを均すことができるため、第2導電層の第3部分の表面粗さを小さくすることができる。その結果、第2導電層の上に導電層が形成される場合に、その導電層の膜質を向上させることができ、その結果、腐食を抑制することができる。また、第2導電層の第1部分の厚みを第3部分より小さくすることにより、ボンディング性の低下を抑制し、信頼性の低下を抑制することができる。
(2)上記形態の配線基板であって、さらに、前記第1導電性材料および第2導電性材料と異なる第3導電性材料で形成される第3導電層であって、前記第2導電層の上に略均一な厚みで形成される第3導電層を備えてもよい。このようにすると、第3導電層の腐食を抑制することができる。
(3)上記形態の配線基板であって、前記基材は、セラミックで形成されてもよい。このようにすると、低熱膨張特性と製造プロセス性(ビア形成、多層化プロセス)を向上させることができる。
(4)本発明の他の形態によれば、配線基板の製造方法が提供される。この配線基板の製造方法は、基材を準備する準備工程と、前記基材の上に、第1導電性材料から成る第1導電層を形成する第1導電層形成工程と、前記第1導電性材料と異なる第2導電性材料から成る第2導電層であって、前記第1導電層の表面の少なくとも一部を覆う第1部分と、前記第1導電層の側面の少なくとも一部を覆う第2部分と、前記基材の表面の少なくとも一部を覆う第3部分と、を備え、前記第1部分と前記第3部分がそれぞれ前記第2部分と連接されるとともに、前記第3部分の厚みが前記第1部分の厚みより厚い第2導電層を形成する第2導電層形成工程と、を備える。この製造方法によれば、容易に、上記の配線基板を製造することができる。
(5)本発明の他の形態によれば、配線基板の製造方法が提供される。この配線基板の製造方法は、基材を準備する準備工程と、前記基材の上に、第2導電性材料から成る略均一な厚さの第1薄膜を形成する第1薄膜形成工程と、前記第1薄膜の上に、前記第1薄膜の一部が露出した状態で、前記第2導電性材料と異なる第1導電性材料から成る第1導電層を形成する第1導電層形成工程と、前記第1導電層の表面の少なくとも一部と、前記第1導電層の側面の少なくとも一部と、露出している前記第1薄膜の表面と、を連続して覆う、前記第2導電性材料から成る略均一な厚さの第2薄膜を形成する第2薄膜形成工程と、を備える。この製造方法によっても、容易に、上記の配線基板を製造することができる。
なお、本発明は、種々の態様で実現することが可能であり、例えば、配線基板を含む製品、配線基板を含む製品の製造方法などの形態で実現することができる。
本発明の第1実施形態の配線基板の構成を概略的示す説明図である。 配線基板の製造方法を示す工程図である。 配線基板の製造方法を示す工程図である。 比較例の配線基板の構成を概略的に示す説明図である。 比較例の配線基板の製造方法を示す工程図である。 比較例の配線基板の製造方法を示す工程図である。 第2実施形態の照明装置の構成を概略的に示す説明図である。
<第1実施形態>
・配線基板10の構成:
図1は、本発明の第1実施形態の配線基板10の構成を概略的示す説明図である。配線基板10は、基材2と、第1導電層4と、第2導電層6と、第3導電層8と、第4導電層7を備える。第2導電層6は、第1薄膜6Aと第2薄膜6Bを含む。第1薄膜6Aと第2薄膜6Bは、それぞれ、略均一な厚さに形成されている。
図示するように、第1導電層4は、基材2の上に、第1薄膜6Aと第4導電層7を介して積層されている。第2導電層6は、第1導電層4の表面の少なくとも一部を覆う第1部分P1と、第1導電層4の側面の少なくとも一部を覆う第2部分P2と、基材2の表面の少なくとも一部を覆う第3部分P3を備える。図1において、第1部分P1、第2部分P2、第3部分P3の境界を破線で図示している。第2導電層6において、第3部分P3では、第1薄膜6Aと第2薄膜6Bが積層されており、第1部分P1では第2薄膜6Bのみであるため、第3部分P3の厚みT3は、第1部分P1の厚みT1より厚い。第3導電層8は、第2導電層6の上に略均一な厚みで形成される。すなわち、第3導電層8において、第2導電層6の第1部分P1上の厚みT4と、第2導電層6の第3部分P3上の厚みT5は、略同一である。
基材2は、絶縁性の平板である。本実施形態では、窒化アルミニウム(AlN)セラミックスにより形成されている。窒化アルミニウムは、高放熱性、高強度であるため、パワー半導体モジュール等発熱量が大きい部品に好適に用いることができる。基材2を形成する材料は、本実施形態に限定されず、例えば、アルミナ(Al23)、アルミナジルコニア(Al23/ZrO2)、窒化珪素(Si34)、炭化珪素(SiC)等のセラミックスを用いてもよいし、ガラス、ガラスエポキシ、熱可塑性樹脂及び熱硬化性樹脂などの樹脂、紙フェノール、紙エポキシ、ガラスコンポジット、低温同時焼成セラミックス(LTCC)、これらの絶縁部材を表面に形成した金属部材等によって形成してもよい。
本実施形態では、第1導電層4を形成する第1導電性材料は、主成分として金(Au)を含む。第1導電層性材料として、金(Au)、金合金を用いることができる。第1導電層4は、主成分が金であるため、やわらかく、表面は滑らかである。ここで、主成分とは、99%以上含まれる成分である。
第2導電層6を形成する第2導電性材料は、主成分としてチタン(Ti)を含む。チタンは高融点であるため、第2導電層6は、いわゆる、バリアメタル層として機能する。また、チタン(Ti)は、強固な酸化膜を作りやすいため、腐食耐性を向上させることができる。第2導電性材料として、例えば、チタン(Ti)、窒化チタン(TiN)、チタン合金(例えば、ジルコニウム(Zr)、ハフニウム(Hf)等を含む)等を用いることができる。
第3導電層8を形成する第3導電性材料は、主成分としてアルミニウム(Al)を含む。第3導電性材料として、アルミニウム(Al)、アルミニウム合金(例えば、Al-Si-Cu、Al-Cu等)を用いることができる。アルミニウムは、イオン化傾向が高く、腐食性が高い。
第4導電層7を形成する第4導電性材料は、主成分として、パラジウム(Pd)を含む。チタンは酸化しやすいため、製造工程において、第1薄膜6A上にパラジウムを主成分とする第4導電層7を形成している。
・配線基板10の製造方法:
図2、図3は、配線基板10の製造方法を示す工程図である。図2、図3において、配線基板10の端部近傍の一部の断面(図1に示す断面に相当する)を、概略的に図示している。
工程P102(図2)において、基材2が準備され、例えば、1000℃以上で空焼きされる。工程P102を「準備工程」とも呼ぶ。
工程P104において、スパッタリング、蒸着等の公知の方法により、基材2上に第1薄膜6Aが形成され、第1薄膜6A上に第4導電層7が形成される。工程P104を「第1薄膜形成工程」とも呼ぶ。
工程P106において、めっき工法等の公知の方法により、第4導電層7上に第1導電層4が形成される。
工程P108において、第1導電層4上に、フォトリソグラフィ、印刷等の公知の方法により、レジスト14が形成される。
工程P110において、第1導電層4と第4導電層7を選択的に除去する第1除去液を用いて、第1導電層4と第4導電層7の一部が除去される。これにより、第1薄膜6Aの一部が露出した状態になる。本実施形態では、第1除去液として、ヨウ素(I)系の除去液(エッチング液)を用いている。工程P106、工程P108、工程P110をあわせて、「第1導電層形成工程」とも呼ぶ。
工程P112において、レジスト14が剥離される。
工程P114(図3)において、スパッタリング、蒸着等の公知の方法により、第1導電層4の表面の少なくとも一部と、第1導電層4の側面の少なくとも一部と、露出している第1薄膜6Aの表面と、を連続して覆うように、第2薄膜6Bが形成され、第2薄膜6B上に第3導電層8が形成される。ここで、第2薄膜6Bは、第1導電層4の表面の少なくとも一部を覆う部分と、第1導電層4の側面の少なくとも一部を覆う部分と、露出している第1薄膜6Aの表面を覆う部分が繋がっていればよく、一部が切れていてもよい。工程P114を「第2薄膜形成工程」とも呼ぶ。また、工程P104と工程P114とをあわせて、「第2導電層形成工程」とも呼ぶ。
工程P116において、第3導電層8上に、フォトリソグラフィ、印刷等の公知の方法により、レジスト16が形成される。
工程P118において、第3導電層8を選択的に除去する第2除去液を用いて、第3導電層8の一部が除去される。本実施形態では、第2除去液として、リン酸(H3PO4)、硝酸(HNO3)、酢酸(CH3COOH)から成るPAN系エッチング液を用いている。
工程P120において、第2導電層6を選択的に除去する第3除去液を用いて、第2導電層6の一部が除去される。第3除去液は、アルミニウム(Al)のエッチングレートが、チタン(Ti)のエッチングレートより低いため、第3導電層8もレジスト様の機能を果たし、この工程では、第3導電層8が第2導電層6の外周より突出した状態になる。本実施形態では、第3除去液として、フッ硝酸(フッ酸(HF)と硝酸(HNO3)の混合液)を用いている。
工程P122において、レジスト16が剥離され、配線基板10が完成される。この製造方法によれば、第2導電層6を、第1薄膜6Aを形成する工程と第2薄膜6Bを形成する工程とに分けて形成することにより、容易に、第2導電層6の厚みが、第1導電層4上よりも基材2上の方が厚くなるように形成することができる。
・本実施形態の効果:
本実施形態の配線基板10の効果を、比較例の配線基板10Pと比較して説明する。図4は、比較例の配線基板10Pの構成を概略的に示す説明図である。
比較例の配線基板10Pは、本実施形態の配線基板10と同様に、基材2と、第1導電層4と、第2導電層6と、第3導電層8と、第4導電層7を備える。第2導電層6は、第1薄膜6Aと第2薄膜6Bを含む。第1導電層4、第2導電層6、第3導電層8、第4導電層7それぞれを形成する導電性材料の主成分は、第1実施形態の配線基板10と同じである。
比較例の配線基板10Pにおいて、第2導電層6は、第1実施形態の配線基板10と同様に、第1導電層4の表面の少なくとも一部を覆う第1部分PP1と、第1導電層4の側面の少なくとも一部を覆う第2部分PP2と、基材2の表面の少なくとも一部を覆う第3部分PP3を備える。図4において、第1部分PP1、第2部分PP2、第3部分PP3の境界を破線で図示している。比較例の配線基板10Pの第2導電層6において、第3部分PP3の厚みTP3は、第1部分PP1の厚みTP1と略同一である。
比較例の配線基板10Pにおいて、第1導電層4は、主成分が金であるため、やわらかく、表面は滑らかである。これに対し、基材2の表面は粗い。比較例の配線基板10Pは、第2導電層6において、第3部分PP3の厚みTP3が、第1部分PP1の厚みTP1と略同一であるため、第2導電層6の第3部分PP3(基材2上に接触して形成されている)の表面粗さが、第1部分PP1(第1導電層4上に形成されている)の表面粗さより大きい。換言すると、第2導電層6の第3部分PP3の表面は、第1部分PP1の表面より粗い。そのため、第2導電層6上に形成された第3導電層8において、第2導電層6の第3部分PP3上に形成された部分と、第2導電層6の第1部分PP1上に形成された部分とで、結晶品質に差が出る可能性がある。第3導電層8において、第2導電層6の第3部分PP3上に形成された部分は、結晶品質が低くなるため、塩水雰囲気下等に置かれると、そこを起点に孔食(腐食)が発生する虞がある。
これに対し、本実施形態の配線基板10(図1)は、第2導電層6において、第3部分P3の厚みT3が、第1部分P1の厚みT1より厚い。層の厚みを大きくすると、下の層の表面粗さを均すことができるため、第2導電層6において、第3部分P3の厚みT3を厚くすることにより、第2導電層の第3部分P3の表面粗さを小さくすることができる。その結果、第3導電層8の結晶品質の低下が抑制され、第3導電層8の腐食を抑制することができる。
また、本実施形態の配線基板10では、第2導電層6において、表面が滑らかな第1導電層4上に形成されている第1部分P1の厚みを第3部分P3より小さくすることにより、ボンディング性の低下を抑制し、信頼性の低下を抑制することができる。
また、比較例の配線基板10P(図4)では、第2導電層6に含まれる第1薄膜6Aと第2薄膜6Bとの間に隙間Sが形成されている。そのため、隙間Sを起点に第2薄膜6Bおよび第3導電層8に、クレバス状の亀裂が形成される虞がある。このような亀裂が形成されると、塩水雰囲気下等に置かれた場合に、第3導電層8が腐食される虞がある。これに対し、本実施形態の配線基板10によれば、比較例のような隙間Sが形成されないため、第3導電層8の腐食を抑制することができる。
図5、図6は、比較例の配線基板10Pの製造方法を示す工程図である。図5、図6において、図2、図3と同様に、配線基板10Pの端部近傍の一部の断面(図4に示す断面に相当する)を、概略的に図示している。
工程S102~工程S110(図5)までは、第1実施形態の配線基板10の製造方法における工程P102~工程P110(図2)と同様に、基材2が準備、空焼きされた後、基材2上に第1薄膜6A、第4導電層7が形成され、その後、第4導電層7上に第1導電層4が形成される。そして、第1導電層4と第4導電層7の一部が除去される。
その後、比較例の配線基板10Pの製造方法では、レジスト14が剥離される前に、工程S111において、第2導電層6を選択的に除去する第3除去液を用いて、第2導電層6(第1薄膜6A)の一部が除去される。第3除去液では、第4導電層7および第1導電層4が除去されず、これらの層もレジスト様の機能を果たすため、この工程では、第4導電層7および第1導電層4が第1薄膜6Aの外周より突出した状態になる。比較例においても、第3除去液として、フッ硝酸(フッ酸(HF)と硝酸(HNO3)の混合液)を用いている。
工程S112において、レジスト14が剥離される。
工程S114(図6)において、配線基板10の製造方法の工程P114(図2)と同様に、第2薄膜6Bと第3導電層8が形成される。比較例の製造方法では、工程S111が行われるため、第1薄膜6Aが露出している部分がなく、第2薄膜6Bは、第1導電層4の表面の少なくとも一部と、第1導電層4の側面の少なくとも一部と、基材2の表面の少なくとも一部と、を連続して覆うように、形成される。ここで、第2薄膜6Bは、第1導電層4の表面の少なくとも一部を覆う部分と、第1導電層4の側面の少なくとも一部を覆う部分と、基材2の表面の少なくとも一部とを覆う部分が繋がっていればよく、一部が切れていてもよい。第3導電層8は、第2薄膜6B上に、略均一な厚みで形成される。
工程S116、工程S118(図6)において、配線基板10の製造方法の工程P116、P118(図2)と同様に、第3導電層8上に、レジスト16が形成され、第3導電層8の一部が除去される。
工程S120(図6)において、配線基板10の製造方法の工程P120(図2)と同様に、第2導電層6の一部が除去される。比較例の製造方法では、第2薄膜6Bの一部のみが除去される。
工程S122において、レジスト16が剥離され、配線基板10Pが完成される。比較例の製造方法で、基材2と、第1導電層4と、第2導電層6と、第3導電層8と、第4導電層7を備える配線基板10Pを製造すると、上述の通り、基材2と導電層との間に隙間Sが形成される。また、第2導電層6の表面粗さに差異が生じ、第3導電層8の結晶品質が低下する虞がある。これに対し、本実施形態の配線基板10の製造方法によって配線基板10を製造すれば、基材2と導電層との間に隙間Sが形成されず、また、第3導電層8の結晶品質の低下を抑制することができる。また、製造工程数を比較例の製造方法より低減させることができるため、製造時間、製造コスト等を削減することができる。
<第2実施形態>
図7は、第2実施形態の照明装置100の構成を概略的に示す説明図である。照明装置100は、第1実施形態の配線基板10と、LED照明部20と、モールド樹脂26と、配線回路30と、配線40と、ヒートシンク50と、放熱樹脂60と、を備える。LED照明部20は、LED素子22と蛍光体24とを備える。図7では、図1における断面に相当する断面を示している。なお、図7に示す配線基板10において、第4導電層7の図示を省略している。
配線基板10は、熱伝導性フィラー(金属を含む)を含む放熱樹脂60により、アルミニウム製のヒートシンク50に接着されている。LED素子22は、金のスタッドバンプにより配線基板10に実装されている。配線基板10の第3導電層8と配線回路30は、配線40により接続されている。配線40は、アルミリボンであり、大電力に対応することができる。
本実施形態の照明装置100によれば、配線基板10を用いているため、第3導電層8の腐食が抑制される。また、第3導電層8を形成する第2金属の主成分が、配線40の主成分と同一であるため、配線回路30との接続不良を抑制することができる。
照明装置100において、配線基板10は、熱伝導率が高く絶縁性を有する窒化アルミニウムから成る基材2を用いるとともに、金属放熱板としてアルミニウム製のヒートシンク50を用いているため、LED素子22による発熱を効率的に放熱させることができる。
<本実施形態の変形例>
本発明は上記の実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。
・上記実施形態において、第3導電層を備えない構成にしてもよい。また、基材2と第2導電層6との間や、第1導電層4と第2導電層6との間に、異種材料による層が形成されてもよい。このようにしても、第2導電層6の表面粗さの増大を抑制することができる。
・第1導電層4、第2導電層6、第4導電層7、第3導電層8を形成する導電性材料は、上記実施形態に限定されず、種々の公知の導電性材料を用いることができる。
・上記実施形態において、第2導電層6が、第2導電性材料から成る第1薄膜6Aと第2導電性材料から成る第2薄膜6Bを含む例を示したが、第2導電層6は、第2導電性材料から成る3以上の薄膜を含んでもよいし、1の膜で形成されてもよい。第2導電層6が第2導電性材料から成る複数の薄膜を含む場合に、例えば、薄膜の表面に酸化層(酸化皮膜)等が形成されていてもよい。
・配線基板10の製造方法は、上記実施形態に限定されない。エッチング液も上記実施形態に限定されない。基材2を準備する準備工程と、基材2の上に、第1導電性材料から成る第1導電層4を形成する第1導電層形成工程と、第1導電性材料と異なる第2導電性材料から成る第2導電層6であって、第1導電層4の表面の少なくとも一部を覆う第1部分P1と、第1導電層4の側面の少なくとも一部を覆う第2部分P2と、基材2の表面の少なくとも一部を覆う第3部分P3と、を備え、第1部分P1と第3部分P3がそれぞれ第2部分P2と連接されるとともに、第3部分P3の厚みが第1部分P1の厚みより厚い第2導電層6を形成する第2導電層形成工程と、を備える種々の方法で、配線基板10を製造することができる。
・配線基板10を含む製品として、LED素子22が実装された照明装置100を例示したが、配線基板10に実装される部品は上記実施形態に限定されない。例えば、電力の供給、制御を行うパワー半導体や、マイコン(CPU:中央演算装置)やメモリなどのLSI(Large-Scale Integration:大規模集積回路)等が実装されてもよい。
・第2実施形態において、配線40が第2金属と同一の金属から成る例を示したが、配線40は、第2金属と異なる金属で形成されてもよい。
以上、実施形態、変形例に基づき本態様について説明してきたが、上記した態様の実施の形態は、本態様の理解を容易にするためのものであり、本態様を限定するものではない。本態様は、その趣旨並びに特許請求の範囲を逸脱することなく、変更、改良され得ると共に、本態様にはその等価物が含まれる。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することができる。
2…基材
4…第1導電層
6…第2導電層
6A…第1薄膜
6B…第2薄膜
7…第4導電層
8…第3導電層
10、10P…配線基板
14、16…レジスト
20…LED照明部
22…LED素子
24…蛍光体
26…モールド樹脂
30…配線回路
40…配線
50…ヒートシンク
60…放熱樹脂
100…照明装置
P1、PP1…第1部分
P2、PP2…第2部分
P3、PP3…第3部分
PP1…第1部分
PP2…第2部分
PP3…第3部分
S…隙間

Claims (4)

  1. 配線基板であって、
    基材と、
    第1導電性材料から成る第1導電層と
    前記第1導電性材料と異なる第2導電性材料から成る第2導電層であって、前記基材の上に略均一な厚さに形成され、前記第1導電層が積層される第1薄膜と、前記第1薄膜の上に略均一な厚さに形成され、前記第1導電層の表面の少なくとも一部および前記第1導電層の側面の少なくとも一部を覆う第2薄膜とを備える第2導電層と、
    を備え、
    前記第2導電層は、
    前記第1導電層の表面の少なくとも一部を覆う第1部分と、前記第1導電層の側面の少なくとも一部を覆う第2部分と、前記基材の表面の少なくとも一部を覆う第3部分と、を備え、前記第1部分と前記第3部分はそれぞれ前記第2部分と連接されており、
    前記第2導電層において、前記第3部分は前記第1薄膜と前記第2薄膜とが積層されており、前記第1部分は前記第2薄膜のみであり、前記第3部分の厚みは、前記第1部分の厚みより厚いことを特徴とする、
    配線基板。
  2. 請求項1に記載の配線基板であって、
    さらに、
    前記第1導電性材料および第2導電性材料と異なる第3導電性材料で形成される第3導電層であって、前記第2導電層の上に略均一な厚みで形成される第3導電層
    を備えることを特徴とする、
    配線基板。
  3. 請求項1および請求項2のいずれか一方に記載の配線基板であって、
    前記基材は、セラミックで形成されることを特徴とする、
    配線基板。
  4. 配線基板の製造方法であって、
    基材を準備する準備工程と、
    前記基材の上に、第2導電性材料から成る略均一な厚さの第1薄膜を形成する第1薄膜形成工程と、
    前記第1薄膜の上に、前記第1薄膜の一部が露出した状態で、前記第2導電性材料と異なる第1導電性材料から成る第1導電層を形成する第1導電層形成工程と、
    前記第1導電層の表面の少なくとも一部と、前記第1導電層の側面の少なくとも一部と、露出している前記第1薄膜の表面と、を連続して覆う、前記第2導電性材料から成る略均一な厚さの第2薄膜を形成する第2薄膜形成工程と、
    を備えることを特徴とする、
    配線基板の製造方法。
JP2019105033A 2019-06-05 2019-06-05 配線基板、および配線基板の製造方法 Active JP7181839B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019105033A JP7181839B2 (ja) 2019-06-05 2019-06-05 配線基板、および配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019105033A JP7181839B2 (ja) 2019-06-05 2019-06-05 配線基板、および配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2020198402A JP2020198402A (ja) 2020-12-10
JP7181839B2 true JP7181839B2 (ja) 2022-12-01

Family

ID=73648120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019105033A Active JP7181839B2 (ja) 2019-06-05 2019-06-05 配線基板、および配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP7181839B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000299540A (ja) 1999-04-13 2000-10-24 Toshiba Corp メタライズ基板
JP2002185108A (ja) 2000-12-11 2002-06-28 Kyocera Corp 配線基板
JP2017017156A (ja) 2015-06-30 2017-01-19 アオイ電子株式会社 配線基板、サーマルヘッドおよび配線基板の製造方法
JP2018098440A (ja) 2016-12-16 2018-06-21 日本特殊陶業株式会社 配線基板及び配線基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000299540A (ja) 1999-04-13 2000-10-24 Toshiba Corp メタライズ基板
JP2002185108A (ja) 2000-12-11 2002-06-28 Kyocera Corp 配線基板
JP2017017156A (ja) 2015-06-30 2017-01-19 アオイ電子株式会社 配線基板、サーマルヘッドおよび配線基板の製造方法
JP2018098440A (ja) 2016-12-16 2018-06-21 日本特殊陶業株式会社 配線基板及び配線基板の製造方法

Also Published As

Publication number Publication date
JP2020198402A (ja) 2020-12-10

Similar Documents

Publication Publication Date Title
JP4015023B2 (ja) 電子回路用部材及びその製造方法並びに電子部品
JP5413707B2 (ja) 金属−セラミック複合基板及びその製造方法
US10937715B2 (en) Substrate for power module, collective substrate for power modules, and method for manufacturing substrate for power module
JP5642808B2 (ja) 金属接合セラミック基板
JP7000544B2 (ja) 半導体モジュールの製造方法
JP2007096032A (ja) 絶縁基板及び半導体装置並びに絶縁基板の製造方法
CN110892506B (zh) 具有高热导率的器件基板及其制造方法
WO2017126606A1 (ja) パッケージ用基板、およびその製造方法
WO2018173921A1 (ja) セラミックス金属回路基板およびそれを用いた半導体装置
JP6473599B2 (ja) セラミックス金属接合体およびこれを用いた回路基板
JP2010050164A (ja) パワーモジュール用基板の製造方法
JP7181839B2 (ja) 配線基板、および配線基板の製造方法
JP7267113B2 (ja) 半導体素子搭載用配線基板、および半導体素子搭載用配線基板の製造方法
US10856412B2 (en) Substrate
JP2007027261A (ja) パワーモジュール
JP2008098488A (ja) 熱伝導基板とその製造方法
JP7181843B2 (ja) 配線基板、および配線基板の製造方法
JP6897163B2 (ja) 貫通電極基板及びその製造方法
JP2008244137A (ja) 回路モジュールの製造方法
JP2008098489A (ja) 熱伝導基板とその製造方法
JP2001135753A (ja) 半導体モジュール用基板及びその製造方法
TW202243156A (zh) 散熱片一體型絕緣電路基板
JP6578987B2 (ja) パワーモジュール用基板の製造方法
JP6540540B2 (ja) パワーモジュール用基板の製造方法
JP2000156440A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221118

R150 Certificate of patent or registration of utility model

Ref document number: 7181839

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150