JP7267113B2 - 半導体素子搭載用配線基板、および半導体素子搭載用配線基板の製造方法 - Google Patents

半導体素子搭載用配線基板、および半導体素子搭載用配線基板の製造方法 Download PDF

Info

Publication number
JP7267113B2
JP7267113B2 JP2019105032A JP2019105032A JP7267113B2 JP 7267113 B2 JP7267113 B2 JP 7267113B2 JP 2019105032 A JP2019105032 A JP 2019105032A JP 2019105032 A JP2019105032 A JP 2019105032A JP 7267113 B2 JP7267113 B2 JP 7267113B2
Authority
JP
Japan
Prior art keywords
metal layer
wiring board
mounting
semiconductor element
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019105032A
Other languages
English (en)
Other versions
JP2020198401A (ja
Inventor
悠斗 嶋田
康行 柳瀬
昌弘 梶谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Spark Plug Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2019105032A priority Critical patent/JP7267113B2/ja
Publication of JP2020198401A publication Critical patent/JP2020198401A/ja
Application granted granted Critical
Publication of JP7267113B2 publication Critical patent/JP7267113B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Device Packages (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、半導体素子搭載用配線基板に関する。
従来、LED(light emitting diode:発光ダイオード)照明等の電子部品(半導体素子)、パワー半導体等が実装される半導体素子搭載用配線基板が提案されている(例えば、特許文献1~3参照)。
特許第6400787号公報 特開平5-206098号公報 特開平10-190176号公報
半導体素子搭載用配線基板では、基材の上に複数の異なる金属層が形成される場合がある。上述のような半導体素子は半導体素子搭載用基板に実装され、例えば、コンピュータ、テレビ、携帯電話、自動車等に用いられ、屋内外で使用される。半導体搭載用基板が屋外で使用され、海水等の塩水雰囲気下に置かれると、金属膜に腐食が起きる可能性がある。特に、複数の異なる金属層が積層される半導体素子搭載用配線基板では、異なる金属層の間で電池作用が生じ、溶液中の電位が低い方の金属が選択的に腐食される、いわゆるガルバニック腐食により、腐食が促進される虞がある。
本発明は、上述した課題の少なくとも一部を解決するためになされたものであり、複数の異なる金属層が積層される半導体素子搭載用配線基板において、金属層の腐食を抑制する技術を提供することを目的とする。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態として実現することが可能である。
本発明の一形態によれば、半導体素子搭載用配線基板が提供される。この半導体素子搭載用配線基板は、基材と、第1金属を主成分として含む第1金属層であって、前記基材の上に積層される第1金属層と、溶液中の電位が前記第1金属より低い第2金属を主成分として含む第2金属層であって、前記第1金属層の上に前記第1金属層と接触して積層される第2金属層と、を備え、前記第1金属層の少なくとも一部が、前記第2金属層の外周よりもはみ出しており、さらに、溶液中の電位が前記第1金属より高い第3金属を主成分として含む第3金属層であって、前記第1金属層と前記基材との間に配置される第3金属層を備える。
(1)本発明の一形態によれば、半導体素子搭載用配線基板が提供される。この半導体素子搭載用配線基板は、基材と、第1金属を主成分として含む第1金属層であって、前記基材の上に積層される第1金属層と、溶液中の電位が前記第1金属より低い第2金属を主成分として含む第2金属層であって、前記第1金属層の上に前記第1金属層と接触して積層される第2金属層と、を備え、前記第1金属層の少なくとも一部が、前記第2金属層の外周よりもはみ出している。
この構成によれば、第1金属層の少なくとも一部が、第2金属層の外周よりもはみ出しているため、第1金属層が第2金属層の外周よりもはみ出している部分では、第2金属層と、第1金属層より下の層(基材を含む)との間に隙間が生じない。そのため、第2金属層の下側に塩水等の電解質溶液が溜まることを回避できるため、第2金属層の腐食を抑制することができる。
(2)上記形態の半導体素子搭載用配線基板であって、前記溶液は、塩化ナトリウム濃度が10質量%未満の塩水であってもよい。このようにすると、海水等の塩水中で腐食されやすい第2金属層の腐食を抑制することができる。
(3)上記形態の半導体素子搭載用配線基板であって、前記第2金属は、前記半導体素子搭載用配線基板を他の配線回路と接続するための配線の主成分の金属と同一の金属であってもよい。このようにすると、第2金属層の腐食が抑制されるため、他の配線回路との接触不良を抑制することができる。
(4)上記形態の半導体素子搭載用配線基板であって、前記第2金属は、アルミニウム(Al)であってもよい。腐食性が高いアルミニウムを第2金属として用いる場合に、このような構成にすると、好適に第2金属層の腐食を抑制することができる。
(5)上記形態の半導体素子搭載用配線基板であって、前記第1金属は、チタン(Ti)であってもよい。チタンは、高融点であるため、第1金属層はバリアメタル層として機能することができる。また、チタンは、強固な酸化膜を作りやすいため、腐食耐性を向上させることができる。
(6)上記形態の半導体素子搭載用配線基板であって、さらに、溶液中の電位が前記第1金属より高い第3金属を主成分として含む第3金属層であって、前記第1金属層と前記基材との間に配置される第3金属層を備えてもよい。
このようにすると、溶液中の電位が高い順に、第3金属、第1金属、第2金属である。第1金属層が第2金属層よりもはみ出していない場合には、第2金属層と第3金属層との間に空間が形成され、その空間に電解質溶液が溜まり、第3金属層と第2金属層との間に電池(局部電池、ガルバニ電池)が形成される可能性がある。第3金属層と第2金属層との間に電池(局部電池、ガルバニ電池)が形成された場合、第3金属層と第2金属層とは、溶液中の電位の違いが大きいため、第3金属層を備えない場合と比較して電流が増加し、第2金属層の腐食が促進される。この構成によれば、第1金属層が第2金属層の外周よりもはみ出している部分では、第2金属層の腐食を好適に、抑制することができる。
(7)上記形態の半導体素子搭載用配線基板であって、前記第1金属層は、前記第1金属層の全周に亘って、前記第2金属層の外周よりはみ出していてもよい。このようにすると、第1金属層の全周に亘って、第2金属層の腐食を抑制することができる。
(8)上記形態の半導体素子搭載用配線基板であって、前記第1金属層は、前記第3金属層の上に重なって配置されている部分において、前記第2金属層の外周よりはみ出していてもよい。上述の通り、第3金属層と第1金属層との間で電池が形成されると、第2金属層の腐食が促進されるため、第3金属層の上に重なって配置されている第1金属層が第2金属層の外周よりはみ出していることにより、第2金属層の腐食がより適切に抑制される。
(9)上記形態の半導体素子搭載用配線基板であって、前記第1金属層が前記第2金属層の外周よりはみ出している部分における前記第1金属層の外周と前記第2金属層の外周との間の距離であるはみ出し量が、15μm以下であってもよい。このようにすると、第1金属層と第2金属層との間に電池が形成され難いため、第2金属層の腐食を抑制することができる。
(10)上記形態の半導体素子搭載用配線基板であって、前記基材は、セラミック層を含んでもよい。このようにしても、第2金属層の腐食を抑制することができる。また、耐熱性・耐摩耗性・耐腐食性に優れた半導体素子搭載用配線基板を得ることができる。
(11)本発明の他の形態によれば、半導体素子搭載用配線基板の製造方法が提供される。この半導体素子搭載用配線基板の製造方法は、第1金属を主成分として含む第1金属層が基材の上に積層され、溶液中の電位が前記第1金属より低い第2金属を主成分として含む第2金属層が前記第1金属層の上に前記第1金属層と接触して積層された金属層付き基材を準備する準備工程と、前記金属層付き基材に対して、前記第2金属層の一部を除去する処理を行い、前記第1金属層の少なくとも一部が、前記第2金属層の外周よりもはみ出すようにする除去工程と、を備える。この製造方法によれば、容易に、上記の半導体素子搭載用配線基板を製造することができる。
なお、本発明は、種々の態様で実現することが可能であり、例えば、半導体素子搭載用配線基板を含む製品、半導体素子搭載用配線基板を含む製品の製造方法などの形態で実現することができる。
第1実施形態の半導体素子搭載用配線基板の平面構成を概略的示す説明図である。 半導体素子搭載用配線基板の断面構成(A-A切断面)を概略的示す説明図である。 半導体素子搭載用配線基板の断面構成(B-B切断面)を概略的示す説明図である。 半導体素子搭載用配線基板の第1製造方法を示す工程図である。 半導体素子搭載用配線基板の第2製造方法を示す工程図である。 半導体素子搭載用配線基板の第3製造方法を示す工程図である。 比較例の半導体素子搭載用配線基板の平面構成を概略的示す説明図である。 比較例の半導体素子搭載用配線基板の断面構成(A-A切断面)を概略的示す説明図である。 比較例の半導体素子搭載用配線基板の断面構成(B-B切断面)を概略的示す説明図である。 第2実施形態の照明装置の構成を概略的に示す説明図である。
<第1実施形態>
・半導体素子搭載用配線基板10の構成:
図1は、本発明の第1実施形態の半導体素子搭載用配線基板10の平面構成を概略的示す説明図である。図2は、半導体素子搭載用配線基板10の断面構成(A-A切断面)を概略的示す説明図である。図3は、半導体素子搭載用配線基板10の断面構成(B-B切断面)を概略的示す説明図である。図2は、図1におけるA-A切断面を示し、図3は、図1におけるB-B切断面を示す。すなわち、図2、図3は、半導体素子搭載用配線基板10の異なる切断面を図示している。
半導体素子搭載用配線基板10は、基材2と、第1金属層6と、第2金属層8と、第3金属層4を備える。図示するように、第2金属層8は、第1金属層6上に、第1金属層6と接触して形成されており、第1金属層6の一部が第3金属層4の一部と重なるように、第1金属層6が基材2の上に形成されている。換言すると、第3金属層4は、第1金属層6と基材2との間に配置される。
基材2は、絶縁性の平板である。本実施形態では、窒化アルミニウム(AlN)セラミックスにより形成されている。窒化アルミニウムは、高放熱性、高強度であるため、パワー半導体モジュール等発熱量が大きい部品に好適に用いることができる。基材2を形成する材料は、本実施形態に限定されず、例えば、アルミナ(Al23)、アルミナジルコニア(Al23/ZrO2)、窒化珪素(Si34)、炭化珪素(SiC)等のセラミックスを用いてもよいし、ガラス、ガラスエポキシ、熱可塑性樹脂及び熱硬化性樹脂などの樹脂、紙フェノール、紙エポキシ、ガラスコンポジット、低温同時焼成セラミックス(LTCC)、これらの絶縁部材を表面に形成した金属部材等によって形成してもよい。
本実施形態では、第1金属層6の主成分の第1金属としてチタン(Ti)を含み、第2金属層8の主成分の第2金属としてアルミニウム(Al)を含み、第3金属層4の主成分の第3金属として金(Au)を含む。塩化ナトリウム濃度が10質量%未満の塩水における自然電位が高い順に、第3金属、第1金属、第2金属である。ここで、主成分とは、99%以上含まれる成分である。
第1金属は、第2金属および第3金属に対して高融点であり、第1金属層は、いわゆる、バリアメタル層として、機能する。第1金属としてのチタン(Ti)は、強固な酸化膜を作りやすいため、腐食耐性を向上させることができる。第1金属層を形成する材料として、例えば、チタン(Ti)、窒化チタン(TiN)、チタン合金(例えば、ジルコニウム(Zr)、ハフニウム(Hf)等を含む)等を用いることができる。第2金属層を形成する材料として、アルミニウム(Al)、アルミニウム合金(例えば、Al-Si-Cu、Al-Cu等)を用いることができる。アルミニウムは、イオン化傾向が高く、腐食性が高い。第3金属層を形成する材料として、金(Au)、金合金を用いることができる。
第1金属、第2金属、第3金属の組み合わせは、本実施形態に限定されず、塩化ナトリウム濃度が10質量%未満の塩水における自然電位が高い順に、第3金属、第1金属、第2金属である組み合わせの種々の金属の組み合わせを用いることができる。例えば、第1金属としてニッケル(Ni)、第2金属としてアルミニウム(Al)、第3金属として金(Au)という組み合わせで用いてもよい。
図1に示すように、第1金属層6は、第1金属層6の全周に亘って、第2金属層8の外周よりはみ出している。第1金属層6は、基材2上に基材2に接触して形成されている部分と(図2)、第3金属層4に接触して、基材2上に形成されている部分(図3)があり、いずれの部分においても、第1金属層6は、第2金属層8の外周よりはみ出している。図2、図3に示すように、第1金属層6の外周と第2金属層8の外周との間の距離であるはみ出し量Lは、本実施形態では、5μmである。
・半導体素子搭載用配線基板10の製造方法:
半導体素子搭載用配線基板10は、基材2上に形成された第1金属層6および第2金属層の一部を、エッチングにより除去することにより、製造される。半導体素子搭載用配線基板10の製造方法として、以下に3つの方法について説明する。
(1)半導体素子搭載用配線基板10の第1製造方法
図4は、半導体素子搭載用配線基板10の第1製造方法を示す工程図である。図4において、半導体素子搭載用配線基板10の端部近傍の一部の断面(図1におけるA-A切断面の一部)を、概略的に図示している。なお、図4において図示される部分は、第3金属層4が形成されていない部分である。
工程P102において、基材2と、第1金属層6と、第2金属層8と、第3金属層4を備える金属層付き基材12が準備される。工程P102では、予め形成された金属層付き基材12を準備してもよいし、例えば、スパッタリング、蒸着等の公知に方法により、第1金属層6および第2金属層8を、めっき等の公知の方法で第3金属層4が形成された基材2上に形成してもよい。工程P102を「準備工程」とも呼ぶ。
工程P104において、金属層付き基材12の第2金属層8上に、フォトリソグラフィ、印刷等の公知の方法により、レジスト14が形成される。
工程P106において、第1金属層6の除去速度が第2金属層8の除去速度より遅い第1除去液を用いて、第1金属層6および第2金属層が除去される。本実施形態では、第1除去液として、チタンのエッチングレートがアルミニウムのエッチングレートより遅くなるように配合されたフッ化アンモニウム(NH4F)系の除去液(エッチング液)を用いた。これにより、第1金属層6が第2金属層8の外周よりはみ出すように、第1金属層と第2金属層とを、エッチングすることができる。第1製造方法の工程P104と工程P106をあわせて、「除去工程」とも呼ぶ。
工程P108において、レジスト14が剥離され、半導体素子搭載用配線基板10が完成される。
この製造方法によれば、工程P106において、第1金属層6の除去速度が第2金属層8の除去速度より遅い第1除去液を用いて、第1金属層6および第2金属層が除去されるため、1つのエッチング液で1工程で、第1金属層6が第2金属層8の外周よりはみ出すように除去することができる。そのため、工程数を低減することができ、製造時間、製造コストを低減することができる。
(2)半導体素子搭載用配線基板10の第2製造方法
図5は、半導体素子搭載用配線基板10の第2製造方法を示す工程図である。図5において、図4と同様に、半導体素子搭載用配線基板10の端部近傍の一部の断面を、概略的に図示している。以下の説明において、第1製造方法と同様の工程には、同一の符号を付して、詳細な説明を省略する。
工程P102において、第1製造方法と同様に、金属層付き基材12が準備され、工程P104において、第1製造方法と同様に、金属層付き基材12の第2金属層8上に、レジスト14が形成される。
工程P116において、第2金属層8を選択的に除去する第2除去液を用いて、第2金属層8の一部が除去された後、レジスト14が剥離される。本実施形態では、第2除去液として、リン酸(H3PO4)、硝酸(HNO3)、酢酸(CH3COOH)から成るPAN系エッチング液を用いている。
工程118において、工程P116で露出された第1金属層6の表面の一部と、第2金属層8を覆うレジスト16が、フォトリソグラフィ、印刷等の公知の方法により、形成される。
工程P120において、第1金属層6を選択的に除去する第3除去液を用いて、第1金属層6の一部が除去される。これにより、第1金属層6が第2金属層8の外周よりもはみ出すように形成される。本実施形態では、第3除去液として、フッ硝酸(フッ酸(HF)と硝酸(HNO3)の混合液)を用いている。第2製造方法の工程P104、工程P116、工程P118、および工程P120をあわせて、「除去工程」とも呼ぶ。
工程P122において、レジスト16が剥離され、半導体素子搭載用配線基板10が完成される。この製造方法でも、第1金属層6が第2金属層8の外周よりもはみ出している半導体素子搭載用配線基板10を製造することができる。
(3)半導体素子搭載用配線基板10の第3製造方法
図6は、半導体素子搭載用配線基板10の第3製造方法を示す工程図である。図6において、図4と同様に、半導体素子搭載用配線基板10の端部近傍の一部の断面を、概略的に図示している。以下の説明において、第1製造方法および第2製造方法と同様の工程には、同一の符号を付して、詳細な説明を省略する。
工程P102において、第1製造方法と同様に、金属層付き基材12が準備され、工程P104において、第1製造方法と同様に、金属層付き基材12の第2金属層8上に、レジスト14が形成される。
工程P136において、第2金属層8を選択的に除去する第2除去液を用いて、第2金属層8の一部が除去される。本実施形態では、第2除去液として、第2製造方法と同様に、リン酸(H3PO4)、硝酸(HNO3)、酢酸(CH3COOH)から成るPAN系エッチング液を用いている。第3製造方法の工程P136では、第2製造方法の工程P116と異なり、レジスト14が剥離されない。
工程120において、第2製造方法と同様に、第1金属層6を選択的に除去する第3除去液を用いて、第1金属層6の一部が除去される。第3除去液では、第2金属層8がほぼ除去されず、第2金属層8もレジスト様の機能を果たすため、この工程では、第2金属層8が第1金属層6の外周より突出した状態になる。本実施形態では、第2製造方法と同様に、第3除去液として、フッ硝酸(フッ酸(HF)と硝酸(HNO3)の混合液)を用いている。
工程P138において、第2金属層8を選択的に除去する第2除去液を用いて、再び、第2金属層8の一部が除去される。これにより、第1金属層6が第2金属層8の外周よりもはみ出すように形成される。第3製造方法の工程P104、工程P136、工程P120、および工程P138をあわせて、「除去工程」とも呼ぶ。
工程P108において、第1製造方法と同様に、レジスト14が剥離され、半導体素子搭載用配線基板10が完成される。この製造方法でも、第1金属層6が第2金属層8の外周よりもはみ出している半導体素子搭載用配線基板10を製造することができる。第3製造方法によれば、第2製造方法と比較して、レジストの形成回数が低減されるため、製造コストを低減することができる。また、エッチング時間で、はみ出し量を調整することができる。
・本実施形態の効果:
本実施形態の半導体素子搭載用配線基板10の効果を、比較例の半導体素子搭載用配線基板10Pと比較して説明する。図7は、比較例の半導体素子搭載用配線基板10Pの平面構成を概略的に示す説明図である。図8は、半導体素子搭載用配線基板10Pの断面構成(A-A切断面)を概略的示す説明図である。図9は、半導体素子搭載用配線基板10Pの断面構成(B-B切断面)を概略的示す説明図である。図8は、図7におけるA-A切断面を示し、図9は、図7におけるB-B切断面を示す。図8は図2に対応し、図9は図3に対応する断面を示す。
比較例の半導体素子搭載用配線基板10Pは、本実施形態の半導体素子搭載用配線基板10と同様に、基材2と、第1金属層6と、第2金属層8と、第3金属層4を備える。第1金属層6の主成分の第1金属、第2金属層8の主成分の第2金属、および第3金属層4の主成分の第3金属は、それぞれ、半導体素子搭載用配線基板10と同じである。但し、図7~図9に示すように、半導体素子搭載用配線基板10Pにおいて、第2金属層8は、第1金属層6の全周に亘って、第1金属層6の外周より突出している。換言すると、第1金属層6は、第1金属層6の全周に亘って、第2金属層8の外周よりはみ出していない。半導体素子搭載用配線基板10Pでは、第2金属層8が第1金属層6の外周より突出しているため、基材2と第2金属層8との間に隙間S(図8、図9)が形成されている。
比較例の半導体素子搭載用配線基板10Pは、上述した配線基板の第3製造方法(図6)における工程P138を行わないことにより製造することができる。すなわち、2回目の第2金属層8のエッチング処理を行わないことにより、第2金属層8が、第1金属層6の全周に亘って、第1金属層6の外周より突出した状態に形成される。
半導体素子搭載用配線基板10Pが、塩水雰囲気下に置かれると、基材2または第3金属層4と第2金属層8との間の隙間S(図8、図9)に、高ハロゲン濃度の塩水が溜まる虞がある。そうすると、隙間Sを起点に腐食が起こる可能性が高い。
また、第1金属層6の主成分であるアルミニウムと、第3金属層4の主成分である金とは、イオン化傾向の違いが大きいため、第1金属層6が第3金属層4上に形成されている部分において(図9)、隙間Sに高ハロゲン濃度の塩水が溜まり、第3金属層4と第2金属層8との間に電池(局部電池、ガルバニ電池)が形成された場合、基材2に接触して第1金属層6が形成されている部分(図8)場合と比較して電流が増加し、第2金属層8の腐食が促進される可能性がある。
これに対し、本実施形態の半導体素子搭載用配線基板10では、第1金属層6が、第1金属層6の全周に亘って、第2金属層8の外周よりはみ出しているため、基材2と第2金属層8との間に隙間Sが形成されない。また、第3金属層4と第2金属層8との間に隙間Sが形成されない。そのため、第2金属層8の下側に塩水等の電解質溶液が溜まることを回避でき、第2金属層8の腐食を抑制することができる。
また、半導体素子搭載用配線基板10は、第1金属層6の第2金属層8に対するはみ出し量Lが5μmである。第1金属層6の第2金属層8に対するはみ出し量Lが大きいと(例えば、15μmより大きい)、第1金属層と第2金属層との間に電池が形成され、第2金属層の腐食が促進されるおそれがあるが、本実施形態の半導体素子搭載用配線基板10では、第1金属層6と第2金属層8との間に電池が形成され難いため、第2金属層8の腐食を抑制することができる。
また、本実施形態の半導体素子搭載用配線基板10では、第1金属層6の全周に亘って、第1金属層6が第2金属層8よりはみ出しているため、第1金属層6の全周に亘って、第2金属層8の腐食を抑制することができる。
本実施形態の半導体素子搭載用配線基板10と、比較例の半導体素子搭載用配線基板10Pを用いて、塩水噴霧試験(5%濃度、48時間)を実施し、第2金属層8の状態を走査型電子顕微鏡(Scanning Electron Microscope:SEM)を用いて確認した。塩水噴霧試験実施後に、第2金属層8が残っている面積を比較したところ、比較例の半導体素子搭載用配線基板10Pと比べて、本実施形態の半導体素子搭載用配線基板10における第2金属層8の腐食が低減されていることが確認できた。なお、半導体素子搭載用配線基板10として、上記第1製造方法、第2製造方法、第3製造方法、それぞれにて製造された半導体素子搭載用配線基板10を用いて実験し、どの製造方法で製造された半導体素子搭載用配線基板10においても、比較例の半導体素子搭載用配線基板10Pよりも、第2金属層8の腐食が低減されていた。
<第2実施形態>
図10は、第2実施形態の照明装置100の構成を概略的に示す説明図である。照明装置100は、第1実施形態の半導体素子搭載用配線基板10と、LED照明部20と、モールド樹脂26と、配線回路30と、配線40と、ヒートシンク50と、放熱樹脂60と、を備える。LED照明部20は、LED素子22と蛍光体24とを備える。図10では、図1におけるA-A切断面に相当する切断面を示している。
半導体素子搭載用配線基板10は、熱伝導性フィラー(金属を含む)を含む放熱樹脂60により、アルミニウム製のヒートシンク50に接着されている。LED素子22は、金のバンプでボールボンディングにより半導体素子搭載用配線基板10に実装されている。半導体素子搭載用配線基板10の第2金属層8と配線回路30は、配線40により接続されている。配線40は、アルミニウム製のリボンや太線ワイヤーであり、大電力に対応することができる。
本実施形態の照明装置100によれば、半導体素子搭載用配線基板10を用いているため、第2金属層8の腐食が抑制される。また、第2金属層8を形成する第2金属の主成分が、配線40の主成分と同一であるため、配線回路30との接続不良を抑制することができる。
照明装置100において、半導体素子搭載用配線基板10は、熱伝導率が高く絶縁性を有する窒化アルミニウムから成る基材2を用いるとともに、金属放熱板としてアルミニウム製のヒートシンク50を用いているため、LED素子22による発熱を効率的に放熱させることができる。
<本実施形態の変形例>
本発明は上記の実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。
・上記実施形態では、第1金属層6が、第1金属層6の全周に亘って、第2金属層8の外周よりはみ出している例を示したが、第1金属層6の少なくとも一部が、第2金属層8の外周よりもはみ出していればよい。第1金属層6が第3金属層4の上に重なって配置されている部分において、第2金属層8の外周よりはみ出していると、電食による腐食の促進が抑制されるため、好ましい。
・上記実施形態において、第3金属層を備えない構成にしてもよい。また、基材2と第3金属層4との間や、第3金属層4と第1金属層6との間に、異種材料による層が形成されてもよい。このようにしても、第2金属層8の腐食を抑制することができる。
・第1金属層6が第2金属層8の外周よりはみ出している部分における第1金属層6の外周と第2金属層8の外周との間の距離であるはみ出し量Lは、上記実施形態に限定されない。例えば、10μm、2μm、であってもよいし、15μm以上であってもよい。但し、はみ出し量Lを、15μm以下にすると、第3金属層4と第2金属層8との電池形成による第2金属層8の電食の促進を抑制することができるため、好ましい。
・半導体素子搭載用配線基板10の製造方法は、上記実施形態の3つの製造方法に限定されない。エッチング液も上記実施形態に限定されない。第1金属層6が基材2の上に積層され、第2金属層8が第1金属層の上に第1金属層6と接触して積層された金属層付き基材12を準備する準備工程と、金属層付き基材12に対して、第2金属層8の一部を除去する処理を行い、第1金属層6の少なくとも一部が、第2金属層8の外周よりもはみ出すようにする除去工程と、を備える種々の方法で、半導体素子搭載用配線基板10を製造することができる。
・半導体素子搭載用配線基板10を含む製品として、LED素子22が実装された照明装置100を例示したが、半導体素子搭載用配線基板10に実装される部品は上記実施形態に限定されない。例えば、電力の供給、制御を行うパワー半導体や、マイコン(CPU:中央演算装置)やメモリなどのLSI(Large-Scale Integration:大規模集積回路)等が実装されてもよい。
・第2実施形態において、配線40が第2金属と同一の金属から成る例を示したが、配線40は、第2金属と異なる金属で形成されてもよい。
・上記実施形態において、塩化ナトリウム濃度が10質量%未満の塩水中の電位(自然電位)が高い順に、第3金属、第1金属、第2金属である例を示したが、他の溶液中の電位が高い順に、第3金属、第1金属、第2金属である金属を用いてもよい。例えば、溶液が水、水酸化ナトリウム(NaOH)水溶液等であってもよい。
以上、実施形態、変形例に基づき本態様について説明してきたが、上記した態様の実施の形態は、本態様の理解を容易にするためのものであり、本態様を限定するものではない。本態様は、その趣旨並びに特許請求の範囲を逸脱することなく、変更、改良され得ると共に、本態様にはその等価物が含まれる。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することができる。
2…基材
4…第3金属層
6…第1金属層
8…第2金属層
10…半導体素子搭載用配線基板
10P…比較例の半導体素子搭載用配線基板
12…金属層付き基材
14、16…レジスト
20…LED照明部
22…LED素子
24…蛍光体
26…モールド樹脂
30…配線回路
40…配線
50…ヒートシンク
60…放熱樹脂
100…照明装置
S…隙間
L…はみ出し量

Claims (9)

  1. 半導体素子搭載用配線基板であって、
    基材と、
    第1金属を主成分として含む第1金属層であって、前記基材の上に積層される第1金属層と、
    溶液中の電位が前記第1金属より低い第2金属を主成分として含む第2金属層であって、前記第1金属層の上に前記第1金属層と接触して積層される第2金属層と、
    を備え、
    前記第1金属層の少なくとも一部が、前記第2金属層の外周よりもはみ出しており、
    さらに、
    溶液中の電位が前記第1金属より高い第3金属を主成分として含む第3金属層であって、前記第1金属層と前記基材との間に配置される第3金属層
    を備えることを特徴とする、
    半導体素子搭載用配線基板。
  2. 請求項1に記載の半導体素子搭載用配線基板であって、
    前記溶液は、塩化ナトリウム濃度が10質量%未満の塩水である、
    半導体素子搭載用配線基板。
  3. 請求項1および請求項2のいずれか一項に記載の半導体素子搭載用配線基板であって、
    前記第2金属は、前記半導体素子搭載用配線基板を他の配線回路と接続するための配線の主成分の金属と同一の金属であることを特徴とする、
    半導体素子搭載用配線基板。
  4. 請求項1から請求項3のいずれか一項に記載の半導体素子搭載用配線基板であって、
    前記第2金属は、アルミニウム(Al)であることを特徴とする、
    半導体素子搭載用配線基板。
  5. 請求項1から請求項4のいずれか一項に記載の半導体素子搭載用配線基板であって、
    前記第1金属は、チタン(Ti)であることを特徴とする、
    半導体素子搭載用配線基板。
  6. 請求項1から請求項5のいずれか一項に記載の半導体素子搭載用配線基板であって、
    前記第1金属層は、前記第1金属層の全周に亘って、前記第2金属層の外周よりはみ出していることを特徴とする、
    半導体素子搭載用配線基板。
  7. 請求項1から請求項6のいずれか一項に記載の半導体素子搭載用配線基板であって、
    前記第1金属層は、前記第3金属層の上に重なって配置されている部分において、前記第2金属層の外周よりはみ出していることを特徴とする、
    半導体素子搭載用配線基板。
  8. 請求項1から請求項7のいずれか一項に記載の半導体素子搭載用配線基板であって、
    前記第1金属層が前記第2金属層の外周よりはみ出している部分における前記第1金属層の外周と前記第2金属層の外周との間の距離であるはみ出し量が、15μm以下であることを特徴とする、
    半導体素子搭載用配線基板。
  9. 請求項1から請求項8のいずれか一項に記載の半導体素子搭載用配線基板であって、
    前記基材は、セラミック層を含むことを特徴とする、
    半導体素子搭載用配線基板。
JP2019105032A 2019-06-05 2019-06-05 半導体素子搭載用配線基板、および半導体素子搭載用配線基板の製造方法 Active JP7267113B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019105032A JP7267113B2 (ja) 2019-06-05 2019-06-05 半導体素子搭載用配線基板、および半導体素子搭載用配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019105032A JP7267113B2 (ja) 2019-06-05 2019-06-05 半導体素子搭載用配線基板、および半導体素子搭載用配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2020198401A JP2020198401A (ja) 2020-12-10
JP7267113B2 true JP7267113B2 (ja) 2023-05-01

Family

ID=73649811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019105032A Active JP7267113B2 (ja) 2019-06-05 2019-06-05 半導体素子搭載用配線基板、および半導体素子搭載用配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP7267113B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277523A (ja) 1999-03-29 2000-10-06 Kyocera Corp 薄膜配線基板およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277523A (ja) 1999-03-29 2000-10-06 Kyocera Corp 薄膜配線基板およびその製造方法

Also Published As

Publication number Publication date
JP2020198401A (ja) 2020-12-10

Similar Documents

Publication Publication Date Title
JP4015023B2 (ja) 電子回路用部材及びその製造方法並びに電子部品
US10872841B2 (en) Ceramic metal circuit board and semiconductor device using the same
JP5413707B2 (ja) 金属−セラミック複合基板及びその製造方法
EP3306655B1 (en) Substrate for power modules, substrate assembly for power modules, and method for producing substrate for power modules
KR101939864B1 (ko) 캐리어 장치, 캐리어 장치를 포함하는 전기 장치 및 이들의 제조 방법
WO2018173921A1 (ja) セラミックス金属回路基板およびそれを用いた半導体装置
JP2010238753A (ja) 放熱用部材およびこれを用いたモジュール
US20210184092A1 (en) Optoelectronic component, optoelectronic module, and method of producing an optoelectronic component
JP7267113B2 (ja) 半導体素子搭載用配線基板、および半導体素子搭載用配線基板の製造方法
US7638714B2 (en) Structure and manufacturing method of substrate board
JP2004172182A (ja) 回路基板及びその製造方法
JP5748487B2 (ja) 回路基板およびこれを用いた電子装置
JP2017065935A (ja) セラミックス回路基板
US9488344B2 (en) Method for producing a lighting device and lighting device
JPH10247763A (ja) 回路基板及びその製造方法
JP2004055576A (ja) 回路基板及びそれを用いたパワーモジュール
JP7181839B2 (ja) 配線基板、および配線基板の製造方法
JP4635977B2 (ja) 放熱性配線基板
JP2007281219A (ja) セラミックス回路基板およびその製造方法
JP3419642B2 (ja) パワーモジュール
JP2007042848A (ja) 配線基板、電気素子装置並びに複合基板
JP6621353B2 (ja) 耐熱性セラミックス回路基板
WO2023047765A1 (ja) 金属-セラミックス接合基板およびその製造方法
JP6258635B2 (ja) 回路基板および電子装置
JP5777456B2 (ja) セラミック回路基板および電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230419

R150 Certificate of patent or registration of utility model

Ref document number: 7267113

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150