JP7267113B2 - 半導体素子搭載用配線基板、および半導体素子搭載用配線基板の製造方法 - Google Patents
半導体素子搭載用配線基板、および半導体素子搭載用配線基板の製造方法 Download PDFInfo
- Publication number
- JP7267113B2 JP7267113B2 JP2019105032A JP2019105032A JP7267113B2 JP 7267113 B2 JP7267113 B2 JP 7267113B2 JP 2019105032 A JP2019105032 A JP 2019105032A JP 2019105032 A JP2019105032 A JP 2019105032A JP 7267113 B2 JP7267113 B2 JP 7267113B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- wiring board
- mounting
- semiconductor element
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Led Device Packages (AREA)
- Structure Of Printed Boards (AREA)
Description
本発明の一形態によれば、半導体素子搭載用配線基板が提供される。この半導体素子搭載用配線基板は、基材と、第1金属を主成分として含む第1金属層であって、前記基材の上に積層される第1金属層と、溶液中の電位が前記第1金属より低い第2金属を主成分として含む第2金属層であって、前記第1金属層の上に前記第1金属層と接触して積層される第2金属層と、を備え、前記第1金属層の少なくとも一部が、前記第2金属層の外周よりもはみ出しており、さらに、溶液中の電位が前記第1金属より高い第3金属を主成分として含む第3金属層であって、前記第1金属層と前記基材との間に配置される第3金属層を備える。
・半導体素子搭載用配線基板10の構成:
図1は、本発明の第1実施形態の半導体素子搭載用配線基板10の平面構成を概略的示す説明図である。図2は、半導体素子搭載用配線基板10の断面構成(A-A切断面)を概略的示す説明図である。図3は、半導体素子搭載用配線基板10の断面構成(B-B切断面)を概略的示す説明図である。図2は、図1におけるA-A切断面を示し、図3は、図1におけるB-B切断面を示す。すなわち、図2、図3は、半導体素子搭載用配線基板10の異なる切断面を図示している。
半導体素子搭載用配線基板10は、基材2上に形成された第1金属層6および第2金属層の一部を、エッチングにより除去することにより、製造される。半導体素子搭載用配線基板10の製造方法として、以下に3つの方法について説明する。
図4は、半導体素子搭載用配線基板10の第1製造方法を示す工程図である。図4において、半導体素子搭載用配線基板10の端部近傍の一部の断面(図1におけるA-A切断面の一部)を、概略的に図示している。なお、図4において図示される部分は、第3金属層4が形成されていない部分である。
図5は、半導体素子搭載用配線基板10の第2製造方法を示す工程図である。図5において、図4と同様に、半導体素子搭載用配線基板10の端部近傍の一部の断面を、概略的に図示している。以下の説明において、第1製造方法と同様の工程には、同一の符号を付して、詳細な説明を省略する。
図6は、半導体素子搭載用配線基板10の第3製造方法を示す工程図である。図6において、図4と同様に、半導体素子搭載用配線基板10の端部近傍の一部の断面を、概略的に図示している。以下の説明において、第1製造方法および第2製造方法と同様の工程には、同一の符号を付して、詳細な説明を省略する。
本実施形態の半導体素子搭載用配線基板10の効果を、比較例の半導体素子搭載用配線基板10Pと比較して説明する。図7は、比較例の半導体素子搭載用配線基板10Pの平面構成を概略的に示す説明図である。図8は、半導体素子搭載用配線基板10Pの断面構成(A-A切断面)を概略的示す説明図である。図9は、半導体素子搭載用配線基板10Pの断面構成(B-B切断面)を概略的示す説明図である。図8は、図7におけるA-A切断面を示し、図9は、図7におけるB-B切断面を示す。図8は図2に対応し、図9は図3に対応する断面を示す。
図10は、第2実施形態の照明装置100の構成を概略的に示す説明図である。照明装置100は、第1実施形態の半導体素子搭載用配線基板10と、LED照明部20と、モールド樹脂26と、配線回路30と、配線40と、ヒートシンク50と、放熱樹脂60と、を備える。LED照明部20は、LED素子22と蛍光体24とを備える。図10では、図1におけるA-A切断面に相当する切断面を示している。
本発明は上記の実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。
4…第3金属層
6…第1金属層
8…第2金属層
10…半導体素子搭載用配線基板
10P…比較例の半導体素子搭載用配線基板
12…金属層付き基材
14、16…レジスト
20…LED照明部
22…LED素子
24…蛍光体
26…モールド樹脂
30…配線回路
40…配線
50…ヒートシンク
60…放熱樹脂
100…照明装置
S…隙間
L…はみ出し量
Claims (9)
- 半導体素子搭載用配線基板であって、
基材と、
第1金属を主成分として含む第1金属層であって、前記基材の上に積層される第1金属層と、
溶液中の電位が前記第1金属より低い第2金属を主成分として含む第2金属層であって、前記第1金属層の上に前記第1金属層と接触して積層される第2金属層と、
を備え、
前記第1金属層の少なくとも一部が、前記第2金属層の外周よりもはみ出しており、
さらに、
溶液中の電位が前記第1金属より高い第3金属を主成分として含む第3金属層であって、前記第1金属層と前記基材との間に配置される第3金属層
を備えることを特徴とする、
半導体素子搭載用配線基板。 - 請求項1に記載の半導体素子搭載用配線基板であって、
前記溶液は、塩化ナトリウム濃度が10質量%未満の塩水である、
半導体素子搭載用配線基板。 - 請求項1および請求項2のいずれか一項に記載の半導体素子搭載用配線基板であって、
前記第2金属は、前記半導体素子搭載用配線基板を他の配線回路と接続するための配線の主成分の金属と同一の金属であることを特徴とする、
半導体素子搭載用配線基板。 - 請求項1から請求項3のいずれか一項に記載の半導体素子搭載用配線基板であって、
前記第2金属は、アルミニウム(Al)であることを特徴とする、
半導体素子搭載用配線基板。 - 請求項1から請求項4のいずれか一項に記載の半導体素子搭載用配線基板であって、
前記第1金属は、チタン(Ti)であることを特徴とする、
半導体素子搭載用配線基板。 - 請求項1から請求項5のいずれか一項に記載の半導体素子搭載用配線基板であって、
前記第1金属層は、前記第1金属層の全周に亘って、前記第2金属層の外周よりはみ出していることを特徴とする、
半導体素子搭載用配線基板。 - 請求項1から請求項6のいずれか一項に記載の半導体素子搭載用配線基板であって、
前記第1金属層は、前記第3金属層の上に重なって配置されている部分において、前記第2金属層の外周よりはみ出していることを特徴とする、
半導体素子搭載用配線基板。 - 請求項1から請求項7のいずれか一項に記載の半導体素子搭載用配線基板であって、
前記第1金属層が前記第2金属層の外周よりはみ出している部分における前記第1金属層の外周と前記第2金属層の外周との間の距離であるはみ出し量が、15μm以下であることを特徴とする、
半導体素子搭載用配線基板。 - 請求項1から請求項8のいずれか一項に記載の半導体素子搭載用配線基板であって、
前記基材は、セラミック層を含むことを特徴とする、
半導体素子搭載用配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019105032A JP7267113B2 (ja) | 2019-06-05 | 2019-06-05 | 半導体素子搭載用配線基板、および半導体素子搭載用配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019105032A JP7267113B2 (ja) | 2019-06-05 | 2019-06-05 | 半導体素子搭載用配線基板、および半導体素子搭載用配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020198401A JP2020198401A (ja) | 2020-12-10 |
JP7267113B2 true JP7267113B2 (ja) | 2023-05-01 |
Family
ID=73649811
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019105032A Active JP7267113B2 (ja) | 2019-06-05 | 2019-06-05 | 半導体素子搭載用配線基板、および半導体素子搭載用配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7267113B2 (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000277523A (ja) | 1999-03-29 | 2000-10-06 | Kyocera Corp | 薄膜配線基板およびその製造方法 |
-
2019
- 2019-06-05 JP JP2019105032A patent/JP7267113B2/ja active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000277523A (ja) | 1999-03-29 | 2000-10-06 | Kyocera Corp | 薄膜配線基板およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2020198401A (ja) | 2020-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4015023B2 (ja) | 電子回路用部材及びその製造方法並びに電子部品 | |
US10872841B2 (en) | Ceramic metal circuit board and semiconductor device using the same | |
JP5413707B2 (ja) | 金属−セラミック複合基板及びその製造方法 | |
EP3306655B1 (en) | Substrate for power modules, substrate assembly for power modules, and method for producing substrate for power modules | |
KR101939864B1 (ko) | 캐리어 장치, 캐리어 장치를 포함하는 전기 장치 및 이들의 제조 방법 | |
WO2018173921A1 (ja) | セラミックス金属回路基板およびそれを用いた半導体装置 | |
JP2010238753A (ja) | 放熱用部材およびこれを用いたモジュール | |
US20210184092A1 (en) | Optoelectronic component, optoelectronic module, and method of producing an optoelectronic component | |
JP7267113B2 (ja) | 半導体素子搭載用配線基板、および半導体素子搭載用配線基板の製造方法 | |
US7638714B2 (en) | Structure and manufacturing method of substrate board | |
JP2004172182A (ja) | 回路基板及びその製造方法 | |
JP5748487B2 (ja) | 回路基板およびこれを用いた電子装置 | |
JP2017065935A (ja) | セラミックス回路基板 | |
US9488344B2 (en) | Method for producing a lighting device and lighting device | |
JPH10247763A (ja) | 回路基板及びその製造方法 | |
JP2004055576A (ja) | 回路基板及びそれを用いたパワーモジュール | |
JP7181839B2 (ja) | 配線基板、および配線基板の製造方法 | |
JP4635977B2 (ja) | 放熱性配線基板 | |
JP2007281219A (ja) | セラミックス回路基板およびその製造方法 | |
JP3419642B2 (ja) | パワーモジュール | |
JP2007042848A (ja) | 配線基板、電気素子装置並びに複合基板 | |
JP6621353B2 (ja) | 耐熱性セラミックス回路基板 | |
WO2023047765A1 (ja) | 金属-セラミックス接合基板およびその製造方法 | |
JP6258635B2 (ja) | 回路基板および電子装置 | |
JP5777456B2 (ja) | セラミック回路基板および電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211012 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220818 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220927 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230404 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230419 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7267113 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |