JP2007281219A - セラミックス回路基板およびその製造方法 - Google Patents

セラミックス回路基板およびその製造方法 Download PDF

Info

Publication number
JP2007281219A
JP2007281219A JP2006106046A JP2006106046A JP2007281219A JP 2007281219 A JP2007281219 A JP 2007281219A JP 2006106046 A JP2006106046 A JP 2006106046A JP 2006106046 A JP2006106046 A JP 2006106046A JP 2007281219 A JP2007281219 A JP 2007281219A
Authority
JP
Japan
Prior art keywords
circuit board
brazing material
ceramic
metal
ceramic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006106046A
Other languages
English (en)
Inventor
Taku Fujita
卓 藤田
Toshiyuki Imamura
寿之 今村
Junichi Watanabe
渡辺  純一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP2006106046A priority Critical patent/JP2007281219A/ja
Publication of JP2007281219A publication Critical patent/JP2007281219A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Ceramic Products (AREA)

Abstract

【課題】セラミックス回路基板の電気絶縁性を損なうことなく、張り出し長さのバラツキが少ないろう材張り出し部を有するセラミックス回路基板を提供する。
【解決手段】活性金属ろう材2印刷後に、接合後のろう材層高さより低い高さのストッパ材3をろう材層端部から離間させて設けることで、ろう材除去、化学研磨等の薬液処理時間を減らし、ろう材張り出し部7の長さのバラツキ量が200μm以下で、かつセラミックス基板1の表面変質層の最大厚さが15μm以下であることを特徴とする。
【選択図】図1

Description

本発明は高信頼性および高放熱性を要するパワーモジュール等に使用されるセラミックス回路基板の製造方法およびその製造方法を用いたセラミックス回路基板に関する。
近年、ロボットやモーター等の産業機器の高性能化に伴い、大電力・高能率インバーター等大電力モジュールの変遷が進んでおり、その大電力モジュールに実装される半導体素子から発生する熱も増加の一途をたどっている。この熱を効率よく放散するため、大電力モジュール用の基板では、良好な熱伝導を有するセラミックス基板を用い、そのセラミック基板上に銅やアルミニウム等の金属板を接合した、セラミックス回路基板が広く用いられている。
従来のセラミックス基板に金属板を接合したセラミックス回路基板においては、ヒートサイクルやヒートショックなどによる熱履歴によって生じる損傷や熱衝撃などに対して充分な耐久性をもたせるため、ろう材層が銅回路板よりも外側に張り出しているような構造を有するセラミックス回路基板が特許文献1などで過去に報告されている。しかし、前記報告の製造方法で得られたセラミックス回路基板においては、ろう材が接合時に自由に流れるため、銅回路板端部よりも外側に張り出したろう材層の張り出し長さを制御することが困難であり、ろう材層の張り出し長さは、短すぎると熱応力緩和効果はほとんど得られず、また長すぎると対向するろう材層どうしが接近し回路間の絶縁性が低下する、という問題点があった。
上記した問題点に対し、ヒートサイクルやヒートショックなどによる熱履歴によって生じる損傷や熱衝撃などに対して充分な耐久性をもたせるため、銅回路板端部よりも外側に張り出したろう材層の張り出し長さのバラツキを少なくするためのセラミックス回路基板の製造方法が、特許文献2で報告されている。これは、セラミックス基板と金属部材を接合後に、エッチングおよびろう材除去を施した後に化学研磨にて金属回路を化学研磨することでろう材張り出し部を形成したものである。
特開平10−190176号公報 特開2005−035874号公報
しかし、エッチング後の酸洗浄溶液、ろう材除去溶液および化学研磨溶液はいずれもセラミックス基板中のガラス相を溶かしてしまい、セラミックス基板表面を変質させてしまう。この表面変質層はセラミックス基板の電気絶縁性を低下させる。しかし、張り出し長さのバラツキが少ないろう材層を一定量得るためには、上記の溶液を用いて長時間処理しなければならない。その結果、セラミックス基板の表面変質層の厚みが増加し、セラミックス基板の特徴である優れた電気絶縁性を失ってしまうといった問題があった。
本発明は前記問題点を解決するためになされたものであり、セラミックス回路基板の電気絶縁性を損なうことなく、張り出し長さのバラツキが少ないろう材張り出し部を有するセラミックス回路基板を提供することを目的とする。
本発明者らは前記目的を達成するため、セラミックス回路基板のろう材張り出し部の形成方法を見直した。そして、活性金属ろう材をパターン印刷する際に、接合後のろう材層高さより低い高さのストッパ材をろう材間ギャップにろう材端部から離間させて設けることで、金属板接合後のエッチング工程、ろう材除去工程、化学研磨工程において長時間処理を必要とせず、かつ張り出し長さのバラツキが少ないろう材はみ出し部を有するセラミックス回路基板が得られる、という知見を得た。
本発明者らは、前記知見に基づいて本発明に至ったものである。すなわち本願第一の発明によるセラミックス回路基板の製造方法は、セラミックス基板にろう材層を設け、前記ろう材層を介して前記セラミックス基板に金属回路板を接合するセラミックス回路基板の製造方法であって、セラミックス基板上であって金属回路パターンを含みそれより広い領域にわたるろう材層をろう材層端部どうしがギャップによって互いに隔てられるように形成し、接合後のろう材層高さより低い高さのストッパ材を前記ギャップにろう材層端部から離間させて設け、前記セラミックス基板に前記ろう材層を介して金属回路板を接合し、前記金属回路板をエッチングして前記金属回路パターンを形成することを特徴とする。
本願第二の発明は、セラミックス基板と、前記セラミックス基板にろう材層を介して接合された金属回路板とを有し、前記金属回路板はギャップによって分割されて回路パターンを形成するセラミックス回路基板であって、ろう材層の端部が回路パターン端部よりギャップ内に張り出しており、その張り出し長さのバラツキ量が200μm以下であることを特徴とする。
ここでセラミックス回路基板の金属回路パターンの外側に張り出したろう材部を観察し、金属回路パターン端部の直線部に対して垂直方向のろう材張り出し長さを、金属回路パターンの外周の長さが5cm以上の範囲から40箇所以上の場所を任意に選択し測定する。その測定値の3σ値を張り出し長さのバラツキ量と定義する。この時、分析能の観点より走査型電子顕微鏡もしくは光学顕微鏡を使用することが好ましい。
本願第三の発明は、セラミックス基板と、前記セラミックス基板にろう材層を介して接合された金属回路板とを有し、前記金属回路板はギャップによって分割されて回路パターンを形成するセラミックス回路基板であって、ろう材層の端部が回路パターン端部よりギャップ内に張り出しており、ギャップに露出しているセラミックス基板の表面変質層の最大厚さが15μm以下であることを特徴とする。
表面変質層とは金属回路板のエッチング、酸洗浄、ろう材除去および化学研磨等の処理によってセラミックス基板中のガラス相が溶出することによりできるセラミック基板の表面層である。前記ギャップに露出しているセラミックス基板の表面変質層の最大厚さの測定方法として、ギャップに露出しているセラミックス基板の断面を1視野以上観察する。この時、分析能の観点から走査型電子顕微鏡を使用することが好ましい。
本発明によれば、セラミックス回路基板の電気絶縁性を損なうことなく、張り出し長さのバラツキが少ないろう材張り出し部を有するセラミックス回路基板を提供することができる。
本発明に関わるセラミックス回路基板は、例えば以下のような手順で製造される。まずセラミックス基板と金属板を用意して、活性金属ろう材をスクリーン印刷法にてセラミックス基板の表面にパターン印刷する。この時、活性金属ろう材の塗布高さは、金属板の厚さなどによって異なるが、熱膨張差をより緩和させるために20〜50μm程度であることが好ましい。
次にパターン印刷した活性金属ろう材のギャップに離間させてストッパ材をスクリーン印刷法にてセラミックス基板の表面にパターン印刷する。この時、ストッパ材はセラミックス基板からの除去性が良いこと、活性金属ろう材と出来る限り反応しないこと、パターンの高精密化が容易であることの点から、無機材料粉末にバインダーおよび溶剤を加えたペーストであることが望ましい。その際ペーストには無機材料粉末として、アルミナ、窒化硼素、窒化珪素など、バインダーとしてエチルセルロース、メチルセルロース、アクリル系樹脂など、有機溶剤としてイソホロン、トルエン、テルピネオール、テキサノール、ジエチレングリコールモノブチルエーテルなどを用いる。また、活性金属ろう材上にストッパ材が重なった状態だと、その後の接合でろう材層にボイドが増加してしまうため、ストッパ材は活性金属ろう材からかならず離間させる必要がある。
活性金属ろう材およびストッパ材を塗布したセラミックス基板に金属板を加圧密着させ、真空中やアルゴン雰囲気のような不活性雰囲気中にて、前記活性金属ろう材の溶融温度以上で接合処理を行いセラミックス基板と金属板が一体となった接合体を得る。その後、前記接合体にエッチング処理にてパターン外の不要な金属板の除去を行い、さらに必要に応じてろう材除去処理や化学研磨処理を行い、最後に防錆処理やめっきを施すことで所定の金属回路パターンを有するセラミックス回路基板が製造される。
以下、本発明を実施例と比較例をあげて図1を参照しながら具体的に説明する。
Ag、Cu、In、Tiからなる活性金属ろう材層2を、スクリーン印刷法を用いて長さ35mm×幅30mm×厚み0.32mmの窒化珪素焼結体1の両面に塗布する。このとき活性金属ろう材を塗布する範囲は、後述のエッチング後に金属回路パターンが形成される範囲を含みそれより広い範囲とする(a)。ろう材塗布済み基板を乾燥後、表1に列挙するセラミック粉末を用いたストッパ材3を前記基板のろう材どうしを隔てるギャップ8にスクリーン印刷法を用いて金属回路板接合後のろう材層の厚さを越えない厚さになり且つ活性金属ろう材層2から離間させて印刷する(b)。回路パターン側に0.8mm、放熱パターン側に0.6mmの銅板4をそれぞれ接触配置させ、真空中加圧下にて750〜850℃で20分熱処理して窒化珪素基板と銅板の接合体を製造した(c)。
次いで、この接合体の銅板4上に紫外線硬化タイプのエッチングレジスト5を、スクリーン印刷で塗布後(d)、塩化第2鉄溶液にてパターン外の不要な銅板の除去を行い、その後レジストを除去した。金属回路パターン6が形成されるとともに金属回路パターン6の端部からのろう材層張り出し部7も同時に形成された(e)。セラミックス回路基板上のストッパ材を除去した後、必要に応じて最小時間のろう材除去および化学研磨を施した。このようにして表1の実施例1〜3に示す窒化珪素回路基板を作製した。
比較例1ではストッパ材を使用しないことを除き実施例と同様にして窒化珪素回路基板を作製した。
比較例2ではストッパ材を使用せずに接合体まで製造し、エッチング後にギャップに存在するろう材を全て除去した後、再度銅板を化学研磨することで銅回路板の外側にろう材層の張り出し部を形成させた窒化珪素回路基板を作製した。
実施例1、比較例2の張り出したろう材層どうしを隔てるギャップ部におけるセラミックス基板の断面写真をそれぞれ図2、3に示す。窒化珪素基板1中にはガラス相1aとガラス相の欠陥1bがみられる。ガラス相の欠陥1bはエッチング、酸洗浄、ろう材除去および化学研磨の各工程で窒化珪素基板1中のガラス相1aが溶出してできたものである。ガラス相の欠陥1bのある層が表面変質層1cである。図2の実施例では、図3の比較例に比べ、表面変質層1cの最大厚さが薄くなっていることが分かる。
これら一連の処理にて製造された回路基板について、絶縁耐圧試験を実施した。シリコンオイル中にて回路基板の放熱面側銅板と回路面側銅板に10kVまで徐々に電圧を加え、絶縁が保てなくなった時の電圧値を測定した。表1に示す各条件にて10サンプルずつ製造し、全てのサンプルで前記試験を行った際の最も低い数値を示したサンプルの結果を表1に合わせて示す。なお、絶縁破壊の状況は全てセラミックス基板を貫通するものだった。
表1に示すとおり、本発明の実施例1〜3では、ろう材張り出し長さのバラツキを示す3σ値は200μm以下であった。また、セラミックス基板1の表面変質層1cの最大厚さが15μm以下であり絶縁耐圧試験結果も全て9kV以上を示した。これに対し、比較例1では絶縁耐圧試験結果は8.9kVを示したが、ろう材張り出し長さのバラツキを示す3σ値は300μmを上回った。ろう材張り出し長さのバラツキが250μm以上ある場合、通常のセラミックス回路基板で設計される、金属回路間ギャップ幅0.5mmにおいて回路間が絶縁できなくなる可能性が発生する。
また、比較例2ではろう材張り出し長さのバラツキを示す3σ値は200μm以下であったが、絶縁耐圧試験にて4.2kVで絶縁破壊が発生した。これはガラス相の溶解による表面変質層の深さが影響していると考えられる。
本発明の実施例では、ストッパ材を用いることでろう材張り出し長さのバラツキが少なく、かつ電気絶縁性を損なわないことが明らかとなった。
本発明は、高信頼性および高放熱性を要するパワーモジュール等に使用されるセラミックス回路基板の製造方法およびその製造方法を用いたセラミックス回路基板に利用できる。
本発明のセラミックス回路基板の製造方法を構成する各工程を模式的に示す図である。 実施例1の張り出したろう材層どうしを隔てるギャップ部におけるセラミックス基板の断面写真である。 比較例2の張り出したろう材層どうしを隔てるギャップ部におけるセラミックス基板の断面写真である。
符号の説明
1 窒化珪素焼結体
1a ガラス相
1b ガラス相の溶解による欠陥
1c 表面変質層
2 活性金属ろう材層
3 ストッパ材
4 銅板
5 エッチングレジスト
6 金属回路パターン
7 ろう材層張り出し部
8 ギャップ

Claims (3)

  1. セラミックス基板にろう材層を設け、前記ろう材層を介して前記セラミックス基板に金属回路板を接合するセラミックス回路基板の製造方法であって、セラミックス基板上であって金属回路パターンを含みそれより広い領域にわたるろう材層をろう材層端部どうしがギャップによって互いに隔てられるように形成し、接合後のろう材層高さより低い高さのストッパ材を前記ギャップにろう材層端部から離間させて設け、前記セラミックス基板に前記ろう材層を介して金属回路板を接合し、前記金属回路板をエッチングして前記金属回路パターンを形成することを特徴とするセラミックス回路基板の製造方法。
  2. セラミックス基板と、前記セラミックス基板にろう材層を介して接合された金属回路板とを有し、前記金属回路板はギャップによって分割されて回路パターンを形成するセラミックス回路基板であって、ろう材層の端部が回路パターン端部よりギャップ内に張り出しており、その張り出し長さのバラツキ量が200μm以下であることを特徴とするセラミックス回路基板。
  3. セラミックス基板と、前記セラミックス基板にろう材層を介して接合された金属回路板とを有し、前記金属回路板はギャップによって分割されて回路パターンを形成するセラミックス回路基板であって、ろう材層の端部が回路パターン端部よりギャップ内に張り出しており、ギャップに露出しているセラミックス基板の表面変質層の最大厚さが15μm以下であることを特徴とするセラミックス回路基板。
JP2006106046A 2006-04-07 2006-04-07 セラミックス回路基板およびその製造方法 Pending JP2007281219A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006106046A JP2007281219A (ja) 2006-04-07 2006-04-07 セラミックス回路基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006106046A JP2007281219A (ja) 2006-04-07 2006-04-07 セラミックス回路基板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2007281219A true JP2007281219A (ja) 2007-10-25

Family

ID=38682362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006106046A Pending JP2007281219A (ja) 2006-04-07 2006-04-07 セラミックス回路基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP2007281219A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017147470A (ja) * 2009-09-15 2017-08-24 東芝マテリアル株式会社 パワーモジュール用セラミックス回路基板の製造方法
JP2020061455A (ja) * 2018-10-10 2020-04-16 三菱電機株式会社 半導体装置
CN113399858A (zh) * 2021-04-25 2021-09-17 郑州机械研究所有限公司 一种钎焊用复合钎料及其制备方法和硬质合金刀具

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017147470A (ja) * 2009-09-15 2017-08-24 東芝マテリアル株式会社 パワーモジュール用セラミックス回路基板の製造方法
JP2017191943A (ja) * 2009-09-15 2017-10-19 東芝マテリアル株式会社 セラミックス回路基板の製造方法
JP2017195378A (ja) * 2009-09-15 2017-10-26 東芝マテリアル株式会社 パワーモジュールの製造方法
JP2020061455A (ja) * 2018-10-10 2020-04-16 三菱電機株式会社 半導体装置
CN111029314A (zh) * 2018-10-10 2020-04-17 三菱电机株式会社 半导体装置
JP7050643B2 (ja) 2018-10-10 2022-04-08 三菱電機株式会社 半導体装置
CN111029314B (zh) * 2018-10-10 2023-09-08 三菱电机株式会社 半导体装置
CN113399858A (zh) * 2021-04-25 2021-09-17 郑州机械研究所有限公司 一种钎焊用复合钎料及其制备方法和硬质合金刀具

Similar Documents

Publication Publication Date Title
JP6799479B2 (ja) 金属−セラミックス回路基板の製造方法
KR102521140B1 (ko) 세라믹스 회로 기판 및 그 제조 방법
JP6742073B2 (ja) セラミックス回路基板
JP6670240B2 (ja) セラミックス回路基板及びその製造方法
JP5741971B2 (ja) 金属−セラミックス接合回路基板の製造方法
JP4930833B2 (ja) セラミックス回路基板およびその製造方法
JP6400422B2 (ja) 金属−セラミックス回路基板およびその製造方法
JP3795038B2 (ja) 回路基板及びその製造方法
JP3449458B2 (ja) 回路基板
JPWO2017188273A1 (ja) セラミック回路基板及びその製造方法
JP2007281219A (ja) セラミックス回路基板およびその製造方法
JP6797018B2 (ja) ろう材及びこれを用いたセラミック基板
JP4750670B2 (ja) セラミックス回路基板の製造方法
JP2012234857A (ja) セラミックス回路基板及びそれを用いたモジュール
JP2911644B2 (ja) 回路基板
JP2004172182A (ja) 回路基板及びその製造方法
JP6182903B2 (ja) セラミック回路基板の製造方法
JPH10247763A (ja) 回路基板及びその製造方法
JP2005129625A (ja) スリット入り回路基板及びその製造方法
JP2007173577A (ja) セラミックス回路基板
WO2021200801A1 (ja) セラミックス回路基板、電子デバイス、金属部材、及びセラミックス回路基板の製造方法
JP2007109995A (ja) 回路基板の実装方法
JP2008060332A (ja) 積層セラミック基板の製造方法及び積層セラミック基板
JP7267113B2 (ja) 半導体素子搭載用配線基板、および半導体素子搭載用配線基板の製造方法
JP4401124B2 (ja) 接合体の製造方法