JP2007173577A - セラミックス回路基板 - Google Patents
セラミックス回路基板 Download PDFInfo
- Publication number
- JP2007173577A JP2007173577A JP2005370011A JP2005370011A JP2007173577A JP 2007173577 A JP2007173577 A JP 2007173577A JP 2005370011 A JP2005370011 A JP 2005370011A JP 2005370011 A JP2005370011 A JP 2005370011A JP 2007173577 A JP2007173577 A JP 2007173577A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- phase
- ceramic
- filler metal
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
【課題】空隙等の欠陥の少ないろう材張り出し部を有する、熱衝撃性等の信頼性に優れたセラミックス−金属接合回路基板を提供する。
【解決手段】セラミック回路基板に形成された銅回路板の側面よりも外側に張り出したろう材層部の断面0.02mm2内に面積300μm2以上のCu相又はCu−In相又は空隙が1つ以下(0を含む)であることもしくはCu相又はCu−In相又は空隙の1つ当たりの平均面積が20〜200μm2であることを特徴とする。
【選択図】図1
【解決手段】セラミック回路基板に形成された銅回路板の側面よりも外側に張り出したろう材層部の断面0.02mm2内に面積300μm2以上のCu相又はCu−In相又は空隙が1つ以下(0を含む)であることもしくはCu相又はCu−In相又は空隙の1つ当たりの平均面積が20〜200μm2であることを特徴とする。
【選択図】図1
Description
本発明は、高信頼性および高放熱性を要するパワーモジュール等に使用されるセラミックス回路基板に関する。
近年、ロボットやモーター等の産業機器の高性能化に伴い、大電力・高能率インバーター等大電力モジュールの変遷が進んでおり、その大電力モジュールに実装される半導体素子から発生する熱も増加の一途をたどっている。この熱を効率よく放散するため、大電力モジュール用の基板では、良好な熱伝導を有するセラミックス基板を用い、そのセラミック基板上に銅やアルミニウム等の金属板を接合した、セラミックス回路基板が広く用いられている。
このセラミックス基板として、優れた電気絶縁性を有するとともに高熱伝導性を有する窒化珪素基板や窒化アルミニウム基板が用いられ、その基板に、AgやCuを含む活性金属ろう材を用いて金属板を接合したセラミックス回路基板が一般的に使用されている。
前記金属板としては、アルミニウム板や銅板が用いられることが多く、アルミニウムよりも電気伝導性および熱伝導性に優れた銅板を接合させたセラミックス回路基板が広く使用されている。銅はアルミニウムより高い降伏応力を有し、またセラミックスとの熱膨張差も大きいため、用いる銅板が厚くなるにしたがい、セラミックス回路基板の耐熱サイクル性と耐熱衝撃性が低下し、クラックの発生や基板破壊が起こりやすくなるという問題点があった。
前記金属板としては、アルミニウム板や銅板が用いられることが多く、アルミニウムよりも電気伝導性および熱伝導性に優れた銅板を接合させたセラミックス回路基板が広く使用されている。銅はアルミニウムより高い降伏応力を有し、またセラミックスとの熱膨張差も大きいため、用いる銅板が厚くなるにしたがい、セラミックス回路基板の耐熱サイクル性と耐熱衝撃性が低下し、クラックの発生や基板破壊が起こりやすくなるという問題点があった。
上記した問題点に対し、従来のセラミックス基板に銅板を接合したセラミックス回路基板においては、ヒートサイクルやヒートショックなどによる熱履歴によって生じる損傷や熱衝撃などに対して充分な耐久性をもたせるため、ろう材層が銅回路板よりも外側に張り出しているような構造を有するセラミックス回路基板の例が、特開平10−190176号公報や特開平11−340598号公報などで過去に報告されている。これらは、ろう材層を銅回路板よりも外側に張り出させることにより、セラミックス基板に生じる銅回路板の端面部分での応力集中を緩和させるものである。
この銅回路板を接合したセラミックス回路基板において、その銅回路板は、搭載する半導体素子の接続用に、所定のパターンに形成する必要がある。また、この銅回路板による回路パターンは、その位置ならびに形状において、高精細であることが要求されている。この高精細な回路パターンを得るためには、セラミックス基板に広い銅板を接合した後、エッチング処理にて回路パターンを形成する方法が好適であり、一般的に用いられている。
この高精細な回路パターンを形成できるエッチング処理を適用してセラミックス回路基板を形成しようとした場合において、前述したような銅回路板よりも外側に張り出したろう材層部を設けて形成するとき、その張り出したろう材層部において、活性金属ろう材中のCuが、銅回路板をエッチングする際に同時にエッチングされてしまう。
その結果、銅回路板から張り出したろう材層に空隙等が発生し、ろう材層部を張り出して設けることにより期待される熱応力の均一分散が起こらなくなり、銅回路板の端部とセラミックス基板の近接する部分等においてクラックなどが生じ易くなってしまうといった問題があった。
本発明は、前記問題点を解決するためになされたものであり、空隙等による欠陥の少ないろう材張り出し部の形成を可能とし、セラミックス回路基板の放熱性、電気絶縁性を損なうことなく、優れた耐熱サイクル性および耐熱衝撃性を有するセラミックス回路基板を提供することを目的とする。
本発明者らは前記目的を達成するため、活性金属ろう材を用いたセラミックス基板と銅板の接合方法を見直した。そして、ろう材層が銅回路板の側面よりも外側に張り出すように形成するとき、張り出し部のろう材層部のCu相又はCu−In相の大きさを制御することにより、銅板のエッチング工程を経ても、ろう材層の張り出し部に大きな空隙が発生しにくくなり、その結果、応力集中が無くなり、耐熱サイクル性および耐熱衝撃性が充分に得られるという知見を得た。
本発明者らは、前記知見に基づいて本発明に至ったものである。すなわち本発明は、セラミックス基板の少なくとも一方の面に、Agを含有するろう材層を介して銅回路板が接合されたセラミックス回路基板において、前記銅回路板の側面よりも前記ろう材層が外側に張り出すように形成され、前記外側に張り出したろう材層部にはCu相又はCu−In相が存在し、前記外側に張り出したろう材層部の断面0.02mm2内に、面積300μm2以上のCu相又はCu−In相又は空隙が1つ以下(0を含む)であるセラミックス回路基板である。
なお、ろう材層の張り出しに起因する信頼性をより向上させるためには、前記断面積内に、面積が200μm2以上のCu相又はCu−In相又は空隙が0個であることが好ましい。
なお、ろう材層の張り出しに起因する信頼性をより向上させるためには、前記断面積内に、面積が200μm2以上のCu相又はCu−In相又は空隙が0個であることが好ましい。
前記張り出したろう材層部の評価方法として、300μm2以上の面積を有する張り出したろう材層部の断面を1視野以上観察する。この時、分析能の観点から走査型電子顕微鏡を使用することが好ましい。
また本発明は、セラミックス基板の少なくとも一方の面に、Agを含有するろう材層を介して銅回路板が接合されたセラミックス回路基板において、前記銅回路板の側面よりも前記ろう材層が外側に張り出すように形成され、前記外側に張り出したろう材層部にはCu相又はCu−In相又は空隙が存在し、前記外側に張り出したろう材層部の断面における、Cu相又はCu−In相又は空隙の1つ当たりの平均面積が20〜200μm2であるセラミックス回路基板である。
なお、ろう材層の張り出しに起因する信頼性をより向上させるためには、前記断面においてCu相又はCu−In相又は空隙の1つ当たりの平均面積が100μm2以下であることが好ましい。
なお、ろう材層の張り出しに起因する信頼性をより向上させるためには、前記断面においてCu相又はCu−In相又は空隙の1つ当たりの平均面積が100μm2以下であることが好ましい。
ここでCu相又はCu−In相又は空隙の平均面積は前記張り出したろう材層部の断面を観察し、10個以上のCu相又はCu−In相又は空隙の面積から算出する。この時、分析能の観点より走査型電子顕微鏡を使用することが好ましい。
また、セラミックス基板は高放熱および高強度が要求されるため、高強度の観点から窒化珪素、又は高放熱性の観点から窒化アルミニウムのどちらかからなることが望ましく、さらに電気伝導性および熱伝導性を高めるため、銅回路板の厚さが0.6mm以上であることが好ましい。その際にセラミックス基板の厚さは0.3mm以上であれば熱膨張差および基板強度に起因する問題は減少する。
さらに、応力の集中による基板の破壊などを防止するために、少なくとも一つの銅回路板において、張り出しの長さが0.01mm〜0.4mmの前記張り出したろう材層部が、前記銅回路板の外周の長さに対し60%以上の部分に形成されていることが望ましい。さらに前記60%以上のろう材層の張り出し部が銅回路板の端部に形成されていることが好ましい。
ただし前記ろう材層の張り出し長さは、隣接する銅回路パターン間の絶縁性に支障がない程度であることが必要である。また、このように銅回路板の側面からろう材層が張り出すことにより、耐熱サイクル性および耐熱衝撃性の向上とともに、接合端部に作用する集中応力を低減することができ、加えてセラミックス回路基板の曲げ応力およびたわみ性を向上させることも可能となる。
また本発明は、前記ろう材層を形成するために用いられたろう材が、Ag:95〜50質量%、In:1〜5質量%、Ti:0.1〜2.0質量%、残部Cuおよび不可避不純物からなる組成であることが望ましい。その際、接合性の確実性を向上させるために、ろう材溶融前後で固液共存状態であることが望ましく、そのためAgとCuに関して亜共晶もしくは過共晶組成であることが好ましい。また、Tiは少な過ぎると接合性が低下し、多すぎると接合層であるTiN以外にろう材層中にTi化合物を多量に発生させてしまう。このTi化合物はろう材層の接合強度低下の原因となりうる。よってTiは1%前後であることが好ましい。
本発明によれば、空隙等の欠陥の少ないろう材層を銅回路板の側面より張り出させることができ、セラミックス基板の放熱性、電気絶縁性を損なうことなく、優れた耐熱サイクル性および耐熱衝撃性を有するセラミックス回路基板を提供することができる。
本発明に関わるセラミックス回路基板は、例えば以下のような手順で製造される。まずセラミックス基板と銅板を用意して、前記のような活性金属ろう材をセラミックス基板の表面に塗布する。この場合、スクリーン印刷法などが張り出し長さの制御において好ましい方法であるが、本発明はその他の製造方法に制限されるものではない。また、活性金属ろう材の塗布高さは、銅板の厚さなどによって異なるが、熱膨張差をより緩和させるために20〜50μm程度であることが好ましい。
次に活性金属ろう材を塗布したセラミックス基板に銅板を加圧密着させ、真空中やアルゴン雰囲気のような不活性雰囲気中にて、前記活性金属ろう材の溶融温度以上で接合処理を行いセラミックス基板と銅板が一体となった接合体を得る。その後、前記接合体にエッチング処理にてパターン外の不要な銅板の除去を行い、さらに必要に応じて防錆処理やめっきを施すことで所定の銅回路パターンを有するセラミックス回路基板が製造される。
以下、本発明を実施例と比較例をあげて具体的に説明する。
Ag:70質量%、In:3質量%、Ti:1.5質量%、残部Cuからなる組成を有する活性金属ろう材を、スクリーン印刷法を用いて長さ35mm×幅30mm×厚み0.32mmの窒化珪素焼結体の両面に塗布した。ろう材塗布済み基板を乾燥後、回路パターン側に0.5〜0.8mm、放熱パターン側に0.4〜0.6mmの銅板をそれぞれ接触配置させ、真空中加圧下にて750〜850℃で20分熱処理して窒化珪素基板と銅板の接合体を製造した。
次いで、この接合体の銅板上に紫外線硬化タイプのエッチングレジストを、スクリーン印刷で塗布後、塩化第2鉄溶液にてパターン外の不要な銅板の除去を行い、その後レジストを除去した。これらのエッチング処理を施した接合体に、銅回路パターン間に張り出したろう材層部以外の、残留不要ろう材などがある場合過酸化水素水とフッ化アンモニウムの混合溶液にてそれらの除去を行った。このようにして表1の実施例1〜7と比較例1〜4に示す窒化珪素回路基板を完成させた。また、Ag:65質量%、In:10質量%、Ti:1.5質量%、残部Cuからなる組成を有する活性金属ろう材を用いて、前記製造方法にて完成させた窒化珪素回路基板を比較例5とした。図1に実施例3、図2に比較例5の張り出したろう材層部の断面図をそれぞれ示す。この図1、図2において、1は窒化珪素基板、2は銅板、3は張り出したろう材層部、4はCu相又はCu−In層、5は空隙を示す。図1の実施例では、図2の比較例に比べ、Cu相又はCu−In層又は空隙の大きさが小さく、分散していることが分かる。
これら一連の処理にて製造された回路基板について、熱衝撃試験を実施した。回路基板を3mmの銅板上に乗せたまま炉内300℃のマッフル炉の中に10分保持した後、20℃前後の冷却板に銅板ごと放置する加熱冷却操作を1サイクルとする熱衝撃試験を行った。サイクル終了後、回路間のクラックの有無はカラーチェックにより観察した。その結果を表1に示す。
表1に示すとおり、本発明の実施例1〜7では、外側に張り出したろう材層部の断面0.02mm2内に、面積300μm2以上のCu相又はCu−In相又は空隙は0個であった。また、このとき、前記断面積内に面積が200μm2以上のCu相又はCu−In相又は空隙も1個以下であった。また、外側に張り出したろう材層部にはCu相又はCu−In相又は空隙が存在し、前記外側に張り出したろう材層部の断面における、Cu相又はCu−In相又は空隙の1つ当たりの平均面積はいずれも20〜40μm2であった。そして、この実施例によれば、熱熱衝撃を行った結果、15サイクル後もクラックが発生しなかった。
比較例1〜3では、ろう材層の張り出し部を設けない構造で構成し、熱衝撃試験を行った。このとき、銅回路板の厚さが0.5mmの場合は、15サイクル後でもクラックが発生しなかったが、0.6mm以上ではクラックが発生した。これに対し、実施例2〜7では、銅回路板の厚さが0.6mm以上の場合であっても、所望のろう材層を張り出させることにより、熱衝撃試験15サイクル後のクラックは発生しなかった。
また、比較例4では、銅回路板の厚さが0.6mmのとき、ろう材層の張り出しが銅回路板の外周の50%である場合を評価したが、熱衝撃試験でクラックが発生した。これに対し、実施例7では、外周の65%に張り出しを設けた場合を評価し、15サイクル後でクラックは発生しなかった。
また、比較例5では、張り出したろう材層部のCu相又はCu−In相又は空隙として、面積300μm2以上のCu相又はCu−In相又は空隙は3個で、面積が200μm2以上のCu相又はCu−In相又は空隙も11個で、1つ当たりの平均面積は300μm2の場合を評価し、熱衝撃試験を15サイクル行い、クラックが発生した。これに対し、実施例1〜7では、張り出したろう材層部のCu相又はCu−In相又は空隙の大きさを所望の大きさとしており、熱衝撃試験15サイクル後でクラックは発生しなかった。
本発明の実施例では、銅回路板の厚さが0.6mm以上ではろう材層が0.01mm以上張り出している時に高い耐熱衝撃性を有することは明らかとなった。また上記実施例では、窒化珪素基板を用いたが、窒化アルミニウム基板を用いても同様の効果を得ることができる。
1 セラミックス基板
2 銅板
3 張り出したろう材層部
4 ろう材層中のCu相又はCu−In相
5 ろう材層中の空隙
2 銅板
3 張り出したろう材層部
4 ろう材層中のCu相又はCu−In相
5 ろう材層中の空隙
Claims (5)
- セラミックス基板の少なくとも一方の面に、Agを含有するろう材層を介して銅回路板が接合されたセラミックス回路基板において、前記銅回路板の側面よりも前記ろう材層が外側に張り出すように形成され、前記外側に張り出したろう材層部にはCu相又はCu−In相又は空隙が存在し、前記外側に張り出したろう材層部の断面0.02mm2内に、面積300μm2以上のCu相又はCu−In相又は空隙が1つ以下(0を含む)であることを特徴とするセラミックス回路基板。
- セラミックス基板の少なくとも一方の面に、Agを含有するろう材層を介して銅回路板が接合されたセラミックス回路基板において、前記銅回路板の側面よりも前記ろう材層が外側に張り出すように形成され、前記外側に張り出したろう材層部にはCu相又はCu−In相又は空隙が存在し、前記外側に張り出したろう材層部の断面における、Cu相又はCu−In相又は空隙の1つ当たりの平均面積が20〜200μm2であることを特徴とするセラミックス回路基板。
- 前記セラミックス基板は窒化珪素又は窒化アルミニウムからなり、前記銅回路板の厚さが0.6mm以上であることを特徴とする請求項1又は2に記載のセラミックス回路基板。
- 少なくとも一つの前記銅回路板において、張り出しの長さが0.01mm〜0.4mmの前記外側に張り出したろう材層部が、前記銅回路板の外周の長さに対し60%以上の部分に形成されていることを特徴とする請求項1〜3のいずれかに記載のセラミックス回路基板。
- 前記ろう材層を形成するために用いられたろう材が、Ag:95〜50質量%、In:1〜5質量%、Ti:0.1〜2.0質量%、残部Cuおよび不可避不純物からなる組成であることを特徴とする請求項1〜4のいずれかに記載のセラミックス回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005370011A JP2007173577A (ja) | 2005-12-22 | 2005-12-22 | セラミックス回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005370011A JP2007173577A (ja) | 2005-12-22 | 2005-12-22 | セラミックス回路基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007173577A true JP2007173577A (ja) | 2007-07-05 |
Family
ID=38299714
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005370011A Pending JP2007173577A (ja) | 2005-12-22 | 2005-12-22 | セラミックス回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007173577A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011034075A1 (ja) * | 2009-09-15 | 2011-03-24 | 株式会社 東芝 | セラミックス回路基板及びその製造方法 |
JPWO2015147193A1 (ja) * | 2014-03-26 | 2017-04-13 | 京セラ株式会社 | 回路基板およびこれを備える電子装置 |
CN115989579A (zh) * | 2020-10-07 | 2023-04-18 | 株式会社东芝 | 接合体、陶瓷电路基板及半导体装置 |
-
2005
- 2005-12-22 JP JP2005370011A patent/JP2007173577A/ja active Pending
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2480052A4 (en) * | 2009-09-15 | 2016-01-27 | Toshiba Kk | CIRCUIT CIRCUIT BOARD AND METHOD OF MANUFACTURING THE SAME |
JP2016165001A (ja) * | 2009-09-15 | 2016-09-08 | 東芝マテリアル株式会社 | パワーモジュール用セラミックス回路基板 |
US8785785B2 (en) | 2009-09-15 | 2014-07-22 | Kabushiki Kaisha Toshiba | Ceramic circuit board and process for producing same |
JP2014207482A (ja) * | 2009-09-15 | 2014-10-30 | 東芝マテリアル株式会社 | セラミックス回路基板 |
JP5637992B2 (ja) * | 2009-09-15 | 2014-12-10 | 株式会社東芝 | セラミックス回路基板の製造方法 |
US9101065B2 (en) | 2009-09-15 | 2015-08-04 | Kabushiki Kaisha Toshiba | Ceramic circuit board and process for producing same |
US20120168209A1 (en) * | 2009-09-15 | 2012-07-05 | Toshiba Materials Co., Ltd. | Ceramic circuit board and process for producing same |
JP2016165000A (ja) * | 2009-09-15 | 2016-09-08 | 東芝マテリアル株式会社 | パワーモジュール |
WO2011034075A1 (ja) * | 2009-09-15 | 2011-03-24 | 株式会社 東芝 | セラミックス回路基板及びその製造方法 |
EP3273755A1 (en) * | 2009-09-15 | 2018-01-24 | Kabushiki Kaisha Toshiba | Process for producing a ceramic circuit board |
JP2017147470A (ja) * | 2009-09-15 | 2017-08-24 | 東芝マテリアル株式会社 | パワーモジュール用セラミックス回路基板の製造方法 |
JP2017191943A (ja) * | 2009-09-15 | 2017-10-19 | 東芝マテリアル株式会社 | セラミックス回路基板の製造方法 |
JP2017195378A (ja) * | 2009-09-15 | 2017-10-26 | 東芝マテリアル株式会社 | パワーモジュールの製造方法 |
JPWO2015147193A1 (ja) * | 2014-03-26 | 2017-04-13 | 京セラ株式会社 | 回路基板およびこれを備える電子装置 |
CN115989579A (zh) * | 2020-10-07 | 2023-04-18 | 株式会社东芝 | 接合体、陶瓷电路基板及半导体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6742073B2 (ja) | セラミックス回路基板 | |
JP6799479B2 (ja) | 金属−セラミックス回路基板の製造方法 | |
JP6687109B2 (ja) | パワーモジュール用基板 | |
JPWO2018221493A1 (ja) | セラミックス回路基板及びそれを用いたモジュール | |
KR102154373B1 (ko) | 파워 모듈 | |
JP2008235852A (ja) | セラミックス基板及びこれを用いた半導体モジュール | |
JP6670240B2 (ja) | セラミックス回路基板及びその製造方法 | |
JP2006245437A (ja) | セラミックス回路基板およびパワーモジュール並びにパワーモジュールの製造方法 | |
JP3449458B2 (ja) | 回路基板 | |
JP6278516B2 (ja) | パワーモジュール用基板 | |
JP2007173577A (ja) | セラミックス回路基板 | |
JP6904094B2 (ja) | 絶縁回路基板の製造方法 | |
JP4765110B2 (ja) | 金属−セラミックス接合基板およびその製造方法 | |
JP6750422B2 (ja) | 絶縁回路基板の製造方法、及び、絶縁回路基板、パワーモジュール、ledモジュール、熱電モジュール | |
JP2911644B2 (ja) | 回路基板 | |
WO2023234286A1 (ja) | セラミックス回路基板およびそれを用いた半導体装置 | |
JP2004172182A (ja) | 回路基板及びその製造方法 | |
JP2004055576A (ja) | 回路基板及びそれを用いたパワーモジュール | |
JP2017065935A (ja) | セラミックス回路基板 | |
JPH08274423A (ja) | セラミックス回路基板 | |
JP2007281219A (ja) | セラミックス回路基板およびその製造方法 | |
JP2000101203A (ja) | セラミックス回路基板とそれを用いたパワーモジュール | |
JP2004232069A (ja) | 銅基合金およびその銅基合金を使用する放熱板用材料 | |
JP6621353B2 (ja) | 耐熱性セラミックス回路基板 | |
JP3260224B2 (ja) | 回路基板の製造方法 |