CN115989579A - 接合体、陶瓷电路基板及半导体装置 - Google Patents

接合体、陶瓷电路基板及半导体装置 Download PDF

Info

Publication number
CN115989579A
CN115989579A CN202180053012.9A CN202180053012A CN115989579A CN 115989579 A CN115989579 A CN 115989579A CN 202180053012 A CN202180053012 A CN 202180053012A CN 115989579 A CN115989579 A CN 115989579A
Authority
CN
China
Prior art keywords
alloy
alloys
less
bonding layer
copper plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180053012.9A
Other languages
English (en)
Inventor
末永诚一
米津麻纪
藤泽幸子
森阳一朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Materials Co Ltd
Original Assignee
Toshiba Corp
Toshiba Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Materials Co Ltd filed Critical Toshiba Corp
Publication of CN115989579A publication Critical patent/CN115989579A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/02Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal

Abstract

实施方式涉及的接合体具备陶瓷基板、铜板和接合层。接合层配置在所述陶瓷基板的至少一面上,接合所述陶瓷基板和所述铜板。所述接合层含有Ti反应层及多个第1合金。所述Ti反应层含有氮化钛或氧化钛作为主成分。所述多个第1合金位于所述Ti反应层与所述铜板之间。所述多个第1合金分别含有选自Cu‑Sn合金及Cu‑In合金中的一种以上。所述多个第1合金具有相互不同的Sn浓度或In浓度。根据实施方式,能够降低翘曲量,并且能够提高接合工序的升温速度及降温速度。实施方式中,作为陶瓷基板氮化硅基板是适合的。

Description

接合体、陶瓷电路基板及半导体装置
技术领域
后述的实施方式涉及接合体、陶瓷电路基板及半导体装置。
背景技术
陶瓷基板和铜板的接合体被用作搭载半导体元件等的电路基板。在国际公开第2018/021472号公报(专利文献1)中,公开了接合有陶瓷基板和铜板的陶瓷铜电路基板。在专利文献1中,在接合层中采用含有Ag、Cu、Ti等的钎料。在专利文献1中,在接合时在1×10- 3Pa以下的压力下进行加热接合。
这样的1×10-3Pa以下的压力被称为真空。此外,使用Ti的接合方法被称为活性金属接合法。Ti因是活性金属而容易氮化或氧化。在活性金属接合法中,为了在接合前防止Ti氮化、氧化而在真空中进行接合。在真空中接合,必须将接合装置的内部形成真空。在形成真空后进行升温,因此在加热接合工序中只能进行分批处理。加热接合工序中,每个批次包括抽真空、升温、接合、冷却等4道工序。每个批次花费24小时以上的时间。因此,量产性不好。
另一方面,在国际公开第2018/199060号公报(专利文献2)中,公开了通过连续炉进行加热接合工序。在专利文献2的实施例中,按炉长3m、传送速度10cm/分钟进行接合。包括中途的保持时间,能以2小时左右进行加热接合。
现有技术文献
专利文献
专利文献1:国际公开第2018/021472号公报
专利文献2:国际公开第2018/199060号公报
发明内容
发明要解决的问题
在专利文献1及专利文献2中,采用含有40质量%以上的Ag的Ag-Cu-Ti系接合钎料。Ag和Cu是形成共晶的成分。AgCu共晶的凝固温度大约为780℃。活性金属接合法的接合温度为800℃~950℃。AgCu共晶的凝固温度大约为780℃,因此在接合工序中开始凝固。在接合工序中,在接合温度下保持后,逐渐冷却到室温。如果存在于接合层中的化合物的凝固温度较高,则在冷却工序中热应力增大。热应力的增大导致接合体翘曲量的增大。
本发明为了应对这样的问题,提供一种在接合层中存在有凝固温度或相变温度较低的化合物的接合体。
用于解决问题的手段
实施方式涉及的接合体具备陶瓷基板、铜板和接合层。接合层配置在上述陶瓷基板的至少一面上,且将上述陶瓷基板和上述铜板接合。上述接合层含有Ti反应层及多个第1合金。上述Ti反应层含有氮化钛或氧化钛作为主成分。上述多个第1合金位于上述Ti反应层与上述铜板之间。上述多个第1合金分别含有选自Cu-Sn合金及Cu-In合金中的一种以上。上述多个第1合金具有相互不同的Sn浓度或In浓度。
附图说明
图1是表示实施方式涉及的接合体的一个例子的示意图。
图2是表示实施方式涉及的接合体的接合层的一个例子的示意剖视图。
图3是表示CuSnTi合金的组成的一个例子的三元系相图。
图4是表示实施方式涉及的陶瓷电路基板的一个例子的示意图。
图5是表示实施方式涉及的半导体装置的一个例子的示意图。
具体实施方式
实施方式涉及的接合体具备陶瓷基板、铜板和接合层。接合层配置在上述陶瓷基板的至少一面上,接合上述陶瓷基板和上述铜板。上述接合层含有Ti反应层及多个第1合金。上述Ti反应层含有氮化钛或氧化钛作为主成分。上述多个第1合金位于上述Ti反应层与上述铜板之间。上述多个第1合金分别含有选自Cu-Sn合金及Cu-In合金中的一种以上。上述多个第1合金具有相互不同的Sn浓度或In浓度。
图1是表示实施方式涉及的接合体的一个例子的示意图。图2是表示实施方式涉及的接合体的接合层的一个例子的示意剖视图。图1及图2中,1为接合体、2为陶瓷基板、3为铜板、4为接合层、5为Ti反应层、6为第1合金、7为第2合金、8为硅化钛粒子。图2中,第1合金6用虚线表示。第2合金7用涂满点表示。硅化钛粒子8用涂黑表示。在图1所示的接合体1中,在陶瓷基板2的两面经由接合层4分别设有铜板3。此外,陶瓷基板2的纵横尺寸分别与铜板3的纵横尺寸相同。实施方式涉及的接合体并不限定于这样的形态。接合体也可以具有只在陶瓷基板2的一面上设置铜板3的结构。陶瓷基板2的纵横尺寸也可以与铜板3的纵横尺寸不同。
作为陶瓷基板2,可列举氮化硅基板、氮化铝基板、氧化铝基板、阿卢西尔高硅耐热铝合金基板等。阿卢西尔高硅耐热铝合金基板是混合了氧化铝和氧化锆的陶瓷基板。陶瓷基板2的厚度优选为0.1mm以上且1mm以下。若基板厚度低于0.1mm,则存在强度下降的可能性。此外,如果基板厚度大于1mm,则存在陶瓷基板成为热阻体,使接合体的散热性降低的可能性。
此外,氮化硅基板的三点弯曲强度优选为600MPa以上。此外,热导率优选为80W/m·K以上。通过提高氮化硅基板的强度,能够减薄基板厚度。因此,氮化硅基板的三点弯曲强度优选为600MPa以上,更优选为700MPa以上。可将氮化硅基板的基板厚度减薄至0.40mm以下,进一步减薄至0.30mm以下。
氮化铝基板的三点弯曲强度在300~450MPa的范围。其另一方面,氮化铝基板的热导率为160W/m·K以上。由于氮化铝基板的强度低,所以基板厚度优选为0.60mm以上。
氧化铝基板的三点弯曲强度为300~450MPa的范围,但氧化铝基板廉价。此外,阿卢西尔高硅耐热铝合金基板的三点弯曲强度高至550MPa左右,但热导率为30~50W/m·K的范围。
作为陶瓷基板2,优选为氮化硅基板、氮化铝基板中的任一者。氮化硅基板和氮化铝基板为氮化物陶瓷基板。氮化物陶瓷通过与含Ti的活性金属钎料反应而形成以氮化钛为主成分的反应层。此外,氧化物陶瓷通过与含Ti的活性金属钎料反应而形成以氧化钛为主成分的反应层。氧化物陶瓷为氧化铝基板及阿卢西尔高硅耐热铝合金基板等。Ti反应层5是以氮化钛为主成分的层或以氧化钛为主成分的层。以氮化钛为主成分的层或以氧化钛为主成分的层可通过陶瓷基板2与活性金属钎料的Ti反应而形成。
优选在陶瓷基板2的两面上配置铜板3。通过在两面接合铜板,能够抑制接合体的翘曲。作为铜板3,可使用纯铜板或铜合金板。铜板3优选为无氧铜。如JIS-H-3100(ISO1337等)所示,无氧铜的铜纯度为99.96质量%以上。无氧铜为纯铜的一种。铜板3可作为电路部或散热板使用。通过加厚铜板3,能够提高通电容量及散热性。因此,铜板3的厚度优选为0.6mm以上,更优选为0.8mm以上。
接合层4含有以氮化钛或氧化钛为主成分的Ti反应层5。Ti反应层5可在采用所谓活性金属接合法时形成。在陶瓷基板2为氮化物系陶瓷时,Ti反应层5的主成分为氮化钛(TiN)。Ti反应层5的主成分即氮化钛也可以含有钛和氮的原子比为1∶1以外的化合物。在陶瓷基板2为氧化物系陶瓷时,Ti反应层5的主成分为氧化钛(TiO2)。Ti反应层5的主成分即氧化钛也可以含有TiO2、TiO、Ti2O3等钛和氧的原子比为1∶2以外的化合物。
Ti反应层5指的是形成于陶瓷基板2的表面上的Ti含量为50质量%以上的区域。此外,优选Ti反应层5在陶瓷基板2的表面上每单位长度200μm存在40%以上且100%以下。所谓每单位长度200μm为40%以上,指的是在观察接合层4的断面时,在陶瓷基板2的表面,在200μm中以合计40μm以上形成有Ti反应层5的状态。
接合层4含有位于Ti反应层5与铜板3之间的多个第1合金6。多个第1合金6的组成比相互不同。具体地讲,多个第1合金6具有相互不同的Sn浓度或In浓度。多个第1合金分别含有选自Cu-Sn合金及Cu-In合金中的一种以上。再者,接合层4中存在的全部Cu-Sn合金或Cu-In合金无需具有相互不同的Sn浓度或In浓度。具有相互不同的Sn浓度或In浓度的两个以上的第1合金6可以存在于接合层4中。以下,主要对第1合金6为Cu-Sn化合物的例子进行说明。在以下的例子中,也可将Cu-Sn化合物置换为Cu-In化合物。
再者,所谓Sn浓度相互不同,指的是在将Cu含量和Sn含量的合计设定为100原子%时,Sn浓度2原子%以上相互不同。所谓In浓度相互不同,指的是在将Cu含量和In含量的合计设定为100原子%时,In浓度2原子%以上相互不同。
Cu和Sn的原子比可通过能量色散X射线光谱法(Energy Dispersive X-raySpectroscopy:EDX)的点分析进行测定。EDX有时也称为EDS。这里,作为EDX,采用SEM-EDX。作为SEM,也可以采用场发射扫描电子显微镜(FE-SEM)。
作为FE-SEM,可采用日本电子制造的JSM-7200F或具有与其同等性能的装置。作为EDX,采用日本电子制造的EX-74600U4L2Q或具有与其同等性能的装置。
采用FE-SEM,观察接合层4的断面。断面是与厚度方向平行的面。厚度方向与陶瓷基板2的表面垂直,与连结陶瓷基板2和铜板3的方向平行。FE-SEM的测定条件设定为加速电压15kV、倍率3000倍。视场面积设定为接合层的厚度×宽度方向40μm。宽度方向与陶瓷基板2的表面平行,与厚度方向垂直。
EDX的测定条件设定为扫描次数50次、停留时间0.2ms。所谓停留时间,为每个像素的测定速度。在进行EDX的区域分析时,设定为读入像素数横256×纵198像素、检测计数数3700~4100cps(Count Per Second)、定量图像5×5bit/point。点分析为采用检测计数1次(1处)的测定结果的分析。区域分析为采用多个检测计数的测定结果的分析。此外,区域分析有时也称为面分析。
基于EDX的分析也可以预先调查构成接合层的元素,在明确了特定元素后进行。例如,作为构成接合层的元素,在检测出Cu(铜)、Sn(锡)、Ti(钛)、Si(硅)、O(氧)、N(氮)时,将这些元素设定为特定元素。通过采用区域分析的结果进行特定元素的测绘,能够求出面积比。在接合层的厚度为30μm时,视场面积为厚度方向30μm×宽度方向40μm。
在SEM-EDX的测绘中,采用SEM-EDX附带的功能。在不附带测绘功能的情况下,测绘中采用图像软件。
面积比可通过对3个区域进行EDX区域分析,采用其平均值来算出。1个区域的面积(视场面积)为接合层厚度×宽度方向40μm。测定视场与接合层4对应。从接合层4的断面分析相互相邻的任意3个区域。接合层4为从陶瓷基板2和接合层4的边界到接合层4和铜板3的边界的范围。
陶瓷基板2和接合层4的边界为陶瓷基板2表面和Ti反应层5的接合界面。例如,在采用氮化硅基板时,氮化硅基板和氮化钛层的接合界面为陶瓷基板2和接合层4的边界。例如图2所示的虚线BL1为陶瓷基板2和接合层4的边界。
接合层4和铜板3的边界以Ti量为基准进行定义。在接合层4和铜板3的边界附近,从接合层4朝铜板3表面Ti量逐渐减少。边界以Ti量为1原子%以下的区域在宽度方向50μm连续形成的地方为基准进行定义。在该地方存在多个时,以多个地方中最靠近接合层4(陶瓷基板2)的地方为基准,定义接合层4和铜板3的边界。图2中,接合层4与铜板3之间的实线SL表示Ti量为1原子%的点的集合。作为一个例子,在实线SL附近,通过部分P1及P2,在宽度方向50μm连续形成Ti量为1原子%以下的区域。部分P1与部分P2相比,位于陶瓷基板2侧。因此,可将以部分P1为基准的虚线BL2定义为接合层4和铜板3的边界。
在求出接合层4和铜板3的边界的Ti量的测定中,采用EDX点分析。按5μm间隔进行点分析,求出Ti量。此外,在Ti量为1原子%以下的区域中,也包含Ti量为0原子%(检测界限以下)的区域。
第1合金6指的是在将Cu、第1元素及Ti的合计设定为100原子%时,Cu和第1元素的合计为50原子%以上的合金。第1元素为选自Sn及In中的一种或两种。例如,关于Cu-Sn合金,在将Cu、Sn及Ti的合计设定为100原子%时,Cu和Sn的合计为50原子%以上。关于Cu-In合金,在将Cu、In及Ti的合计设定为100原子%时,Cu和In的合计为50原子%以上。第1合金6的组成可通过EDX点分析来求出。
第2合金7指的是在将Cu、第1元素及Ti的合计设定为100原子%时,Ti和第1元素的合计为50原子%以上的合金。例如,关于Ti-Sn合金,在将Cu、Sn及Ti的合计设定为100原子%时,Ti和Sn的合计为50原子%以上。关于Ti-In合金,在将Cu、In及Ti的合计设定为100原子%时,Ti和In的合计为50原子%以上。第2合金7的组成可通过EDX点分析来求出。
Cu-Sn合金可以具有Cu和Sn混入的状态,也可以含有Cu和Sn的化合物。化合物包含金属间化合物。也可以是在Cu-Sn合金中混入了Ti的状态或固溶了Ti的状态。第1合金6包含熔点为400℃以上且600℃以下的合金。
第1合金6的熔点可从合金的凝固点调查。所谓凝固点,指的是液体成为固体的温度。也就是说,接合钎料熔化成为液相,通过冷却成为固体的温度。简易地讲,也可以采用相图调查化合物的凝固点。此外,也可以从接合体1上切出接合层4,测定通过缓慢加热而熔融的温度。
第1合金6的熔点可从DSC曲线进行测定。DSC曲线是通过采用差示扫描热量计(DSC),对试样施加热测定吸热反应及放热反应的有无的结果。如果发生吸热反应或放热反应,则在DSC曲线中产生峰。负方向的峰表示发生吸热反应。正方向的峰表示发生放热反应。吸热反应表示发生试样的熔解、分解等。此外,放热反应表示通过试样的构成元素相互反应而发生化合物(包括合金)的形成或凝固。峰越大表示反应热越大。这里,将负方向的峰称为吸热峰,将正方向的峰称为放热峰。此外,将峰的顶点称为峰顶。将峰的极大点和极小点的差称为峰高。
例如,由于吸热峰是负方向的峰,所以在吸热峰附近,DSC曲线下降,再逐渐上升。在吸热峰附近,出现DSC曲线的极大点→极小点→极大点。该极小点(在负方向最下降处)为峰顶。此外,将位于极小点的低温侧及高温侧的极大点中较大的值作为最极大点(在正方向最上升处)。峰高为从最极大点减去极小点所得的值。
由于放热峰为正方向的峰,因此在放热峰附近,DSC曲线上升,再逐渐下降。在放热峰附近,出现DSC曲线的极小点→极大点→极小点。该极大点(在正方向最上升处)为峰顶。此外,将位于极大点的低温侧及高温侧的极小点中较小的值作为最极小点(在负方向最下降处)。峰高是从极大点减去最极小点所得的值。
再者,也有时将吸热峰(负方向的峰)的终点看成放热峰(正方向的峰)。这里,其终点也作为放热峰计数。此外,通过划出基线,也可以求出各自的峰高。此外,在DSC曲线中,在纵轴中,将0.02mW/mg以上的变化作为峰计数。也就是说,低于0.02mW/mg的变化不作为峰计数。
在降温工序中的DSC曲线中,优选在超过600℃且900℃以下的范围内检测出放热峰。处于该范围内的放热峰成为凝固反应的主体。而且,优选在400℃以上且600℃以下的范围内也具有放热峰。如前所述,放热反应表示通过钎料成分彼此反应而发生化合物(包括合金)的形成或凝固。也就是说,表示400℃以上且600℃以下的范围内的放热峰在该温度范围内发生化合物的形成或凝固反应。所谓凝固,为伴有从液体向固体的相变的反应。此外,化合物的形成也有时伴着从固体向具有不同的晶体结构的固体的相变。通过在多段发生这样的相变,能够缓和冷却时的应力。如果为后述那样的钎料组成,则用于形成化合物的相变成为发生放热峰的主要原因。换句话讲,如果存在第1合金6,则在降温工序中的DSC曲线的400℃以上且600℃以下的范围内能够发生放热峰。通过在400℃以上且600℃以下、超过600℃且900℃以下的范围内分别存在放热峰,能够使伴有相变的反应为多段。这里,将产生从液体向固体的相变的温度称为凝固点。将产生向具有不同晶体结构的固体的相变的温度称为相变点。
再者,在存在组成比相互不同的多个合金(包括化合物)时,这些合金的放热峰也可以重叠。换句话讲,即使在只检测出一个放热峰时,也可存在组成比相互不同的多个合金(包括化合物)。
凝固点是从液相变为固相的温度。相变点是变成具有不同晶体结构的固体的温度。通过在400℃~600℃的范围内进行凝固或相变,能够降低热应力的发生温度。以往的AgCu共晶化合物的凝固点约为780℃。在冷却工序中,在780℃凝固的化合物在返回到室温之前产生热应力。通过存在凝固点或相变点在400℃~600℃的范围内的第1合金6,能够降低在400℃~600℃时的凝固或相变后返回到室温之前的热应力。
多个第1合金6因具有相互不同的组成比,而使各个凝固点或相变点也相互不同。在400℃~600℃的范围内,存在凝固点或相变点不同的多个第1合金6。由此,能够以多段进行接合层的凝固或相变。由此,可进一步降低热应力。热应力是在接合钎料熔化成为液相,然后通过凝固冷却到室温的过程中产生的。特别是,重要的是降低从凝固到冷却至室温的热应力。通过多段发生第1合金6的凝固或相变,能够降低从凝固到冷却至室温的热应力。如果第1合金6的凝固点或相变点低于400℃,则存在接合层4的凝固点或相变点降低,温度循环试验(TCT)特性下降的可能性。如果第1合金6的凝固点或相变点高至超过600℃,则存在热应力增大的可能性。因此,第1合金6的凝固点或相变点优选为400℃以上且600℃以下,更优选为450℃以上且550℃以下。此外,即使降温工序中的DSC曲线的位于400℃以上且600℃以下的放热峰重叠,通过存在组成比不同的多个第1合金6,也可得到多段进行凝固或相变的效果。
此外,优选第1合金6含有选自Cu-Sn化合物及Cu-In化合物中的一种或两种以上。化合物中,构成元素彼此以原子水平结合。作为化合物,可列举金属间化合物。作为合金,可列举固溶体、共晶等。化合物与固溶体及共晶有区别。能够按晶体结构和组成特定相结构。例如,在CuSn的2元系合金中,当Sn量为9原子%以下时,该合金主要为固溶体。当Sn量为10原子%以上时,合金容易形成金属间化合物。
对于多个第1合金6的至少一部分,优选Sn含量在3原子%以上且30原子%以下的范围内。如果Sn含量在3原子%~30原子%的范围内,则容易控制凝固点或相变点。如果Sn量低于3原子%,则凝固点或相变点不能充分降低。此外,如果Sn量超过30原子%,则存在凝固点或相变点过于降低的可能性。因此,Sn含量优选为3原子%以上且30原子%以下。此外,Sn含量为3原子%以上且30原子%以下的第1合金6容易形成Cu-Sn化合物。
当在EDX区域分析中对Cu较多的Cu-Sn合金的区域进行EDX点分析时,优选该区域的80%以上为Sn含量为3原子%以上且30原子%以下的Cu-Sn合金。EDX点分析进行10次以上。所谓Cu较多的区域,指的是通过EDX区域分析,对Cu的原子%和Ti的原子%进行比较,为Cu多的区域。
此外,第1合金6也可以含有2原子%以下的Cu和Sn以外的金属成分。Cu及Sn以外的金属成分为构成接合钎料的金属成分或杂质。作为Cu及Sn以外的接合钎料的构成成分,如后述可列举Ti(钛)及C(碳)。例如,TiSn合金的凝固点超过600℃。如果Cu-Sn合金中Ti量增加,则存在凝固点或相变点达不到400℃以上且600以下的范围内的可能性。因此,在多个第1合金6的至少一部分中,Ti量优选为2原子%以下,更优选为1原子%以下。在Cu-Sn化合物中的Ti量的测定中,采用EDX点分析。作为金属成分以外的成分,可列举氧及氮等。第1合金6也可以含有10原子%以下的Cu、Sn及金属成分以外的成分。
如果接合钎料中含有Ag,则容易形成AgCu共晶。AgCu共晶的熔点约为780℃。因此,作为接合钎料的构成成分,优选不含Ag。换句话讲,优选接合层4不含有Ag。作为接合钎料,也有时采用以Ag为主成分的Ag-Cu-Sn-Ti。如果Ag为主成分,则形成AgCu或AgSn。接合层4中所含的CuSn合金的比例降低。因此,形成组成不同的Cu-Sn合金的可能性降低。从此点考虑,优选接合层4不含Ag。
优选的是,多个第1合金6的一部分为Sn量在3原子%以上且9原子%以下的Cu-Sn合金,多个第1合金6的另一部分为Sn量在10原子%以上且30原子%以下的Cu-Sn合金。
这里,将Sn量为3原子%以上且9原子%以下的Cu-Sn合金称为第1Cu-Sn合金,将Sn量为10原子%以上且30原子%以下的Cu-Sn合金作为第2Cu-Sn合金。第1Cu-Sn合金优选为Cu-Sn化合物。第2Cu-Sn合金优选为Cu-Sn化合物。为化合物是因为容易进行多段的凝固或相变。
优选接合层4含有第2合金7。第2合金7含有选自Ti-Sn合金及Ti-In合金中的一种或两种。Ti-Sn合金或Ti-In合金也可以含有金属间化合物。例如,作为Ti-Sn合金的金属间化合物,可列举选自SnTi3、Sn3Ti5、Sn5Ti6中的一种或两种以上。
在接合层4的3处测定的平均值中,优选多个第1合金6的合计面积大于第2合金7的合计面积。也就是说,优选Cu-Sn合金或Cu-In合金的合计面积大于Ti-Sn合金或Ti-In合金的合计面积。将视场面积设定为接合层的厚度×宽度方向40μm。1个视场面积中的测定也可以分多次进行。此外,在分多次测定时,以相互不重复的方式设定各区域。
此外,接合层4的通过EDX点分析所检测的Cu-Sn合金的至少一部分及Ti-Sn合金优选处于由Cu、Sn、Ti的三元系相图中(97、3、0)、(60、40、0)、(2、40、58)、(39、3、58)所围成的区域内。这里,将该区域称为第1组成区域。
图3是Cu、Sn、Ti的三元系相图。图3中,各元素的浓度用原子%表示。
首先,使用SEM-EDX的区域分析功能,通过元素测绘得到图像数据。通过测绘功能,对判定为第1合金6和第2合金7的地方进行EDX点分析。根据元素测绘,能够用亮度表示特定元素的浓度差异。浓度浓的区域的亮度高,浓度浅的区域的亮度低。例如,只要作为特定元素指定Ti,就能够使Ti浓度的浓淡可视化。通过采用此功能,能够判别视场面积中存在的第1合金6和第2合金7。也就是说,通过作为特定元素指定第1元素,使这些元素的浓度可视化,能够判别视场面积中存在的第1合金6。此外,通过作为特定元素指定Ti,使这些元素的浓度可视化,能够判别视场面积中存在的第2合金7。在分别对判别为第1合金6及第2合金7的地方进行EDX点分析时,优选组成在第1组成区域的范围内。也可以存在第1组成区域的范围外的合金,但通过合金组成在第1组成区域的范围内,能够提高特性。
更优选的是,在进行EDX点分析时,Cu-Sn合金的至少一部分的组成处于由Cu、Sn、Ti的三元系相图中的(97、3、0)、(77、23、0)、(52、23、25)、(72、3、25)所围成的区域内。将该区域称为第2组成区域。
接合层4中,也可以存在具有第2组成区域以外的组成的第1合金6。另一方面,如果具有第2组成区域的组成的第1合金6较多,则能够进一步提高特性。此外,在通过基于SEM-EDX区域分析的元素测绘观察Cu-Sn合金,对Cu-Sn合金进行EDX点分析时,优选所分析地方的80%以上具有第2组成区域的范围内的组成。再者,在EDX点分析中,对相互分离3μm以上的地方进行10点以上分析。
接合层4的通过EDX点分析所检测的Ti-Sn合金优选处于由Cu、Sn、Ti的三元系相图中的(41、23、36)、(24、40、36)、(2、40、58)、(19、23、58)所围成的区域内。将该区域称为第3组成区域。在接合层4含有多个Ti-Sn合金时,多个Ti-Sn合金的至少一部分的组成最好在第3组成区域的范围内。另一方面,如果具有第3组成区域的范围内的组成的Ti-Sn合金较多,则能够进一步提高特性。此外,在通过基于SEM-EDX区域分析的元素测绘观察Ti-Sn合金,对该Ti-Sn合金进行EDX点分析时,优选该分析地方的80%以上具有第3组成区域的范围内的组成。再者,在EDX点分析中,对相互分离3μm以上的地方进行10点以上分析。
优选Ti反应层5含有平均粒径为50nm以下的氮化钛粒子。此外,优选在该氮化钛粒子的晶界存在Cu和第1元素。位于Ti反应层5中的氮化钛粒子的尺寸可用扫描式透射电子显微镜(STEM)进行分析。通过STEM可得到接合层断面的放大照片。在映现在放大照片中的氮化钛粒子的外缘中,将相隔最远的两点间的距离作为粒径。对任意的30粒测定粒径。将它们的平均值作为平均粒径。通过平均粒径小至50nm以下,Cu及第1元素容易进入晶界中。通过在氮化钛粒子的晶界中存在Cu及第1元素,能够进一步多段发生接合层4的凝固或相变。
优选Ti反应层5中的Cu量在0.5原子%且以上5原子%以下的范围内。如果Ti反应层5中的Cu量在此范围,则能够在不降低接合强度的情况下降低热应力。如果Ti反应层5中的Cu量低于0.5原子%,则因Cu量过少而存在不能充分得到降低热应力的效果。如果Cu量多至超过5原子%,则存在因Ti反应层5的强度不足,而使接合强度降低的可能性。
Ti反应层5中的第1元素的量优选为0.05原子%以上且2原子%以下。如果Ti反应层5中的第1元素的量在此范围,则能够在不降低接合强度的情况下降低热应力。此外,Ti反应层5中的Cu和Sn容易合金化。通过Ti反应层5中的Cu及Sn形成合金(优选化合物),能够抑制热应力的发生。Ti反应层5中的Cu及第1元素的量指的是氮化钛粒子的晶界中存在的量。
作为Ti反应层5中的氮化钛,也可以存在TiN和Ti2N双方。通过存在TiN和Ti2N双方,能够进一步多段发生以氮化钛为主成分的层的凝固。Ti反应层5的厚度优选为1μm以下。更优选Ti反应层5的厚度为0.3μm以下。通过减薄Ti反应层5,能够容易在晶界存在Cu及第1元素。
此外,Ti反应层5的厚度可通过透射电子显微镜(TEM)进行分析。以Ti反应层5和陶瓷基板的界面为基准,测定Ti反应层5的厚度。在Ti反应层5的组成分析中,采用TEM-EDX。
在对接合层4的3个区域进行EDX区域分析所得的平均值中,优选第1合金6的合计面积为3个区域的面积的50%以上且95%以下。可将视场面积(1个区域的尺寸)设定在接合层厚度×宽度方向40μm。如果Cu-Sn合金的合计面积比在50%以上且95%以下的范围内,则能够降低接合层4的热应力。如果Cu-Sn合金的合计面积比低于50%,则Cu-Sn合金的存在比率少,因此存在降低热应力的效果不足的可能性。此外,如果Cu-Sn合金的合计面积比高至超过95%,则存在接合层4的凝固点或相变点过于降低的可能性。如果接合层4的凝固点或相变点下降,则存在接合体1的TCT特性下降的可能性。因此,Cu-Sn合金的合计面积比优选为50%以上且95%以下,更优选为70%以上且90%以下。此外,无论测定接合层4中的哪3个区域,都优选Cu-Sn合金的合计面积在50%以上且95%以下的范围内。
在对接合层4的3个区域进行EDX区域分析所得的平均值中,优选Ti-Sn合金的合计面积在3个区域的面积的5%以上且30%以下的范围内。优选硅化钛的合计面积在3个区域的面积的0.5%以上且15%以下的范围内。此外,其以外的面积比优选在10%以下的范围内。作为其以外的材料组织,可列举Ti反应层、碳化物等。
在面积比的测定中,采用SEM-EDX的区域分析功能,通过元素测绘得到图像数据。采用SEM-EDX的区域分析功能所附属的测绘功能。在不附带测绘功能时,也可以采用电子探针微区分析(EPMA)。此外,也可以采用图像分析软件对通过SEM-EDX所得到的图像数据进行处理。作为图像分析软件,可采用Image-J或与其同等的软件。
可将视场面积设定在接合层厚度×宽度方向40μm。区域分析的测定条件如前述。采用通过区域分析所得到的元素分布图,算出面积比。关于元素分布图,将点击尺寸设定在5×5bit/point。在采用Image-J等的图像分析软件时,进行二值化处理。
二值化处理的思考方法如下。首先,将要检测的元素x的面积设定为Sx。可通过Sx=((基于x元素的二值化的提取区域的像素数)/(图像的总像素数))×100来求出。通过将要检测的元素x变为Ti、Si、N、C可分别求出面积。
例如,Ti-Sn合金的面积比可按以下求出。如前所述,在Cu-Sn合金(第1合金6)的第2组成区域中,Ti量为0原子%以上且25原子%以下。因此,将Ti量为25原子%以下的区域除外。元素分布图可用与Ti浓度相应的亮度表示。通过采用此功能可将Ti量为25原子%以下的区域除外。通过使除去了Ti量为25原子%以下的区域的元素分布图的图像二值化,测定Ti元素的面积和Si元素的面积。将Ti-Sn合金的面积设定为SSn-Ti,将Ti元素的面积设定为STi,将Si元素的面积设定为SSi,将N元素的面积设定为SN,将C元素的面积设定为SC。通过SSn-Ti=STi-(SSi+SN+SC)可求出Ti-Sn合金的面积。接合层中存在的Si为硅化钛。接合层中存在的N(氮)为氮化钛。如果氮化硅基板表面和接合层的边界弯曲,则也有时检测出来氮化硅。此外,接合层中存在的C(碳)为碳单质或碳化钛。STi、SSi、SN、SC也可以通过只测绘Ti、Si、N及C各自,将所得的图像二值化,采用这些图像来算出。
将Cu-Sn合金的面积比设定为SCu-Sn。SCu-Sn可通过从Ti量为0原子%以上且25原子%的区域中除去SSi、SN、SC来求出。
Ti元素也有时含在Cu-Sn合金及Ti-Sn合金双方中。能够以Ti量25原子%为基准区分Cu-Sn合金及Ti-Sn合金。接合层4也可以含有碳。接合层4中存在的碳可以是碳单质,也可以是碳化物。通过添加碳,能够控制接合钎料的流动性。由此,容易控制接合层内的Cu-Sn合金的分布。
作为接合层4内存在的Cu-Sn合金以外的材料,可列举氮化钛(TiN)、Ti-Sn合金、硅化钛。此外,在含有碳时,也可以存在碳化钛(TiC)。此外,构成接合层4的成分也可以以金属单质存在。再者,可从TEM的电子衍射图像来区别合金和金属单质。
优选接合层4含有长径为0.5μm以上且6μm以下的硅化钛粒子8。在接合层4的视场面积=接合层厚度×宽度方向200μm中,优选长径为0.5μm以上且6μm以下的硅化钛粒子8的合计面积为视场面积的1%以上且15%以下。
在硅化钛粒子8的长径的测定中,采用SEM照片。在映现在接合层4的断面的放大照片中的硅化钛粒子8的外缘中,将相隔最远的两点间的距离作为长径。接合层4中存在的硅化钛粒子8可通过SEM-EDX的区域分析功能所包含的测绘功能进行判别。具体地讲,将Ti和Si指定为特定元素,使这些元素的存在可视化。存在Ti和Si双方的区域与硅化钛粒子8对应。
在硅化钛粒子8存在时,优选硅化钛粒子8的80%以上且100%以下存在于离Ti反应层5在1μm以内的地方。如果没有形成Ti反应层5或Ti-Sn合金的Ti与氮化硅基板反应,则形成硅化钛粒子。通过在Ti反应层5的近处存在硅化钛粒子8,Cu及第1元素容易进入到氮化钛粒子的晶界中。
如果硅化钛粒子8的长径超过6μm、或面积比超过15%,则存在Ti反应层5的形成不足的可能性。
优选接合层4的厚度为5μm以上且60μm以下。只要在此范围内,就容易控制Cu-Sn合金的面积比。接合层4的厚度为从陶瓷基板2和Ti反应层5的边界到接合层4和铜板3的边界的距离。
将接合层4和铜板3的边界中的第1元素的浓度(原子%)作为第1浓度C1。将从接合层4和铜板3的边界距离10μm的铜板3中的区域中的第1元素的浓度(原子%)作为第2浓度C2。优选第2浓度C2相对于第1浓度C1的比C2/C1为0.60以下。
此外,将从接合层4和铜板3的边界距离20μm的铜板3中的区域中的第1元素的浓度(原子%)作为第3浓度C3。第3浓度C3相对于第1浓度C1的比C3/C1优选为0.40以下。在作为铜板3使用纯铜板时,第2浓度C2及第3浓度C3表示第1元素向铜板3的扩散量。
当在接合层4中采用Sn时,作为第1元素的浓度采用Sn的浓度。当在接合层4中采用In时,作为第1元素的浓度采用In的浓度。当在接合层4中采用Sn及In双方时,采用Sn的浓度和In的浓度的合计作为第1元素的浓度。
例如,在接合层4含有Cu-Sn合金时,将第1浓度记载为C1Sn、将第2浓度记载为C2Sn、将第3浓度记载为C3Sn。所谓C2Sn/C1Sn≤0.60或C3Sn/C1Sn≤0.40,表示抑制了Sn向铜板的扩散。
通过在接合层4内存在组成比相互不同的第1合金6,能够降低第1元素向铜板3的扩散量。此外,第1元素的从上述边界的扩散距离优选为50μm以下。所谓扩散区域,指的是从上述边界到Sn量为0质量%(检测界限以下)的点的距离。此外,如果是如后述采用连续炉的接合方法,则能够使第1浓度为8原子%%以下。铜板3中的第2浓度C2及第3浓度C3可通过EDX进行分析。分析中采用线分析。
通过降低Sn向铜板3的扩散量,能够提高铜板3的耐热性。例如,如果Sn向铜板3扩散,则铜板中形成CuSn合金。CuSn合金与铜板相比熔点低。因此,如果铜板中的CuSn合金增加,则铜板因热而容易变形。存在接合体的TCT特性下降的可能性。这里,虽使用Sn进行说明,但对于In也同样。
通过具有上述构成,能够降低接合层中的空隙量。通过降低向铜板的Sn扩散量(或In扩散量),能够使接合层中的空隙量以体积比率在0%以上且3%以下。接合层中的空隙量的计算采用超声波探伤检査(SAT)。使探伤检査用的探针与接合体1的表面接触,朝接合层4输送超声波。能够从其反射波的接收结果,调查接合层中存在的空隙。此外,能够从接收结果算出空隙量的体积比率。通过降低接合层中的空隙量,能够提高铜板的接合强度。接合强度可通过剥离试验进行测定。可将铜板的接合强度设定为15kN/mm以上,进一步设定为25kN/mm以上。
以上这样的接合体适合用于陶瓷电路基板。
图4是表示实施方式涉及的陶瓷电路基板的一个例子的示意图。图4中,10为陶瓷电路基板、11为电路部、12为散热板。图4所示的陶瓷电路基板10可通过将接合体1的表侧的铜板3加工成电路部11,将背侧的铜板3加工成散热板12来制作。将赋予了电路形状的铜板3作为电路部11。图4中,设有两个电路部11。再者,实施方式涉及的陶瓷电路基板10并不限定于如此的结构。可根据需要,适宜变更电路部11的数量及尺寸。此外,图4中,将背侧的铜板3作为散热板12,但也可以对两面的铜板3赋予电路结构。根据需要,也可以对电路部11的侧面或散热板12的侧面赋予倾斜形状。根据需要,也可以在陶瓷基板2与电路部11之间的接合层4上,设置从电路部11的侧面端部突出的突出部。也可以在陶瓷基板2与散热板12之间的接合层4上设置从散热板12的侧面端部突出的突出部。电路结构的赋予及铜板侧面的倾斜形状的赋予优选采用刻蚀工序。
实施方式涉及的陶瓷电路基板适合于半导体装置。
图5是表示实施方式涉及的半导体装置的一个例子的示意图。图5中,20为半导体装置、21为半导体元件、22为引线框架。在图5所示的半导体装置20中,在两个电路部11中的一个上安装有半导体元件21。在两个电路部11中的另一个上连接有引线框架22。再者,实施方式涉及的半导体装置20并不限定于这样的结构。可根据需要,适宜变更电路部11的数量及尺寸、半导体元件21的数量及尺寸等。
接着,对实施方式涉及的接合体的制造方法进行说明。只要实施方式涉及的接合体具有上述构成,其制造方法就不限定。以下,对用于高成品率地得到接合体的方法的一个例子进行说明。
首先,准备陶瓷基板2。作为陶瓷基板2,可列举氮化硅基板、氮化铝基板、氧化铝基板、阿卢西尔高硅耐热铝合金基板等。再者,所谓阿卢西尔高硅耐热铝合金基板,为通过混合氧化铝和氧化锆而形成的基板。
作为铜板3,可使用纯铜板或铜合金板。铜板优选为无氧铜。关于无氧铜,如JIS-H-3100所示,是纯度为99.96质量%以上的铜。
接着,准备接合钎料。优选接合钎料含有50原子%以上的Cu、5原子%以上且40原子%以下的Ti、2原子%以上且35原子%以下的第1元素、0原子%以上且12原子%以下的碳。这是将Cu、Ti、第1元素及C的合计设定为100原子%时的比率。Ti也可以以氢化钛(TiH2)添加。在接合钎料中不添加Ag是有效的。
接合体制造中所使用的接合钎料的特性优选通过DSC预先进行调查。接合钎料的DSC曲线通过将升温工序中的升温速度设定为20℃/分钟、将降温工序中的降温速度设定为20℃/分钟进行测定。
作为DSC,可采用NETZSCH公司制造的TGA-DSC同时热分析装置STA449-F3-Jupiter或具有与其同等的性能的装置。通过将钎料适量滴加在氧化铝容器中在Ar(氩)气流中进行测定。盖上氧化铝容器的盖进行测定。由于在Ar气氛中进行测定,需要防止钎料与气氛发生反应。再者,用天平预先测定好滴加的量(mg)。采用15mg以上的试样。
在升温工序中,从常温以升温速度20℃/分钟升温到950℃。接着,进行在950℃保持20分钟的保持工序。在降温工序中,以降温速度20℃/分钟从950℃降温到常温。用于求出DSC曲线的温度曲线由升温工序、保持工序、降温工序构成。以下,也有时将基于降温速度20℃/分钟的降温工序的DSC曲线称为降温工序的DSC曲线。此外,将出现热流为0.02mW/mg以上的差的曲线作为峰。
如果存在凝固点或相变点在400℃以上且600℃以下的第1合金6,则可在降温工序的DSC曲线的400℃以上且600℃以下的范围内检测到放热峰。当在降温工序的DSC曲线的400℃~600℃间检测到多个放热峰时,将出现最大的峰的温度作为接合层4的凝固点或相变点。
成为钎料原料的Cu粉末的平均粒径D50优选为12.0μm以下,更优选为10.0μm以下。Ti粉末或TiH2粉末的平均粒径D50优选为6.0μm以下,更优选为4.0μm以下。Sn粉末或In粉末的平均粒径D50优选为16.0μm以下,更优选为14.0μm以下。C粉末的平均粒径D50优选为6.0μm以下,更优选为4.0μm以下。Ag粉末的平均粒径D50优选为3.0μm以下,更优选为2.0μm以下。通过控制粉末的粒径,能够使各粉末的反应均匀。
优选Cu粉末的平均粒径D50小于Sn粉末或In粉末的平均粒径D50。如前所述,Cu及第1元素成为钎料组成的母材。第1元素与Cu相比熔点低。通过增大Sn粉末或In粉末的粒径,能够使Cu粉末和第1元素的粉末的反应均匀。由此,即使加快升温速度或降温速度,也能够良好地接合陶瓷基板2和铜板3。
采用以上这样的接合钎料,进行接合陶瓷基板和铜板的工序。将接合钎料与有机物混合,调制钎料膏。将钎料膏涂布在陶瓷基板2(或铜板3)的表面,形成钎料膏层。在钎料膏层上配置铜板3(或陶瓷基板2)。
加热接合工序可在氮气氛中进行。所谓氮气氛,是氮为70vol%以上的气氛。氮气氛优选氮量为70vol%以上,更优选为85vol%以上且100vol%以下。作为氮气氛中的氮以外的成分,可列举不活泼气体或大气。氮气氛中的加热接合可在常压、减压或加压等各种条件下进行。
在加热接合工序中的升温工序中,将升温速度设定在30℃/分钟以上。升温速度的上限没有特别的限定,优选为100℃/分钟以下。如果升温速度高至超过100℃/分钟,则存在接合性下降的可能性。因此,升温速度优选为30℃/分钟以上且100℃/分钟以下,更优选为40℃/分钟以上且70℃/分钟以下。
接合温度可设定在750℃以上。接合温度优选为1000℃以下。如果接合温度高至超过1000℃,则接合温度接近铜的熔点(1085℃)。其结果是,存在铜板变形的可能性。因此,接合温度优选为750℃以上且1000℃以下,更优选为800℃以上且950℃以下。
在加热接合工序中,可在接合温度下保持10分钟以上。将接合温度下的保持时间称为加热保持时间。加热保持时间优选为10分钟以上且100分钟以下。如果加热保持时间低于10分钟,则存在钎料熔化及凝固的时间不足的可能性。如果加热保持时间长至超过100分钟,则存在接合层4内的合金分布难控制的可能性。
在加热保持时间结束后进行降温工序。降温工序是从接合温度冷却到常温的工序。降温速度可设定在30℃/分钟以上。在以往的活性金属接合法中,降温速度为5℃/分钟左右。通过采用具有上述那样的DSC曲线的接合钎料,即使提高降温速度也可进行接合。降温速度的上限没有特别的限定,但优选为100℃/分钟以下。如果高至超过100℃/分钟,则存在接合性下降的可能性。因此,降温速度优选为30℃/分钟以上且100℃/分钟以下,更优选为30℃/分钟以上且70℃/分钟以下。此外,为了提高升温速度及降温速度优选采用连续炉。连续炉可在氮气氛中进行热处理。因不需要抽真空,而能够提高升温速度及降温速度。
通过提高降温速度,能够控制接合层4内的Cu-Sn合金的分布。这是因为通过在接合钎料熔融后快速降温,可形成与凝固点或相变点相符的合金。此外,通过存在不形成Ti反应层5的Ti,还能够形成Ti-Sn合金及硅化钛粒子。快速降温能够抑制向铜板的不需要的扩散现象。
升温速度与降温速度的差优选为20℃/分钟以下。也就是说,优选满足|升温速度-降温速度|≤20℃/分钟。在钎料层中,通过加热而产生熔化反应和凝固反应。这些反应在升温工序和降温工序中产生。通过减小升温速度与降温速度的差,能够使反应中产生的应力均匀化。由此,能够抑制翘曲等不良情况。
也可以根据需要一边对接合体1进行载重一边进行加热接合工序。
通过以上这样的接合工序,能够制作接合体1。此外,由于能够降低接合层4的热应力,所以能够降低接合体1的翘曲。
通过对所得到的接合体1进行刻蚀加工,而加工成陶瓷电路基板10。通过根据需要对接合体1实施划线加工,也可以进行多件同时加工。
(实施例)
(实施例1~8、比较例1)
准备表1、表2所示的接合钎料。表1示出原料粉末的粒径,表2示出组成比。
表1
Figure BDA0004096709420000201
表2
Figure BDA0004096709420000202
将实施例及比较例涉及的接合钎料成分与有机粘合剂混合,制作了钎料膏。采用差示扫描热量计,测定各钎料膏的DSC曲线。
作为DSC,采用NETZSCH公司制造的TGA-DSC同时热分析装置STA449-F3-Jupiter。测定通过将钎料适量滴加在氧化铝容器中在Ar气流中进行。将温度程序设定为升温速度20℃/分钟、950℃×20分钟保持、降温速度20℃/分钟。
测定了检测到降温工序的DSC曲线中的放热峰的温度。表3示出在降温工序的DSC曲线中,在400℃以上且600℃以下的放热峰中出现最大峰的温度。
表3
Figure BDA0004096709420000211
如由表3得知,关于实施例涉及的接合钎料,DSC曲线的降温工序中的放热峰的温度在400℃以上且600℃以下的范围内。与此相对应,在比较例1中,放热峰的温度超过600℃。在400℃以上且600℃以下的范围内,没有检测到放热峰。另外,关于实施例涉及的接合钎料,即使在超过600℃且900℃以下的范围内,也检测到放热峰。
接着,作为陶瓷基板,准备氮化硅基板。将热导率为90W/m·K、3点弯曲强度为600MPa、纵300mm×横200mm×板厚0.32mm的氮化硅基板作为氮化硅基板1。此外,将热导率为85W/m·K、3点弯曲强度为650MPa、纵300mm×横200mm×板厚0.25mm的氮化硅基板作为氮化硅基板2。
将纵300mm×横200mm×板厚0.5mm的无氧铜作为铜板1。将纵300mm×横200mm×板厚0.8mm的无氧铜作为铜板2。在陶瓷基板的两面上涂布30μm钎料膏,在各个面上配置铜板。
接着,实施加热接合工序。将接合气氛统一为氮气氛。此外,将接合条件设定在850℃~920℃×30分钟~50分钟的范围内,采用连续炉。将升温速度、降温速度设定为表4所示的条件。通过|升温速度-降温速度|算出了升温速度与降温速度的差。
表4
Figure BDA0004096709420000221
通过以上工序制造了接合体。观察所得到的接合体的接合层断面,调查组成比不同的Cu-Sn合金的有无、Ti反应层的氮化钛的平均粒径、Ti反应层内的Cu及Sn量。此外,在存在组成比不同的Cu-Sn合金时,对Sn量为3原子%以上且9原子%以下的第1Cu-Sn合金的有无和Sn量为10原子%以上且30原子%以下的第2Cu-Sn合金的有无进行了调查。
此外,对Cu-Sn合金的面积比及Ti-Sn合金的面积比也进行了调查。此外,对硅化钛的长径及面积比也进行了调查。在面积比的计算中,采用通过图像软件使EDX元素分布图二值化的方法。详细的方法如前所述。表5~8中示出其结果。
表5
Figure BDA0004096709420000231
表6
Figure BDA0004096709420000232
表7
Figure BDA0004096709420000233
表8
Figure BDA0004096709420000241
如由表5-8得知,实施例涉及的接合体满足优选的条件。Cu-Sn合金成为接合层的主体。此外,观察到第1Cu-Sn合金和第2Cu-Sn合金分别为金属间化合物。
从Cu-Sn合金的区域对任意的10处进行EDX点分析。此外,从Ti-Sn合金的区域对任意的10处进行EDX点分析。图3的三元系相图中示出其结果,都在第1组成区域的范围内。此外,在Cu-Sn合金的EDX点分析结果中,80%以上且100%以下的Cu-Sn合金的组成在第2组成区域的范围内。在80%以上且100%以下的Ti-Sn合金的EDX点分析结果中,80%以上且100%以下的Ti-Sn合金的组成在第3组成区域的范围内。
表8的面积比中的“其它”为Ti反应层、碳化物或金属成分以单质分开熔化而存在的区域。
实施例涉及的接合体中的Ti反应层的厚度为1μm以下。此外,在Ti反应层中,观察到TiN和Ti2N的双方。
与此相对应,在比较例1中,没有确认到组成比不同的Cu-Sn合金。比较例1中观察到微量的Cu-Sn合金,但没有观察到组成不同的Cu-Sn合金。比较例1中,认为是因为AgCu共晶或AgSn成为接合层的主体。
接着,将各实施例及比较例涉及的接合体各制造100枚。分别测定接合强度和翘曲量。
接合强度通过剥离试验进行测定。具体地讲,在各实施例及比较例中,准备剥离试验用试样。作为试样,在陶瓷基板上接合长条状的铜板。此时,以铜板的一端从陶瓷基板突出来的方式进行接合。通过垂直拉伸突出来的铜板,测定剥离强度。
此外,翘曲量是测定接合体的长边侧的翘曲量。将90枚以上的接合体、翘曲量为0.3mm以下的例子作为“最佳”。将70~89枚的接合体中翘曲量为0.3mm以下的例子作为“良好”。将翘曲量超过0.3mm的接合体产生31枚以上的例子作为“不好”。表9示出其结果。
表9
Figure BDA0004096709420000251
如由表9得知,关于实施例涉及的接合体,接合强度与采用含Ag钎料的比较例1涉及的接合体同等。即使将接合体的尺寸增大至200mm以上,也能够抑制翘曲量。即使提高升温速度及降温速度,也能够抑制翘曲量。因此,得知为量产性好的接合体。与此相对应,比较例1中,产生多个翘曲量超过0.3mm的接合体。这是因为没有形成组成比不同的Cu-Sn合金。
调查了实施例及比较例涉及的接合体的铜板中的Sn量。通过用EDX分析接合体的断面而测定了Sn量。接合层和铜板的边界按上述方法进行了定义。将接合层和铜板的边界中的Sn量设定为Sn-1,将距离边界10μm的地方的Sn量设定为Sn-2,将距离边界20μm的地方的Sn量设定为Sn-3。算出Sn-2/Sn-1及Sn-3/Sn-1。
确认了在检测出Sn的区域中离边界最远的点是否在50μm以内。将在50μm以内的例子作为“〇”,将超过50μm的例子作为“×”。
对接合层的空隙的有无进行了调查。通过超声波探伤检査(SAT)调查了空隙的有无。将空隙的体积比为0%以上且0.3%以下作为“◎”、将0.4%以上且1%以下作为“〇”、将2%以上且3%以下作为“△”、将4%以上作为“×”。表10中示出其结果。
表10
Figure BDA0004096709420000261
由表9及表10得知,在实施例涉及的接合体中,抑制了Sn向铜板中的扩散。此外,得知空隙面积也小。特别是,在降低了空隙面积的实施例6~8中,接合强度高达25kN/mm以上。
与此相对应,在比较例中,Sn向铜板中的扩散量大,空隙面积比也大。
以上,对本发明的几个实施方式进行了说明,但这些实施方式是作为例子而提示出的,其意图并非限定发明的范围。这些新颖的实施方式能够以其它各种方式实施,在不脱离发明的主旨的范围内,可以进行各种省略、置换、变更。这些实施方式和其变形例包含于发明的范围、主旨中,同时包含于权利要求书中记载的发明和其均等的范围内。此外,上述各实施方式能够以相互组合的方式实施。
符号说明
1-接合体
2-陶瓷基板
3-铜板
4-接合层
5-Ti反应层
6-Cu-Sn合金或Cu-In合金
7-Ti-Sn合金或Ti-In合金
8-硅化钛粒子
10-陶瓷电路基板
11-电路部
12-散热板

Claims (17)

1.一种接合体,其具备:
陶瓷基板,
铜板,和
配置在所述陶瓷基板的至少一面上、且将所述陶瓷基板和所述铜板接合的接合层;
所述接合层含有:
Ti反应层,其含有氮化钛或氧化钛作为主成分,和
多个第1合金,其位于所述Ti反应层与所述铜板之间,分别含有选自Cu-Sn合金及Cu-In合金中的一种以上,且具有相互不同的Sn浓度或In浓度。
2.根据权利要求1所述的接合体,其特征在于,
所述接合层进一步含有位于所述Ti反应层与所述铜板之间的第2合金,
所述第2合金含有选自Ti-Sn合金及Ti-In合金中的一种以上,
在分别对所述接合层的厚度×宽度方向40μm的3个区域进行分析而得的平均值中,所述多个第1合金的合计面积大于所述第2合金的合计面积。
3.根据权利要求2所述的接合体,其特征在于,
所述多个第1合金的至少一部分为Cu-Sn合金,
所述第2合金为Ti-Sn合金,
所述接合层的通过EDX点分析而检测出的所述多个第1合金的所述至少一部分及所述第2合金具备处于由Cu、Sn、Ti的三元系相图中的(97、3、0)、(60、40、0)、(2、40、58)、(39、3、58)所围成的区域内的合金。
4.根据权利要求1~3中任一项所述的接合体,其特征在于,
所述多个第1合金的至少一部分为Cu-Sn合金,
所述接合层的通过EDX点分析而检测出的所述多个第1合金的所述至少一部分具备处于由Cu、Sn、Ti的三元系相图中的(97、3、0)、(77、23、0)、(52、23、25)、(72、3、25)所围成的区域内的合金。
5.根据权利要求2或3所述的接合体,其特征在于,
所述第2合金为Ti-Sn合金,
所述接合层的通过EDX点分析而检测出的所述第2合金具备处于由Cu、Sn、Ti的三元系相图中的(41、23、36)、(24、40、36)、(2、40、58)、(19、23、58)所围成的区域内的合金。
6.根据权利要求1~5中任一项所述的接合体,其特征在于,在所述多个第1合金的1个以上中,Ti含量为1原子%以下。
7.根据权利要求1~6中任一项所述的接合体,其特征在于,
在所述多个第1合金的一部分中,Sn含量为3原子%以上且9原子%以下,
在所述多个第1合金的另一部分中,Sn含量为10原子%以上且30原子%以下。
8.根据权利要求1~7中任一项所述的接合体,其特征在于,所述多个第1合金中的1个以上的凝固点或相变点为400℃以上且600℃以下。
9.根据权利要求1~8中任一项所述的接合体,其特征在于,
所述Ti反应层含有平均粒径为50nm以下的氮化钛粒子,
在所述氮化钛粒子的晶界中存在第1元素,所述第1元素含有Cu和选自Sn及In中的一种或两种。
10.根据权利要求1~9中任一项所述的接合体,其特征在于,在分别对所述接合层的厚度×宽度方向40μm的3个区域进行分析而得的平均值中,所述多个第1合金的合计面积为3个所述区域的面积的50%以上且95%以下。
11.根据权利要求1~10中任一项所述的接合体,其特征在于,所述接合层含有长径为0.5μm以上且6μm以下的硅化钛粒子。
12.根据权利要求1~11中任一项所述的接合体,其特征在于,
所述接合层含有长径为0.5μm以上且6μm以下的多个硅化钛粒子,
在所述接合层的厚度×宽度方向200μm的区域中,所述多个硅化钛粒子的面积比为1%以上且15%以下。
13.根据权利要求1~12中任一项所述的接合体,其特征在于,所述接合层进一步含有碳。
14.根据权利要求1~13中任一项所述的接合体,其特征在于,所述Ti反应层的厚度为1μm以下。
15.根据权利要求1~14中任一项所述的接合体,其特征在于,
在所述接合层和所述铜板的边界中,存在含有选自Sn及In中的一种或两种的第1元素,
距离所述边界10μm的所述铜板中的区域中的所述第1元素的第2浓度C2相对于所述边界中的所述第1元素的第1浓度C1的比C2/C1为0.60以下。
16.一种陶瓷电路基板,其特征在于,其具备权利要求1~15中任一项所述的接合体。
17.一种半导体装置,其特征在于,其具备:
权利要求16所述的陶瓷电路基板、和
安装在所述陶瓷电路基板上的半导体元件。
CN202180053012.9A 2020-10-07 2021-10-07 接合体、陶瓷电路基板及半导体装置 Pending CN115989579A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020169538 2020-10-07
JP2020-169538 2020-10-07
PCT/JP2021/037152 WO2022075409A1 (ja) 2020-10-07 2021-10-07 接合体、セラミックス回路基板、および半導体装置

Publications (1)

Publication Number Publication Date
CN115989579A true CN115989579A (zh) 2023-04-18

Family

ID=81126526

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180053012.9A Pending CN115989579A (zh) 2020-10-07 2021-10-07 接合体、陶瓷电路基板及半导体装置

Country Status (5)

Country Link
US (1) US20230187310A1 (zh)
EP (1) EP4227284A1 (zh)
JP (1) JPWO2022075409A1 (zh)
CN (1) CN115989579A (zh)
WO (1) WO2022075409A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024009851A1 (ja) * 2022-07-05 2024-01-11 株式会社 東芝 接合体、セラミックス回路基板、半導体装置、及び接合体の製造方法
CN116082055B (zh) * 2023-01-18 2023-09-26 潮州三环(集团)股份有限公司 一种拼接陶瓷及其制备方法与应用

Citations (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6256380A (ja) * 1985-09-05 1987-03-12 株式会社東芝 セラミツクス−金属接合部材
CN1152371A (zh) * 1995-07-21 1997-06-18 株式会社东芝 陶瓷电路基板
EP0795524A1 (en) * 1996-03-12 1997-09-17 Ngk Insulators, Ltd. A joined article, a process for producing said joined article, and a brazing agent for use in producing such a joined article
JPH10120476A (ja) * 1996-08-30 1998-05-12 Ngk Spark Plug Co Ltd セラミックと金属との接合体
US20050046032A1 (en) * 2003-08-26 2005-03-03 Toshimichi Naruse Bonding material and circuit device using the same
JP2005347767A (ja) * 2005-07-19 2005-12-15 Toshiba Corp セラミックス回路基板の製造方法
JP2007173577A (ja) * 2005-12-22 2007-07-05 Hitachi Metals Ltd セラミックス回路基板
US20080035707A1 (en) * 2006-08-14 2008-02-14 The Regents Of The University Of California Transient-liquid-phase joining of ceramics at low temperatures
US20100068552A1 (en) * 2008-03-31 2010-03-18 Infineon Technologies Ag Module including a stable solder joint
CN104011852A (zh) * 2011-12-20 2014-08-27 株式会社东芝 陶瓷铜电路基板和使用了陶瓷铜电路基板的半导体装置
CN105027277A (zh) * 2013-03-18 2015-11-04 三菱综合材料株式会社 功率模块用基板的制造方法
CN105190869A (zh) * 2013-03-18 2015-12-23 三菱综合材料株式会社 接合体的制造方法、及功率模块用基板的制造方法
CN105393347A (zh) * 2013-08-26 2016-03-09 三菱综合材料株式会社 接合体及功率模块用基板
CN105452195A (zh) * 2013-09-30 2016-03-30 三菱综合材料株式会社 Cu-陶瓷接合体、Cu-陶瓷接合体的制造方法及功率模块用基板
WO2016079881A1 (ja) * 2014-11-21 2016-05-26 株式会社日立製作所 半導体パワーモジュールおよびその製造方法ならびに移動体
CN105829266A (zh) * 2014-03-20 2016-08-03 三菱综合材料株式会社 接合体、功率模块用基板、功率模块及接合体的制造方法
CN106312220A (zh) * 2016-10-12 2017-01-11 哈尔滨工业大学(威海) 一种功率模块用陶瓷基板覆铜的低温连接方法
CN106514039A (zh) * 2016-11-03 2017-03-22 华北水利水电大学 一种铜锡钛钎料及其制备方法
JP2017112277A (ja) * 2015-12-17 2017-06-22 三菱マテリアル株式会社 接合体、冷却器付きパワーモジュール用基板、冷却器付きパワーモジュール用基板の製造方法
JP2017135373A (ja) * 2016-01-22 2017-08-03 三菱マテリアル株式会社 接合体、パワーモジュール用基板、接合体の製造方法及びパワーモジュール用基板の製造方法
WO2018003845A1 (ja) * 2016-06-30 2018-01-04 三菱マテリアル株式会社 銅/セラミックス接合体、及び、絶縁回路基板
KR20180017635A (ko) * 2016-08-10 2018-02-21 주식회사 아모센스 고주파 기판과 그 제조 방법
US20180318922A1 (en) * 2015-11-06 2018-11-08 Innomaq 21, S.L. Method for the economic manufacturing of metallic parts
CN109315061A (zh) * 2016-06-10 2019-02-05 田中贵金属工业株式会社 陶瓷电路基板及陶瓷电路基板的制造方法
CN109417056A (zh) * 2016-06-30 2019-03-01 三菱综合材料株式会社 铜-陶瓷接合体及绝缘电路基板
US20190189548A1 (en) * 2016-05-19 2019-06-20 Mitsubishi Materials Corporation Power module substrate
CN110709369A (zh) * 2017-05-30 2020-01-17 电化株式会社 陶瓷电路基板和使用其的模块
US20220102240A1 (en) * 2019-07-23 2022-03-31 Ngk Insulators, Ltd. Bonded substrate, and method for manufacturing bonded substrate
CN114845977A (zh) * 2019-12-19 2022-08-02 三菱综合材料株式会社 铜-陶瓷接合体、及绝缘电路基板
WO2023234286A1 (ja) * 2022-06-02 2023-12-07 株式会社 東芝 セラミックス回路基板およびそれを用いた半導体装置
CN117362066A (zh) * 2022-07-01 2024-01-09 比亚迪股份有限公司 陶瓷覆铜基板及其制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3834351B2 (ja) * 1996-04-09 2006-10-18 株式会社東芝 セラミックス回路基板
JP3445461B2 (ja) * 1997-03-13 2003-09-08 株式会社東芝 ハンダ接合方法および超音波センサー
JP6319643B2 (ja) * 2012-02-29 2018-05-09 日立金属株式会社 セラミックス−銅接合体およびその製造方法
JP6079505B2 (ja) * 2013-08-26 2017-02-15 三菱マテリアル株式会社 接合体及びパワーモジュール用基板
CN109476556B (zh) 2016-07-28 2022-03-01 株式会社东芝 接合体、电路基板及半导体装置
EP3618107A4 (en) 2017-04-25 2020-04-08 Denka Company Limited CERAMIC CIRCUIT BOARD, MANUFACTURING METHOD OF CERAMIC CIRCUIT BOARD, AND MODULE USING CERAMIC CIRCUIT BOARD

Patent Citations (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6256380A (ja) * 1985-09-05 1987-03-12 株式会社東芝 セラミツクス−金属接合部材
CN1152371A (zh) * 1995-07-21 1997-06-18 株式会社东芝 陶瓷电路基板
EP0795524A1 (en) * 1996-03-12 1997-09-17 Ngk Insulators, Ltd. A joined article, a process for producing said joined article, and a brazing agent for use in producing such a joined article
JPH10120476A (ja) * 1996-08-30 1998-05-12 Ngk Spark Plug Co Ltd セラミックと金属との接合体
US20050046032A1 (en) * 2003-08-26 2005-03-03 Toshimichi Naruse Bonding material and circuit device using the same
JP2005347767A (ja) * 2005-07-19 2005-12-15 Toshiba Corp セラミックス回路基板の製造方法
JP2007173577A (ja) * 2005-12-22 2007-07-05 Hitachi Metals Ltd セラミックス回路基板
US20080035707A1 (en) * 2006-08-14 2008-02-14 The Regents Of The University Of California Transient-liquid-phase joining of ceramics at low temperatures
US20100068552A1 (en) * 2008-03-31 2010-03-18 Infineon Technologies Ag Module including a stable solder joint
CN104011852A (zh) * 2011-12-20 2014-08-27 株式会社东芝 陶瓷铜电路基板和使用了陶瓷铜电路基板的半导体装置
CN105027277A (zh) * 2013-03-18 2015-11-04 三菱综合材料株式会社 功率模块用基板的制造方法
CN105190869A (zh) * 2013-03-18 2015-12-23 三菱综合材料株式会社 接合体的制造方法、及功率模块用基板的制造方法
CN105393347A (zh) * 2013-08-26 2016-03-09 三菱综合材料株式会社 接合体及功率模块用基板
CN105452195A (zh) * 2013-09-30 2016-03-30 三菱综合材料株式会社 Cu-陶瓷接合体、Cu-陶瓷接合体的制造方法及功率模块用基板
CN105829266A (zh) * 2014-03-20 2016-08-03 三菱综合材料株式会社 接合体、功率模块用基板、功率模块及接合体的制造方法
WO2016079881A1 (ja) * 2014-11-21 2016-05-26 株式会社日立製作所 半導体パワーモジュールおよびその製造方法ならびに移動体
US20180318922A1 (en) * 2015-11-06 2018-11-08 Innomaq 21, S.L. Method for the economic manufacturing of metallic parts
JP2017112277A (ja) * 2015-12-17 2017-06-22 三菱マテリアル株式会社 接合体、冷却器付きパワーモジュール用基板、冷却器付きパワーモジュール用基板の製造方法
JP2017135373A (ja) * 2016-01-22 2017-08-03 三菱マテリアル株式会社 接合体、パワーモジュール用基板、接合体の製造方法及びパワーモジュール用基板の製造方法
US20190189548A1 (en) * 2016-05-19 2019-06-20 Mitsubishi Materials Corporation Power module substrate
CN109315061A (zh) * 2016-06-10 2019-02-05 田中贵金属工业株式会社 陶瓷电路基板及陶瓷电路基板的制造方法
WO2018003845A1 (ja) * 2016-06-30 2018-01-04 三菱マテリアル株式会社 銅/セラミックス接合体、及び、絶縁回路基板
CN109417056A (zh) * 2016-06-30 2019-03-01 三菱综合材料株式会社 铜-陶瓷接合体及绝缘电路基板
KR20180017635A (ko) * 2016-08-10 2018-02-21 주식회사 아모센스 고주파 기판과 그 제조 방법
CN106312220A (zh) * 2016-10-12 2017-01-11 哈尔滨工业大学(威海) 一种功率模块用陶瓷基板覆铜的低温连接方法
CN106514039A (zh) * 2016-11-03 2017-03-22 华北水利水电大学 一种铜锡钛钎料及其制备方法
CN110709369A (zh) * 2017-05-30 2020-01-17 电化株式会社 陶瓷电路基板和使用其的模块
US20220102240A1 (en) * 2019-07-23 2022-03-31 Ngk Insulators, Ltd. Bonded substrate, and method for manufacturing bonded substrate
CN114845977A (zh) * 2019-12-19 2022-08-02 三菱综合材料株式会社 铜-陶瓷接合体、及绝缘电路基板
WO2023234286A1 (ja) * 2022-06-02 2023-12-07 株式会社 東芝 セラミックス回路基板およびそれを用いた半導体装置
CN117362066A (zh) * 2022-07-01 2024-01-09 比亚迪股份有限公司 陶瓷覆铜基板及其制备方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
冈本平;王联菊;: "用钎焊法接合陶瓷与金属", 热处理, no. 02, 31 December 1990 (1990-12-31) *
宋庭丰;蒋小松;莫德锋;沈一璋;朱德贵;: "Al_2O_3陶瓷与可伐合金钎焊的研究进展", 电焊机, no. 04, 20 April 2017 (2017-04-20) *

Also Published As

Publication number Publication date
JPWO2022075409A1 (zh) 2022-04-14
EP4227284A1 (en) 2023-08-16
US20230187310A1 (en) 2023-06-15
WO2022075409A1 (ja) 2022-04-14

Similar Documents

Publication Publication Date Title
CN115989579A (zh) 接合体、陶瓷电路基板及半导体装置
CN105452501B (zh) 铜合金、铜合金薄板及铜合金的制造方法
TW201813462A (zh) 陶瓷電路基板、及陶瓷電路基板的製造方法
CN105452500B (zh) 铜合金、铜合金薄板及铜合金的制造方法
JP2020031238A (ja) 半導体装置用ボンディングワイヤ
US10399186B2 (en) Lead-free eutectic solder alloy comprising zinc as the main component and aluminum as an alloying metal
WO2021235387A1 (ja) 接合体、セラミックス銅回路基板、及び半導体装置
US20230140744A1 (en) Bonded body, circuit board, semiconductor device, and method for manufacturing bonded body
WO2007094507A1 (ja) Cr-Cu合金、その製造方法、半導体用放熱板および半導体用放熱部品
EP3872204A1 (en) Composite member
WO2022024832A1 (ja) 接合体、回路基板、半導体装置、及び接合体の製造方法
US20220288726A1 (en) Brazing material, bonded body, ceramic circuit board, and method for manufacturing bonded body
CN116018884A (zh) 接合体及采用其的陶瓷电路基板以及半导体装置
EP3632880A1 (en) Ceramic circuit board and method for producing same
KR20220152386A (ko) 복합 재료 및 방열 부재
KR102264644B1 (ko) W-Ti 스퍼터링 타깃
JP2011084754A (ja) スパッタリングターゲットの製造方法
CN114846912A (zh) 接合体、陶瓷铜电路基板、接合体的制造方法及陶瓷铜电路基板的制造方法
JP6980161B1 (ja) 複合材料、ヒートシンク及び半導体装置
WO2024009851A1 (ja) 接合体、セラミックス回路基板、半導体装置、及び接合体の製造方法
WO2023249037A1 (ja) 半導体装置用ボンディングワイヤ
JP2015020189A (ja) Auを主成分とするPbフリーAu−Ge−Sn系はんだ合金
CN115041862A (zh) 一种金锡合金箔带及其制备方法
CN116000497A (zh) 软钎料合金、焊膏、焊料球、预成型软钎料和钎焊接头

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination