CN114846912A - 接合体、陶瓷铜电路基板、接合体的制造方法及陶瓷铜电路基板的制造方法 - Google Patents

接合体、陶瓷铜电路基板、接合体的制造方法及陶瓷铜电路基板的制造方法 Download PDF

Info

Publication number
CN114846912A
CN114846912A CN202180007322.7A CN202180007322A CN114846912A CN 114846912 A CN114846912 A CN 114846912A CN 202180007322 A CN202180007322 A CN 202180007322A CN 114846912 A CN114846912 A CN 114846912A
Authority
CN
China
Prior art keywords
copper
copper plate
ceramic substrate
crystal grains
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180007322.7A
Other languages
English (en)
Inventor
米津麻纪
末永诚一
藤泽幸子
佐野孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Materials Co Ltd
Original Assignee
Toshiba Corp
Toshiba Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Materials Co Ltd filed Critical Toshiba Corp
Publication of CN114846912A publication Critical patent/CN114846912A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0263—Details about a collection of particles
    • H05K2201/0266—Size distribution
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Products (AREA)

Abstract

一种接合体，其是具备陶瓷基板和介由接合层与上述陶瓷基板接合的铜板的接合体，其特征在于，上述铜板具有与上述陶瓷基板和上述铜板接合的方向垂直的表面，在上述表面中所含的5mm×5mm的3个区域中，长径超过400μm的铜晶粒的个数比例为0％～5％。优选接合温度为800℃以下。此外，优选长径超过400μm的铜晶粒的个数比例为1％以下。

Description

接合体、陶瓷铜电路基板、接合体的制造方法及陶瓷铜电路基 板的制造方法
技术领域
后述的实施方式涉及接合体、陶瓷铜电路基板、接合体的制造方法及陶瓷铜电路基板的制造方法。
背景技术
陶瓷基板与铜板的接合体被用于搭载半导体元件等的电路基板。在国际公开第2018/021472号公报(专利文献1)中公开了将陶瓷基板与铜板接合而成的陶瓷铜电路基板。在专利文献1中，含有Ag、Cu、Ti等的钎料作为接合层来使用。此外，通过控制接合层的纳米压痕硬度而提高了TCT特性。在专利文献1中，通过使接合层中存在AgTi晶体、TiC等而控制了纳米压痕硬度。在专利文献1中，通过控制纳米压痕硬度而提高了接合强度和TCT特性。
在专利文献1中，以接合温度780～850℃的高温进行接合。若接合温度高，则接合设备的负担增加。此外，高温下的接合会对陶瓷基板及铜板施加热应力。热应力的负载会成为陶瓷铜电路基板的变形的原因。因此，要求更低的温度下的接合。
例如，在国际公开第2018/199060号公报(专利文献2)中公开了在接合温度720～800℃下接合而成的陶瓷铜电路基板。
现有技术文献
专利文献
专利文献1：国际公开第2018/021472号公报
专利文献2：国际公开第2018/199060号公报
发明内容
发明所要解决的课题
专利文献2中的接合温度由于比专利文献1中的接合温度低，因此能够缓和热应力。但另一方面，再多的性能提高并未实现。例如，若增大陶瓷基板则产生了接合体的翘曲量变大这样的课题。对其原因进行了追究，结果获知，该课题起因于铜板的晶粒生长。本发明是用于应对这样的课题的发明。本发明是用于提供抑制了铜板的晶粒生长的陶瓷铜电路基板的发明。
用于解决课题的手段
一种接合体，其是具备陶瓷基板和介由接合层与上述陶瓷基板接合的铜板的接合体，其特征在于，上述铜板具有与上述陶瓷基板和上述铜板接合的方向垂直的表面，在上述表面中所含的5mm×5mm的3个区域中，长径超过400μm的铜晶粒的个数比例为0％～5％。
附图说明
图1是表示实施方式所涉及的接合体的一个例子的图。
图2是表示铜板的晶体结构的一个例子的图。
图3是表示用于进行多件同时加工的一个例子的图。
图4是表示实施方式所涉及的陶瓷铜电路基板的另一个例子的图。
图5是表示实施方式所涉及的陶瓷铜电路基板的一个例子的图。
图6是表示实施方式所涉及的半导体装置的一个例子的图。
具体实施方式
实施方式所涉及的接合体具备陶瓷基板和介由接合层与上述陶瓷基板接合的铜板。其特征在于，上述铜板具有与上述陶瓷基板和上述铜板接合的方向垂直的表面，在上述表面中所含的5mm×5mm的3个区域中，长径超过400μm的铜晶粒的个数比例为0％～5％。
图1表示实施方式所涉及的接合体的一个例子。在图1中，1为接合体。2为陶瓷基板。3为铜板(表铜板)。4为铜板(背铜板)。5为接合层(表接合层)。6为接合层(背接合层)。在图1的例子中，陶瓷基板的纵尺寸及横尺寸分别与铜板的纵尺寸及横尺寸相同。
接合体1具有在陶瓷基板2的两面分别介由接合层5及接合层6而接合有铜板3及铜板4的结构。为了方便起见，将铜板3称为表铜板，将接合层5称为表接合层。此外，将铜板4称为背铜板，将接合层6称为背接合层。在图1的例子中，在陶瓷基板的两面接合有铜板。实施方式所涉及的接合体并不限定于这样的形状。铜板尺寸可以适当变更。此外，也可以仅在陶瓷基板的单面接合有铜板。
图2表示铜板的晶体结构的一个例子。在图2中，3为铜板。7为铜晶粒。铜板为多晶体。例如，各个铜晶粒具有面心立方晶格结构。
对铜晶粒利用放大照片来观察。放大照片通过光学显微镜或扫描电子显微镜(SEM)来拍摄。在难以确认晶界时，也可以实施化学研磨或蚀刻处理。倍率设定为100倍以上。观察对象是与陶瓷基板和铜板接合的方向垂直的铜板的表面。通过化学研磨或蚀刻处理被除去的铜板的厚度设定为该接合方向上的铜晶粒1个量以下。因为若铜晶粒2个量以上的厚度被除去，则变得不是所谓的铜板表面。即，所谓铜板表面是指作为陶瓷铜电路基板来使用时的铜板表面。作为铜晶粒1个量以下的厚度，例如设定为10μm以下。
将5mm×5mm设定为单位面积，将单位面积5mm×5mm的区域设定为1个观察区域。在放大照片中，测定单位面积5mm×5mm中拍摄的铜晶粒的长径。铜晶粒的长径对应于铜晶粒的外缘上的2点间的距离中最长的距离。在单位面积5mm×5mm中，仅将拍摄到全部轮廓的铜晶粒设定为测定对象。观察3处单位面积5mm×5mm的区域，测定其合计的粒指数。所谓粒指数是通过使用各区域中的各铜晶粒的长径来求出个数比例而得到的值。彼此充分分开的3个区域被选定作为观察区域。观察区域随机地被选定。此外，轮廓被放大照片的端部中断的铜晶粒不包含在测定对象中。此外，在一个视场中无法观察单位面积5mm×5mm时，也可以将彼此相邻的多个放大照片互相连接而得到5mm×5mm的照片。
实施方式所涉及的接合体的特征在于，在铜板表面的3个观察区域中，长径超过400μm的铜晶粒的个数比例为0％～5％。这表示长径为400μm以下的铜晶粒7的个数比例为95％以上。
长径超过400μm的铜晶粒是伴随热处理发生晶粒生长而成的粗大粒。在介由接合层将陶瓷基板与铜板接合的情况下，铜板被暴露于800℃左右的高温下。铜板因高温化而发生晶粒生长。若沿与表面平行的方向发生晶粒生长而形成粗大粒，则变得容易在接合体中产生翘曲。本申请发明的发明者们发现：若在表面中在单位面积5mm×5mm中长径超过400μm的铜晶粒达到6％以上，则翘曲变大。特别是若接合体变大，则容易产生翘曲。在实施方式所涉及的接合体中，由于抑制了长径超过400μm以下的铜晶粒的个数，因此能够降低翘曲。
需要说明的是，与表面垂直的截面方向上的晶粒生长不易对接合体的翘曲造成影响。因此，只要在铜板表面中上述个数比例为0％～5％，则在截面中长径超过400μm的铜晶粒的个数比例也可以超过5％。
长径超过400μm的铜晶粒的个数比例优选为1％以下。铜晶粒7的长径优选为300μm以下。若铜晶粒7的长径小至300μm以下，则翘曲的抑制效果进一步提高。
铜晶粒的长径的下限值没有特别限定。优选长径为10μm以上。铜晶粒7的尺寸小的铜板有可能导致制造成本的增大。
铜晶粒7的长径的平均值优选为30μm～300μm。
铜晶粒7的长径的平均值为3处的单位面积5mm×5mm中拍摄的铜晶粒的长径的平均值。在1个单位面积5mm×5mm中，仅拍摄到全部轮廓的铜晶粒被选定作为测定对象。观察3处单位面积5mm×5mm，通过算出作为测定对象的铜晶粒的长径的平均而得到平均值。平均值通过个数比例来算出。例如，在观察到长径分别为350μm、220μm、200μm、120μm、40μm的5个铜晶粒时，长径的平均值为186μm(＝(350+220+200+120+40)÷5)。
若长径的平均值低于30μm，则铜晶粒过小。在包含铜板小的晶体的集合体的情况下，存在大的晶体时的影响变大。此外，若长径的平均值超过300μm，则长径超过400μm的铜晶粒的数目增加的可能性变高。因此，长径的平均值优选为30μm～300μm、进而优选为50μm～150μm。
此外，长径为平均范围内的铜晶粒的个数比例优选为80％以上。平均范围为铜晶粒的长径的平均值的0.5倍～2倍。小的铜晶粒或大的铜晶粒容易成为由晶粒生长产生的局部的应力的原因。因此，优选接近平均值的尺寸的铜晶粒的数目多。因此，长径为平均范围内的铜晶粒的个数比例优选为80％以上、进而优选为90％～100％。
相对于平均值的个数比例可以通过测定粒径分布来判别。测定单位面积5mm×5mm中拍摄的铜晶粒的长径。测定3处量的单位面积5mm×5mm，求出粒度分布图表。或者，也可以对放大照片进行图像解析而得到粒度分布图表。
此外，优选：陶瓷基板的波纹度曲线的算术平均波纹度Wa为2μm以下，波纹度曲线的最大截面高度Wt为10μm以下。
所谓波纹度曲线是通过对截面曲线应用截止值λf和λc的相位补偿型滤波器而得到的轮廓曲线。波纹度曲线设定为依据JIS-B-0601(2013)(ISO4287)而进行测定。
所谓Wa为2μm以下、Wt为10μm以下表示陶瓷基板表面的凹凸小。若陶瓷基板表面的凹凸大，则接合时的热向铜板的传导方式部分地不同。若部分的热的传导方式不同，则对部分的接合性产生影响。若陶瓷基板大型化，则容易成为翘曲的原因。
作为陶瓷基板，可列举出氮化硅基板、氮化铝基板、氧化铝基板、阿卢西尔高硅耐热铝合金基板等。
陶瓷基板的厚度优选为0.1mm～1mm。基板厚度低于0.1mm时，有可能导致强度的降低。此外，若厚度大于1mm则陶瓷基板成为热电阻体，有可能使接合体的散热性降低。
氮化硅基板的三点弯曲强度优选为600MPa以上。此外，氮化硅基板的热导率优选为80W/m·K以上。通过提高氮化硅基板的强度，能够减薄基板厚度。因此，氮化硅基板的三点弯曲强度优选为600MPa以上、进而优选为700MPa以上。由此，能够将氮化硅基板的基板厚度减薄至0.40mm以下、进而0.30mm以下。
氮化铝基板的三点弯曲强度为300～450MPa左右。其另一方面，氮化铝基板的热导率为160W/m·K以上。氮化铝基板的强度由于比氮化硅基板低，因此基板厚度优选为0.60mm以上。
此外，氧化铝基板的三点弯曲强度为300～450MPa左右，但氧化铝基板廉价。此外，阿卢西尔高硅耐热铝合金基板的三点弯曲强度高达550MPa程度，但阿卢西尔高硅耐热铝合金基板的热导率为30～50W/m·K左右。
陶瓷基板优选为氮化硅基板或氮化铝基板中的任一者。氮化硅基板或氮化铝基板通过使用后述的活性金属接合法，能够提高与铜板的接合强度。特别优选氮化硅基板。氮化硅基板由于具有高强度，因此即使将厚的铜板与氮化硅基板接合，也能够得到优异的可靠性。
接合层优选含有活性金属。活性金属为选自Ti(钛)、Zr(锆)及Hf(铪)中的1种。将含有活性金属的钎料称为活性金属钎料。此外，使用了活性金属钎料的接合方法被称为活性金属接合法。通过将活性金属钎料配置于陶瓷基板与铜板之间并进行热处理而得到接合体。在得到接合体之后，活性金属钎料成为接合层。此外，作为活性金属，优选Ti。Ti为比Zr、Hf活泼的金属。此外，Ti的成本比Zr及Hf廉价。活性金属并不限于金属单质，也可以作为化合物或合金而添加到钎料中。作为化合物，可列举出氢化物、氧化物、氮化物等。
此外，活性金属钎料优选含有选自Ag(银)、Cu(铜)、Sn(锡)、In(铟)及C(碳)中的1种或2种以上作为除活性金属以外的成分。Ag或Cu是成为钎料的母材的成分。Sn或In具有降低钎料的熔点的效果。C具有控制钎料的流动性或者与其它成分反应而控制接合层的组织的效果。因此，作为钎料的成分，可列举出Ag-Cu-Ti、Ag-Cu-Sn-Ti、Ag-Cu-Ti-C、Ag-Cu-Sn-Ti-C、Ag-Ti、Cu-Ti、Ag-Sn-Ti、Cu-Sn-Ti、Ag-Ti-C、Cu-Ti-C、Ag-Sn-Ti-C、Cu-Sn-Ti-C。此外，也可以使用In来代替Sn。也可以使用Sn和In这两者。也可以使用Bi(铋)、Sb(锑)、Ga(镓)等低熔点金属来代替Sn及In。
关于活性金属钎料的组成，优选Ag(银)为0质量％～75质量％、Cu(铜)为15质量％～85质量％、Ti(钛)或TiH2(氢化钛)为1质量％～15质量％。在使用Ti和TiH2这两者的情况下，它们的合计优选为1～15质量％的范围内。在使用Ag和Cu这两者的情况下，优选Ag为20～60质量％、Cu为15～40质量％。
钎料根据需要也可以含有1质量％～50质量％的Sn(锡)或In(铟)中的1种或2种。Ti或TiH2的含量优选为1～15质量％。此外，钎料也可以根据需要含有0.1质量％～2wt％的C(碳)。
关于活性金属钎料的组成的比率，将混合的原料的合计设定为100质量％而算出。例如，在由Ag、Cu及Ti这3种来构成钎料的情况下，Ag+Cu+Ti＝100质量％。在由Ag、Cu、TiH2及In这4种来构成钎料的情况下，Ag+Cu+TiH2+In＝100质量％。在由Ag、Cu、Ti、Sn、C这5种来构成钎料的情况下，Ag+Cu+Ti+Sn+C＝100质量％。
此外，接合层优选含有Ag、Cu及Ti。所谓接合层包含Ag、Cu及Ti表示活性金属钎料包含Ag、Cu及Ti。Ag-Cu-Ti系钎料会提高接合强度。此外，Ag-Cu-Ti-Sn系钎料由于能够降低钎料的熔点，因此能够降低接合温度。
通过将接合温度设定为700℃以下，能够抑制Ag向铜板的扩散量。能够抑制Ag扩散到铜板的表面。此外，通过将接合温度设定为700℃以下，Ag主要扩散到铜板的结晶晶界处。由此，能够抑制所扩散的Ag阻碍铜板的蚀刻。
接着，对接合体的制造方法进行说明。实施方式所涉及的接合体只要是具有上述构成，则其制造方法没有限定。这里，作为用于成品率良好地得到接合体的方法，可列举出下述例子。
实施方式所涉及的接合体的制造方法的特征在于，其具备：在陶瓷基板与铜板之间配置接合层用的钎料的工序；和接合温度为800℃以下的接合工序。
首先，进行在陶瓷基板上介由接合层用的钎料而配置铜板的工序。钎料为上述的活性金属钎料。活性金属钎料为包含Ti等活性金属的钎料。活性金属也可以作为氢化物等活性金属化合物而添加。活性金属钎料优选含有选自Ag(银)、Cu(铜)、Sn(锡)、In(铟)及C(碳)中的1种或2种以上作为除活性金属以外的成分。
首先，通过进行将所需成分混合的工序，制备活性金属钎料糊剂。为了得到糊剂，与粘合剂、溶剂进行混合是有效的。
将活性金属钎料糊剂涂布于陶瓷基板或铜板中的至少一者上。活性金属钎料糊剂的厚度优选为5μm～60μm。所谓活性金属钎料糊剂的厚度是使所涂布的糊剂干燥后的厚度。厚度低于5μm时，有可能接合强度降低。此外，若超过60μm而厚，则有可能接合工序中的热应力变大、接合体的翘曲变大。因此，活性金属钎料糊剂的厚度优选为5μm～60μm、进而优选为10μm～50μm。
在进行将活性金属钎料糊剂涂布于一者上的工序之后，进行将未涂布糊剂的另一者载置于一者上的工序。例如，在陶瓷基板上涂布活性金属钎料糊剂的情况下，进行介由活性金属钎料糊剂将铜板载置在陶瓷基板上的工序。也可以在陶瓷基板的两面上涂布活性金属钎料糊剂，在两面上配置铜板。也可以在铜板上涂布活性金属钎料糊剂，介由活性金属钎料糊剂将陶瓷基板配置在铜板上。
接着，进行接合温度为800℃以下的接合工序。所谓接合温度是指在接合工序中保持一定时间的温度中最高的温度。若接合温度高，则可促进构成铜板的铜晶粒的晶粒生长。在以往的活性金属接合法中，接合温度为850℃左右。若接合温度超过800℃，则铜板的晶粒生长变大。若铜板的晶粒生长大，则变得容易生成长径超过400μm的大的铜晶粒。
接合温度优选为800℃以下、进而优选为700℃以下。需要说明的是，接合温度的下限没有特别限定，但优选为500℃以上。若接合温度低，则有可能接合的可靠性降低。因此，接合温度优选为500℃～800℃、进而优选为550℃～700℃。此外，接合温度的保持时间优选为60分钟以下、进而优选为30分钟以下。保持时间的下限没有特别限定，但优选为1分钟以上。低于1分钟时，有可能Ag扩散变得不充分而接合性不稳定。
此外，在将接合前的铜板的平均粒径设定为A(μm)，将接合后的铜板的平均粒径设定为B(μm)时，优选满足B/A≤10。此外，进一步优选满足1.1≤B/A≤5。
所谓B/A≤10表示接合前后的晶粒生长的比例为10倍以下。所谓晶粒生长是通过热而铜板的铜晶粒变大的现象。晶粒生长由于各个铜晶粒逐渐变大，因此产生应力。若B/A超过10倍而大，则应力变得过大而变得容易产生接合体的翘曲。因此，B/A优选满足B/A≤10、进而优选满足1.1≤B/A≤5。
平均粒径A可以通过以下的方法来算出。对接合前的铜板的表面中所含的单位面积5mm×5mm的3个区域进行观察。在各区域中，选定作为测定对象的铜晶粒。测定所选定的各同晶体的长径。通过算出各长径的平均，可得到平均粒径。
平均粒径B如上所述为由对单位面积5mm×5mm的3个区域进行观察的结果得到的长径的平均值。
关于接合用钎料，DSC曲线中的最大的吸热峰优选为700℃以下。为了抑制晶粒生长，将接合温度设定为800℃以下是有效的。因此，钎料的熔点为700℃以下是有效的。优选钎料的熔点为550℃～700℃。
所谓DSC曲线是使用差示扫描量热计(DSC)来测定吸热反应、放热反应的峰而得到的曲线。负方向的峰表示发生了吸热反应。正方向的峰表示发生了放热反应。
DSC曲线经由包含升温工序、一定的温度下的保持工序及降温工序的温度曲线来测定。在该温度曲线中，升温工序从常温以升温速度5℃/min升温至500℃为止。接着，升温工序将500℃保持60分钟。接着，升温工序以升温速度5℃/min升温至845℃为止。之后，保持工序将845℃的温度保持30分钟。降温工序从845℃以降温速度5℃/min降温至常温为止。
作为DSC，可以使用NETZSCH公司制TGA-DSC同时热分析装置STA449-F3-Jupiter或具有与其同等的性能的装置。此外，测定是在氧化铝容器中滴加适量钎料且在Ar(氩)气流中进行。需要通过在Ar气氛中进行测定来防止钎料与气氛发生反应。此外，Ar气流的流量设定为：试样侧20ml/分钟、冷却侧200ml/分钟。
在DCS曲线的升温工序中，将处于550℃～800℃的温度范围的最大的吸热峰的检测温度视为熔点。钎料的熔点为700℃以下表示最大的吸热峰存在于550～700℃的范围内。需要说明的是，即使在低于550℃下具有负方向的峰，也不计数为吸热峰为宜。该吸热反应起因于活性金属钎料的熔化、分解等。例如，在使用氢化钛(TiH2)作为活性金属的情况下，在500℃前后检测到负方向的峰。该峰表示在TiH2分解成Ti和H时发生的吸热反应。因此，将处于550℃～800℃的温度范围的最大的吸热峰的检测温度视为熔点。
活性金属钎料的熔点优选为550℃～700℃的范围内、进而优选为550℃～650℃的范围内。通过降低熔点，能够抑制铜晶粒的晶粒生长。由此，能够实现B/A≤10、进而1.1≤B/A≤5。
为了控制活性金属钎料的熔点，控制组成、原料粉末的粒径等是有效的。如上所述，Sn或In具有降低钎料的熔点的效果。在构成钎料的成分中，使Sn或In的粉末粒径最大是有效的。例如，在使用Ag-Cu-Sn-Ti钎料时，在Ag粉末、Cu粉末、Sn粉末、Ti粉末中使Sn粉末的粒径最大。Sn是容易与其它钎料成分反应的元素。通过增大Sn粉末的粒径，Sn粉末变得容易与其它成分接触。由此，能够降低钎料的熔点。使用In来代替Sn也是同样的。使具有降低熔点的效果的成分的粒径大于其它成分的粒径是有效的。此外，接合温度的低温化能够减轻接合设备的负载。
作为铜板，可以使用纯铜板、铜合金板。铜板优选为无氧铜。无氧铜如JIS-H-3100中所示的那样铜纯度为99.96wt％以上。此外，在接合前的铜板中，铜晶粒的长径的平均值优选为10μm～200μm。长径的平均值低于10μm时，有可能容易晶粒生长的微细的铜晶粒增加。此外，若平均值超过200μm，则在接合后，有可能长径超过400μm的铜晶粒的数目增加。因此，接合前的长径的平均值优选为10μm～200μm、进而优选为20μm～150μm。接合前的长径的平均值可以通过改变加工率等来制备。需要说明的是，加工率以将加工前的材料的截面积与加工后的截面积之差除以加工前的材料的截面积而得到的百分率(％)来表示。
通过以上的工序，能够制造将陶瓷基板与铜板接合而成的接合体。通过以接合温度800℃以下进行接合，能够抑制铜晶粒的晶粒生长。由此，即使将接合体大型化，也能够降低翘曲量。若将接合体大型化，则能够进行多件同时加工。所谓多件同时加工是将大型的接合体切断而得到小的接合体的方法。还有将接合体分割的方法或将陶瓷铜电路基板分割的方法。为了容易分割，也可以实施划片加工。根据实施方式，即使陶瓷基板2的尺寸大型化至纵200mm以上、横200mm以上，也能够将接合体的翘曲量降低至0.1mm以下。此外，通过将接合温度设定为700℃以下，能够抑制铜板中的Ag的扩散量。
图3是表示用于进行多件同时加工的接合体的一个例子。在图3中，1为接合体，8为划片线。划片线8为分割槽。分割槽为点状、线状等各种。此外，分割槽可以仅设置于一个面上，也可以设置于两面上。划片线8通过激光加工等来形成。图3表示设置有用于将接合体1分割成4个的划片线8的例子。设置划片线8的条件并不限定于该例子，可以适当变更。也可以将大型的陶瓷铜电路基板分割而得到小型的陶瓷铜电路基板。即，可以对接合体进行多件同时加工，也可以对陶瓷铜电路进行多件同时加工。多件同时加工为量产性良好的方法。
此外，通过对接合体1的铜板赋予电路结构，可制造陶瓷铜电路基板。对于电路结构的赋予，蚀刻工序是有效的。图4表示赋予了电路结构的陶瓷铜电路基板1a的一个例子。图4中，例示出了加工成电路结构的表铜板3。实施方式并不限定于这样的方式，可以应用必要的电路结构。或者，在上述的接合体的制造中，也可以是加工成电路结构的铜板与陶瓷基板接合。这种情况下，作为接合体，可得到陶瓷铜电路基板。此外，也可以对铜板的侧面赋予倾斜结构。此外，也可以赋予接合层从铜板的侧面露出的结构。
图5是表示实施方式所涉及的陶瓷铜电路基板的一个例子的图。
在陶瓷基板中也可以设置贯通孔。陶瓷铜电路基板优选具有表的铜板与背的铜板介由贯通孔而导通的结构。图5表示具有贯通孔的陶瓷铜电路基板的一个例子。图5是设置有贯通孔的部分处的截面图。在图5中，1a为陶瓷铜电路基板。2为氮化硅基板。3为表铜板。4为背铜板。5、6为接合层。9为贯通孔。在图5中，介由贯通孔9，表铜板3与背铜板4导通。在图5中，多个贯通孔9分别将多个表铜板3与多个背铜板4连接。实施方式并不限定于这样的结构。在陶瓷铜电路基板1a中，也可以仅对多个表铜板3的一部分设置贯通孔9。也可以仅对多个背铜板4的一部分设置贯通孔9。在贯通孔9的内部，优选填充与接合层5或6相同的材料。贯通孔9的内部的结构只要是能够将表铜板与背铜板导通，则没有特别限定。因此，也可以仅在贯通孔9内壁上设置金属薄膜。另一方面，通过填充与接合层5或6相同的材料，能够提高接合强度。
图6是表示实施方式所涉及的半导体装置的一个例子的图。
实施方式所涉及的陶瓷铜电路基板适于半导体装置。在半导体装置中，在陶瓷铜电路基板的铜板上介由接合层而安装半导体元件。图6表示半导体装置的一个例子。在图6中，1a为陶瓷铜电路基板。10为半导体装置。11为半导体元件。12为接合层。13为引线接合。14为金属端子。在图6中，在陶瓷铜电路基板1a的铜板上介由接合层12而接合有半导体元件11。同样地，介由接合层12而接合有金属端子14。相邻的铜板彼此通过引线接合13而导通。在图6中，除了半导体元件11以外，还接合有引线接合13和金属端子14。实施方式所涉及的半导体装置并不限定于这样的结构。例如，引线接合13和金属端子14也可以仅设置任一者。半导体元件11、引线接合13及金属端子14也可以在表铜板3上分别设置多个。在背铜板4上，根据需要可以接合半导体元件11、引线接合13及金属端子14。对于金属端子14，可以应用引线框形状、凸型形状等各种形状。
通过将实施方式所涉及的接合体用于上述的陶瓷铜电路基板或半导体装置，能够降低它们的翘曲。
(实施例)
(实施例1～7、比较例1～3)
作为陶瓷基板，准备了表1中所示的氮化硅基板或氮化铝基板。
表1
Figure BDA0003699527710000121
接着，准备了表2中所示的铜板。铜板均为无氧铜。
表2
Figure BDA0003699527710000122
接着，准备了表3中所示的活性金属钎料。在活性金属钎料1～3中，Sn粉末的粒径最大。在活性金属钎料4中，Ag粉末的粒径最大。此外，钎料的熔点为如上述所示的那样测定DSC曲线而得到的值。
表3
Figure BDA0003699527710000131
接着，使用陶瓷基板、铜板、活性金属钎料而进行了接合工序。铜板的纵横尺寸与陶瓷基板相应。此外，在接合工序中，在10-3Pa以下的真空中，将接合温度保持10～30分钟。各原材料的组合如表4中所示的那样。
表4
Figure BDA0003699527710000132
对于所得到的接合体，测定铜板的铜晶粒的长径、接合体的翘曲量及接合强度。
关于长径，将铜板的表面进行蚀刻处理之后，进行了SEM观察。在SEM观察中，对单位面积5mm×5mm的区域任意地进行3处观察。测定所观察的铜晶粒的长径。此外，与铜晶粒的长径的平均值的偏差由对单位面积5mm×5mm进行任意的3处观察而得到的结果算出。
作为接合体的翘曲量，测定长边侧的翘曲量。从接合体的侧面测定陶瓷基板的翘曲量。将陶瓷基板的长边的端部与端部用直线连结。将该直线与陶瓷基板表面的最远的位置设定为翘曲量。长边侧的翘曲量为0.1mm以下的实施例表示为佳品(〇)，超过0.1mm的实施例表示为瑕疵品(×)。
接合强度通过剥离试验来测定。具体而言，使用各实施例及比较例的接合条件，准备了剥离试验用试样。试样是在陶瓷基板上接合长条状的铜板。此时，按照铜板的一端从陶瓷基板露出的方式进行接合。通过将露出的铜板垂直地拉伸，测定剥离强度。
接合强度为20kN/m以上的实施例表示为最佳品(◎)。15kN/m以上且低于20kN/m的实施例表示为佳品(〇)。14kN/m以下的实施例表示为瑕疵品(×)。
将其结果示于表5中。
表5
Figure BDA0003699527710000141
如由表获知的那样，实施例所涉及的接合体控制了铜板的铜晶粒。此外，关于翘曲量、接合强度，也得到良好的结果。这表示即使将接合温度设定为800℃以下、进而700℃以下，也可得到具有充分的强度的接合体。此外，关于实施例3，由于氮化硅基板的Wa、Wt脱离优选的范围，因此接合强度降低。
与此相对，如比较例3那样，即使以熔点高的钎料来降低接合温度，也未得到接合体。此外，就比较例1及比较例2而言，由于接合温度超过800℃，因此铜晶粒的晶粒生长的程度大。因此，接合体的翘曲量变大。
如以上那样，根据实施例，即使增大陶瓷基板的尺寸，也能够降低接合体的翘曲量。此外，能够得到接合强度高的接合体。由于能够增大陶瓷基板的尺寸，因此能够得到适于多件同时加工的接合体。
以上，对本发明的几个实施方式进行了例示，但这些实施方式是作为例子提出的，并不意图限定发明的范围。这些新颖的实施方式可以以其它的各种方式来实施，在不脱离发明的主旨的范围内，可以进行各种省略、置换、变更等。这些实施方式其变形例包含于发明的范围、主旨中，同时包含于权利要求书中记载的发明和与其同等的范围内。此外，上述的各实施方式可以相互组合而实施。

Claims (15)

1.一种接合体，其是具备陶瓷基板和介由接合层与所述陶瓷基板接合的铜板的接合体，其特征在于，
所述铜板具有与所述陶瓷基板和所述铜板接合的方向垂直的表面，
在所述表面中所含的5mm×5mm的3个区域中，长径超过400μm的铜晶粒的个数比例为0％～5％。
2.根据权利要求1所述的接合体，其特征在于，所述个数比例为1％以下。
3.根据权利要求1～权利要求2中任一项所述的接合体，其特征在于，在所述3个区域中，所述铜晶粒的长径的平均值为30μm～300μm。
4.根据权利要求1～权利要求3中任一项所述的接合体，其特征在于，在所述3个区域中，所述铜晶粒的长径的平均值为50μm～150μm。
5.根据权利要求1～权利要求4中任一项所述的接合体，其中，
在所述3个区域中，长径为平均范围内的所述铜晶粒的个数比例为80％以上，
所述平均范围为所述3个区域中的所述铜晶粒的长径的平均值的0.5倍～2倍。
6.根据权利要求1～权利要求5中任一项所述的接合体，其特征在于，所述陶瓷基板的波纹度曲线的算术平均高度Wa为2μm以下，所述波纹度曲线的最大截面高度Wt为10μm以下。
7.根据权利要求1～权利要求6中任一项所述的接合体，其特征在于，所述接合层含有Ag、Cu及Ti。
8.根据权利要求1～权利要求7中任一项所述的接合体，其特征在于，所述陶瓷基板为氮化硅基板或氮化铝基板中的任一者。
9.一种陶瓷铜电路基板，其特征在于，使用了权利要求1～8中任一项所述的接合体。
10.一种接合体的制造方法，其特征在于，
其是权利要求1～权利要求8中任一项所述的接合体的制造方法，
其具备下述工序：
在所述陶瓷基板与所述铜板之间配置所述接合层用的钎料的工序；和
接合温度为800℃以下的接合工序。
11.根据权利要求10所述的接合体的制造方法，其特征在于，所述接合温度为700℃以下。
12.根据权利要求10～权利要求11中任一项所述的接合体的制造方法，其特征在于，在将接合前的所述铜板的平均粒径设定为A(μm)，将接合后的所述铜板的平均粒径设定为B(μm)时，满足B/A≤10。
13.根据权利要求12所述的接合体的制造方法，其特征在于，满足1.1≤B/A≤5。
14.根据权利要求10～权利要求13中任一项所述的接合体的制造方法，其特征在于，在所述钎料的DSC曲线中，最大的吸热峰处于700℃以下。
15.一种陶瓷铜电路基板的制造方法，其具备：
权利要求1～权利要求8中任一项所述的接合体的制造方法；和
对所接合的所述铜板赋予电路结构的工序。
CN202180007322.7A 2020-03-18 2021-03-08 接合体、陶瓷铜电路基板、接合体的制造方法及陶瓷铜电路基板的制造方法 Pending CN114846912A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-048222 2020-03-18
JP2020048222 2020-03-18
PCT/JP2021/009040 WO2021187201A1 (ja) 2020-03-18 2021-03-08 接合体、セラミックス銅回路基板、接合体の製造方法、およびセラミックス銅回路基板の製造方法

Publications (1)

Publication Number Publication Date
CN114846912A true CN114846912A (zh) 2022-08-02

Family

ID=77771213

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180007322.7A Pending CN114846912A (zh) 2020-03-18 2021-03-08 接合体、陶瓷铜电路基板、接合体的制造方法及陶瓷铜电路基板的制造方法

Country Status (5)

Country Link
US (1) US20220295644A1 (zh)
EP (1) EP4124184A4 (zh)
JP (1) JP7470181B2 (zh)
CN (1) CN114846912A (zh)
WO (1) WO2021187201A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02291196A (ja) * 1989-04-28 1990-11-30 Hitachi Chem Co Ltd 多層印刷配線板の製造方法
JP2006128286A (ja) * 2004-10-27 2006-05-18 Kyocera Corp 金属セラミック複合体とその接合方法およびこれを用いた放熱基板
JP2007066995A (ja) * 2005-08-29 2007-03-15 Hitachi Metals Ltd セラミックス配線基板、その製造方法及び半導体モジュール
CN110226363A (zh) * 2017-03-30 2019-09-10 株式会社东芝 陶瓷铜电路基板及使用了其的半导体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01272183A (ja) * 1988-04-25 1989-10-31 Toshiba Corp セラミックス回路基板
JP3211856B2 (ja) * 1994-11-02 2001-09-25 電気化学工業株式会社 回路基板
JPH11121889A (ja) * 1997-10-16 1999-04-30 Denki Kagaku Kogyo Kk 回路基板
US8518554B2 (en) * 2006-07-04 2013-08-27 Kabushiki Kaisha Toshiba Ceramic metal composite and semiconductor device using the same
WO2011149065A1 (ja) * 2010-05-27 2011-12-01 京セラ株式会社 回路基板およびこれを用いた電子装置
WO2014054609A1 (ja) * 2012-10-04 2014-04-10 株式会社東芝 半導体回路基板およびそれを用いた半導体装置並びに半導体回路基板の製造方法
WO2014061588A1 (ja) * 2012-10-16 2014-04-24 三菱マテリアル株式会社 ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール、及びヒートシンク付パワーモジュール用基板の製造方法
DE102016203030A1 (de) * 2016-02-26 2017-08-31 Heraeus Deutschland GmbH & Co. KG Kupfer-Keramik-Verbund
CN114478045B (zh) 2016-07-28 2023-08-15 株式会社东芝 接合体、电路基板及半导体装置
KR102516917B1 (ko) 2017-04-25 2023-03-31 덴카 주식회사 세라믹스 회로 기판 및 그 제조 방법과 그것을 사용한 모듈

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02291196A (ja) * 1989-04-28 1990-11-30 Hitachi Chem Co Ltd 多層印刷配線板の製造方法
JP2006128286A (ja) * 2004-10-27 2006-05-18 Kyocera Corp 金属セラミック複合体とその接合方法およびこれを用いた放熱基板
JP2007066995A (ja) * 2005-08-29 2007-03-15 Hitachi Metals Ltd セラミックス配線基板、その製造方法及び半導体モジュール
CN110226363A (zh) * 2017-03-30 2019-09-10 株式会社东芝 陶瓷铜电路基板及使用了其的半导体装置

Also Published As

Publication number Publication date
JP7470181B2 (ja) 2024-04-17
JPWO2021187201A1 (zh) 2021-09-23
WO2021187201A1 (ja) 2021-09-23
EP4124184A1 (en) 2023-01-25
EP4124184A4 (en) 2024-04-17
US20220295644A1 (en) 2022-09-15

Similar Documents

Publication Publication Date Title
US5493153A (en) Plastic-packaged semiconductor device having a heat sink matched with a plastic package
JPWO2020122112A1 (ja) 純銅板
EP3922391B1 (en) Production method for copper/ceramic joined body, production method for insulated circuit board, copper/ceramic joined body, and insulated circuit board
WO2021235387A1 (ja) 接合体、セラミックス銅回路基板、及び半導体装置
JP6129738B2 (ja) セラミックス回路基板
WO2003040420A1 (en) Sintered diamond having high thermal conductivity and method for producing the same and heat sink employing it
KR20130135965A (ko) 세라믹스 회로 기판
US20230140744A1 (en) Bonded body, circuit board, semiconductor device, and method for manufacturing bonded body
JPH09157054A (ja) 回路基板
US20230187310A1 (en) Bonded body, ceramic circuit substrate, and semiconductor device
CN112313191B (zh) 氮化硅烧结体、氮化硅基板及氮化硅电路基板
US20230202137A1 (en) Bonded Assembly, And Ceramic Circuit Substrate And Semiconductor Device Using The Same
CN114846912A (zh) 接合体、陶瓷铜电路基板、接合体的制造方法及陶瓷铜电路基板的制造方法
US20220288726A1 (en) Brazing material, bonded body, ceramic circuit board, and method for manufacturing bonded body
EP4190764A1 (en) Joining body, circuit substrate, semiconductor device, and method for manufacturing joining body
CN112292912B (zh) 氮化硅基板及氮化硅电路基板
US20230260868A1 (en) Bonded body, ceramic-copper circuit board, and semiconductor device
WO2024005150A1 (ja) セラミックス銅回路基板およびそれを用いた半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination