JPH0774279A - 電子部品 - Google Patents

電子部品

Info

Publication number
JPH0774279A
JPH0774279A JP5217415A JP21741593A JPH0774279A JP H0774279 A JPH0774279 A JP H0774279A JP 5217415 A JP5217415 A JP 5217415A JP 21741593 A JP21741593 A JP 21741593A JP H0774279 A JPH0774279 A JP H0774279A
Authority
JP
Japan
Prior art keywords
ceramic substrate
electronic component
ceramic
conductor
conductor wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5217415A
Other languages
English (en)
Inventor
Hisashi Shin
久司 新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP5217415A priority Critical patent/JPH0774279A/ja
Publication of JPH0774279A publication Critical patent/JPH0774279A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

(57)【要約】 【目的】気密信頼性に優れしかも容易に製造できる電子
部品の提供。 【構成】対向主表面の少なくとも一方に導体配線収納用
の凹部3が形成されたセラミック基板2(21)と、凹
部3内に収納配置されておりかつその上面がセラミック
基板表面と略同一高さとなった導体配線4a,4bと、
導体配線4a上に搭載された電子部品チップ8(22
A,22B)と、電子部品チップ8(22A,22B)を
覆うようにセラミック基板2(21)上に電気絶縁性材
料13で接着されたセラミックキャップ12(23A,
23B)とを備えた電子部品。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、導体配線が形成された
セラミック基板に電子部品チップを搭載するとともに、
この電子部品チップをセラミックキャップで気密封止し
て構成した電子部品に関する。
【0002】
【従来の技術】一般に、セラミック基板に搭載された電
子部品チップを気密封止する構造として、セラミック基
板表面を電子部品チップごとセラミックキャップで覆う
ことが行われている。従来から、このような気密封止構
造においては、以下に示す第1ないし第3の構造によっ
てセラミックキャップをセラミック基板表面に接着して
いた。すなわち、第1のセラミックキャップ接着構造は
金−スズ共晶合金(80:20)を用いたものであっ
て、図4に示すように、セラミック基板50に形成され
た封止用メタライズ51に順次ニッケルメッキ52と金
メッキ53とを施してメッキ層54を形成する。一方、
封止部位に金メッキ層55を形成したセラミックキャッ
プ56を用意し、セラミックキャップ56の金メッキ層
55と封止用メタライズ51のメッキ層54とを金−ス
ズ共晶合金層57によって接着する。なお、この電子部
品では、電子部品チップ58はセラミック基板50上に
形成された導体配線59aに銀ペースト60を介してボ
ンディングされている。また、電子部品チップ58と導
体配線59bとはボンディングワイヤ61によって接続
されている。また、図中符号62は導体配線59a,5
9b上に形成されたニッケルメッキ63および金メッキ
64からなるメッキ層である。
【0003】このような構造では、セラミックキャップ
56を接着するために、電子部品チップ58の周囲に、
導体である金−スズ共晶合金層57を配設している。そ
のため、電子部品チップ58に対して信号を入出力する
リード65と導体配線59bとの接続は、セラミック基
板50を穿って形成したスルーホール66を介して行っ
ていた。
【0004】また、第2の構造として、同じく金−スズ
共晶合金(80:20)を用いたものがある。すなわ
ち、図5に示すように、未焼成状態のセラミック基板7
0上に導体配線71a,71bとなる導体ペーストおよ
びリード72とを配設したのち、この導体ペーストの周
囲のセラミック基板70上に未焼成状態のセラミックか
ら成る絶縁リング体73を配設し、さらに絶縁リング体
73の上面に封止用メタライズ74となる導体ペースト
を配設する。この状態でセラミック基板70、導体ペー
スト、絶縁リング体73、および封止用メタライズ74
を一体焼成し、さらに、焼成により形成した導体配線7
1a,71bおよび封止用メタライズ74上にニッケル
メッキ75、金メッキ76からなるメッキ層77を形成
したうえで、導体配線71a上に電子部品チップ78を
銀ペースト79を介して搭載し、さらにこの電子部品チ
ップ78をボンディングワイヤ80で導体配線71bに
接続する。そして、封止部位に金メッキ層81を形成し
たセラミックキャップ82を用意し、セラミックキャッ
プ82の金メッキ層81と絶縁リング体73のメッキ層
77とを金−スズ共晶合金層83によって接着する。
【0005】この構造では、セラミックキャップ82と
セラミック基板70との間に絶縁リング体73を設ける
ことによって封止用の金−スズ共晶合金層83とリード
72とを電気的に絶縁している。
【0006】さらに、第3の構造として、電気絶縁性材
料であるエポキシ樹脂によってセラミックキャップをセ
ラミック基板に接着した構造がある。この構造は、図6
に示すように、まず、セラミック基板90上に形成した
導体配線91aに電子部品チップ92を銀ペースト93
を介して搭載したうえで、リード94が接続された導体
配線91bと電子部品チップ92とをボンディングワイ
ヤ95で接続しておく。そして、電子部品チップ92を
覆ってセラミック基板90の上面ににセラミックキャッ
プ96をエポキシ樹脂層97を介して接着する。なお、
導体配線91a,91bには第1、第2の従来例と同
様、ニッケルメッキ98、および金メッキ99からなる
メッキ層100が形成されている。
【0007】
【発明が解決しようとする課題】ところで、上記した各
従来例には、次のような問題があった。金−スズ共晶合
金を用いる第1および第2の従来構造では、金−スズ共
晶合金を用いるために、セラミック基板50、70上
に、導体配線59a,59b、71a,71bとは別体
の封止用メタライズ51、74を形成する必要があり、
その分、セラミックキャップ56、82の接着工程が面
倒になるという問題があった。
【0008】さらには、導体である金−スズ共晶合金に
よってセラミックキャップ56、82を接着しているた
めに、セラミックキャップ56、82内部に収納する電
子部品チップ58、78の外部接続部位を金−スズ共晶
合金から絶縁する構造(第1の従来構造におけるスルー
ホール66、第2の従来構造における絶縁リング体7
3)が必要になり、その分、さらに、セラミックキャッ
プ56、82の接着工程が面倒になるという問題があっ
た。
【0009】また、金−スズ共晶合金層57、83を形
成するためには窒素雰囲気中において、接合部で280
℃〜350℃の温度を必要とし、この温度雰囲気を精度
よく形成するのが面倒であるという問題があった。さら
には、金成分の含有量がほんの少し上下するだけで、共
晶の形成温度が大幅に変化するために、金の含有量を精
度よく管理しないと封止不良を招く恐れがあるという問
題もあった。
【0010】さらには、第3の従来構造では、電子部品
の耐湿信頼性上、エポキシ樹脂層97の厚みが薄いほう
が望ましい。しかしながら、この構造では、セラミック
キャップ96の封止部分を通過してセラミックキャップ
96の内外に設けられた導体配線91bでの接着強度を
十分に持たせるためには、導体配線91bの厚み分(1
0〜20μm程度)、セラミックキャップ96を上方に
位置せざるを得ず、その分、導体配線配設部分以外のエ
ポキシ樹脂層97の厚みが厚くなって、電子部品全体の
耐湿信頼性を低下させていた。
【0011】したがって、本発明においては、気密信頼
性に優れ、しかも容易に製造することのできる電子部品
の提供を目的としている。
【0012】
【課題を解決するための手段】このような目的を達成す
るために、本発明においては、対向主表面の少なくとも
一方に導体配線収納用の凹部が形成されたセラミック基
板と、前記凹部内に収納配置されており、かつその上面
がセラミック基板表面と略同一高さとなった導体配線
と、前記導体配線上に搭載された電子部品チップと、前
記電子部品チップを覆うように、前記セラミック基板上
に電気絶縁性材料で接着されたセラミックキャップとを
備えて電子部品を構成した。
【0013】
【作用】上記構成によれば、電気絶縁性材料でセラミッ
クキャップを接着しているので、電子部品チップの外部
接続部位を絶縁する構成を設ける必要はなくなる。
【0014】また、凹部に収納した導体配線の上面をセ
ラミック基板表面と略同一面上に形成しているのでセラ
ミック基板の主表面は平坦面になった。そのため、平坦
面となったセラミック基板の主表面とセラミックキャッ
プとの間に介装される電気絶縁性材料の厚みは最小限と
なる。
【0015】
【実施例】以下、本発明の一実施例を図面を参照して詳
細に説明する。図1は本発明の一実施例の電子部品の断
面図である。この電子部品1はアルミナから成るセラミ
ック基板2を備えている。セラミック基板2はその対向
主表面の一つである上面2aに導体配線収納用の凹部3
が形成されている。この凹部3には電気部品チップ搭載
用の導体配線4aと、外部接続用の導体配線4bとがそ
れぞれ収納配置されており、さらにはこれら導体配線4
a,7b上には、ニッケルメッキ5、金メッキ6からな
るメッキ層7が形成されている。このようにして凹部3
に形成された導体配線4a,4bの上面はセラミック基
板2の上面2aと同一高さになっている。そして、導体
配線4aには電子部品チップ8が銀ペースト9を介して
搭載されており、電子部品チップ8と導体配線4bとは
ボンディングワイヤ10によって接続されており、さら
には、導体配線4bにはリード11が接続されている。
【0016】このようにして電子部品チップ8を搭載さ
れたセラミック基板2の上面2aには電子部品チップを
覆ってセラミックキャップ12が取り付けられている。
セラミックキャップ12は電気絶縁性材料であるエポキ
シ樹脂層13を介してセラミック基板2に接着されてい
る。
【0017】次に上記構成の電子部品1の製造工程を図
2に基づいて説明する。
【0018】まず、図2(a)に示すように、ドクター
ブレード法等によって作成したグリーンシート状のセラ
ミック基板2の対向主表面の一つである上面2aに、プ
レス加工等の加圧手段により、メッキ層7を含めた導体
配線4a,4bの厚みとほぼ同一の深さ(10〜20μ
m)を有する凹部3を形成する。
【0019】凹部3を形成したのち、スクリーン印刷法
によって凹部7に導体配線4a,4bとなる導体ペース
トを配給する。すなわち、セラミック基板2の上方に導
体配線形成用のスクリーン(図示省略)をアライメント
して配置する。そして、このスクリーン上にタングステ
ン(W)やモリブデン−マンガン(Mo−Mn)などを
主成分とする導体ペーストを配置して、スキージ(図示
省略)等で押し広げることによって凹部3内に厚さ10
μm強の導体ペーストを配給する。
【0020】続いて、図2(b)に示すように、炉内温
度が1500℃〜1600℃の電気炉内でセラミック基
板2および導体ペーストを焼成する。焼成された導体ペ
ーストは10μm程度の厚みの導体配線4a,4bとな
る。そして、コバールや、鉄:ニッケル重量比58:4
2の42アロイなどからなるリード11を銀−銅(Ag
−Cu)ロウ(図示省略)によって導体配線4bに接続
するとともに、セラミック基板2をメッキ槽に浸漬して
図示しないタイバー等から給電することにより、導体配
線4a,4b上に順次ニッケルメッキ5、金メッキ6を
作成して厚さ1〜10μm程度のメッキ層7を形成す
る。このようにして形成された導体配線4a,4bの上
面はセラミック基板2の上面2bとほぼ同一の高さとな
り、両者はほぼ面一となる。つまり、セラミック基板2
は、導体配線4a,4bを形成したにもかかわらず平坦
面となっている。
【0021】さらに、図2(c)に示すように、導体配
線4a上に電子部品チップ8を銀ペースト9によってダ
イボンディングしたうえで、電子部品チップ8の外部接
続端子(図示省略)と導体配線4bとをボンディングワ
イヤ10によって接続する。
【0022】電子部品チップ8をダイボンディングした
のち、電子部品チップ8を覆ってセラミック基板上面2
aにエポキシ樹脂層13を介してアルミナやムライトな
どからなるセラミックキャップ12を接着して、図1に
示す電子部品1ができあがる。接着に際しては、エポキ
シ樹脂層13に荷重をかけた状態で、オーブン等で所定
の加熱を行ってエポキシ樹脂層13を硬化させる。この
とき、セラミック基板上面2aが平坦面となっているた
めに、セラミックキャップ12底面を平坦面としておけ
ば、セラミックキャップ12とセラミック基板2との間
の離間距離が均一化し、エポキシ樹脂層13の厚みは耐
湿信頼性の上で望ましい必要最小限の厚みで一定化す
る。
【0023】このようにして形成された電子部品1に対
して、本願発明者は、121℃/2atm、96時間の
プレッシャクッカテストや、85℃/85%、1000
時間の耐湿試験を施してみたが、気密性は良好であっ
た。
【0024】本発明の実施例としては上記のものだけで
はなく、次のようなものもある。この実施例の電子部品
20では、セラミック基板21の上面21aだけではな
く、下面21bにも電子部品チップ8を搭載している。
すなわち、セラミック基板21の上下面21a,21b
両方に凹部3を形成して、ここに導体配線4a,4bを
配設してメッキ層7を形成する。そして、導体配線4
a,4に電子部品チップ22A,22Bを搭載し、両電
子部品チップ22A,22Bを覆って、セラミック基板
21の上下面21a,21bにセラミックキャップ23
A,23Bをエポキシ樹脂層13を介して接着する。な
お、両電子部品チップ23A,23Bは、セラミック基
板21にペースト充填やメッキ(plated thr
oughhole)などの方法で形成されたスルーホー
ル24によって互いに接続されている。
【0025】このようにして形成された電子部品20に
対しても、本願発明者は、121℃/2atm、96時
間のプレッシャクッカテストや、85℃/85%、10
00時間の耐湿試験を施してみたが、気密性は良好であ
った。
【0026】なお、上記した各実施例では、グリーンシ
ート状態のアルミナ材料からセラミック基板2,21を
作成していたが、粉末状態のアルミナ材料から作成した
セラミック基板においても実施できるのはいうまでもな
い。さらには、導体配線4a,4bをセラミック基板
2,21と同時焼成(コファイア)するものだけではな
く、セラミック基板2,21を焼成したのち導体配線4
a,4bを焼成するポストファイアタイプのセラミック
基板においても、また、インタースティシャルビアホー
ルといった複数層の配線層を有するセラミック基板にお
いても、さらにはまた、ムライトや窒化アルミニウムな
どからなる他のセラミック基板においても実施できるの
はいうまでもない。
【0027】くわえて、上記各実施例では、セラミック
キャップ12,23A,23Bを接着する電気絶縁性材
料としてエポキシ樹脂を用いていたが、ガラスフリット
でもかまわない。また、上記各実施例では、電子部品チ
ップ8,22A,22Bに信号を入出力するためにリー
ド11を備えていたが、リードレスチップキャリア(L
CC)タイプのものでも実施できるのもいうまでもな
い。
【0028】
【発明の効果】以上のように本発明によれば、凹部に収
納した導体配線の上面をセラミック基板表面と略同一高
さに形成しているのでセラミック基板の主表面は平坦面
になった。そのため、平坦面となったセラミック基板の
主表面とセラミックキャップとの間に介装される電気絶
縁性材料の厚みが最小限となり、電気絶縁性材料によっ
てセラミックキャップを接着しているにもかかわらず、
高い耐湿信頼性を得ることができた。
【0029】したがって、電気絶縁性材料で接着するこ
とによる利点、すなわち、外部部接続部位の絶縁構造を
設ける必要がないという利点を、耐湿信頼性を低下させ
ることなく享受することが可能になり、気密性の優れた
電子部品を安価に得ることができた。
【図面の簡単な説明】
【図1】本発明の実施例に係る電子部品の構造を示す断
面図である。
【図2】実施例の電子部品の製造工程をそれぞれ示す断
面図である。
【図3】本発明の他の実施例の構造を示す断面図であ
る。
【図4】第1の従来例の構造を示す断面図である。
【図5】第2の従来例の構造を示す断面図である。
【図6】第3の従来例の構造を示す断面図である。
【符号の説明】
2 セラミック基板 2a 上面 4a,4b 導体配線 8 電子部品チップ 12 セラミックキャップ 13 エポキシ樹脂層 21 セラミック基板 21a 上面 21b 下面 22A,22B 電子部品チップ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】対向主表面の少なくとも一方に導体配線収
    納用の凹部が形成されたセラミック基板と、 前記凹部内に収納配置されており、かつその上面がセラ
    ミック基板表面と略同一高さとなった導体配線と、 前記導体配線上に搭載された電子部品チップと、 前記電子部品チップを覆うように、前記セラミック基板
    上に電気絶縁性材料で接着されたセラミックキャップと
    を備えたことを特徴とする電子部品。
JP5217415A 1993-09-01 1993-09-01 電子部品 Pending JPH0774279A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5217415A JPH0774279A (ja) 1993-09-01 1993-09-01 電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5217415A JPH0774279A (ja) 1993-09-01 1993-09-01 電子部品

Publications (1)

Publication Number Publication Date
JPH0774279A true JPH0774279A (ja) 1995-03-17

Family

ID=16703853

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5217415A Pending JPH0774279A (ja) 1993-09-01 1993-09-01 電子部品

Country Status (1)

Country Link
JP (1) JPH0774279A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7888187B2 (en) 2004-11-25 2011-02-15 Tokuyama Corporation Element mounting substrate and method for manufacturing same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7888187B2 (en) 2004-11-25 2011-02-15 Tokuyama Corporation Element mounting substrate and method for manufacturing same

Similar Documents

Publication Publication Date Title
JPH09307122A (ja) 光素子モジュール
JP2678511B2 (ja) 半導体素子収納用パッケージ
JP2001102469A (ja) 半導体素子収納用パッケージ
EP0275122B1 (en) Chip package transmissive to ultraviolet light
JPH0774279A (ja) 電子部品
JP2000183253A (ja) 半導体素子収納用パッケージ
JP3426741B2 (ja) 半導体素子収納用パッケージ
JP2514094Y2 (ja) 半導体素子収納用パッケ―ジ
JP2572092Y2 (ja) 半導体素子パッケージ
JP2750255B2 (ja) 電子部品収納用パッケージ
JP2740605B2 (ja) 半導体素子収納用パッケージの製造方法
JP4291113B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP2746813B2 (ja) 半導体素子収納用パッケージ
JP2631397B2 (ja) 半導体素子収納用パッケージ
JP3176251B2 (ja) 半導体素子収納用パッケージ
JP2710893B2 (ja) リード付き電子部品
JP3441170B2 (ja) 配線基板
JP2740606B2 (ja) 半導体素子収納用パッケージ
JPH0951050A (ja) 半導体素子収納用パッケージの製造方法
JP2670208B2 (ja) 半導体素子収納用パッケージ
JP2750256B2 (ja) 半導体素子収納用パッケージ
JPH05144965A (ja) 電子部品収納用パツケージ
JPH0936145A (ja) 半導体装置
JPH11238820A (ja) 電子部品収納用パッケージ
JPH06151640A (ja) 半導体素子収納用パッケージ