JPH02220407A

JPH02220407A - 積層型バリスタ

Info

Publication number: JPH02220407A
Application number: JP1041318A
Authority: JP
Inventors: Hiroaki Taira; 浩明平; Kazuyoshi Nakamura; 和敬中村; Yasunobu Yoneda; 康信米田; Yukio Sakabe; 行雄坂部
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1989-02-21
Filing date: 1989-02-21
Publication date: 1990-09-03

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、電圧非直線性抵抗として機能する積層型バリ
スタに関し、特に内部電極の変質を防止してバリスタ特
性の悪化を回避でき、部品の信頼性を向上できるように
した構造に関する。

〔従来の技術〕

一般に、バリスタは、印加電圧に応じて抵抗値が非直線
的に変化する抵抗体素子であり、このようなバリスタと
して、従来、第８図に示すような直方体状の積層型バリ
スタがある（特公昭５８−２３９２１号公報参照）、こ
の積層型バリスタ２０は、セラミクス層２１と内部電極
２２とを交互に積層して一体焼結するとともに、該焼結
体２５の左、右端面２５ａ、２５ｂに外部電極２４を形
成して構成されている。また、上記各内部電橋２２の一
端面２２ａは、上記焼結体２５の左、右端面２５ａ。

２５ｂに交互に露出されて上記外部電極２４に接続され
ている。

〔発明が解決しようとする問題点〕

ところで、上記従来の積層型バリスタ２０は、焼結体２
５として見れば、内部電極２２の一端面２２ａが外部に
露出した構造であるから、湿度の高い雰囲気中において
は上記内部電Ｊｉｉ２２の露出部分が変質し易く、また
めっき処理により上記外部電極２４を形成する際にめっ
き液が内部電極２２の露出部分から侵入し易く、その結
果バリスタ特性が悪化し、品質に対する信頼性に劣ると
いう問題点がある。

ここで、上記高湿度やめっき液の侵入による内部電極２
２の変質を防止するには、該内部電極２２の一端ｍ２２
ａをセラミクス層２１内に封入して外部に露出させない
ようにすることが考えられるが、このようにすると内部
電極２２を外部電極２４に接続できないことから、その
ままでは採用できない。

本発明は上記従来の問題点を解決するためになされたも
ので、内部電極の変質を防止して、バリスタ特性の悪化
を回避でき、ひいては品質の信頼性を向上できる積層型
バリスタを提供することを目的としている。

〔問題点を解決するための手段〕

そこで本願第１項の発明は、セラミクス層と第１、第２
内部電橿とを交互に積層して積層体を形成してなる積層
型バリスタにおいて、上記第１゜第２内部電極をそれぞ
れ複数枚とし、かつ上記積層体の周縁に露出しないよう
にセラミクス層内に封入するとともに、上記積層体内に
第１．第２スルーホール電極を形成して上記各第１内部
電極同士及び第２内部電極同士を接続し、さらに上記積
層体の内部電極と平行な外表面部分に半導体化による第
１．第２導出部を形成し、該第１．第２導出部と上記第
１．第２スルーホール電極の一端とを接続したことを特
徴としている。

また、第２項の発明は、第１．第２内部電極がそれぞれ
１枚で構成されている場合の積層型バリスタであり、こ
の場合はスルーホール電極が不要となる。

ここで、本発明における導出部は、積層体の一部を半導
体化させることによって実現するのであるが、この半導
体化とは、上記積層体に例えばＡ１、Ｇａ、Ｇｄ、Ｙ等
の金属を固溶させて抵抗値を減少させ、これにより各内
部電極をスルーホール電極を介して外部に導出させると
いう意味である。

〔作用〕

本発明に係る積層型バリスタによれば、内部電極を積層
体内に埋設し、該内部電極の露出部を完全になくしたの
で、湿度の高い雰囲気中においても内部電橋の変質を防
止できるとともに、外部電極を形成する際のメツキ液の
侵入を阻止でき、その結果バリスタ特性の悪化を回避で
き、品質の信頼性を向上できる。

また、本発明では、積層体内に各内部電橋を接続するス
ルーホール電極を形成し、該スルーホール電極の一端を
導出部に接続したので、積層体の該導出部の外表面に外
部電極を形成することにより、上記内部電橋を外部に導
出てきる。さらに、本発明では、積層体の外表面部分を
半導体化させて導出部を形成するわけであるが、この半
導体化は、例えば積層体の表面にＡＩ等の金属からなる
ペーストを塗布し、これを熱処理することにより実現で
き、製造が容易である。さらにまた、上記積層体の内部
電極と平行な表面部分に導出部を形成したのて、上記Ａ
Ｊ等を個溶させる際に他の部分に拡散するのを防止でき
る。

〔実施例〕以下、本発明の実施例を図について説明する。

第１図ないし第４図は本願第１項の発明の一実施例によ
る積層型バリスタを説明するための図である。

図において、１は本実施例の積層型バリスタであり、こ
のバリスタｌは直方体状のもので、バリスタ機能を発現
するセラミクス層２と、ｐｔからなる第１．第２内部電
極１３．２３とを交互に積層し、これを一体焼成してな
る焼結体４の外表面にＡｇ／Ｐｄからなる外部電極５ａ
、５ｂを形成して構成されている。

また、上記各内部電極１３．２３の各端面はセラミクス
層２の周縁より内側に位置しており、これにより焼結体
４内に埋めこまれて封入されている。さらに、上記各内
部電極１３．２３の一端面１３ａ、２３ａは互い違いに
上記焼結体４の両端面４ａ、４ｂに近接して位置してお
り、他端面１３ｂ、２３ｂは焼結体４の両端面４ｂ、４
ａから少し離れて位置している。さらにまた、上記焼結
体４内の両端面４ａ、４％部には、積層方向に延びる第
１．第２スルーホール電橿６ａ、６ｂが形成されており
、該第１９第２スルーホール電橿６ａ、５ｂは上記第１
内部電極１３の一端面１３ａ同士及び第２内部電極２３
の一端面２３ａ同士を接続している。

また、上記焼結体４の上部及び下部の内部電極１３．２
３と平行な上、下表面４ｃ、４ａ部分には、セラミクス
層２を半導体化してなる第１．第２導出部？ａ、７ｂが
形成されており、この第１゜第２導出部７ａ、７ｂは上
記第１．第２内部′Ｗｉ極１３．２３に達する厚さにな
っている。この導出部７ａ、７ｂは、上記焼結体４の上
、下表面４ｃ。

４ａ部分にＡＩを主成分とするペーストを塗布し、これ
を加熱することによって上記焼結体４内に固溶させ、こ
の部分の抵抗値を減少させることにより形成されたもの
である。また、上記導出部７ａ。

７ｂは、それぞれ上記焼結体４の上、下表面４ｃ。

４ｄから両端１ｊ４ａ、４ｂにかけて形成された外部電
極５ａ、５ｂに接続されており、これにより第１．第２
内部電極１３，２３は外部電極５ａ。

５ｂに接続されている。

次に本実施例の積層型バリスタ１を製造する方法につい
て説明する。

■　まず、Ｚ　ｎ　Ｏ（９５，Ｏｓｏ　１％）、Ｃｏｏ
（１゜９ｎｏ１％）　９Ｍ　ｎ　Ｏ（ＬＯｌｌｏ　１％
）、５ｂｔＯｓ（２＋Ｏｍａｎ％）　、　　（、ｒ、　
Ｏｘ　　（１＋Ｏｓｏｊ％）を混合しなるセラミクス材
料に、Ｂｇ　Ｏｓ　、Ｓ　ｉ　０ｘＰｂＯ，ＺｎＯから
なるガラス粉末を１０ｗｔ％加えて原料とし、これに有
機バインダーを混合して、ドクターブレード法によりグ
リーンシートを形成する０次に、このグリーンシートを
所定の大きさの矩形状に切断してセラミクス層２を形成
する。

■　上記各セラミクス層２の上面に、ｐｔにビヒクルを
混合してなるペーストを印刷して内部電極１３又は２３
を形成する。この場合、この内部電極１３．２３の各端
面を上記セラミクス層２の端縁に露出しないように内側
に位置させるとともに、該内部電極１３．２３の一端面
１３ａ、２３ａをセラミクス層２の端面に近接させ、他
端面１３ｂ、２３ｂを少し間をあけて位置させる。

■　次に、第４図に示すように、セラミクス層２と内部
電極１３又は２３とが交互に重なるように、かつ該第１
内部電極１３の一端面１３ａと第２内部電極２３の他端
面２３ｂとが交互に位置するように順次積層し、これを
積層方向にプレスで加圧、圧着する。そして、この圧着
体の両端部に、上記内部電極１３又は２３の一端面１３
ａ、又は２３ａのみを貫通するスルーホールＢを形成し
、該スルーホール８内に内部電極と同一のペーストを注
入してスルーホール電極６ａ、６ｂを形成する。これに
より該スルーホール電極６ａ、６ｂと上記第１．第２内
部電極１３．２３の一端面１３ａ、２３ａとは接続され
る。さらに、上記圧着体の上、下面に内部電極を形成し
ていないセラミクス層２を重ね、加圧、圧着して積層体
を形成する。

■　そして、上記積層体を空気中にて１２００℃×３時
間で加熱焼成し、焼結体４を得る０次に、この焼結体４
の、上部及び下部の内部電極１３，２３と平行な上、下
表面４ｃ、４ａ部分にＡｊを主成分とするペーストを塗
布し、これを１０００℃×１時間で加熱処理する。する
と、この熱処理によって上記焼結体４の上、下表面４ｃ
、４ａ部分の２ｎｏにＡｌｔｏｓが固溶し、上記上、下
表面４ｃ。

４ａ部分の抵抗値が減少して半導体化された第１゜第２
導出部７ａ、７ｂが形成される。これにより、この第１
．第２導出部？ａ、７ｂは上記焼結体４の表面に最も近
い第１．第２内部電ｉ１３，２３の主面及び第１．第２
スルーホール１ｔｉ６ａ、６ｂの一端面のみに接続され
ることとなる。ここで、上記導出部７ａ、７ｂを形成す
るために塗布する金属としてはＡＩの他にＧａ、Ｇｄ、
Ｙ等が採用できる。

■　次に、上記焼結体４の導出部７ａ、７ｂの表面に析
出した過剰のＡｔ、又はその酸化物を削り落とし、該焼
結体４の上、下表面４ｃ、４ｄ及び左、右端面４ａ、４
ｂ以外の部分にマスクを被覆し、この状態で電解めっき
処理を施して外部電極５ａ、５ｂを形成する。これによ
り、本実施例の積層型バリスタｌが製造される。なお、
上記外部電極５ａ、５ｂは、上記焼結体４にＡｇを主体
としてＰｄを添加してなるペーストを塗布した後焼き付
けて形成してもよい。

次に本実施例の作用効果について説明する。

本実施例によれば、内部電極１３．２３をセラミクス層
２内に封入して、該内部電極１３．２３を焼結体４の表
面から露出させないようにしたので、高湿度の雰囲気中
で使用しても内部電極１３２３が変質することはなく、
しかも焼結体４を電解めっき液中に浸漬しても該めっき
液が侵入することはないから、バリスタ特性の悪化を防
止でき、品質を向上できる。

また、本実施例では、焼結体４の、内部電ｆｉ１３．２
３と平行な上、下表面４ｃ、４ｄ部分を半導体化させて
導出部７ａ、７ｂを形成したので、該導出部７ａ、７ｂ
が内部電極１３ａ、２３ａのうち最も表面に近い主面及
びスルーホール電極６ａ、６ｂの一端面に接続され、上
記導出部７ａ。

７ｂを介して内部電極１３．２３と外部電極５ａ５ｂと
を接続でき、上記内部電ｆｆ１１３．２３を封入しなが
ら外部に導出できる。しかもこの導出部７ａ、７ｂはＡ
Ｊペーストを塗布し、加熱するだけで実現できるととも
に、この導出部７ａ、７ｂの厚さは内部電極１３ａ、２
３ａの表面部分に到達することによって規制されるから
、上記圧着体の外側に重ねたセラミクス層２の厚さの加
工精度を不要にでき、それだけ製造を容易にでき、コス
ト上昇を抑制できる。

第５図及び第６図は、本実施例の効果を確認するために
行った耐湿試験の結果を示す特性図であろ、この試験で
は、本実施例の製造方法により作成した積層型バリスタ
を、温度６０℃、相対湿度９０％の雰囲気中に１０００
時間放置し、しかる後ＶＩＩＩＡ及びＶ＊、＋ａａの変
化率を調べた。なお、比較のため、内部電極の端面を焼
結体の表面に露出させてなる従来の積層型バリスタにつ
いても同様の試験を行った。

第５図はＶｌｌ、の変化率と経過時間との関係を示し、
第６図はＶ、１１１Ａの変化率と経過時間との関係を示
す０図中、曲＆ＩＡ　（実＆Ｉ）は本実施例試料、曲線
Ｂ（破線）は従来試料を示す。

同図からも明らかなように、ＶＩＩＩＡの変化率では両
者（曲ＭＡ、Ｂ）ともそれほど大きな差はないものの、
Ｖ、１ｄｍの変化率では、従来試料Ｂは一２５％変化し
ているのに対して、本実施例試料Ａは一９％の変化に改
善されており、耐湿性が向上していることがわかる。

また、本実施例試料にめっき処理を施したが、これによ
り特性に劣化は全く認められなかった。

なお、上記実施例では、焼結体４の右、左端面４ａ、４
ｂ及び上、下表面’４ｃ、４ｄにかけて外部電極５ａ、
５ｂを形成した場合を例にとって説明したが、本発明の
積層型バリスタは、第７図に示すようなものにも適用で
きる。この積層型バリスタ１Ｇは、焼結体１１の上面の
両端部に外部電Ｊｊ１２．１２を形成して、ワイヤボン
ディングによる実装ができるようにした構造である。こ
のバリスタ１０は、上記焼結体１１の最上部の内部電極
を１８．１４に２分割し、各内部電極１８，１４にスル
ーホール電極１５を介して下部の各内部電極１６を交互
に接続して構成されている。この場合においても、各内
部電極１８，１４．１６及びスルーホール電極１５を焼
結体ｌｌ内に埋設し、上記両内部電極１３．１４と平行
な焼結体１１の上面部分に導出部１７を形成することに
より、内部電極の変質を防止でき、上記実施例と同様な
効果が得られる。

また、上記各実施例では各第１．第２内部電極がそれぞ
れ複数であったが、内部電極を埋設し、これを半導化し
た導出部で外方に導出するという技術思想は、第１．第
２内部電極がそれぞれ１枚である場合にも通用でき、こ
のようにしたのが本願第２項の発明である。この場合は
、勿論スルーホール１ｔｓｉは不要であり、第１図にお
いて、焼結体４内の中央の電極１３．２３及びスルーホ
ール電極６ａ、６ｂを除去した構造となる。

〔発明の効果〕

以上のように、本発明に係る積層型バリスタによれば、
内部電極を積層体内に完全に埋設させるとともに、各内
部電極をスルーホール電極により接続し、上記積層体の
内部電極と平行な表面部分に半導体化した導出部を形成
し、該導出部を介して上記内部電極を外部に導出したの
で、高湿度やめっき液の侵入による内部電極の慶賀を防
止でき、バリスタ特性の悪化を回避でき、ひいては品質
の信鎖性を向上できる効果がある。

【図面の簡単な説明】

第１図ないし第４図は本願第１項の発明の一実施例によ
る積層型バリスタを説明するための図であり、第１図は
第３図の１−１線断面図、第２図は第３図の■−■線断
面図、第３図はその斜視図、第４図はその分解斜視図、
第５図及び第６図はそれぞれ本実施例の効果を示す特性
図、第７図は上記実施例の変形例を示す断面図、第８図
は従来の積層型バリスタを示す断面図である。図において、１．１０は積層型バリスタ、２はセラミク
ス層、１３．１４．１８．２３は内部電極、４．１１は
焼結体（積層体）、６ａ、６ｂ。１５はスルーホール電極、７ａ、７ｂ、１７は導出部で
ある。

Claims

【特許請求の範囲】

（１）バリスタ機能を発現するセラミクス層と第１，第
２内部電極とを交互に積層して積層体を形成してなり、
電圧非直線性抵抗として機能する積層型バリスタにおい
て、上記第１，第２内部電極をそれぞれ複数枚とし、か
つ上記積層体の外表面に露出しないようにセラミクス層
内に埋設するとともに、上記各第１内部電極同士及び第
２内部電極同士を積層体内に形成された第１，第２スル
ーホール電極により接続し、上記積層体の内部電極と平
行な外表面部分を半導体化して第１，第２導出部を形成
し、該第１，第２導出部のそれぞれと上記第１，第２ス
ルーホール電極の一端とを接続したことを特徴とする積
層型バリスタ。
（２）バリスタ機能を発現するセラミクス層と第１，第
２内部電極とを交互に積層して積層体を形成してなり、
電圧非直線性抵抗として機能する積層型バリスタにおい
て、上記第１，第２内部電極を上記積層体の外表面に露
出しないようにセラミクス層内に埋設するとともに、上
記積層体の内部電極と平行な外表面部分を半導体化して
第１，第２導出部を形成し、該第１，第２導出部のそれ
ぞれと上記第１，第２内部電極の一端とを接続したこと
を特徴とする積層型バリスタ。