JPH02220408A - 積層型バリスタ - Google Patents

積層型バリスタ

Info

Publication number
JPH02220408A
JPH02220408A JP1041319A JP4131989A JPH02220408A JP H02220408 A JPH02220408 A JP H02220408A JP 1041319 A JP1041319 A JP 1041319A JP 4131989 A JP4131989 A JP 4131989A JP H02220408 A JPH02220408 A JP H02220408A
Authority
JP
Japan
Prior art keywords
low resistance
resistance layer
end surface
sintered body
inner electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1041319A
Other languages
English (en)
Inventor
Hiroaki Taira
浩明 平
Kazuyoshi Nakamura
和敬 中村
Yasunobu Yoneda
康信 米田
Yukio Sakabe
行雄 坂部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP1041319A priority Critical patent/JPH02220408A/ja
Priority to DE3930000A priority patent/DE3930000A1/de
Priority to US07/404,838 priority patent/US5075665A/en
Publication of JPH02220408A publication Critical patent/JPH02220408A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電圧非直線性抵抗として機能する積層型バリ
スタに関し、特に内部電極の変質を防止してバリスタ特
性の悪化を回避でき、部品の信頼性を向上できるように
した構造に関する。
〔従来の技術〕
一般に、バリスタは、印加電圧に応じて抵抗値が非直線
的に変化する抵抗体素子であり、このようなバリスタと
して、従来、第7図に示すような直方休校の積層型バリ
スタがある(特公昭58−23921号公報参照)、こ
の積層型バリスタIOは、2noを主成分とするセラミ
クス層11と内部電極12とを交互に積層して一体焼結
するとともに、該焼結体13の左、右端面13a、13
bに外部電極11を形成して構成されている。また、上
記各内部電極12の一端面12aは、上記焼結体13の
左、右1面13a、13bに交互に露出されて上記外部
電極14に接続されている。
〔発明が解決しようとする問題点〕
ところで、上記従来の積層型バリスタ10は、焼結体1
3として見れば、内部電極12の一端面12aが外部に
露出した構造であるから、湿度の高い雰囲気中において
は上記内部電極12の露出部分が変質し易く、まためっ
き処理により上記外部電極14を形成する際にめっき液
が内部電極12の露出部分から侵入し易く、その結果バ
リスタ特性が悪化し、品賀に対する信鯨性に劣るという
問題点がある。
ここで、上記高湿度やめっき液の侵入による内部電極1
2の変質を防止するには、該内部電極12の一端面12
aをセラミクス層ll内に封入して外部に露出させない
ようにすることが考えられるが、このようにすると内部
電極12を外部電極14に接続できないことから、その
ままでは採用できない。
本発明は上記従来の問題点を解決するためになされたも
ので、内部電極の変質を防止して、バリスタ特性の悪化
を回避でき、ひいては品質の信頼性を向上できる積層型
バリスタを提供することを目的としている。
〔問題点を解決するための手段〕
そこで本発明は、セラミクス層と内部電極とを交互に積
層して積層体を形成してなる積層型バリスタにおいて、
上記積層体の端面に上記内部電極の一端面を露出させる
とともに、上記積層体の端面にセラミクス組成物からな
る低抵抗層を付与し、該低抵抗層を介して上記内部電極
を外部に導出したことを特徴としている。
ここで、本発明における低抵抗層は、例えば上記セラミ
クス層と同一組成からなるセラミクス粉末にAn、Ga
、Gd、Y等から選ばれた金属を添加混合し、これをペ
ースト状に形成したものを上記積層体に塗布したり、あ
るいはシート状に、成形したものを接着し、しかる後焼
成することにより、上記金属をセラミクスに固溶させて
抵抗値を減少させることにより実現てきる。この場合、
上記セラミクス層と内部電極とを積層して一体焼成して
なる焼結体に、上記ペースト、又はシートを付与し、こ
れを再度加熱焼成する方法が採用でき、また、上記焼成
前の積層体に上記ペースト等を付与し、しかる後一体焼
成して、焼結体と低抵抗層を同時に形成する方法が採用
できる。
〔作用〕
本発明に係る積層型バリスタによれば、積層体の端面に
低抵抗層を付与したので、上記内部電極の一端面、つま
り該内部電極の露出部を上記低抵抗層により完全に覆う
ことができるから、温度の高い雰囲気中においても内部
電極の変質を防止できるとともに、外部電極を形成する
際のメツキ液の侵入を阻止でき、その結果バリスタ特性
の悪化を回避でき、品質の信頼性を向上できる。
また、本発明では、内部電極は低抵抗層に接続されてい
るので、該低抵抗層の外表面に外部電極を形成すること
により、上記内部電極を外部に導出できる。さらに、上
記低抵抗層は、積層体の端面に、セラミクス組成物にA
1等を混合してなるペーストを塗布したり、あるいはシ
ート状のものを接着し、これを熱処理することにより実
現でき、製造が容易である。しかも本発明の低抵抗層は
、これのセラミクス組成、及び厚さを任意に制御できる
ので、内部電極との接続性等における特性のばらつきを
生じさせることはない。
〔実施例〕
以下、本発明の実施例を図について説明する。
第1図ないし第4図は本発明の一実施例による積層型バ
リスタを説明するための図である。
図において、lは本実施例の積層型バリスタであり、こ
のバリスタ1は直方体状のもので、バリスタm能を発現
するセラミクス層2と、ptからなる内部電極3とを交
互に積層し、これを一体焼成してなる焼結体4の左、右
端面4a、4bにAg / P dからなる外部電極5
を形成して構成されている。また、上記各内部電極3の
一端面3aは、交互に上記焼結体4の両端面4a、4b
に露出しており、他の端面ば焼結体4内に封入されてい
る。
そして、上記焼結体4の左、右端面4a、4bと外部電
極5との間には低抵抗層6が付与されている。この低抵
抗層6は、上記焼結体4の左、右端面4a、4bを覆う
とともに、露出した内部電極3の一端面3aに接続され
ており、これにより該内部電極3は低抵抗層6を介して
上記外部電極5に電気的に接続されている。上記低抵抗
層6は、上記焼結体4の両端面4a、4bにAIを主成
分とするペーストを塗布し、これを加熱焼成することに
よって形成されたものである。
次に本実施例の積層型バリスタlを製造する方法につい
て説明する。
■ まず、Z n O(95,Owo 1%)、Coo
(1゜0−01 %)  、  M n  O(1,O
mol  %)、5bfO。
(2,Owo1%) +  Crt Ox  (LOI
Io1%)を混合してなるセラミクス材料に、B*Os
、SiO茸、PbO,ZnOからなるガラス粉末を10
wt%加えて原料とし、これに有機バインダーを混合し
て、ドクターブレード法によりグリーンシートを形成す
る0次に、このグリーンシートを所定の大きさの矩形状
に切断してセラミクス層2を形成する。
■ 上記各セラミクスFI2の上面に、ptにビヒクル
を混合してなるペーストを印刷して内部電極3を形成す
る。この場合、この内部電極3の一端面3aが上記セラ
ミクス層2の一端面に露出するようにするとともに、上
記内部電極3の他端面がセラミクス層2の内側に位置す
るようにする。
■ 次に、第3図に示すように、セラミクス層2と内部
電極3とが交互に重なるように、かつ該内部電極3の一
端面3aが交互に位置するように順次積層し、さらにこ
の積層体の上、下面にダミーとしてのセラミクスシート
7を重ね、これをプレスで加圧、圧着して積層体を形成
する。
■ そして、上記積層体を空気中にて1200℃×3時
間で加熱焼成し、焼結体4を得る0次に、第4図に示す
ように、上記焼結体4の、上記内部電極3の一端面3a
が露出された左、右端面4a。
4bに低抵抗層6を付与する。この低抵抗層6は、上記
■工程のセラミクス層2と同一組成からなるセラミクス
粉末にAI粉末を5wt%添加し、これにビヒクルを混
合してなるペーストを厚さ50μ−になるよう塗布し、
これを再び空気中にて1100℃に加熱焼成して形成す
る。すると、この加熱焼成によりZnOとAjとの熱反
応によって該ZnOに711jlOsが固溶し、これに
より抵抗値が減少した半導体層が形成され、その結果低
抵抗層6と上記内部電極3の一端面3aとが接続される
こととなる。
ここで、上記低抵抗層6を形成する金属としては、AI
の他にGa、Gd、Y等が採用でき、またセラミクス組
成物としては、ZnO系の他にRuO□等の低抵抗セラ
ミクスが採用できる。
また、上記低抵抗層6は、ペーストの塗布の他にグリー
ンシートを接着、圧着する方法も採用できる。
さらに、上記■工程で形成された焼成前の積層体に上記
ペーストを塗布し、これを一体焼成して焼結体4.低抵
抗層6を同時に形成することもできる。
■ 次に、上記焼結体4の左、右端面4a、4b以外の
部分にマスクを被覆し、この状態で電解めっき処理を施
して上記低抵抗層6の外表面に外部電極5を形成する。
なお、上記外部電極5は、上記焼結体4にAgを主体と
してPdを添加してなるペーストを塗布した後焼き付け
て形成してもよい、これにより、本実施例の積層型バリ
スタ1が製造される。
次に本実施例の作用効果について説明する。
本実施例によれば、焼結体4の左、右端面4a。
4bに露出された内部電極3の一端面3aを覆うように
低抵抗層6を形成したので、高湿度の雰囲気中で使用し
ても内部電極3が変質することはなく、しかも焼結体4
を電解めっき液中に浸漬しても該めっき液が侵入するこ
とはないから、バリスタ特性の悪化を防止でき、品質を
向上できる。
また、本実施例では、上記低抵抗層6と内部電極3とを
電気的に接続し、該低抵抗層6を介して外部電極5に接
続したので、上記内部電極3を封入しながら外部に導出
できる。しかもこの低抵抗層6は、セラミクス組成物に
A1を添加してなるペーストを塗布し、加熱するだけで
実現でき、製造が容易である。さらに、上記低抵抗層6
は、セラミクス組成物、AIの添加量、及び塗布厚を正
確に制御できるから、電気的特性のばらつきを少なくす
ることができる。
第5図及び第6図は、本実施例の効果を確認するために
行った耐湿試験の結果を示す特性図である。この試験で
は、本実施例の製造方法により作成した積層型バリスタ
を、温度60℃、相対湿度90%の雰囲気中に1000
時間放置し、しかる後Vls^及びVゆ、1□の変化率
を調べた。なお、比較のため、内部電極の端面を焼結体
の表面に露出させてなる従来の積層型バリスタについて
も同様の試験を行った。
第5図はV、、、の変化率と経過時間との関係を示し、
第6図はVII+++Aの変化率と経過時間との関係を
示す0図中、曲線A(実線)は本実施例試料、曲線B(
破線)は従来試料を示す。
同図からも明らかなように、■11.の変化率では両者
(曲線A、B)ともそれほど大きな差はないものの、V
@、+*Aの変化率では、従来試料Bは一25%変化し
ているのに対して、本実施例試料Aは一9%の変化に改
善されており、耐湿性が向上していることがわかる。
また、本実施例試料に外部電極を形成するためのめっき
処理を施したが、これによる特性の劣化は全く認められ
なかった。
なお、上記実施例では、焼結体4の左、右端面4a、4
bに低抵抗層6を形成して内部電極3と接続するように
した場合を例にとって説明したが、本発明の積層型バリ
スタは、例えば焼結体の上面の両端部に内部電極の一端
面を露出させてワイヤボンディングによる実装ができる
ようにした構造においても、上記内部t8iの露出部分
に本発明の低抵抗層を付与することにより、内部電極の
変質を防止でき、上記実施例と同様な効果が得られる。
〔発明の効果〕
以上のように、本発明に係る積層型バリスタによれば、
積層体の端面に露出された内部電極の一端面を覆うよう
に、セラミクス組成物からなる低抵抗層を付与したので
、高湿度やめっき液の侵入による内部電極の変質を防止
でき、バリスタ特性の悪化を回避でき、ひいては品質の
信鯨性を向上できる効果がある。
【図面の簡単な説明】
第1図ないし第4図は本発明の一実施例による積層型バ
リスタを説明するための図であり、第1図は第2図のI
−IM断面図、第2図はその斜視図、第3図はその分解
斜視図、第4図はその焼結体に低抵抗層を形成する工程
を示す断面図、第5図及び第6図はそれぞれ本実施例の
効果を示す特性図、第7図は従来の積層型バリスタを示
す断面図である。 図において、lは積層型バリスタ、2はセラミクス層、
3は内部電極、3aは内部電極の一端面、4は焼結体(
積層体)、4a、4bは焼結体の左。 右端面、6は低抵抗層である。 第1図

Claims (1)

    【特許請求の範囲】
  1. (1)バリスタ機能を発現するセラミクス層と内部電極
    とを交互に積層して積層体を形成してなり、電圧非直線
    性抵抗として機能する積層型バリスタにおいて、上記積
    層体の端面に上記内部電極の一端面を露出させるととも
    に、上記積層体の端面にセラミクス組成物からなる低抵
    抗層を付与し、該低抵抗層を介して上記内部電極の一端
    面を外部に導出したことを特徴する積層型バリスタ。
JP1041319A 1988-09-08 1989-02-21 積層型バリスタ Pending JPH02220408A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP1041319A JPH02220408A (ja) 1989-02-21 1989-02-21 積層型バリスタ
DE3930000A DE3930000A1 (de) 1988-09-08 1989-09-08 Varistor in schichtbauweise
US07/404,838 US5075665A (en) 1988-09-08 1989-09-08 Laminated varistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1041319A JPH02220408A (ja) 1989-02-21 1989-02-21 積層型バリスタ

Publications (1)

Publication Number Publication Date
JPH02220408A true JPH02220408A (ja) 1990-09-03

Family

ID=12605196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1041319A Pending JPH02220408A (ja) 1988-09-08 1989-02-21 積層型バリスタ

Country Status (1)

Country Link
JP (1) JPH02220408A (ja)

Similar Documents

Publication Publication Date Title
US5075665A (en) Laminated varistor
JPH02135702A (ja) 積層型バリスタ
JP4907138B2 (ja) チップ型ntc素子
JPH11340090A (ja) 粒界絶縁型積層セラミックコンデンサの製造方法
JP2002141242A (ja) 電子部品
JP2976250B2 (ja) 積層型バリスタの製造方法
JP2983096B2 (ja) 積層形電圧非直線抵抗器の製造方法
JPH03283581A (ja) 積層圧電アクチュエータ素子
JPH02220408A (ja) 積層型バリスタ
JP2004128221A (ja) チップ型セラミック電子部品の製造方法
JPS62122103A (ja) 積層型チツプバリスタの製造方法
JP2504226B2 (ja) 積層型バリスタ
JPH02220405A (ja) 積層型バリスタの製造方法
JP3396973B2 (ja) 積層型バリスタの製造方法
JP3245933B2 (ja) 抵抗体
JPH02220407A (ja) 積層型バリスタ
JPH03129810A (ja) 積層型セラミックチップコンデンサおよびその製造方法
JPS63219115A (ja) 積層型半導体磁器電子部品の製造方法
JP3189419B2 (ja) 抵抗体
JP3245946B2 (ja) 抵抗体
JPH08236306A (ja) チップ型サーミスタとその製造方法
JPH06260302A (ja) チップ型ptcサーミスタ
JP2001168406A (ja) 積層型圧電セラミック電子部品及びその製造方法
JPH0344004A (ja) 積層型バリスタ
JP3149564B2 (ja) 抵抗体