JPH0344004A - 積層型バリスタ - Google Patents

積層型バリスタ

Info

Publication number
JPH0344004A
JPH0344004A JP1180032A JP18003289A JPH0344004A JP H0344004 A JPH0344004 A JP H0344004A JP 1180032 A JP1180032 A JP 1180032A JP 18003289 A JP18003289 A JP 18003289A JP H0344004 A JPH0344004 A JP H0344004A
Authority
JP
Japan
Prior art keywords
resistance layer
low resistance
electrode
varistor
sintered body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1180032A
Other languages
English (en)
Inventor
Hiroaki Taira
浩明 平
Kazuyoshi Nakamura
和敬 中村
Yasunobu Yoneda
康信 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP1180032A priority Critical patent/JPH0344004A/ja
Publication of JPH0344004A publication Critical patent/JPH0344004A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電圧非直線性抵抗として機能する積層型バリ
スタに関し、特に内部電極の変質を防止してバリスタ特
性の悪化を回避しながら、制限電圧、もれ電流を低減で
きるとともに、内部電極を外部に導出する際の接続不良
を回避できるようにした構造に関する。
〔従来の技術〕
一般に、バリスタは、印加電圧に応して抵抗値が非直線
的に変化する抵抗体素子であり、このようなバリスタと
して、従来、第6図に示すような直力体状の積層型バリ
スタがある(例えば特公昭58−23921号公報参照
)。この積層型バリスタ】0は、Zn○を主成分とする
セラ短りス層11と内部電極12とを交互に積層して一
体焼結するとともに、該焼結体13の左、右端面13a
、13bに外部電極14を形成して構成されている。ま
た、上記各内部電極12の一端面12aは、上記焼結体
13の左、右端面13a、13bに交互に露出されて上
記外部電極14に接続されている。
〔発明が解決しようとする問題点〕
しかしながら、上記従来の積層型バリスタ10は、焼結
体13として見れば、内部電極12の一端面12aが外
部に露出した構造であるから、湿度の高い雰囲気中にお
いては上記内部電極12の露出部分から変質し易く、そ
の結果バリスタ特性が悪化し、品質に対する信頼性に劣
るという問題点がある。また、上記従来の積層型バリス
タ10においては、めっき処理により外部電極14を形
成したり、あるいは該外部電極14のはんだ付は性を向
上させる目的から、これの表面にめっき処理を施したり
する際に、めっき液が内部電極12の露出部分から侵入
し易く、この点からも特性が悪化するという問題点があ
る。
ここで本件発明者らは、上述した高湿度雰囲気により、
あるいはめっき液の侵入により内部電極が変質するのを
防止するために、第5図に示すような積層型バリスタを
提案した(特願昭63−225840号)。この積層型
バリスタ20は、焼結体21内に内部電極22を、これ
の一端面22aが露出しないよう埋設し、この焼結体2
1の左、右端面21a、21b部分に、六1等の金属を
固溶させてなる低抵抗値の導出層23を形成し、該導出
層23を介して上記内部電極22の一端面22aを交互
に外部電極24に接続してなるものである。
この積層型バリスタ20によれば、内部電極22を焼結
体21内に封入して露出部分を完全になくしたので、湿
度の高い雰囲気中でも、また外部電極を形成する際のメ
ツキ液に浸した場合でも内部電極の変質を防止でき、そ
の結果特性の劣化を回避できる。
ところで、上記積層型バリスタ20のように内部電極2
2を焼結体21内に埋設する構造では、該内部電極22
を外部電極24に接続さセるために上記焼結体21の左
、右端面212.21b部分に低抵抗値の導出層23を
形成する必要がある。
この場合、上記焼結体21の両端面21a、21bにA
Aペーストを塗布し、これを熱処理することによって該
両端面21a、21b部分にA/を固溶させ、これによ
り半導体化させるようにしている。ところが、半導体化
を効率よく行うために上記導出層23の組成とバリスタ
本体側の組成とが異ならしめると、この熱処理を行う際
に互いの成分が拡散し、その結果制限電圧やもれ電流等
のバリスタ特性に悪影響を与えるおそれがあることが判
明した。また、上記焼結体21に/1等を固溶させて導
出層23と内部電極22の一端面22aとを接続させる
場合、この導出層23の厚さのコントロールが難しく、
内部電極22との接触不良を起こす可能性があるという
懸念もある。
本発明の目的は、焼結体内に内部電極を埋設して高湿度
やめっき液の侵入による内部電極の変質を防止するよう
にした積層型バリスタにおける、熱処理時の組成の拡散
によるバリスタ特性の悪化を回避できるとともに、内部
電極を外部に導出する際の接続不良を防止できる積層型
バリスタを提供することにある。
〔問題点を解決するための手段〕
そこで本発明は、セラミクス層と内部電極とを交互に積
層して積層体を形成してなる積層型バリスタにおいて、
上記積層体の端面に内部電極の一端面を露出させ、該積
層体の端面にセラミクス組成物からなる低抵抗層を付与
するとともに、該低抵抗層と上記積層体の端面との間に
接続電極を介在させ、該接続電極及び低抵抗層を介して
上記内部電極の一端面を外部に導出したことを特徴とし
ている。
ここで、本発明における低抵抗層は、例えばセラミクス
層と同一組成からなるセラミクス粉末にAj!、Ru、
Ga、Gd、Y等から選択された金属を混合し、これを
ベース1〜状に形成したものを上記積層体に塗布したり
、あるいはシート状に底形したものを圧着し、これを熱
処理することにより、上記金属をセラミクスに固溶させ
ることにより実現できる。
また、上記接続電極を形成する方法としては、例えば内
部電極と同一材料のPt等からなるペーストを積層体に
塗布したり、あるいは上記シート状の低抵抗層に塗布し
、これを内部電極と接続電極とが当接するように積層体
に圧着する方法が採用できる。
〔作用〕
本発明に係る積層型バリスタによれば、積層体の端面に
セラ埼りス組成物からなる低抵抗層を付与したので、つ
まり露出させた内部電極の一端面を上記低抵抗層で完全
に覆うことができるから、湿度の高い雰囲気中において
も内部電極の変質を防止できるとともに、めっき処理を
行う際のめっき液の侵入を阻止でき、品質の信頼性を向
上できる。
また本発明では、上記積層体の端面と低抵抗層との間に
接続電極を介在させたので、熱処理時における両者の組
成が異なっても該電極が相互の拡散を阻止することとな
り、その結果もれ電流等のバリスタ特性への悪影響を回
避できる。さらに上記内部電極の一端面は接続電極に、
該接続電極は低抵抗層に面接触しているので、それぞれ
を電気的に確実に接続でき、A1を固溶させる場合の導
出層の厚さをコントロールする必要がなく、接続不良を
防止でき、さらには上記低抵抗層の外表面に外部電極を
形成することにより、上記内部電極を外部に導出できる
〔実施例〕
以下、本発明の実施例を図について説明する。
第1図ないし第4図は本発明の一実施例による積層型バ
リスタを説明するための図である。
図において、1は本実施例の積層型バリスタであり、こ
のバリスタ1は直方体状のもので、その基本的構成は、
Zn○を主成分とするセラミクス層2と、Ptからなる
内部電極3とを交互に積層し、これを一体焼威してなる
焼結体4の左、右端面4a、4bにA g/P dから
なる外部電極5を被覆形成した構成となっている。また
、上記各内部電極3の一端面3aは互い違いに上記焼結
体4の左、右端面4a、4bに露出しており、他端面3
bは焼結体4の左、右端面4a、4bから少し離れて位
置している。
そして、上記焼結体4の左、右端面4a、4bと外部電
極5との間にはセラミクス組成物からなる低抵抗層6が
付与されており、該抵抗層6は上記焼結体4の両端面4
a、4bを覆っている。さらに、上記低抵抗層6と焼結
体4の両端面4a4bとの間にはptベーストからなる
接続電極7が介在されており、該接続電極7は上記内部
電極3の一端面3a、及び上記低抵抗層6に電気的に接
続されている。これにより、上記内部電極3は接続電極
7及び低抵抗層6を介して外部電極5に接続されている
次に本実施例の積層型バリスタ1の製造方法について説
明する。
■ まず、Z n O(95,0moff%)、CaO
(1゜Omo6%)、Mn O(1,0mol!%)、
S bz 03 (2,0mob%)、Cr203(1
,0mo!!、%)を混合してなるセラごクス材料に、
B2O3,3i02.Pb0゜Zn○からなるガラス粉
末を1.0iyt%加えて原料とし、これに有機バイン
ダーを混合して、ドクターブレード法によりグリーンシ
ートを形成する。次に、このグリーンシートを矩形状に
切断して、多数の上記セラミクス層2を形成する。
■ 上記各セラミクス層2の上面に、ptにビヒクルを
混合してなるペーストを印刷して内部電極3を形成する
。この場合、該内部電極3の一端面3aが上記セラミク
ス層2の一端面に露出するようにするとともに、他端面
3bがセラ多りス層2の内側に位置するようにする。
■ 次に、第4図に示すように、内部電極3とセラミク
ス層2とが交互に重なるように、かつ内部電極3の一端
面3aが交互に位置するように順次積層し、さらにこの
積層体の上、下面にダミーとしてのセラ2クス層8を重
ね、これをプレスで加圧、圧着して積層体を形成する。
するとこれにより、各内部電極3の一端面3aのみが積
層体の左、右端面に露出することになる。
■ 次に、Zn○(68mo 1%)、RuO2(30
moj!%)、B203 (2mo7!%)を混合して
なるセラミクス材料に有機バインダーを添加してグリー
ンシートを形成し、これを上記積層体の端面を覆う大き
さに切断して低抵抗層6を形成する。そして、この低抵
抗層6の一主面にptからなるペーストを印刷して接続
電極7を形成する。
■ 続いて、上記積層体の左、右端面に、上記低抵抗層
6をこれの接続電極7が対向するよう圧着する。そして
、上記積層体を空気中にて1100°Cで加熱焼成し、
焼結体4を得る。すると、Zn○にRuO2が混合し、
これにより抵抗値が減少した低抵抗層6が形成され、こ
れにより内部電極3の一端面3aと接続電極7.低抵抗
層6とは電気的に接続され、構造的にも一体化される。
しかもこの場合、上記バリスタ層2と低抵抗層6とは接
続電極7によって区分けされているから、両者の拡散が
阻止される。
ここで、上記低抵抗層6は、」二記■工程で形成された
積層体を加熱焼成して焼結体を形成した後、該焼結体4
に低抵抗層6を付与し、しかる後加熱処理して形成する
こともできる。
■ 最後に、上記焼結体4の左、右端面4a4bを除く
外表面にマスクを被覆し、この状態で電解めっき処理を
施して上記低抵抗層6の外表面に外部電極5を形成する
。なお、上記外部電極5は、上記焼結体4にAgを主体
としてPdを添加してなるペーストを塗布した後、焼き
付けて形成してもよい。これにより、本実施例の積層型
バリスタ1が製造される。
次に本実施例の作用効果について説明する。
本実施例の積層型バリスタ1によれば、焼結体4の左、
右端面4a、4bに露出した内部電極3の一端面3aを
低抵抗層6で完全に覆ったので、高湿度の雰囲気中で使
用しても内部電極3が変質することはなく、また焼結体
4を電解めっき液中に浸漬しても該めっき液が侵入する
ことはないから、バリスタ特性の悪化を防止でき、品質
を向上できる。
また、本実施例では、焼結体4の左、右端面4a、4b
と低抵抗層6との間に接続電極7を介在させ、内部電極
3の一端面3aを接続電極7.及び低抵抗層6を介して
外部電極5に接続したので、接続不良を防上でき、かつ
内部電極3を封入しながら外部に導出できる。さらに、
上記接続電極7により、加熱焼成時の拡散を阻止−どき
、その結果もれ電流の増大等のバリスタ特性への悪影響
を回避でき、制限電圧の低い保護機能に優れたバリスタ
が得られる。
表は、本実施例の効果を確認するために行った試験の結
果を示す。この試験では、本実施例の製造方法により作
成した積層型バリスタの、■1mA制限電圧、電圧型流
、及び耐湿性を調べた。な1 お、上記制限電圧はIAで、もれ電流は6vで測定し、
耐湿試験の条件は温度60°C1相対温度90%の雰囲
気中に1000時間放置し、しかる後V。、1−の変化
率を調べた。また、比較するため、焼結体の端面に内部
電極を露出させ、この状態で外部電極を形成してなる第
6図に示す構造の積層型バリスタ(従来例)、焼結体内
に内部電極を埋設し、両端面にAnを固溶させて導出層
を形成してなる第5図に示す構造の積層型バリスタ(比
較例1)、及び本実施例構造で接続電極がない積層型バ
リスタ(比較例2)についても同様の試験を行った。
同表からも明らかなように、制限電圧では比較例1が2
9Vと他に比べて高く、もれ電流では比較例2が1.2
0μAと他に比べて大きい、また耐湿性では従来例が一
23%と大きく変化しており、いずれの例においてもす
べての特性を満足することはできない。これに対して本
実施例の積層型バリスタは、制限電圧24v、もれ電流
0,13μA、耐湿性−6%といずれにおいても満足で
きる特性が得られていることがわかる。この制限電圧が
低いのは低抵2 抗層の組成を工夫して抵抗値を小さくしたこと、またも
れ電流が少ないのは接続電極を設けて低抵抗層中のRu
等がバリスタ層内へ拡散するのを制限したことによるた
めと考えられる。
〔発明の効果〕
以上のように本発明に係る積層型バリスタによれば、積
層体の内部電極が露出した端面に低抵抗層を付与し、か
つ該低抵抗層と一ヒ記端面との間に接続電極を介在させ
たので、内部電極の変質を防止しながら、制限電圧を低
くすることができるとともに、内部電極を外部に導出す
る際の接続不良を回避できる効果がある。
【図面の簡単な説明】
第1図ないし第4図は本発明の一実施例による積層型バ
リスタを説明するための図であり、第1図はその断面図
、第2図はその焼結体の一端面を示す側面図、第3図は
その斜視図、第4図はその製造工程を示す分解斜視図、
第5図は本発明の成立過程を説明するための積層型バリ
スタの断面図、第6図は従来の積層型バリスタを示す断
面図である。 図において、1は積層型バリスタ、2はセラミクス層、
3は内部電極、3aは−・端面、4は焼結体(積層体)
、4a、4bは左、右端面、6は低抵抗層、7は接続電
極である。

Claims (1)

    【特許請求の範囲】
  1. (1)セラミクス層と内部電極とを交互に積層して積層
    体を形成してなり、電圧非直線性抵抗として機能する積
    層型バリスタにおいて、上記積層体の端面に内部電極の
    一端面を露出させ、該積層体の端面にセラミクス組成物
    からなる低抵抗層を付与するとともに、該低抵抗層と上
    記積層体の端面との間に接続電極を介在させ、該接続電
    極及び低抵抗層を介して上記内部電極の一端面を外部に
    導出したことを特徴とする積層型バリスタ。
JP1180032A 1989-07-11 1989-07-11 積層型バリスタ Pending JPH0344004A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1180032A JPH0344004A (ja) 1989-07-11 1989-07-11 積層型バリスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1180032A JPH0344004A (ja) 1989-07-11 1989-07-11 積層型バリスタ

Publications (1)

Publication Number Publication Date
JPH0344004A true JPH0344004A (ja) 1991-02-25

Family

ID=16076282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1180032A Pending JPH0344004A (ja) 1989-07-11 1989-07-11 積層型バリスタ

Country Status (1)

Country Link
JP (1) JPH0344004A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223039A (ja) * 2004-02-04 2005-08-18 Murata Mfg Co Ltd チップ型サーミスタおよびその特性調整方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223039A (ja) * 2004-02-04 2005-08-18 Murata Mfg Co Ltd チップ型サーミスタおよびその特性調整方法

Similar Documents

Publication Publication Date Title
US5075665A (en) Laminated varistor
US6232867B1 (en) Method of fabricating monolithic varistor
CN106298239A (zh) 层叠陶瓷电容器
KR101547677B1 (ko) 세라믹 전자부품
JP3497840B2 (ja) ガラスコーティング膜を有するチップバリスタの製造方法
US6260258B1 (en) Method for manufacturing varistor
US20040140595A1 (en) Method for manufacturing multilayer ceramic electronic component
JPH03173402A (ja) チップバリスタ
US7705708B2 (en) Varistor and method of producing the same
JPH02135702A (ja) 積層型バリスタ
JP3008567B2 (ja) チップ型バリスタ
KR20040084848A (ko) 적층형 정특성 서미스터
JPH0344004A (ja) 積層型バリスタ
JPH02189903A (ja) 積層型バリスタ
JP2007096205A (ja) チップ型ntc素子
JP2983096B2 (ja) 積層形電圧非直線抵抗器の製造方法
JP2504226B2 (ja) 積層型バリスタ
JPS62122103A (ja) 積層型チツプバリスタの製造方法
JP4539671B2 (ja) 電子部品及びその製造方法
JP4505925B2 (ja) チップ型サーミスタ素子
US7639470B2 (en) Varistor element
JPH06260302A (ja) チップ型ptcサーミスタ
JP2002252124A (ja) チップ型電子部品及びその製造方法
US20240212892A1 (en) Laminated ceramic component
JPH07201637A (ja) 積層セラミック電子部品