TWI580141B - 積層式電子衝擊保護電磁干擾濾波元件及其製造方法 - Google Patents

積層式電子衝擊保護電磁干擾濾波元件及其製造方法 Download PDF

Info

Publication number
TWI580141B
TWI580141B TW105113056A TW105113056A TWI580141B TW I580141 B TWI580141 B TW I580141B TW 105113056 A TW105113056 A TW 105113056A TW 105113056 A TW105113056 A TW 105113056A TW I580141 B TWI580141 B TW I580141B
Authority
TW
Taiwan
Prior art keywords
layer
metal
dielectric material
material layer
ceramic green
Prior art date
Application number
TW105113056A
Other languages
English (en)
Other versions
TW201739133A (zh
Inventor
wei-zheng Wu
zhi-hong Zheng
Yue-Hong Zhan
Jin-Quan Zhuo
Original Assignee
Inpaq Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inpaq Technology Co Ltd filed Critical Inpaq Technology Co Ltd
Priority to TW105113056A priority Critical patent/TWI580141B/zh
Application granted granted Critical
Publication of TWI580141B publication Critical patent/TWI580141B/zh
Publication of TW201739133A publication Critical patent/TW201739133A/zh

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

積層式電子衝擊保護電磁干擾濾波元件及其製造方法
本發明係有關一種電磁干擾濾波元件,特別是整合電容器與電子衝擊保護器,具備優化放電特性之積層式電子衝擊保護電磁干擾濾波元件及其製造方法。
隨著行動電話等數位電子機器中使用之電子零件小型化之要求,電容器乃驅向積層結構發展,由於積層陶瓷電容器之容量與構成該電容器之介電層的材料之介電常數或介電層之積層數成正比,且與介電層每一層之厚度成反比。因此,為了滿足小型化之要求,要求提高材料之介電常數,且使介電層之厚度變薄,從而增加其積層數,乃為業界努力的目標。
電子衝擊保護器,係設於電子機器中易於因為異常電壓(例如閃電突波或是靜電)所引起之電擊而損毀之區域。當異常電壓(如突波)施加時,藉由因為異常電壓導致氣體放電而消耗電量,以避免印刷電路基板上的電子元件因為異常電壓而損毀。
由於目前電容器與電子衝擊保護器係個別生 產製造,且各自獨立設置,為了因應3C產品功能要求越來越多、頻率越高、且特性需優越的要求下,造成印刷電路板(PCB)內含的元件空間明顯不足。
有鑑於習見電容器與電子衝擊保護器需個別生產且單獨設置,造成印刷電路板空間不足的問題,發明人乃針對該些缺失研究改進之道,經長時研究終有本發明產生。
因此,本發明旨在提供一種積層式電子衝擊保護電磁干擾濾波元件及其製造方法,係使電容器與電子衝擊保護器整合為單一元件者。
依本發明之積層式電子衝擊保護電磁干擾濾波元件及其製造方法,其實施時可為一電容器與一電子衝擊保護器整合,或為二電容器與電子衝擊保護器整合,為本發明之次一目的。
依本發明之積層式電子衝擊保護電磁干擾濾波元件及其製造方法,其係以陶瓷生胚片為介電材料,依序堆疊間隔的介電材料與金屬層及一電子衝擊保護層後,再經低溫共燒製程所製成者,為本發明之再一目的。
依本發明之積層式電子衝擊保護電磁干擾濾波元件及其製造方法,其中所述電子衝擊保護器係於兩金屬線之間設一跳電層,該跳電層為SiC(碳化矽)材料與玻璃 材料的混合物,當經過低溫共燒製程後,該跳電層乃成為SiC體與具孔隙之空腔體(air gap)的共構結構,藉此達到元件整合且放電效能優化之功效,為本發明之又一目的。
至於本發明之詳細構造,應用原理,作用與功效,則請參照下列依附圖所作之說明即可得到完全了解。
1000‧‧‧積層式電子衝擊保護電磁干擾濾波元件
100‧‧‧下電容器
110‧‧‧第一陶瓷介電材料層
112‧‧‧第一金屬層
1121‧‧‧第一金屬A層
1122‧‧‧第一金屬B層
114‧‧‧第二陶瓷介電材料層
116‧‧‧第二金屬層
1161‧‧‧第二金屬A層
1162‧‧‧第二金屬B層
118‧‧‧第三陶瓷介電材料層
150‧‧‧第四陶瓷介電材料層
152‧‧‧第三金屬層
1521‧‧‧第三金屬A層
1522‧‧‧第三金屬B層
154‧‧‧第五陶瓷介電材料層
156‧‧‧第四金屬層
1561‧‧‧第四金屬A層
1562‧‧‧第四金屬B層
158‧‧‧第六陶瓷介電材料層
200‧‧‧電子衝擊保護器
201‧‧‧電子衝擊保護層
201A、201B‧‧‧金屬導線
202‧‧‧跳電層
300‧‧‧上電容器
401‧‧‧第一端電極
402‧‧‧第二端電極
501‧‧‧第一介電材料層陶瓷生胚片
502‧‧‧第二介電材料層陶瓷生胚片
503‧‧‧第三介電材料層陶瓷生胚片
503A‧‧‧凹槽
504‧‧‧第四介電材料層陶瓷生胚片
505‧‧‧第五介電材料層陶瓷生胚片
506‧‧‧第六介電材料層陶瓷生胚片
601‧‧‧SiC(碳化矽)體
602‧‧‧具孔隙之空腔體(air gap)
700‧‧‧未具備空腔體(air gap)之SiC(碳化矽)體
801‧‧‧電容器
802‧‧‧電子衝擊保護器
901‧‧‧下層體
9021、9022‧‧‧金屬導線
903‧‧‧上層體
904‧‧‧跳電夾層
第1圖為本發明積層式電子衝擊保護電磁干擾濾波元件之整體剖面圖。
第2A-2L圖為本發明積層式電子衝擊保護電磁干擾濾波元件之製造流程的平面示意圖。
第3A-3L圖為相對於第2A-2L圖之剖面示意圖。
第4圖為本發明積層式電子衝擊保護電磁干擾濾波元件之立體透視圖。
第5A圖為本發明之積層式電子衝擊保護電磁干擾濾波元件於經過低溫共燒後之跳電層為具有孔隙之共腔結構照片圖。
第5B圖為習見SiC(碳化矽)體不具備孔隙之照片圖。
第6圖為本發明之積層式電子衝擊保護電磁干擾濾波元件,其具備孔隙之SiC(碳化矽)體與習見未具備孔隙之SiC(碳化矽)體的靜電放電特性比較圖。
第7圖為本發明之積層式電子衝擊保護電磁干擾濾波 元件之另一實施例剖面示意圖。
第8圖為本發明之積層式電子衝擊保護電磁干擾濾波元件之又一實施例剖面示意圖。
第9圖為本發明之積層式電子衝擊保護電磁干擾濾波元件之又一實施例剖面示意圖。
本發明之積層式電子衝擊保護電磁干擾濾波元件,如第1圖所示,該積層式電子衝擊保護電磁干擾濾波元件1000包含:一下電容器100、一電子衝擊保護器200和一上電容器300,該元件兩側各為一第一端電極401和一第二端電極402。其中,所述電子衝擊保護器200設於下電容器100與上電容器300之間。
如圖所示,所述積層式電子衝擊保護電磁干擾濾波元件1000,係於一第一陶瓷介電材料層110的上表面形成一第一金屬層112,該第一金屬層112包括一端與第一端電極401連接的第一金屬A層1121,以及一端與第二端電極402連接的第一金屬B層1122;其中,第一金屬A層1121的另一端與第一金屬B層1122的另一端之間相互隔離;一第二陶瓷介電材料層114,係形成於所述第一金屬層112的上方,而將第一金屬層112完全被覆,部份第二陶瓷介電材料層114並填充於所述第一金屬A層1121與第一金屬B層1122之間; 一第二金屬層116,係形成於所述第二陶瓷介電材料層114的上表面,其包括一端與第一端電極401連接的第二金屬A層1161,以及一端與第二端電極402連接的第二金屬B層1162;其中,第二金屬A層1161的另一端與第二金屬B層1162的另一端之間相互隔離;上述第二金屬A層1161與第二金屬B層1162隔離位置,和第一金屬A層1121與第一金屬B層1122之隔離位置,係相互錯開,而不在同一垂直線上,使得第一金屬層112與第二金屬層116構成所述下電容器100。
一第三陶瓷介電材料層118,係形成於所述第二金屬層116的上方,而將第二金屬層116完全被覆,其部份第三陶瓷介電材料層118並填充於所述第二金屬A層1161與第二金屬B層1162之間;一作為電子衝擊保護器200之電子衝擊保護層201,係形成於所述第三陶瓷介電材料層118的上表面,其設有兩金屬導線201A、201B,該兩金屬導線201A、201B的一端個別與第一端電極401及第二端電極402連接,其另一端的上方設一跳電層202,該跳電層202為SiC(碳化矽)和玻璃的混合物,其並填充於兩金屬導線201A、201B之間;一第四陶瓷介電材料層150,係形成於所述電子衝擊保護層201的上方,而將電子衝擊保護層201完全被覆; 一第三金屬層152,係形成於所述第四陶瓷介電材料層150的上表面,其包括一端與第一端電極401連接的第三金屬A層1521,以及一端與第二端電極402連接的第三金屬B層1522;其中,第三金屬A層1521的另一端與第三金屬B層1522的另一端之間相互隔離;一第五陶瓷介電材料層154,係形成於所述第三金屬層152的上方,而將第三金屬層152完全被覆,其部份第五陶瓷介電材料層154並填充於所述第三金屬A層1521與第三金屬B層1522之間;一第四金屬層156,係形成於所述第五陶瓷介電材料層154的上表面,其包括一端與第一端電極401連接的第四金屬A層1561,以及一端與第二端電極402連接的第四金屬B層1562;其中,第四金屬A層1561的另一端與第四金屬B層1562的另一端之間相互隔離;一第六陶瓷介電材料層158,係形成於所述第四金屬層156的上方,而將第四金屬層156完全被覆,其部份第六陶瓷介電材料層158並填充於所述第四金屬A層1561與第四金屬B層1562之間;上述第三金屬A層1521與第三金屬B層1522之隔離位置,和第四金屬A層1561與第四金屬B層1562之隔離位置,係相互錯開,不在同一垂直線上,藉此,第三金屬層152與第四金屬層156構成所述的上電容器300。
本發明之積層式電子衝擊保護電磁干擾濾波元件,藉由將電子衝擊保護器200設於下電容器100與上電容器300間,當因靜電放電而產生突波時,可經由電子衝擊保護器200將高電壓洩放以對電路形成保護。而電子衝擊保護器200設於上、下兩電容器300、100的中間,並可避免元件燒結時產生彎曲。
上述各個陶瓷介電材料層110、114、118、150、154、158可採用C0G、X_R、Z_U、Y_V等第I類或第II類之陶瓷介電材料,而各金屬層112、116、152、156、201A、201B可使用銀(Ag)或銀/鈀(Ag/Pd)材料。
本發明之積層式電子衝擊保護電磁干擾濾波元件,其製造步驟包括:
步驟A:形成一第一介電材料層陶瓷生胚片501(如第2A、3A圖所示);
步驟B:於所述第一介電材料層陶瓷生胚片501的上表面印刷該第一金屬層112,該第一金屬層112之長條狀的第一金屬A層1121與短條狀的第一金屬B層1121之一端,分別和所述第一介電材料層陶瓷生胚片501的邊緣切齊,其另一端之間則形成一間隙1123(如第2B、3B圖所示);
步驟C:於所述第一金屬層112的上方鋪設一第二介電材料層陶瓷生胚片502,並使所述第一金屬層112 的第一金屬A層1121與第一金屬B層1121之間的間隙1123被填滿(如第2C、3C圖所示);
步驟D:於所述第二介電材料層陶瓷生胚片502的上表面印刷該第二金屬層116,該第二金屬層116之短條狀的第二金屬A層1161與長條狀的第二金屬B層1162之一端,分別和所述第二介電材料層陶瓷生胚片502的邊緣切齊,其另一端則形成一間隙1163(如第2D、3D圖所示);
步驟E:於所述第二金屬層116的上方鋪設該第三介電材料層陶瓷生胚片503,並使所述第二金屬層116之第二金屬A層1161與第二金屬B層1162之間的間隙被填滿(如第2E、3E圖所示);
步驟F:於所述第三介電材料層陶瓷生胚片503的上表面印刷該電子衝擊保護層201,使該電子衝擊保護層201的兩金屬導線201A、201B之一端,分別與所述第三介電材料層陶瓷生胚片503的邊緣切齊,其另一端的上方為碳化矽(SiC)和玻璃(glass)混合物之跳電層202(如第2F、3F圖所示);
步驟G:於所述電子衝擊保護層201的上方鋪設一第四介電材料層陶瓷生胚片504(如第2G、3G圖所示);
步驟H:於所述第四介電材料層陶瓷生胚片504的上表面印刷該第三金屬層152,該第三金屬層152之長條狀的第三金屬A層1521與短條狀的第三金屬B層1522之一 端,分別與所述第四介電材料層陶瓷生胚片504的邊緣切齊,其另一端形成一間隙1523(如第2H、3H圖所示);
步驟I:於所述第三金屬層152的上方鋪設第五介電材料層陶瓷生胚片505,並使所述第三金屬層152之第三金屬A層1521與第三金屬B層1522之間的間隙被填滿(如第2I、3I圖所示);
步驟J:於所述第五介電材料層陶瓷生胚片505的上表面印刷該第四金屬層156,該第四金屬層156之短條狀的第四金屬A層1561與長條狀的第四金屬B層1562之一端,分別與所述第五介電材料層陶瓷生胚片505的邊緣切齊,其另一端形成一間隙1563(如第2J、3J圖所示);
步驟K:於所述第四金屬層156的上方鋪設第六介電材料層陶瓷生胚片506,並使所述第四金屬層156之第四金屬A層1561與第四金屬B層1562之間的間隙被填滿(如第2K、3K圖所示);
步驟L:然後,將整體進行低溫共燒,經低溫共燒製程後,如第5A圖所示,電子衝擊保護層201之為SiC(碳化矽)和玻璃的混合物之跳電層202,乃燒結成為SiC(碳化矽)體601與具有孔隙之空腔體(air gap)602的共構結構,藉由使空腔體(air gap)602具備多孔隙,優化其放電效能。
步驟M:最後,再於整體側邊分別形成該第一 端電極401與第二端電極402(如第2L、3L圖及第4圖所示)。
因此,本發明經由上述製程所製成之積層式電子衝擊保護電磁干擾濾波元件,經過低溫共燒(cofire)製程,可將介電材料(陶瓷介電材料層)、金屬、SiC(碳化矽)、玻璃等異質材料共燒成一體,使下電容器100、電子衝擊保護器200和上電容器300結合成為一體。
請同時參照第5B圖和第6圖所示,本發明之積層式電子衝擊保護電磁干擾濾波元件,藉由其SiC(碳化矽)體601與具孔隙之空腔體(air gap)602的共構結構,與如第5B圖所示未具備空腔體(air gap)之SiC(碳化矽)體700,經過實驗證明,很明顯地,具有孔隙之空腔體(air gap)的共構結構之本發明的跳電層202,具備較佳的靜電放電特性。
本發明之積層式電子衝擊保護電磁干擾濾波元件,實施時,亦可如第7圖所示,元件本體僅為一電容器801和一電子衝擊保護器802所組成,該電容器801可設於該電子衝擊保護器802的上側或下側。
本發明之積層式電子衝擊保護電磁干擾濾波元件,實施時,又可如第8圖所示,其電子衝擊保護器係可在第三介電材料層陶瓷生胚片503形成之後,先在第三介電材料層陶瓷生胚片503的上表面形成該跳電層202,再於 第三介電材料層陶瓷生胚片503的上表面兩端各形成一與跳電層202搭接的金屬導線201A、201B。本發明之積層式電子衝擊保護電磁干擾濾波元件,實施時,又可如第9圖所示,電子衝擊保護器於第三介電材料層陶瓷生胚片503的上表面形成時,先在第三介電材料層陶瓷生胚片503的中央上表面形成一凹槽503A,再於該凹槽503A內填滿以形成一下層體901;其次,於第三介電材料層陶瓷生胚片503的上表面形成兩金屬導線9021、9022,使兩金屬導線9021、9022的一端以間隔方式形成在下層體901的上表面;然後,在相對至下層體901的上方形成一上層體903,使上層體903填滿兩金屬導線9021、9022之間的間隔而和下層體901連成一體,藉此構成兩側各包夾至金屬導線9021、9022之上端面和下端面的跳電夾層904;最後,再於兩金屬導線9021、9022和跳電夾層904的上表面形成第四介電材料層陶瓷生胚片504。
綜上所述可知,本發明之積層式電子衝擊保護電磁干擾濾波元件及其製造方法,確能達到整合電容器與電子衝擊保護器,並且能達到靜電放電特性優化,而其並未見諸公開使用,合於專利法之規定,懇請賜准專利,實為德便。
需陳明者,以上所述乃是本發明較佳具體的實施例,若依本發明之構想所作之改變,其產生之功能作用, 仍未超出說明書與圖示所涵蓋之精神時,均應在本發明之範圍內,合予陳明。
1000‧‧‧積層式電子衝擊保護電磁干擾濾波元件
100‧‧‧下電容器
110‧‧‧第一陶瓷介電材料層
112‧‧‧第一金屬層
1121‧‧‧第一金屬A層
1122‧‧‧第一金屬B層
114‧‧‧第二陶瓷介電材料層
116‧‧‧第二金屬層
1161‧‧‧第二金屬A層
1162‧‧‧第二金屬B層
118‧‧‧第三陶瓷介電材料層
150‧‧‧第四陶瓷介電材料層
152‧‧‧第三金屬層
1521‧‧‧第三金屬A層
1522‧‧‧第三金屬B層
154‧‧‧第五陶瓷介電材料層
156‧‧‧第四金屬層
1561‧‧‧第四金屬A層
1562‧‧‧第四金屬B層
158‧‧‧第六陶瓷介電材料層
200‧‧‧電子衝擊保護器
201‧‧‧電子衝擊保護層
201A、201B‧‧‧金屬導線
202‧‧‧跳電層
300‧‧‧上電容器
401‧‧‧第一端電極
402‧‧‧第二端電極

Claims (12)

  1. 一種積層式電子衝擊保護電磁干擾濾波元件,其本體係為疊層之陶瓷介電材料層共燒所構成,本體中具有:至少一電容器,該電容器係由一設於上方的金屬層與一設於下方的金屬層所形成,該二金屬層之間經一陶瓷介電材料層隔離;一電子衝擊保護器,係設於所述電容器的上方或下方,並藉一陶瓷介電材料層與所述電容器隔離,其係於兩金屬導線之間設一跳電層;以及兩端電極,係各別設於所述電容器與電子衝擊保護器的一側邊,而與所述金屬層及金屬導線的一端連接者。
  2. 如申請專利範圍第1項所述的積層式電子衝擊保護電磁干擾濾波元件,其中所述電子衝擊保護器的上方及下方亦可同時設置一電容器,並藉陶瓷介電材料層分別與該上方及下方的電容器隔離。
  3. 如申請專利範圍第1項所述的積層式電子衝擊保護電磁干擾濾波元件,其中所述電子衝擊保護器之跳電層為SiC(碳化矽)體與具孔隙之空腔體(air gap)的共構結構。
  4. 如申請專利範圍第3項所述的積層式電子衝擊保護電磁干擾濾波元件,其中所述電子衝擊保護器之跳電層,係形成於兩金屬導線間,而位於該兩金屬導線之上側或 下側。
  5. 如申請專利範圍第3項所述的積層式電子衝擊保護電磁干擾濾波元件,其中所述電子衝擊保護器,係形成於該兩金屬導線之間,而為兩側各包夾至該兩金屬導線之上端面和下端面之跳電夾層。
  6. 一種積層式電子衝擊保護電磁干擾濾波元件之製造方法,其製造步驟包括:形成一第一介電材料層陶瓷生胚片;於所述第一介電材料層陶瓷生胚片的上表面印刷一第一金屬層,該第一金屬層包括一長條狀的第一金屬A層與一短條狀的第一金屬B層,其中,第一金屬A層與第一金屬B層的一端,和所述第一介電材料層陶瓷生胚片的邊緣切齊,其另一端相互之間形成一間隙;於所述第一金屬層的上方鋪設一第二介電材料層陶瓷生胚片,並使所述第一金屬層的間隙被局部第二介電材料層陶瓷生胚片所填滿;於所述第二介電材料層陶瓷生胚片的上表面印刷一第二金屬層,該第二金屬層包括一短條狀的第二金屬A層與一長條狀的第二金屬B層,其中,該第二金屬A層與該第二金屬B層的一端,和所述第二介電材料層陶瓷生胚片的邊緣切齊,其另一端相互之間形成一間隙;於所述第二金屬層的上方鋪設一第三介電材料層 陶瓷生胚片,並使所述第二金屬層的間隙被局部第三介電材料層陶瓷生胚片所填滿;於所述第三介電材料層陶瓷生胚片的上表面印刷一電子衝擊保護層,該電子衝擊保護層設有兩條金屬線,其兩條金屬導線之一端分別與第三介電材料層陶瓷生胚片的邊緣切齊,其另一端相互之間形成一為SiC(碳化矽)體與玻璃的混合物之跳電層;於電子衝擊保護層的上方鋪設一第四介電材料層陶瓷生胚片;於所述第四介電材料層陶瓷生胚片的上表面印刷一第三金屬層,該第三金屬層包括一長條狀的第三金屬A層與一短條狀的第三金屬B層,其第三金屬A層與第三金屬B層的一端分別與所述第四介電材料層陶瓷生胚片的邊緣切齊,其另一端之間形成一間隙;於所述第三金屬層的上方鋪設一第五介電材料層陶瓷生胚片,並使所述第三金屬層的間隙被局部第五介電材料層陶瓷生胚片所填滿;於所述第五介電材料層陶瓷生胚片的上表面印刷一第四金屬層,該第四金屬層包括一短條狀的第四金屬A層與一長條狀的第四金屬B層,其中,第四金屬A層與第四金屬B層的一端與所述第五介電材料層陶瓷生胚片的邊緣切齊,其另一端相互之間形成一間隙; 於所述第四金屬層的上方鋪設一第六介電材料層陶瓷生胚片,並使所述第四金屬層的間隙被局部第六介電材料層陶瓷生胚片所填滿;然後,將整體進行低溫共燒製程,使整體燒結為一體,並使所述電子衝擊保護層的跳電層燒結成為SiC(碳化矽)體與具有孔隙之空腔體(air gap)的共構結構。最後,再於整體側邊分別形成一第一端電極與一第二端電極。
  7. 如申請專利範圍第6項所述的積層式電子衝擊保護電磁干擾濾波元件之製造方法,其中所述電子衝擊保護層之跳電層為碳化矽(SiC)和玻璃(glass)的混合物所形成。
  8. 如申請專利範圍第6項所述的積層式電子衝擊保護電磁干擾濾波元件之製造方法,其中所述第一金屬層與第二金屬層構成下電容器,其間隙係相互錯開,而不在同一垂直線上。
  9. 如申請專利範圍第6項所述的積層式電子衝擊保護電磁干擾濾波元件之製造方法,其中所述第三金屬層與第四金屬層構成上電容器,其間隙係相互錯開,而不在同一垂直線上
  10. 如申請專利範圍第6項所述的積層式電子衝擊保護電磁干擾濾波元件之製造方法,其中所述陶瓷介電材料層可採用C0G、X_R、Z_U、Y_V等第I類或第II類之陶瓷介 電材料,而各金屬層可使用銀(Ag)或銀/鈀(Ag/Pd)材料。
  11. 如申請專利範圍第6項所述的積層式電子衝擊保護電磁干擾濾波元件之製造方法,其中所述電子衝擊保護層之跳電層可形成在兩金屬導線的上側或下側。
  12. 如申請專利範圍第6項所述的積層式電子衝擊保護電磁干擾濾波元件之製造方法,其中所述電子衝擊保護層之跳電層可為兩側各包夾至兩金屬導線的上端面與下端面之跳電夾層。
TW105113056A 2016-04-27 2016-04-27 積層式電子衝擊保護電磁干擾濾波元件及其製造方法 TWI580141B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW105113056A TWI580141B (zh) 2016-04-27 2016-04-27 積層式電子衝擊保護電磁干擾濾波元件及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105113056A TWI580141B (zh) 2016-04-27 2016-04-27 積層式電子衝擊保護電磁干擾濾波元件及其製造方法

Publications (2)

Publication Number Publication Date
TWI580141B true TWI580141B (zh) 2017-04-21
TW201739133A TW201739133A (zh) 2017-11-01

Family

ID=59241137

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105113056A TWI580141B (zh) 2016-04-27 2016-04-27 積層式電子衝擊保護電磁干擾濾波元件及其製造方法

Country Status (1)

Country Link
TW (1) TWI580141B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW486702B (en) * 1999-04-08 2002-05-11 Kemet Electronics Corp Multilayer ceramic chip capacitor with high reliability compatible with nickel electrodes
US6689311B2 (en) * 2000-11-13 2004-02-10 Matsushita Electric Industrial Co., Ltd. Method and apparatus for manufacturing sinter, method for measuring concentration of plasticizer, evaluation method, and evaluation apparatus
TWI319884B (en) * 2006-02-22 2010-01-21 Multilayer ceramic capacitors component and method of making the same
US9236188B1 (en) * 2015-02-23 2016-01-12 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW486702B (en) * 1999-04-08 2002-05-11 Kemet Electronics Corp Multilayer ceramic chip capacitor with high reliability compatible with nickel electrodes
US6689311B2 (en) * 2000-11-13 2004-02-10 Matsushita Electric Industrial Co., Ltd. Method and apparatus for manufacturing sinter, method for measuring concentration of plasticizer, evaluation method, and evaluation apparatus
TWI319884B (en) * 2006-02-22 2010-01-21 Multilayer ceramic capacitors component and method of making the same
US9236188B1 (en) * 2015-02-23 2016-01-12 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor

Also Published As

Publication number Publication date
TW201739133A (zh) 2017-11-01

Similar Documents

Publication Publication Date Title
KR101499717B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
JP4953988B2 (ja) 積層コンデンサおよびコンデンサ実装基板
KR102122932B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
CN101740220B (zh) 陶瓷电子部件
US9336946B2 (en) Multilayer ceramic electronic component and assembly board having the same
KR101792385B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR101630040B1 (ko) 적층 세라믹 커패시터 및 그 실장기판
KR102018306B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
JP4637674B2 (ja) 積層コンデンサ
KR101812475B1 (ko) 적층 세라믹 콘덴서
KR101504002B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
KR102076152B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
JP4983873B2 (ja) 積層電子部品
KR20150115184A (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
JP4953989B2 (ja) 積層コンデンサおよびコンデンサ実装基板
JP2005136131A (ja) 積層コンデンサ
JP6136507B2 (ja) 積層コンデンサアレイ
TWI580141B (zh) 積層式電子衝擊保護電磁干擾濾波元件及其製造方法
KR102483617B1 (ko) 적층형 전자 부품
KR102029476B1 (ko) 어레이형 적층 세라믹 전자 부품, 그 실장 기판 및 그 제조 방법
JP4501524B2 (ja) セラミック多層基板およびその製造方法
KR102070230B1 (ko) 적층 세라믹 전자 부품의 제조 방법 및 이를 이용하여 제조된 적층 세라믹 전자 부품
JP2015142136A (ja) 積層チップ素子
TWI440061B (zh) 電子式多層組件
US20180019591A1 (en) Multi-layer electric shock protection emi filter device and manufacturing method thereof