TWI440061B - 電子式多層組件 - Google Patents

電子式多層組件 Download PDF

Info

Publication number
TWI440061B
TWI440061B TW097134993A TW97134993A TWI440061B TW I440061 B TWI440061 B TW I440061B TW 097134993 A TW097134993 A TW 097134993A TW 97134993 A TW97134993 A TW 97134993A TW I440061 B TWI440061 B TW I440061B
Authority
TW
Taiwan
Prior art keywords
multilayer
layer
multilayer component
dielectric layer
patent application
Prior art date
Application number
TW097134993A
Other languages
English (en)
Other versions
TW200921727A (en
Inventor
Axel Pecina
Gerald Schlauer
Gernot Feiel
Original Assignee
Epcos Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos Ag filed Critical Epcos Ag
Publication of TW200921727A publication Critical patent/TW200921727A/zh
Application granted granted Critical
Publication of TWI440061B publication Critical patent/TWI440061B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Thermistors And Varistors (AREA)
  • Ceramic Capacitors (AREA)

Description

電子式多層組件
本發明係關於一種具有高彎曲強度之電子式多層組件。
由日本專利JP 09-266126已知一種電子式多層組件。
欲解決之問題是詳細說明一種具有增加彎曲強度之多層組件。
一種電子式多層組件被詳細說明具有介電層和電極層之堆疊彼此放置在頂端，其中電性隔離硬直元件(stiffening element)放置與電極層相同的介電層而具有至少一個電極層距離。該硬直元件較其環繞介電材料具有較高之彎曲強度。
該多層組件顯示增加之彎曲強度尤其在其厚度方向。此意味著若其面對著正面，該等正面能夠彼此橫向移位並引起剪切效應(shearing effect)，則該多層組件將稍微彎曲。
在多層組件之堆疊中一個電極層平面內附加上一個或多個電性非主動增強元件使得能獲得稍微低的容量值同時避免減少該多層組件之彎曲強度。
以此說明之結構提供具有低數量之電極層和尤其薄的介電層之多層組件，同時該多層組件具有高的彎曲強度。若不需增加介電層之數目，則增加該多層組件之彎曲強度。
多層組件之增加的彎曲強度於輸送或製造期間尤其有用，尤其其被暴露於正面力(frontal force)處。當組件被拿來用於輸送或用來組合於導體板上時，此也許發生。增加的彎曲強度導致對損害(像是例如介電或電極層之偏移或斷裂)增加的抵抗。
因為硬直元件能在與一個電極層之相同製造步驟中被應用於堆疊，因此甚至能夠減少所需的製造步驟。
至少一個硬直元件之形狀較佳縱長的平行於安裝在相同介電層上電極層。尤其其能夠構造成帶狀。除了他的電隔離特性外，硬直元件較佳於所有側不具有接觸處或由個別的介電材料所環繞。
依照一個實施例，一個硬直元件被應用為在一個介電層上之層。但是其亦能被埋置於一個介電層內。
依照一個實施例，多層組件具有在其電極層上形成為層之接觸處，用一個共用的電接腳接觸該等接觸處。但是亦能夠有接腳或導線形狀之外部接觸。
於鄰接連同一個介電層之相對端之電極層之堆疊方向，能夠形成電容器。相反充電之電極層能夠相對彼此於堆疊方向以梳狀設置，並特徵構造重疊區於正交突出。各電極層連接至一個外部接觸於一端並與在另一端之相對外部接觸間隔開。
在各電極層側能配置數個硬直元件於同一介電層上。例如，有一個硬直元件在多層組件之一個腮側(cheek)上，並於另一個腮側上有另一個硬直元件。於二個腮側上可以配置數個硬直元件彼此間隔開。腮側為那個沒有外部接觸的元件。
由此能夠避免外部接觸與相反極化之電極層之間之可能的短路。
依照多層組件之一個實施例，硬直元件包含與電極層相同的材料。此能夠像是金屬之導電材料。根據在硬直元件內之導電材料之量，其必須分別與電極層和外部接觸分離或間隔開。
若另一方面硬直元件高度隔離，則距電極層和外部接觸之距離可以縮小。此種情況具有硬直元件能夠具有較高表面和因此多層組件具有甚至較高彎曲強度之優點。再者硬直元件與電極層或外部接觸之間之電性串音之可能性能夠減少。
硬直元件尤其具有抗熱材料性。較佳承受900℃至1300℃之溫度。尤其硬直元件於製造期間使用像是燒結之熱處理其結構和硬度將予維持。
依照一個實施例該硬直元件較佳包含具有較其周圍之介電層材料之彎曲強度為高之彎曲強度之電性隔離陶瓷。硬直元件之材料之燒結收縮特性較佳分別與其載體材料或介電材料之燒結收縮特性匹配，該硬直元件係配置或埋置於該載體材料或介電材料中。
除了單獨電極材料像是例如銀、鈀化銀、鉑化銀、鈀、鉑、鎳或銅之外，硬直元件亦能夠包含其他的材料。例如，層堆疊之陶瓷基之材料(意指使用於堆疊之陶瓷層的陶瓷)能夠連同用於硬直元件之電極材料使用。因此，添加物能夠是下列材料鈦酸鋇(barium titanate)、鈦酸鋇銣(barium-neodymtitanate)、氧化鋅(zinc oxide)、鈷錳尖晶石(cobalt-manganese-spinel)其中之一種。再者，能夠使用陶瓷基材料之非化學計量性的轉化(non-stochiometric variant)(例如修改他們的燒結收縮)作為用於燒結元件之添加物。於是能夠在層堆疊內誘發選擇的內部張力。較理想情況是，誘發拉張的張力，意味著硬直元件或其轉印於陶瓷添加物上顯示了較堆疊之陶瓷基之材料稍為高些之縮小。
先進形式之多層組件規定接地電極附加於堆疊之一個介電層並連接一端至配置在堆疊之一個腮側上的接地接觸。接地接觸能被配置於與附接於電極層之外部接觸的多層組件之相同腮側。能夠有分別配置於並列配置介電層或電極層之間之數個接地接觸。為了多層組件之較佳濾波特性之優點，能夠使用一個接地接觸，於此該接地接觸轉向電湧或高頻失真而因此保護多層組件不會受到過度的伸張。在每個接地電極旁邊可以有一個硬直元件。
依照一個實施例該堆疊之腮側係至少部分被鈍化。堆疊之鈍態對保護堆疊之材料(例如其介電層、電極層或功能層)不受到外部化學或材料之影響具有優點。因此能夠達成多層組件之更固定之電氣特性。
依照一個實施例該堆疊或多層組件能夠分別被鈍化，至少於使用包含玻璃材料之一側。鈍態亦可以使用陶瓷於堆疊之表面而達成。陶瓷層較佳包含下列材料其中一種：ZrOx、MgO、AlOx，其中x是大於或等於1之數目。
電子式多層組件之電極層較佳包含下列材料或這些材料之合金：銀、鈀、鎳、銅。外部接點較佳亦包含與用於電極層相同的材料，以支援外部接點與電極層之間的接觸。
依照多層組件之一個實施例，該介電層包含電容器陶瓷，例如來自X7R或COG之族群。以此種方式導電和與電極層並排配置之介電層能夠形成多層電容器。
依照多層組件之一個實施例，該介電層包含變阻器陶瓷。以此種方式導電和與電極層並排配置之介電層之堆疊能夠形成多層變阻器。該變阻器陶瓷較佳包含氧化鋅(ZnO)。
介電層較佳實施具有少於1μm高至約30μm之厚度。
依照電子式多層組件之一個實施例，數個電極層之堆疊被並排配置，其中不同堆疊之電極層能被配置於相同之介電層。以此構造多層組件特徵結構為多層結構之陣列，該多層結構之陣列能夠全然配置在相同的多層組件內。因為多層組件較佳以單塊的方式配置，此意味著數個多層結構能夠以單塊的方式配置為於一個堆疊或主體內之陣列。在各多層結構的電極層旁邊能夠配置該說明種類之一個或多個硬直元件。尤其對於具有多層結構之陣列之多層組件，電極層之堆疊配置在彼此旁邊，而因此多層組件之表面積較大，其對於給予使用硬直元件之多層組件較強的彎曲強度具有優點。
能夠配置電極層之堆疊於長度方向以及於側向。
例如對於在一個多層組件內之多層結構能夠有多層電容器和多層變阻器。
整合電阻器和電極層以及包含配置為陣列之變阻器陶瓷之介電層，多層組件能夠建立為Π濾波器。
依照一個實施例，該介電層包含非線性電阻材料，像是NTC或PCT材料。若這些介電層之數種介電層與電極層並排配置，則能夠創造多層NTC結構或多層PCT結構，這些多層結構能夠與之前提及之在一個多層組件內之多層結構結合。
上述整合於多層結構之一個堆疊內之介電層(其介電層包含變阻器陶瓷、電容器陶瓷或NTC或PCT材料)能夠創造電子式多層組件，該電子式多層組件具有廣區域之電性功能同時保持小尺寸和高彎曲強度。
第1圖為設計為多層電容器之多層組件之一個平面之剖面圖。多層組件包含設置在彼此之上端之介電層2和電極層3之堆疊1。該電極層3構形為稍長的矩形並用相同極性之外部連接器4a和4b連接於各端。在各電極層3旁邊的是稍長的硬直元件5，包含與電極層相同的材料，例如鈀或其與另一導電材料之合金。其範圍約從一個隔離區(其中相反極性之電極層正交突出而不重疊)至多層組件之側向相對隔離區。於所有側上，硬直元件5由隔離材料所環繞，並能被看成為為“浮置的”硬直。顯示於上視圖之配置被重複至少部分在堆疊1之高度之上。於頂端或底部該堆疊分別能提供另一陶瓷層或含有玻璃之層(未顯示)用於鈍化。
第2圖為顯示於第1圖中多層組件之縱剖面圖，圖中顯示配置與電極層相同平面內之電極層3和介電層2以及硬直元件5之堆疊情況。亦顯示外部接觸4a和4b，其能被烘烤成於條帶形式之腮側。或可取而代之，該外部連接器能夠抓住該多層組件之側邊因此其可能接觸於底部。
顯示箭號F1和F2，該箭號F1和F2顯示不同的力影響該多層組件。若多層組件在力F1之影響下，相關於多層組件之橫向尺寸，於其第一半部，而較低或較高強度之力F1於其第二半部，則在該多層組件內將有機械張力，如此能夠損壞該多層組件或他的組件。力量可能分別來自不同方向之橫向地移位，或引導至不同的方向，像是例如於第一力於多層組件之頂部而第二力於多層組件之底部。因為硬直元件該多層組件顯示足夠強的彎曲強度以至少抵抗由製造或運送所造成的機械力，而不會有任何損壞。
1．．．介電層和電極層之堆疊
2．．．介電層
3．．．電極層
4a．．．第一外部接觸
4b．．．第二外部接觸
5．．．硬直元件
F1．．．第一正面力
F2．．．第二正面力
使用下列之圖式和設計實例，進一步解釋說明之目的。由此顯示：
第1圖：具有電性隔離硬直元件之多層組件之上視圖。
第2圖：於第1圖上視圖中所顯示之多層組件之剖面輪廓。
1．．．介電層和電極層之堆疊
2．．．介電層
3．．．電極層
4a．．．第一外部接觸
4b．．．第二外部接觸
5．．．硬直元件

Claims (26)

  1. 一種電子式多層組件，具有由介電層(2)和電極層(3)設置在彼此之上端而成之一個堆疊(1)，其中電性隔離硬直元件(5)在與電極層相同的介電層上設置至少一個電極層距離，以及該硬直元件相較於其環繞之介電材料顯示增加之彎曲強度。
  2. 如申請專利範圍第1項之多層組件，其中，該硬直元件(5)較設置在其旁邊之該電極層(3)具有較高之彎曲強度。
  3. 如申請專利範圍第1或2項之多層組件，其中，該硬直元件(5)包含電性隔離材料。
  4. 如申請專利範圍第3項之多層組件，其中，該硬直元件(5)包含陶瓷材料。
  5. 如申請專利範圍第1或2項之多層組件，其中，該硬直元件(5)包含導電材料並與該電極層(3)電性隔離。
  6. 如申請專利範圍第5項之多層組件，其中，該硬直元件(5)包含與該電極層(3)相同的材料。
  7. 如上述申請專利範圍之多層組件，其中，沿著一個電極層(3)之縱向側一個硬直元件(5)放置在長度方向。
  8. 如上述申請專利範圍之多層組件，其中，沿著一個電極層(3)之縱向側數個硬直元件(5)放置在長度方向。
  9. 如上述申請專利範圍之多層組件，其中，該硬直元件(5)應用為在介電層(2)上之層。
  10. 如上述申請專利範圍之多層組件，其中，該硬直元件(5)埋置於介電層(2)內。
  11. 如上述申請專利範圍之多層組件，其中，該硬直元件(5)為帶狀。
  12. 如上述申請專利範圍之多層組件，其中，於該堆疊(1)之二側外部，連接器(4a、4b)係放置在各側成帶狀，並連接共用極之電極層(3)。
  13. 如上述申請專利範圍之多層組件，其中，該介電層(2)包含電容器陶瓷。
  14. 如申請專利範圍第13項之多層組件，該多層組件為電容器。
  15. 如申請專利範圍第1至12項中之一項之多層組件，其中，該介電層(2)包含變阻器陶瓷。
  16. 如申請專利範圍第15項之多層組件，該多層組件為多層變阻器。
  17. 如申請專利範圍第1至12項中之一項之多層組件，包含數個多層結構，具有由電極層(3)和介電層(2)設置在彼此之上端而成之堆疊，其中該介電層包含不同功能之陶瓷之不同多層結構。
  18. 如申請專利範圍第17項之多層組件，其中，一個多層結構特徵構造為介電層(2)，各該介電層(2)包含一個電容器陶瓷，和包含多層電容器。
  19. 如申請專利範圍第17或18項中之一項之多層組件，其中，一個多層結構介電層(2)，各包含一個變阻器陶瓷，和包含多層變阻器。
  20. 如申請專利範圍第17至19項中之一項之多層組件，其中，該多層結構設置在彼此側邊。
  21. 如申請專利範圍第17至20項中之一項之多層組件，其中，該多層結構設置在彼此之上端和在彼此之側邊。
  22. 如上述申請專利範圍之多層組件，其中，該介電層(2)、該電極層(3)和至少一個硬直元件(5)被配置形成單塊體。
  23. 如上述申請專利範圍之多層組件，其特徵結構至少一個接地電極配置在至少一個介電層(2)上，該介電層(2)連接一個配置於該多層組件之側邊之接地接觸。
  24. 如上述申請專利範圍之多層組件，其中，該電極層(3)包含下列材料之至少其中一種：銀、鈀、鎳、銅。
  25. 如上述申請專利範圍之多層組件，其中，該堆疊(1)之表面至少部分被鈍化。
  26. 如申請專利範圍第24項之多層組件，其中，該堆疊(1)之表面被塗敷包含玻璃之層。
TW097134993A 2007-09-18 2008-09-12 電子式多層組件 TWI440061B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007044453A DE102007044453A1 (de) 2007-09-18 2007-09-18 Elektrisches Vielschichtbauelement

Publications (2)

Publication Number Publication Date
TW200921727A TW200921727A (en) 2009-05-16
TWI440061B true TWI440061B (zh) 2014-06-01

Family

ID=40090231

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097134993A TWI440061B (zh) 2007-09-18 2008-09-12 電子式多層組件

Country Status (7)

Country Link
US (1) US8203824B2 (zh)
EP (1) EP2191483B1 (zh)
JP (1) JP5437248B2 (zh)
KR (1) KR101454059B1 (zh)
DE (1) DE102007044453A1 (zh)
TW (1) TWI440061B (zh)
WO (1) WO2009037292A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020018651A1 (en) 2018-07-18 2020-01-23 Avx Corporation Varistor passivation layer and method of making the same
KR20220059779A (ko) * 2020-11-03 2022-05-10 삼성전기주식회사 적층형 커패시터 및 그 실장 기판

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0286109A (ja) * 1988-09-22 1990-03-27 Murata Mfg Co Ltd 積層セラミックコンデンサ
JPH02304910A (ja) * 1989-05-19 1990-12-18 Tama Electric Co Ltd 複合チップ素子
JPH0359627U (zh) * 1989-10-16 1991-06-12
JPH0745473A (ja) * 1993-05-24 1995-02-14 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサの製造方法
JPH08316087A (ja) * 1995-05-11 1996-11-29 Tokin Corp 積層セラミック電子部品およびその製造方法
JP3199616B2 (ja) * 1995-11-29 2001-08-20 京セラ株式会社 セラミックコンデンサ
JPH09266126A (ja) 1996-03-28 1997-10-07 Mitsubishi Materials Corp 積層セラミックコンデンサの製造方法
JPH1127075A (ja) * 1997-05-06 1999-01-29 Sumitomo Metal Ind Ltd 積層チップ型ノイズフィルタ及びその製造方法
JP3463161B2 (ja) * 1998-10-26 2003-11-05 Ｔｄｋ株式会社 積層セラミックチップコンデンサ
JP3477089B2 (ja) * 1998-10-30 2003-12-10 京セラ株式会社 積層セラミックコンデンサおよびその製造方法
JP2001057318A (ja) * 1999-08-18 2001-02-27 Matsushita Electric Ind Co Ltd 複合電子部品およびその製造方法
US6556422B2 (en) * 2000-07-05 2003-04-29 Samsung Electro-Mechanics Co., Ltd. Dielectric ceramic composition, multi-layer ceramic capacitor using the same, and manufacturing method therefor
JP3460683B2 (ja) * 2000-07-21 2003-10-27 株式会社村田製作所 チップ型電子部品及びその製造方法
JP4211510B2 (ja) * 2002-08-13 2009-01-21 株式会社村田製作所 積層型ｐｔｃサーミスタの製造方法
JP4320565B2 (ja) * 2003-05-28 2009-08-26 三菱マテリアル株式会社 積層型複合機能素子
KR100470116B1 (ko) * 2003-07-30 2005-02-04 주식회사 이노칩테크놀로지 복합 적층 칩 소자
JP2005050962A (ja) * 2003-07-31 2005-02-24 Taiyo Yuden Co Ltd コンデンサ実装構造，コンデンサ実装基板及びコンデンサ実装用配線基板
JP4508858B2 (ja) * 2004-12-24 2010-07-21 京セラ株式会社 積層セラミックコンデンサおよびその製法
JP2006278566A (ja) * 2005-03-28 2006-10-12 Tdk Corp 積層電子部品及びその製造方法
JP4270395B2 (ja) * 2005-03-28 2009-05-27 Ｔｄｋ株式会社 積層セラミック電子部品
JP2007035848A (ja) * 2005-07-26 2007-02-08 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及びその製造方法
US7336475B2 (en) 2006-02-22 2008-02-26 Vishay Vitramon, Inc. High voltage capacitors

Also Published As

Publication number Publication date
JP2010539721A (ja) 2010-12-16
WO2009037292A1 (de) 2009-03-26
TW200921727A (en) 2009-05-16
KR20100076975A (ko) 2010-07-06
DE102007044453A1 (de) 2009-03-26
EP2191483B1 (de) 2020-05-20
US8203824B2 (en) 2012-06-19
EP2191483A1 (de) 2010-06-02
US20100214720A1 (en) 2010-08-26
JP5437248B2 (ja) 2014-03-12
KR101454059B1 (ko) 2014-10-27

Similar Documents

Publication Publication Date Title
US7420795B2 (en) Multilayer capacitor
KR102552423B1 (ko) 유전체 파우더 및 이를 이용한 적층형 세라믹 전자부품
US10622146B2 (en) Multilayer capacitor and electronic component device
TWI399770B (zh) Laminated capacitors
CN115512965B (zh) 多层陶瓷电容器
CN104576051A (zh) 陶瓷电子部件
CN110875136B (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
JP4095961B2 (ja) 電気的な多層素子
US7535694B2 (en) Feedthrough multilayer capacitor
JP7516712B2 (ja) 積層型キャパシタ及びその実装基板
TWI440061B (zh) 電子式多層組件
KR20140046301A (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP6142650B2 (ja) 積層貫通コンデンサ
JP6136507B2 (ja) 積層コンデンサアレイ
JP2005203479A (ja) 静電気対策部品
JP4412386B2 (ja) 貫通型積層コンデンサ
US10297391B2 (en) Composite electronic component
WO2021070868A1 (ja) 積層型圧電素子
CN114207746B (zh) Ntc热敏电阻元件
KR102148830B1 (ko) 전자 부품
CN110634676A (zh) 多层电子组件及其制造方法
JP2024084695A (ja) 積層セラミックキャパシタ
CN115441307A (zh) 瞬态电压保护器件
KR102057915B1 (ko) 적층 커패시터
KR100612800B1 (ko) 전계에 의한 응력발생을 감소시킬 수 있도록 구성된 압전적층 액추에이터

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees