KR101454059B1 - 전기적 다층 소자 - Google Patents

전기적 다층 소자 Download PDF

Info

Publication number
KR101454059B1
KR101454059B1 KR1020107008356A KR20107008356A KR101454059B1 KR 101454059 B1 KR101454059 B1 KR 101454059B1 KR 1020107008356 A KR1020107008356 A KR 1020107008356A KR 20107008356 A KR20107008356 A KR 20107008356A KR 101454059 B1 KR101454059 B1 KR 101454059B1
Authority
KR
South Korea
Prior art keywords
layer
reinforcing member
multilayer
electrode
electrode layer
Prior art date
Application number
KR1020107008356A
Other languages
English (en)
Other versions
KR20100076975A (ko
Inventor
악셀 페시나
제럴드 슐라우어
게르노트 페이엘
Original Assignee
에프코스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에프코스 아게 filed Critical 에프코스 아게
Publication of KR20100076975A publication Critical patent/KR20100076975A/ko
Application granted granted Critical
Publication of KR101454059B1 publication Critical patent/KR101454059B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Thermistors And Varistors (AREA)
  • Ceramic Capacitors (AREA)

Abstract

유전체층들(2) 및 전극층들(3)이 서로 포개어 배치된 스택(1)을 포함하는 전기적 다층 소자가 제공되며, 이 때 전기 절연성 보강 부재(5)는 적어도 하나의 전극층으로부터 이격되어 상기 전극층과 동일한 유전체층상에 배치되며, 상기 보강 부재는 상기 보강 부재를 둘러싼 유전체 물질보다 더 높은 굽힘 강성을 포함하는 것을 특징으로 한다.

Description

전기적 다층 소자{ELECTRICAL MULTILAYER COMPONENT}
본 발명은 굽힘 강성이 큰 전기적 다층 소자에 관한 것이다.
JP 09-266126으로부터 전기적 다층 소자가 공지되어 있다.
본 발명은 굽힘 강성이 증가된 다층 소자를 제공하는 것을 목적으로 한다.
유전체층들 및 전극층들이 포개어져 배치된 스택(stack)을 포함하는 전기적 다층 소자가 제공되며, 이 때 전기적으로 절연된 보강 부재(stiffening element)는 적어도 하나의 전극층으로부터 이격되어 상기 전극층과 동일한 유전체층상에 배치된다. 보강 부재는 상기 보강 부재를 둘러싼 유전체 물질보다 큰 굽힘 강성을 가진다.
보강 부재는, 특히, 두께 방향으로 작용하는 굽힘 강성이 더 크다. 이는, 횡방향으로 서로 오프셋될 수 있어서 전단 효과를 유발하는 힘이 전방에 인가될 때 휘어지는 정도가 감소하는 것을 의미한다.
다층 소자의 스택에서 전기적으로 비활성인 하나 이상의 보강 부재가 전극층과 같은 면에 배치됨으로써, 다층 소자의 굽힘 강성 감소가 방지되고, 커패시턴스 값은 비교적 낮다.
기재된 구성을 이용하면, 전극층들의 수가 적고, 유전체층들이 매우 얇게 제공될 수 있으며, 그와 동시에 굽힘 강성이 큰 다층 소자가 제공된다. 다층 소자의 굽힘 강성을 높이기 위해 상기 유전체층들의 수가 더 많을 필요는 없다.
다층 소자의 굽힘 강성이 증가하면, 상기 다층 소자의 운송이나 제조 중에 특히 전방측에 힘이 인가된 경우에 유리할 수 있다. 이러한 경우는 예컨대, 운송하거나 도체판에 실장하기 위해 소자를 잡을 때 발생할 수 있다. 굽힘 강성이 증가하면 예컨대 유전체층들이나 전극층들의 꺾임 또는 부러짐과 같은 손상에 대한 저항도 증가한다.
보강 부재가 전극층과 동일한 제조 단계에서 스택의 유전체층상에 배치될 수 있어서, 다층 소자의 제조에 필요한 공정 단계의 수가 유리하게 줄어든다.
바람직하게, 적어도 하나의 보강 부재 또는 보강 구조체는 동일한 유전체층상에서 전극층에 대해 종방향으로(longitudinal) 평행하게 연장되는 형태이다. 특히, 보강 구조체는 띠형으로 형성될 수 있다. 보강 구조체는 전기적 절연 성질 외에 모든 측면에서 접촉되지 않거나, 유전체 물질로 둘러싸이는 것이 바람직하다.
일 실시예에 따르면, 보강 구조체는 층의 형태로 유전체층상에 형성된다. 그러나, 보강 구조체는 유전체층에 매립될 수도 있다.
일 실시예에 따르면, 다층 소자는 전극층들과 접촉된 전기적 외부 접촉부들을 포함하며, 상기 외부 접촉부들은 층으로 형성되고, 각각 전기적 극이 같은 전극층들과 접촉한다. 그러나, 외부 접촉부들은 핀 또는 와이어형태일 수도 있다.
적층 방향으로 인접하며 서로 반대의 전기적 극을 가진 전극층들은 유전체층과 함께 커패시턴스를 형성할 수 있다. 극성이 반대인 전극층들은 적층 방향에서 서로 상대적으로 빗 모양으로 포개어 배치될 수 있고, 직각의 돌출부에 위치한 겹침면을 포함할 수 있다. 각 전극층은 하나의 단부에서 외부 접촉부와 결합하고, 다른 단부에서 반대극의 외부 접촉부와 이격된다.
동일한 유전체층상에는 각 전극층 외에 복수 개의 보강 구조체가 배치될 수 있다. 예컨대, 다층 소자의 일 측면에 보강 구조체가, 다른 측면에 다른 보강 구조체가 배치된다. 양 측면으로 서로 이격된 복수 개의 보강 구조체가 배치될 수도 있다. 상기 측면은 외부 접촉부가 배치되지 않은 측면이다. 이를 통해, 외부 접촉부 및 반대극의 전극층 사이의 단락 가능성이 방지된다.
다층 소자의 실시예에 따르면, 보강 구조체는 전극층에 포함될 수 있는 것과 동일한 물질을 함유한다. 이는, 예컨대 금속과 같은 전기 전도성 물질을 의미할 수 있다. 보강 구조체에 포함된 전기 전도성 물질의 양에 상응하여, 상기 보강 구조체는 유전체층상에서 전극층들 및 외부 접촉부들과 이격되어 배치되거나, 공간적으로 분리되어 있다.
그에 반해 보강 구조체의 전기 절연성이 큰 경우, 전극층들 및 외부 접촉부들로부터의 간격이 최소화될 수 있다. 이 때, 보강 구조체의 면적이 더 클 수 있고, 이로 인해 다층 소자가 훨씬 큰 굽힘 강성을 가지는 장점이 있다. 이와 동시에, 보강 구조체의 전기 절연 특성에 의해 전극층들 또는 외부 접촉부들간의 전기적 간섭이 일어날 확률이 줄어든다.
보강 구조체는 내열성이 큰 물질 특성을 가진다. 바람직하게는, 상기 보강 구조체는 900℃ 내지 1300℃의 온도를 견딘다. 특히, 보강 구조체의 구조 및 강성은 다층 소자의 제조, 예컨대 신터링(sintering)과 같은 온도 가공 시 유지되어야 한다.
일 실시예에 따르면, 보강 구조체는 주변의 유전체층들의 물질보다 굽힘 강성이 더 큰 전기 절연성 세라믹 물질을 함유하는 것이 바람직하다. 바람직하게는, 보강 구조체의 신터링 수축 특성이 상기 보강 구조체가 배치 또는 매립된 캐리어 물질 또는 유전체 물질에 맞춰진다.
보강 구조체는 예컨대 은, 은-팔라듐, 은-백금, 팔라듐, 백금, 니켈 또는 구리와 같은 순수 전극 물질외에 다른 물질도 포함할 수 있다. 예컨대, 보강 구조체는 전극 물질과 함께 층 스택의 세라믹 기본 물질의 첨가물, 즉 스택의 세라믹층들을 위해 사용된 세라믹을 포함할 수 있다. 상기 첨가물은 바륨티탄산염, 바륨-네오디뮴티탄산염, 산화아연, 코발트-망간-스피넬 중 적어도 하나의 물질로부터 선택될 수 있다. 또한, 예컨대 보강 구조체의 소결 수축의 변화를 위해, 상기 보강 구조체의 첨가물로서 세라믹 기본 물질의 비화학량론적 변형물도 사용될 수 있다. 따라서 세라믹 층 스택에서 요구되는 내부 응력이 유도될 수 있다. 바람직하게, 인장 응력이 유도되며, 즉 보강 구조체 또는 보강 구조체의 전사된(imprinted) 세라믹 첨가물은 상기 스택의 세라믹 기본 물질보다 약간 더 큰 수축력을 가진다.
전기적 다층 소자의 발전예에 따르면, 스택의 유전체층상에 접지 전극이 배치되고, 상기 접지 전극은 일 단부에서 상기 층 스택의 외부면에 배치된 접지 접촉부와 접촉된다. 접지 접촉부는 상기 다층 소자의 동일한 외부면에서 전극층들을 접촉시키는 외부 접촉부들 사이에 배치될 수 있다. 각각 나란히 배치된 유전체층들 또는 전극층들 사이에 복수 개의 접지 전극들이 배치될 수 있다. 유리하게는, 접지 전극은 다층 소자에 효율적 필터 거동을 제공하기 위해 사용될 수 있는데, 이 때 접지 전극은 과전압 또는 그에 결부된 고주파 방해를 다른 방향으로 유도할 수 있어서 다층 소자를 과부하로부터 보호한다. 각각의 접지 전극의 측면에 보강 구조체가 배치될 수 있다.
접지 전극외에 예컨대 저항 구조 또는 인덕턴스 또는 스트립라인(stripline)과 같은 다른 회로 부재들이 다층 소자에 통합될 수 있다. 그러한 회로 부재들이 보강 구조체와 조합되면, 다층 소자가 여러 필터 기능을 가지면서 그와 동시에 더 큰 굽힘 강성을 가질 수 있다.
일 실시예에 따르면, 스택의 외부면은 적어도 부분적으로 패시베이션된다. 스택의 패시베이션은, 스택 물질, 예컨대 유전체층, 전극층 또는 스택의 기능층을 외부의 화학적 또는 기계적 영향으로부터 보호할 수 있다는 이점이 있다. 이를 통해, 다층 소자의 전기적 지표가 더 일정하게 얻어질 수 있다.
일 실시예에 따르면, 스택 또는 다층 소자의 패시베이션은 스택의 적어도 하나의 외부면에 배치되며 유리를 함유한 층을 통해 이루어진다. 그러나, 패시베이션은 스택의 외부면에서 세라믹을 함유한 층을 이용하여 얻을 수도 있다. 세라믹을 함유한 층은 ZrOx, MgO, AlOx, 중 하나를 포함하는 것이 바람직하며, 이 때 x는 1이상의 수이다.
바람직하게는, 전기적 다층 소자의 전극층들은 은, 팔라듐, 니켈, 구리 중 하나 또는 그러한 물질의 합금을 포함한다. 바람직하게, 전극층들과 접촉된 외부 접촉부는 상기 전극층들과 공통의 물질을 포함하는데, 상기 물질은 전극층과 외부 접촉부의 상호간 접촉을 돕는다.
다층 소자의 실시예에 따르면, 유전체층들은 예컨대 X7R 또는 COG 등급의 세라믹 커패시터를 포함한다. 상기와 같이 실시되며 전극층들과 번갈아 나란히 배치된 유전체층들은 다층 커패시터를 형성할 수 있다.
다층 소자의 실시예에 따르면, 유전체층들은 세라믹 바리스터(ceramic varistor)를 포함한다. 상기와 같이 제공된 유전체층들의 스택은 전극층들과 함께 다층 바리스터를 형성한다. 바람직하게는, 세라믹 바리스터는 산화 아연(ZnO)을 포함한다.
바람직하게는, 유전체층들의 두께는 각각 1 ㎛보다 작은 값부터 약 30 ㎛까지이다.
전기적 다층 소자의 실시예에 따르면, 전극층들로 이루어진 복수 개의 스택은 나란히 배치되고, 이 때 서로 다른 스택의 전극층들은 공통의 유전체층들상에 배치될 수 있다. 이러한 구성을 이용하면, 다층 소자는 상기 다층 소자에 모두 배치될 수 있는 다층 구조체들로 구성된 어레이를 포함한다. 바람직하게는, 다층 소자는 모놀리식(monolithic)으로 구성되므로, 복수 개의 다층 구조체들이 어레이로서 단일 스택 또는 기본 몸체에 모놀리식으로 포함될 수 있음을 의미한다. 각 다층 구조체의 전극층들 외에 상기 기술된 방식의 하나 이상의 보강 구조체가 배치될 수 있다. 특히, 다층 구조체를 포함한 어레이로서 실시된 다층 소자는, 전극층들의 스택이 나란히 배치되어 상기 다층 소자의 면적이 더 큰데, 이러한 다층 소자의 경우, 보강 구조체를 이용하여 상기 다층 소자에 더 큰 굽힘 강성을 제공하는 것이 매우 유리하다.
전극층들의 스택은 종방향뿐만 아니라 횡방향으로도 나란히 배치될 수 있다.
예컨대, 다층 구조체로서 동일한 다층 소자에 다층 바리스터 및 다층 커패시터가 통합될 수 있다.
어레이 구조에 집적된 저항, 그리고 전극층들 및 세라믹 바리스터를 포함하는 유전체층들을 이용하여, 다층 소자는 Π-필터로 실시될 수 있다.
일 실시예에 따르면, 유전체층들은 예컨대 NTC 또는 PTC 물질과 같은 비선형 저항 물질을 함유한다. 그러한 복수 개의 유전체층들이 전극층들과 번갈아 나란히 배치되면, 다층 NTC 구조 또는 다층 PTC 구조가 형성될 수 있고, 이 때 상기 다층 구조체는 이미 언급한 다른 다층 구조체와 함께 동일한 다층 소자에 통합될 수 있을 것이다.
유전체들로 이루어진 공통 스택에 통합된 상기 다층 구조체들은 경우에 따라서 여러 전기적 역할을 가진 전기적 다층 소자들을 생성할 수 있고, 상기 다층 소자들은 굽힘 강성이 높음에도 불구하고 크기가 작다. 상기 다층 구조체들의 유전체층들은 세라믹 바리스터, 세라믹 커패시터나 NTC 또는 PTC 물질을 포함한다.
기술된 발명은 이하 첨부된 도면 및 예시적인 실시예를 참조로 보다 상세하게 설명된다.
도 1은 전기 절연성 보강 구조체를 포함한 다층 소자의 평면도이다.
도 2는 도 1의 평면도에 도시된 다층 소자의 측단면도이다.
도 1은 다층 커패시터로 실시된 다층 소자의 단면도이다. 다층 소자는 유전체층들(2) 및 전극층들(3)이 포개어 배치된 스택(1)을 포함한다. 전극층들(3)은 길다란 직사각형 형상으로 형성되며, 각각 단부에서 동일한 극의 외부 접촉부(4a, 4b)와 접촉한다. 각각의 전극층(3)의 측면으로 전극층과 동일한 물질을 함유한 길다란 보강 구조체(5)가 배치되며, 상기 물질은 예컨대 팔라듐 또는 다른 전기 전도 물질과 상기 팔라듐의 합금을 포함한다. 상기 보강 구조체는 상반되는 극성의 전극층들이 직각 방향으로 겹치지 않는 절연 영역에서 상기 다층 소자의 횡방향으로 대향된 절연 영역까지 이른다. 보강 구조체(5)는 모든 측면에서 유전체 물질에 의해 둘러싸이고, 따라서 "부유식(floating)" 보강 구조체로서 고려될 수 있다. 평면도에 도시된 배치는 적어도 부분적으로 스택(1)의 높이 부분에 걸쳐 반복된다. 덮개측 또는 바닥측에서 스택(1)은 패시베이션 목적으로 다른 세라믹층들 또는 유리를 함유한 층(미도시)을 구비할 수 있다.
도 2는 도 1에 도시된 다층 소자의 종단면을 도시하며, 이 때 전극층들(3) 및 유전체층들(2)로 이루어진 스택부 외에 상기 전극층들 측면에서 동일한 면에 배치된 보강 구조체(5)도 도시한다. 또한, 다층 소자의 측면들에 띠형으로 발화될 수 있는 외부 접촉부들(4a, 4b)도 도시되어 있다. 외부 접촉부는 선택적으로 다층 소자를 측면에서 둘러쌈으로써, 상기 다층 소자가 양측에서 접촉되도록 한다.
F1 및 F2라는 화살표는 다층 소자에 인가되는 다양한 힘을 나타낸다. 다층 소자가 상기 다층 소자의 횡방향 범위와 관련하여 제 1 절반부에서 제 1 힘(F1)을, 제 2 절반부에서 상기 제 1 힘보다 더 크거나 작은 강도로 제 2 힘(F2)을 받으면, 상기 다층 소자에서 기계적 응력이 발생하고, 상기 응력은 상기 소자 또는 그 구성 요소를 손상시킬 수 있다. 이러한 힘은 횡방향으로 오프셋되어 서로 다른 방향으로부터 발생하거나 서로 다른 방향으로 유도될 수 있는데, 예컨대 제 1 힘이 다층 소자의 덮개측에, 제 2 힘이 바닥측에 작용한다. 보강 구조체를 이용하면, 다층 소자는 적어도 제조 및 운송 중에 발생하는 기계적 힘의 작용에 의해 손상되지 않도록 충분히 큰 굽힘 강성을 포함한다.
1 스택
2 유전체층
3 전극층
4a 제1외부 접촉부
4b 제2외부 접촉부
F1 전방에 작용하는 제1힘
F2 전방에 작용하는 제2힘

Claims (26)

  1. 유전체층(2) 및 전극층(3)이 서로 포개어져 배치된 스택(1)을 포함하는 전기적 다층 소자에 있어서,
    전기적으로 절연된 보강 부재(5)가 적어도 하나의 전극층으로부터 이격되어 상기 전극층과 동일한 유전체층에 배치되고, 상기 보강 부재는 상기 보강 부재를 둘러싸는 유전체 물질보다 증가된 굽힘 강성(flexural strength)을 구비하며,
    상기 보강 부재(5)는, 상기 보강 부재의 측면에 배치된 전극층(3)보다 증가된 굽힘 강성(flexural strength)을 구비하는 것을 특징으로 하는 전기적 다층 소자.
  2. 삭제
  3. 제 1항에 있어서,
    상기 보강 부재(5)는 전기 절연성 물질을 포함하는 것을 특징으로 하는 전기적 다층 소자.
  4. 제 3항에 있어서,
    상기 보강 부재(5)는 세라믹 물질을 포함하는 것을 특징으로 하는 전기적 다층 소자.
  5. 제 1항에 있어서,
    상기 보강 부재(5)는 전기 전도성 물질을 포함하고, 상기 전극층(3)으로부터 전기적으로 절연되는 것을 특징으로 하는 전기적 다층 소자.
  6. 제 5항에 있어서,
    상기 보강 부재(5)는 상기 전극층(3)과 동일한 물질을 포함하는 것을 특징으로 하는 전기적 다층 소자.
  7. 제 1항에 있어서,
    종방향으로 연장된 보강 부재(5)가 전극층(3)의 종측(longitudinal side)을 따라 배치되는 것을 특징으로 하는 전기적 다층 소자.
  8. 제 1항에 있어서,
    복수 개의 보강 부재들(5)이 전극층(3)의 종측을 따라 배치되는 것을 특징으로 하는 전기적 다층 소자.
  9. 제 1항에 있어서,
    상기 보강 부재(5)는 층의 형태로 유전체층(2)에 배치되는 것을 특징으로 하는 전기적 다층 소자.
  10. 제 1항에 있어서,
    상기 보강 부재(5)는 유전체층(2)에 매립되는 것을 특징으로 하는 전기적 다층 소자.
  11. 제 1항에 있어서,
    상기 보강 부재(5)는 스트립 형태로 형성되는 것을 특징으로 하는 전기적 다층 소자.
  12. 제 1항에 있어서,
    각각 외부 접촉부(4a, 4b)가 상기 스택(1)의 두 개의 측면에 층의 형태로 배치되고, 상기 외부 접촉부는 공통의 전기 극성을 가진 전극층들(3)에 접촉하는 것을 특징으로 하는 전기적 다층 소자.
  13. 제 1항에 있어서,
    상기 유전체층(2)은 커패시터 세라믹을 포함하는 것을 특징으로 하는 전기적 다층 소자.
  14. 제 13항에 있어서,
    상기 전기적 다층 소자는 다층 커패시터인 것을 특징으로 하는 전기적 다층 소자.
  15. 제 1항에 있어서,
    상기 유전체층들(2)은 바리스터 세라믹을 포함하는 것을 특징으로 하는 전기적 다층 소자.
  16. 제 15항에 있어서,
    상기 전기적 다층 소자는 다층 바리스터인 것을 특징으로 하는 전기적 다층 소자.
  17. 제 1항에 있어서,
    복수 개의 다층 구조체들을 포함하고, 상기 다층 구조체들 각각은 전극층(3) 및 유전체층(2)으로 포개어져 배치된 스택을 포함하며, 서로 다른 다층 구조체의 유전체층들은 서로 다른 기능의 세라믹을 포함하는 것을 특징으로 하는 전기적 다층 소자.
  18. 제 17항에 있어서,
    다층 구조체는 각각 커패시터 세라믹을 포함한 유전체층(2)을 구비하고, 다층 커패시터를 포함하는 것을 특징으로 하는 전기적 다층 소자.
  19. 제 17항에 있어서,
    다층 구조체는 각각 하나의 바리스터 세라믹을 포함한 유전체층(2)을 구비하고, 다층 바리스터를 포함하는 것을 특징으로 하는 전기적 다층 소자.
  20. 제 17항 내지 제 19항 중 어느 한 항에 있어서,
    상기 다층 구조체들은 횡방향으로 서로 나란히 배치되는 것을 특징으로 하는 전기적 다층 소자.
  21. 제 17항 내지 제 19항 중 어느 한 항에 있어서,
    상기 다층 구조체들은 서로 포개어져 배치되고, 횡방향으로 서로 나란히 배치되는 것을 특징으로 하는 전기적 다층 소자.
  22. 제 1항에 있어서,
    유전체층(2), 전극층(3) 및 적어도 하나의 보강 부재(5)는 모놀리식(monolithic) 몸체를 형성하도록 결합되는 것을 특징으로 하는 전기적 다층 소자.
  23. 제 1항에 있어서,
    상기 다층 소자는 적어도 하나의 유전체층(2)에 배치된 적어도 하나의 접지 전극을 포함하고, 상기 접지 전극은 상기 다층 소자의 측면에 배치된 접지 접촉부와 접촉연결되는 것을 특징으로 하는 전기적 다층 소자.
  24. 제 1항에 있어서,
    상기 전극층(3)은 은, 팔라듐, 니켈 및 구리 중 적어도 하나의 물질을 포함하는 것을 특징으로 하는 전기적 다층 소자.
  25. 제 1항에 있어서,
    상기 스택(1)의 외부면은 적어도 부분적으로 패시베이션되는 것을 특징으로 하는 전기적 다층 소자.
  26. 제 24항에 있어서,
    상기 스택(1)의 외부면은 유리를 함유한 층으로 코팅되는 것을 특징으로 하는 전기적 다층 소자.
KR1020107008356A 2007-09-18 2008-09-17 전기적 다층 소자 KR101454059B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102007044453.4 2007-09-18
DE102007044453A DE102007044453A1 (de) 2007-09-18 2007-09-18 Elektrisches Vielschichtbauelement
PCT/EP2008/062394 WO2009037292A1 (de) 2007-09-18 2008-09-17 Elektrisches vielschichtbauelement

Publications (2)

Publication Number Publication Date
KR20100076975A KR20100076975A (ko) 2010-07-06
KR101454059B1 true KR101454059B1 (ko) 2014-10-27

Family

ID=40090231

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107008356A KR101454059B1 (ko) 2007-09-18 2008-09-17 전기적 다층 소자

Country Status (7)

Country Link
US (1) US8203824B2 (ko)
EP (1) EP2191483B1 (ko)
JP (1) JP5437248B2 (ko)
KR (1) KR101454059B1 (ko)
DE (1) DE102007044453A1 (ko)
TW (1) TWI440061B (ko)
WO (1) WO2009037292A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020018651A1 (en) 2018-07-18 2020-01-23 Avx Corporation Varistor passivation layer and method of making the same
KR20220059779A (ko) * 2020-11-03 2022-05-10 삼성전기주식회사 적층형 커패시터 및 그 실장 기판

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316087A (ja) * 1995-05-11 1996-11-29 Tokin Corp 積層セラミック電子部品およびその製造方法
JPH1127075A (ja) * 1997-05-06 1999-01-29 Sumitomo Metal Ind Ltd 積層チップ型ノイズフィルタ及びその製造方法
KR100470116B1 (ko) * 2003-07-30 2005-02-04 주식회사 이노칩테크놀로지 복합 적층 칩 소자
JP2007035848A (ja) * 2005-07-26 2007-02-08 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及びその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0286109A (ja) * 1988-09-22 1990-03-27 Murata Mfg Co Ltd 積層セラミックコンデンサ
JPH02304910A (ja) * 1989-05-19 1990-12-18 Tama Electric Co Ltd 複合チップ素子
JPH0359627U (ko) * 1989-10-16 1991-06-12
JPH0745473A (ja) * 1993-05-24 1995-02-14 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサの製造方法
JP3199616B2 (ja) * 1995-11-29 2001-08-20 京セラ株式会社 セラミックコンデンサ
JPH09266126A (ja) 1996-03-28 1997-10-07 Mitsubishi Materials Corp 積層セラミックコンデンサの製造方法
JP3463161B2 (ja) * 1998-10-26 2003-11-05 Tdk株式会社 積層セラミックチップコンデンサ
JP3477089B2 (ja) * 1998-10-30 2003-12-10 京セラ株式会社 積層セラミックコンデンサおよびその製造方法
JP2001057318A (ja) * 1999-08-18 2001-02-27 Matsushita Electric Ind Co Ltd 複合電子部品およびその製造方法
US6556422B2 (en) * 2000-07-05 2003-04-29 Samsung Electro-Mechanics Co., Ltd. Dielectric ceramic composition, multi-layer ceramic capacitor using the same, and manufacturing method therefor
JP3460683B2 (ja) * 2000-07-21 2003-10-27 株式会社村田製作所 チップ型電子部品及びその製造方法
JP4211510B2 (ja) * 2002-08-13 2009-01-21 株式会社村田製作所 積層型ptcサーミスタの製造方法
JP4320565B2 (ja) * 2003-05-28 2009-08-26 三菱マテリアル株式会社 積層型複合機能素子
JP2005050962A (ja) * 2003-07-31 2005-02-24 Taiyo Yuden Co Ltd コンデンサ実装構造,コンデンサ実装基板及びコンデンサ実装用配線基板
JP4508858B2 (ja) * 2004-12-24 2010-07-21 京セラ株式会社 積層セラミックコンデンサおよびその製法
JP2006278566A (ja) * 2005-03-28 2006-10-12 Tdk Corp 積層電子部品及びその製造方法
JP4270395B2 (ja) * 2005-03-28 2009-05-27 Tdk株式会社 積層セラミック電子部品
US7336475B2 (en) * 2006-02-22 2008-02-26 Vishay Vitramon, Inc. High voltage capacitors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316087A (ja) * 1995-05-11 1996-11-29 Tokin Corp 積層セラミック電子部品およびその製造方法
JPH1127075A (ja) * 1997-05-06 1999-01-29 Sumitomo Metal Ind Ltd 積層チップ型ノイズフィルタ及びその製造方法
KR100470116B1 (ko) * 2003-07-30 2005-02-04 주식회사 이노칩테크놀로지 복합 적층 칩 소자
JP2007035848A (ja) * 2005-07-26 2007-02-08 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及びその製造方法

Also Published As

Publication number Publication date
WO2009037292A1 (de) 2009-03-26
US8203824B2 (en) 2012-06-19
TWI440061B (zh) 2014-06-01
EP2191483B1 (de) 2020-05-20
KR20100076975A (ko) 2010-07-06
EP2191483A1 (de) 2010-06-02
JP2010539721A (ja) 2010-12-16
TW200921727A (en) 2009-05-16
DE102007044453A1 (de) 2009-03-26
JP5437248B2 (ja) 2014-03-12
US20100214720A1 (en) 2010-08-26

Similar Documents

Publication Publication Date Title
JP5455841B2 (ja) 負の温度係数を有する電気デバイス
US7420795B2 (en) Multilayer capacitor
JP6107080B2 (ja) 積層コンデンサ
KR102552423B1 (ko) 유전체 파우더 및 이를 이용한 적층형 세라믹 전자부품
CN109585105B (zh) 电子部件
CN110828165B (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
JP4095961B2 (ja) 電気的な多層素子
US7535694B2 (en) Feedthrough multilayer capacitor
KR101454059B1 (ko) 전기적 다층 소자
JP6136507B2 (ja) 積層コンデンサアレイ
JP2005203479A (ja) 静電気対策部品
US8098477B2 (en) Feedthrough multilayer capacitor with capacitance components connected in parallel
KR20190116131A (ko) 적층형 커패시터 및 그 실장 기판
CN113257573B (zh) 电子部件
JP2007214509A (ja) 積層型電子部品
JP4412386B2 (ja) 貫通型積層コンデンサ
KR20190044034A (ko) 적층 세라믹 전자부품 및 그 제조방법
JP6966727B2 (ja) 積層型圧電素子
CN114207746B (zh) Ntc热敏电阻元件
CN111261366B (zh) 层叠线圈部件
CN115441307A (zh) 瞬态电压保护器件
KR20190121221A (ko) 전자 부품
JP2001250702A (ja) チップ型積層抵抗素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20181010

Year of fee payment: 5