KR20140128099A - 적층 세라믹 전자부품 및 적층 세라믹 전자부품 실장 기판 - Google Patents

적층 세라믹 전자부품 및 적층 세라믹 전자부품 실장 기판 Download PDF

Info

Publication number
KR20140128099A
KR20140128099A KR1020130046834A KR20130046834A KR20140128099A KR 20140128099 A KR20140128099 A KR 20140128099A KR 1020130046834 A KR1020130046834 A KR 1020130046834A KR 20130046834 A KR20130046834 A KR 20130046834A KR 20140128099 A KR20140128099 A KR 20140128099A
Authority
KR
South Korea
Prior art keywords
multilayer ceramic
ceramic body
electrodes
internal electrodes
thickness
Prior art date
Application number
KR1020130046834A
Other languages
English (en)
Other versions
KR101525662B1 (ko
Inventor
김응수
오대복
김상혁
최재열
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130046834A priority Critical patent/KR101525662B1/ko
Priority to JP2013150224A priority patent/JP5694456B2/ja
Priority to US13/950,657 priority patent/US9049798B2/en
Priority to CN201310337117.4A priority patent/CN104124056A/zh
Publication of KR20140128099A publication Critical patent/KR20140128099A/ko
Application granted granted Critical
Publication of KR101525662B1 publication Critical patent/KR101525662B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H01G4/385—Single unit multiple capacitors, e.g. dual capacitor in one coil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10454—Vertically mounted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Abstract

본 발명의 일 실시형태는 유전체층을 포함하며 길이를 L, 폭을 W, 두께를 T라 할 때, T/W 〉1.0을 만족하고 두께 방향으로 마주보는 제1 및 제2 주면, 길이 방향으로 마주보는 제1 및 제2 단면 및 폭 방향으로 마주보는 제1 및 제2 측면을 갖는 육면체 형상의 세라믹 본체; 상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 상기 제1 및 제2 단면을 통해 번갈아 노출되도록 배치된 복수의 제1 및 제2 내부 전극; 및 상기 제1 및 제2 내부 전극과 각각 전기적으로 연결된 제1 및 제2 외부 전극;을 포함하며, 상기 제1 및 제2 외부 전극은 상기 제1 및 제2 내부전극의 노출된 부분과 각각 전기적으로 연결되며 상기 제1 및 제2 단면에 각각 형성된 제1 및 제2 머리부 및 상기 제1 및 제2 주면에 형성된 제1 및 제2 밴드부를 포함하며 상기 제1 및 제2 측면 상에 형성되지 않는 적층 세라믹 전자부품을 제공할 수 있다.

Description

적층 세라믹 전자부품 및 적층 세라믹 전자부품 실장 기판{Multi-layered ceramic electronic part and board for mounting the same}
본 발명은 적층 세라믹 전자부품 및 적층 세라믹 전자부품이 실장된 기판에 관한 것이다.
최근, 전자 제품들의 소형화 추세에 따라, 적층 세라믹 전자 부품 역시 소형화되고, 대용량화될 것이 요구되고 있다.
이에 따라 유전체와 내부전극의 박막화, 다층화가 다양한 방법으로 시도되고 있으며, 근래에는 유전체층의 두께는 얇아지면서 적층수가 증가하는 적층 세라믹 전자 부품들이 제조되고 있다.
상기 적층 세라믹 전자부품의 소형화가 가능하고, 유전체와 내부전극의 박막화가 가능하면서 고용량화 구현을 위해 적층수를 증가시킬 수 있게 되었다.
상기 적층 세라믹 전자부품의 소형화가 가능하고, 유전체와 내부전극의 박막화가 가능하면서 고용량화 구현을 위해 적층수를 증가시킬 수 있게 되었다.
상기와 같이, 적층 세라믹 전자부품의 소형화가 가능하고, 적층수가 증가함에 따라 적층 세라믹 전자부품은 폭에 비하여 두께가 더 증가한 형태로 제작이 가능하여 높은 용량 구현은 가능하나, 기판에 실장시 칩이 쓰러져 불량이 빈번히 발생하는 문제가 있다.
따라서, 적층 세라믹 전자부품이 고용량을 구현하면서도 기판에 실장시 쓰러짐 불량 및 칩핑 불량을 막아 신뢰성을 개선시킬 수 있는 연구는 여전히 필요한 실정이다.
일본공개특허공보 2005-129802
본 발명은 적층 세라믹 전자부품 및 적층 세라믹 전자부품이 실장된 기판을 제공하고자 한다.
본 발명의 일 실시형태는 유전체층을 포함하며 길이를 L, 폭을 W, 두께를 T라 할 때, T/W 〉1.0을 만족하고 두께 방향으로 마주보는 제1 및 제2 주면, 길이 방향으로 마주보는 제1 및 제2 단면 및 폭 방향으로 마주보는 제1 및 제2 측면을 갖는 육면체 형상의 세라믹 본체; 상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 상기 제1 및 제2 단면을 통해 번갈아 노출되도록 배치된 복수의 제1 및 제2 내부 전극; 및 상기 제1 및 제2 내부 전극과 각각 전기적으로 연결된 제1 및 제2 외부 전극;을 포함하며, 상기 제1 및 제2 외부 전극은 상기 제1 및 제2 내부전극의 노출된 부분과 각각 전기적으로 연결되며 상기 제1 및 제2 단면에 각각 형성된 제1 및 제2 머리부 및 상기 제1 및 제2 주면에 형성된 제1 및 제2 밴드부를 포함하며 상기 제1 및 제2 측면 상에 형성되지 않는 적층 세라믹 전자부품을 제공할 수 있다.
상기 적층 세라믹 전자부품은 L/W 〉1.0을 만족할 수 있다.
상기 제1 및 제2 내부전극은 상기 세라믹 본체의 두께 방향으로 적층될 수 있다.
상기 제1 및 제2 내부전극은 상기 세라믹 본체의 폭 방향으로 적층될 수 있다.
상기 유전체층의 평균 두께를 td라 하면, 0.1μm ≤ td ≤ 0.6μm를 만족할 수 있다.
상기 제1 및 제2 내부전극의 두께는 0.6μm 이하일 수 있다.
상기 유전체층의 적층수는 500층 이상일 수 있다.
본 발명의 다른 일 실시형태는 유전체층을 포함하며 길이를 L, 폭을 W, 두께를 T라 할 때, T/W 〉1.0을 만족하고 길이 방향으로 마주보는 제1 및 제2 단면 및 폭 방향으로 마주보는 제1 및 제2 측면을 갖는 육면체 형상의 세라믹 본체; 상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 상기 제1 및 제2 단면을 통해 번갈아 노출되도록 배치된 복수의 제1 및 제2 내부 전극; 상기 제1 및 제2 내부 전극과 각각 전기적으로 연결된 제1 및 제2 외부 전극; 및 상기 제1 및 제2 측면에 형성된 절연층; 을 포함하며, 상기 절연층은 상기 제1 및 제2 외부전극 중 제1 및 제2 측면 상에 형성된 영역을 덮도록 형성되는 적층 세라믹 전자부품을 제공할 수 있다.
상기 적층 세라믹 전자부품은 L/W 〉1.0을 만족할 수 있다.
상기 제1 및 제2 내부전극은 상기 세라믹 본체의 두께 방향으로 적층될 수 있다.
상기 제1 및 제2 내부전극은 상기 세라믹 본체의 폭 방향으로 적층될 수 있다.
상기 유전체층의 평균 두께를 td라 하면, 0.1μm ≤ td ≤ 0.6μm를 만족할 수 있다.
상기 제1 및 제2 내부전극의 두께는 0.6μm 이하일 수 있다.
상기 유전체층의 적층수는 500층 이상인 것을 특징으로 할 수 있다.
본 발명의 다른 일 실시형태는 상부에 제1 및 제2 전극 패드를 갖는 인쇄회로기판; 및 상기 인쇄회로기판 위에 설치된 적층 세라믹 전자부품;을 포함하며, 상기 적층 세라믹 전자부품은, 유전체층을 포함하며 폭을 W, 두께를 T라 할 때, T/W 〉1.0을 만족하고 두께 방향으로 마주보는 제1 및 제2 주면, 길이 방향으로 마주보는 제1 및 제2 단면 및 폭 방향으로 마주보는 제1 및 제2 측면을 갖는 육면체 형상의 세라믹 본체, 상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 상기 제1 및 제2 단면을 통해 번갈아 노출되도록 배치된 복수의 제1 및 제2 내부 전극 및 상기 제1 및 제2 내부 전극과 각각 전기적으로 연결된 제1 및 제2 외부 전극을 포함하며, 상기 제1 및 제2 외부 전극은 상기 제1 및 제2 내부전극의 노출된 부분과 각각 전기적으로 연결되며 상기 제1 및 제2 단면에 각각 형성된 제1 및 제2 머리부 및 상기 제1 및 제2 주면에 형성된 제1 및 제2 밴드부를 포함하며 상기 제1 및 제2 측면 상에 형성되지 않는 적층 세라믹 전자부품의 실장 기판을 제공할 수 있다.
본 발명의 또 다른 일 실시형태는 상부에 제1 및 제2 전극 패드를 갖는 인쇄회로기판; 및 상기 인쇄회로기판 위에 설치된 적층 세라믹 전자부품;을 포함하며, 상기 적층 세라믹 전자부품은, 유전체층을 포함하며 폭을 W, 두께를 T라 할 때, T/W 〉1.0을 만족하고 길이 방향으로 마주보는 제1 및 제2 단면 및 폭 방향으로 마주보는 제1 및 제2 측면을 갖는 육면체 형상의 세라믹 본체, 상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 상기 제1 및 제2 단면을 통해 번갈아 노출되도록 배치된 복수의 제1 및 제2 내부 전극, 상기 제1 및 제2 내부 전극과 각각 전기적으로 연결된 제1 및 제2 외부 전극 및 상기 제1 및 제2 측면에 형성된 절연층을 포함하며, 상기 절연층은 상기 제1 및 제2 외부전극 중 제1 및 제2 측면 상에 형성된 영역을 덮도록 형성되는 적층 세라믹 전자부품의 실장 기판을 제공할 수 있다.
본 발명의 실시형태에 의하면, 기판 실장 시 쓰러짐 현상이 발생하더라도 쇼트를 방지할 수 있는 적층 세라믹 전자부품 및 적층 세라믹 전자부품이 실장된 기판을 제공할 수 있다.
도 1은 본 발명 제1 실시형태에 따른 적층 세라믹 전자부품의 일부를 절개하여 개략적으로 나타내는 사시도이다.
도 2는 도 1의 적층 세라믹 전자부품의 W-L 단면을 나타내는 단면도이다.
도 3은 본 발명 제2 실시형태에 따른 적층 세라믹 전자부품의 일부를 절개하여 개략적으로 나타내는 사시도이다.
도 4는 도 3의 적층 세라믹 전자부품의 W-L 단면을 나타내는 단면도이다.
도 5는 본 발명 제3 실시형태에 따른 적층 세라믹 전자부품의 일부를 절개하여 개략적으로 나타내는 사시도이다.
도 6은 도 5의 적층 세라믹 전자부품의 W-L 단면을 나타내는 단면도이다.
도 7은 본 발명 제4 실시형태에 따른 적층 세라믹 전자부품의 일부를 절개하여 개략적으로 나타내는 사시도이다.
도 8은 도 7의 적층 세라믹 전자부품의 W-L 단면을 나타내는 단면도이다.
도 9는 본 발명 일 실시형태에 따른 적층 세라믹 전자부품이 실장된 기판을 개략적으로 나타내는 사시도이다.
도 10은 본 발명의 다른 실시형태에 따른 적층 세라믹 전자부품이 실장된 기판을 개략적으로 나타내는 사시도이다.
본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
이하에서는 본 발명의 실시형태에 따른 적층 세라믹 전자부품을 설명하되, 특히 적층 세라믹 커패시터로 설명하지만 이에 제한되는 것은 아니다.
적층 세라믹 커패시터
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 설명한다.
도 1은 본 발명의 제1 실시 형태에 따른 적층 세라믹 커패시터의 일부를 절개하여 개략적으로 도시한 사시도이다.
도 2는 도 1의 적층 세라믹 커패시터를 두께 방향으로 절단하여 도시한 W-L단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 제1 실시형태에 따른 적층 세라믹 전자부품은 유전체층(11)을 포함하며 길이를 L, 폭을 W, 두께를 T라 할 때, T/W 〉1.0을 만족하고 두께 방향으로 마주보는 제1 및 제2 주면, 길이 방향으로 마주보는 제1 및 제2 단면 및 폭 방향으로 마주보는 제1 및 제2 측면을 갖는 육면체 형상의 세라믹 본체(10); 상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 상기 제1 및 제2 단면을 통해 번갈아 노출되도록 배치된 복수의 제1 및 제2 내부 전극(21,22); 및 상기 제1 및 제2 내부 전극과 각각 전기적으로 연결된 제1 및 제2 외부 전극(31, 32);을 포함할 수 있다.
상기 세라믹 본체(10)는 특별히 제한되지 않으며, 예를 들어 육면체 형상을 가질 수 있다.
한편, 본 실시 형태(제1 실시형태)의 적층 세라믹 커패시터에 있어서, '길이 방향'은 도 1의 'L' 방향, '폭 방향'은 'W' 방향, '두께 방향'은 'T' 방향으로 정의하기로 한다. 여기서 '두께 방향'은 유전체층을 쌓아 올리는 방향 즉 '적층 방향'과 동일한 개념으로 사용할 수 있다.
본 실시형태에서, 세라믹 본체(10)는 폭 방향으로 서로 대향하는 제1 및 제2 측면, 길이 방향으로 서로 대향하는 제1 및 제2 단면과 두께 방향으로 서로 대향하는 제1 및 제2 주면을 가질 수 있다.
본 발명의 일 실시형태에 따른 적층 세라믹 커패시터(1)는 유전체층(11)을 포함하며, 길이를 L, 폭을 W 및 두께를 T라 할때, T/W 〉1.0을 만족하는 육면체 형상의 세라믹 본체(10); 및 상기 세라믹 본체(10) 내에서 상기 유전체층(11)을 사이에 두고 서로 대향하도록 적층되는 제1 및 제2 내부전극(21, 22);을 포함할 수 있다.
상기 제1 및 제2 내부전극(21, 22)은 특별히 제한되지 않으며, 예를 들어, 팔라듐(Pd), 팔라듐-은(Pd-Ag) 합금 등의 귀금속 재료 및 니켈(Ni), 구리(Cu) 중 하나 이상의 물질로 이루어진 도전성 페이스트를 사용하여 형성될 수 있다.
상기 유전체층(11)은 고유전률을 갖는 세라믹 분말, 예를 들어 티탄산바륨(BaTiO3)계 또는 티탄산스트론튬(SrTiO3)계 분말을 포함할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
한편, 상기 제1 및 제2 내부 전극(21, 22)은 서로 다른 극성을 갖는 한 쌍의 전극으로서, 유전체층(11) 상에 소정의 두께로 도전성 금속을 포함하는 도전성 페이스트를 인쇄하여 형성될 수 있다.
상기 제1 및 제2 내부전극(21, 22)의 소성 후 평균 두께는 정전용량을 형성할 수 있다면 특별히 제한은 없으며, 예를 들어, 0.6 μm 이하일 수 있다.
상기 제1 및 제2 내부전극(21, 22)의 평균 두께는 세라믹 본체(10)의 폭 방향 단면을 주사전자현미경(SEM, Scanning Electron Microscope)으로 이미지를 스캔하여 측정할 수 있다.
예를 들어, 세라믹 본체(10)의 길이(L) 방향의 중앙부에서 절단한 폭 및 두께 방향(W-T) 단면을 주사전자현미경(SEM, Scanning Electron Microscope)로 스캔한 이미지에서 추출된 임의의 내부전극에 대해서, 폭 방향으로 등간격인 30개의 지점에서 그 두께를 측정하여 평균값을 측정할 수 있다.
상기 등간격인 30개의 지점은 제1 및 제2 내부전극(21, 22)이 중첩되는 영역을 의미하는 용량 형성부에서 측정될 수 있다.
또한, 이러한 평균값 측정을 10개 이상의 내부전극으로 확장하여 평균값을 측정하면, 내부전극의 평균 두께를 더욱 일반화할 수 있다.
또한, 상기 제1 및 제2 내부 전극(21, 22)은 유전체층(11)의 적층 방향을 따라 양 단면을 통해 번갈아 노출되도록 형성될 수 있으며, 중간에 배치된 유전체층(11)에 의해 서로 전기적으로 절연될 수 있다.
즉, 제1 및 제2 내부 전극(21, 22)은 세라믹 본체(10)의 양 단면을 통해 번갈아 노출되는 부분을 통해 제1 및 제2 외부 전극(31, 32)과 각각 전기적으로 연결될 수 있다.
따라서, 제1 및 제2 외부 전극(31, 32)에 전압을 인가하면 서로 대향하는 제1 및 제2 내부 전극(21, 22) 사이에 전하가 축적되고, 이때 적층 세라믹 커패시터(1)의 정전 용량은 제1 및 제2 내부 전극(21, 22)의 서로 중첩되는 영역의 면적과 비례하게 된다.
정전 용량 형성을 위해 제1 및 제2 외부전극(31, 32)이 상기 세라믹 본체(10)의 외측에 형성될 수 있으며, 상기 제1 및 제2 내부전극(21, 22)과 전기적으로 연결될 수 있다.
상기 제1 및 제2 외부전극(31, 32)은 내부전극과 동일한 재질의 도전성 물질로 형성될 수 있으나 이에 제한되지는 않으며, 예를 들어, 구리(Cu), 은(Ag), 니켈(Ni) 등으로 형성될 수 있다.
상기 제1 및 제2 외부전극(31, 32)은 상기 금속 분말에 글라스 프릿을 첨가하여 마련된 도전성 페이스트를 도포한 후 소성함으로써 형성될 수 있다.
상기 세라믹 본체(10)는 복수의 유전체층(11)을 적층한 다음 소성하여 형성되며, 이러한 세라믹 본체(10)의 형상, 치수 및 유전체층(11)의 적층 수가 본 실시 형태에 도시된 것으로 한정되는 것은 아니다.
또한, 상기 세라믹 본체(10)를 형성하는 복수의 유전체층(11)은 소결된 상태로서, 인접하는 유전체층(11) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)를 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.
본 발명의 일 실시형태에 따르면, 상기 유전체층(11)의 평균 두께(td)는 적층 세라믹 커패시터(1)의 용량 설계에 맞추어 임의로 변경할 수 있으나, 소성 후 0.1 내지 0.6 μm일 수 있다.
상기 유전체층(11)의 평균 두께(td)는 세라믹 본체(10)의 폭 방향 단면을 주사전자현미경(SEM, Scanning Electron Microscope)으로 이미지를 스캔하여 측정할 수 있다.
예를 들어, 세라믹 본체(10)의 길이(L) 방향의 중앙부에서 절단한 폭 및 두께 방향(W-T) 단면을 주사전자현미경(SEM, Scanning Electron Microscope)로 스캔한 이미지에서 추출된 임의의 유전체층에 대해서, 폭 방향으로 등간격인 30개의 지점에서 그 두께를 측정하여 평균값을 측정할 수 있다.
상기 등간격인 30개의 지점은 제1 및 제2 내부전극(21, 22)이 중첩되는 영역을 의미하는 용량 형성부에서 측정될 수 있다.
또한, 이러한 평균값 측정을 10개 이상의 유전체층으로 확장하여 평균값을 측정하면, 유전체층의 평균 두께를 더욱 일반화할 수 있다.
상기 유전체층(11)의 적층수는 특별히 제한되지 않으나, 예를 들어 500층 이상인 것을 특징으로 할 수 있다.
상기와 같이 유전체층(11)의 적층수가 500층 이상이 되도록 함으로써, 상기 세라믹 본체의 두께(T)가 폭(W)보다 큰 고용량 적층 세라믹 커패시터를 구현할 수 있다.
한편, 상기 세라믹 본체(10)의 길이를 L, 폭을 W 및 두께를 T라 할때, T/W 〉1.0을 만족할 수 있다.
본 발명의 일 실시형태에 따른 적층 세라믹 커패시터(1)는 고용량 구현을 위하여 적층수를 증가시킨 형태로서, 상기 세라믹 본체(10)의 폭(W)에 비하여 두께(T)가 더 큰 형태인 것을 특징으로 한다.
일반적인 적층 세라믹 커패시터의 경우, 폭과 두께는 거의 동일한 크기의 사이즈로 제작되어 왔다.
그러나, 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터는 소형화가 구현될 수 있어, 기판에 실장시 충분한 공간 확보가 가능하므로 고용량 적층 세라믹 커패시터를 구현하기 위하여 적층수를 증가시킬 수 있다.
상기와 같이 적층수가 증가함에 따라 상기 세라믹 본체에서 적층방향이 두께 방향이므로, 상기 세라믹 본체의 두께(T)와 폭(W)의 관계가 T/W 〉1.0을 만족할 수 있다.
상기 세라믹 본체의 두께(T)와 폭(W)의 관계가 T/W 〉1.0을 만족하도록 제작함에 따라, 상기 적층 세라믹 커패시터를 기판에 실장 시 쓰러짐에 의해 쇼트 발생 등 신뢰성 불량의 문제가 발생할 수 있다.
특히 상기 세라믹 본체의 길이(L)과 폭(W)의 관계는 L/W 〉1.0을 만족하도록 제작될 수 있다.
본 발명의 실시형태와 같이 세라믹 본체가 T/W 〉1.0 및 L/W 〉1.0을 만족하도록 제작되는 경우, 적층 세라믹 커패시터를 기판에 실장 시 폭 방향으로 쓰러지는 경우가 길이방향으로 쓰러지는 경우보다 더욱 빈번하게 된다.
따라서 본 발명은 폭 방향으로 마주보는 세라믹 본체의 제1 및 제2 측면에 외부전극이 형성되지 않도록 하여, 적층 세라믹 커패시터의 기판 실장 시 쓰러짐 현상이 발생하더라도 외부전극 간 접촉으로 인한 쇼트를 방지할 수 있다.
즉, 본 발명의 실시형태에 따르면 상기 제1 및 제2 외부전극은 각각 서로 마주보는 제1 및 제2 단면에 형성된 제1 및 제2 머리부와 상기 제1 및 제2 머리부로 부터 제1 및 제2 주면에 연장되어 형성된 제1 및 제2 밴드부를 포함하되, 제1 및 제2 측면에는 외부전극이 형성되지 않도록 마련될 수 있다.
상기와 같은 외부전극 형상은 세라믹 본체에 외부전극 페이스트를 스크린 프린팅 하여 얻을 수 있으며, 외부전극 페이스트에 세라믹 본체를 디핑(dipping)하여 형성하는 경우 측면에 형성된 외부전극을 제거하여 얻을 수 있다.
따라서 세라믹 본체의 측면에 외부전극이 형성되지 않아 기판에 실장 시 적층 세라믹 커패시터가 넘어지더라도 쇼트가 발생하지 않아 신뢰성이 우수할 수 있으며, 적층 세라믹 커패시터 사이의 간격을 종래보다 좁게 하여 실장할 수 있어 실장 밀도를 향상시킬 수 있다.
도 3은 본 발명의 제2 실시 형태에 따른 적층 세라믹 커패시터의 일부를 절개하여 개략적으로 도시한 사시도이다.
도 4는 도 3의 적층 세라믹 커패시터를 두께 방향으로 절단하여 도시한 W-L 단면도이다.
도 3 및 도 4를 참조하면, 본 발명의 제2 실시형태에 따른 적층 세라믹 커패시터(100)에 있어서, '길이 방향'은 도 3의 'L' 방향, '폭 방향'은 'W' 방향, '두께 방향'은 'T' 방향으로 정의할 수 있다. 여기서 '폭 방향'은 유전체층을 쌓아 올리는 방향 즉 '적층 방향'과 동일한 개념으로 사용할 수 있다.
즉, 도 3 및 도 4에서와 같이, 본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터(100)는 상술한 본 발명의 제1 실시형태에 따른 적층 세라믹 커패시터와는 달리 적층 방향이 상기 세라믹 본체(110)의 폭 방향인 것을 특징으로 한다.
상기 본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터(100)는 후술하는 바와 같이 기판에 실장할 경우 내부전극이 기판에 수직한 형태로 배치되는 수직 실장형태를 가질 수 있다.
그 외 상기의 다른 실시형태에 따른 적층 세라믹 커패시터의 특징은 상술한 본 발명의 제1 실시형태에 따른 적층 세라믹 커패시터의 특징과 동일하므로, 여기서는 생략하도록 한다.
도 5는 본 발명 제3 실시형태에 따른 적층 세라믹 전자부품의 일부를 절개하여 개략적으로 나타내는 사시도이다.
도 6은 도 5의 적층 세라믹 커패시터를 두께 방향으로 절단하여 도시한 W-L 단면도이다.
도 5 및 도 6을 참조하면, 본 발명의 제3 실시형태에 따른 적층 세라믹 커패시터(1')에 있어서, '길이 방향'은 도 5의 'L' 방향, '폭 방향'은 'W' 방향, '두께 방향'은 'T' 방향으로 정의할 수 있다. 여기서 '두께 방향'은 유전체층을 쌓아 올리는 방향 즉 '적층 방향'과 동일한 개념으로 사용할 수 있다.
도 5 및 도 6에 나타난 바와 같이 본 발명의 제3 실시형태는 유전체층을 포함하며 길이를 L, 폭을 W, 두께를 T라 할 때, T/W 〉1.0을 만족하고 길이 방향으로 마주보는 제1 및 제2 단면 및 폭 방향으로 마주보는 제1 및 제2 측면을 갖는 육면체 형상의 세라믹 본체; 상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 상기 제1 및 제2 단면을 통해 번갈아 노출되도록 배치된 복수의 제1 및 제2 내부 전극; 상기 제1 및 제2 내부 전극과 각각 전기적으로 연결된 제1 및 제2 외부 전극; 및 상기 제1 및 제2 측면에 형성된 절연층; 을 포함하며, 상기 절연층은 상기 제1 및 제2 외부전극 중 제1 및 제2 측면 상에 형성된 영역을 덮도록 형성되는 적층 세라믹 전자부품을 제공할 수 있다.
도 5 및 도 6에 나타난 바와 같이 제3 실시형태에 따른 적층 세라믹 커패시터의 세라믹 본체(10')는 제1 실시형태의 적층 세라믹 커패시터의 세라믹 본체(10)의 특징과 동일하므로, 여기서는 설명을 생략하도록 한다.
다만 제 3 실시형태에 따른 적층 세라믹 커패시터의 제1 및 제2 외부전극(31',32')은 제1 및 제2 측면 상에도 형성될 수 있다.
다시 말해 본 실시형태의 제1 및 제2 외부전극(31',32')은 제1 및 제2 내부전극(21',22')이 노출된 제1 및 제2 단면상에 형성된 머리부와 상기 머리부에서 제1 및 제2 주면 및 제1 및 제2 측면 상으로 연장된 밴드부를 포함할 수 있다.
다만 본 실시형태의 경우 세라믹 본체의 측면에 외부전극이 형성되어 있으므로 기판 실장 시 쓰러짐 현상으로 인한 쇼트가 발생할 수 있다. 따라서 쇼트를 방지하기 위해 제1 및 제2 측면에 형성된 외부전극을 덮도록 제1 및 제2 측면에 형성된 절연층(41)을 더 포함할 수 있다.
따라서 종래와 동일하게 제1 및 제2 외부전극(31',32')이 세라믹 본체(10')의 제1 및 제2 측면까지 연장되어 형성되더라도 제2 외부전극(31',32')의 제1 및 제2 측면 상에 형성된 영역을 덮는 절연층(41)으로 인하여 실장 시 적층 세라믹 커패시터가 폭 방향으로 쓰러지더라도 인접한 적층 세라믹 커패시터와의 쇼트를 방지할 수 있으며, 실장 밀도를 향상시킬 수 있다.
도 7은 본 발명의 제4 실시 형태에 따른 적층 세라믹 커패시터의 일부를 절개하여 개략적으로 도시한 사시도이다.
도 8은 도 7의 적층 세라믹 커패시터를 두께 방향으로 절단하여 도시한 W-L 단면도이다.
도 7 및 도 8을 참조하면, 본 발명의 제4 실시형태에 따른 적층 세라믹 커패시터(100')에 있어서, '길이 방향'은 도 7의 'L' 방향, '폭 방향'은 'W' 방향, '두께 방향'은 'T' 방향으로 정의할 수 있다. 여기서 '폭 방향'은 유전체층을 쌓아 올리는 방향 즉 '적층 방향'과 동일한 개념으로 사용할 수 있다.
즉, 도 7 및 도 8에서와 같이, 본 발명의 제4 실시형태에 따른 적층 세라믹 커패시터(100)는 상술한 본 발명의 제3 실시형태에 따른 적층 세라믹 커패시터와는 달리 적층 방향이 상기 세라믹 본체(110')의 폭 방향인 것을 특징으로 한다.
상기 본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터(100')는 후술하는 바와 같이 기판에 실장할 경우 내부전극이 기판에 수직한 형태로 배치되는 수직 실장형태를 가질 수 있다.
그 외 상기의 다른 실시형태에 따른 적층 세라믹 커패시터의 특징은 상술한 본 발명의 제3 실시형태에 따른 적층 세라믹 커패시터의 특징과 동일하므로, 여기서는 생략하도록 한다.
적층 세라믹 커패시터의 실장 기판
도 9는 도 1의 적층 세라믹 커패시터가 인쇄회로기판에 실장된 모습을 도시한 사시도이다.
도 10은 도 5의 적층 세라믹 커패시터가 인쇄회로기판에 실장된 모습을 도시한 사시도이다.
도 9를 참조하면, 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터(1)의 실장 기판(200)은 적층 세라믹 커패시터(1)가 실장되는 인쇄회로기판(210)과, 인쇄회로기판(210)의 상면에 서로 이격되게 형성된 제1 및 제2 전극 패드(221, 222)를 포함한다.
이때, 적층 세라믹 커패시터(1)의 제1 및 제2 외부 전극(31, 32)이 각각 제1 및 제2 전극 패드(221, 222) 위에 접촉되게 위치한 상태에서 솔더링(230)에 의해 인쇄회로기판(210)과 전기적으로 연결될 수 있다.
또한, 도 6을 참조하면, 본 발명의 다른 실시 형태에 따른 적층 세라믹 커패시터(100)의 실장 기판(200)은 다른 실시형태에 따른 적층 세라믹 커패시터(100)가 실장되는 인쇄회로기판(210)과, 인쇄회로기판(210)의 상면에 서로 이격되게 형성된 제1 및 제2 전극 패드(221, 222)를 포함한다.
상기와 같이 본 발명의 다른 실시형태에 따른 적층 세라믹 전자 부품의 실장 기판은 상기 적층 세라믹 커패시터를 기판상에 실장하더라도, 세라믹 본체의 측면에 외부전극이 형성되지 않거나, 형성된 외부전극을 덮는 절연층이 존재하여 쓰러짐 현상이 발생하더라도 쇼트가 일어나지 않는다.
이로 인하여, 신뢰성이 우수한 고용량 적층 세라믹 커패시터를 구현할 수 있으며 실장밀도를 향상 시킬 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
1, 1', 100, 100' : 적층 세라믹 커패시터
10, 10', 110, 100' : 세라믹 본체
11, 11', 111, 111' : 유전체 층
21, 21', 22, 22', 121, 121', 122, 122' : 제1 및 제2 내부전극
31, 31', 32, 32', 131, 131', 132 132' : 외부 전극
200 ; 실장 기판 210 ; 인쇄회로기판
221, 222 ; 제1 및 제2 전극 패드 230 ; 솔더링

Claims (16)

  1. 유전체층을 포함하며 길이를 L, 폭을 W, 두께를 T라 할 때, T/W 〉1.0을 만족하고 두께 방향으로 마주보는 제1 및 제2 주면, 길이 방향으로 마주보는 제1 및 제2 단면 및 폭 방향으로 마주보는 제1 및 제2 측면을 갖는 육면체 형상의 세라믹 본체;
    상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 상기 제1 및 제2 단면을 통해 번갈아 노출되도록 배치된 복수의 제1 및 제2 내부 전극; 및
    상기 제1 및 제2 내부 전극과 각각 전기적으로 연결된 제1 및 제2 외부 전극;을 포함하며,
    상기 제1 및 제2 외부 전극은 상기 제1 및 제2 내부전극의 노출된 부분과 각각 전기적으로 연결되며 상기 제1 및 제2 단면에 각각 형성된 제1 및 제2 머리부 및 상기 제1 및 제2 주면에 형성된 제1 및 제2 밴드부를 포함하며 상기 제1 및 제2 측면 상에 형성되지 않는 적층 세라믹 전자부품.
  2. 제1항에 있어서,
    L/W 〉1.0을 만족하는 적층 세라믹 전자부품.
  3. 제1항에 있어서,
    상기 제1 및 제2 내부전극은 상기 세라믹 본체의 두께 방향으로 적층되는 적층 세라믹 전자부품.
  4. 제1항에 있어서,
    상기 제1 및 제2 내부전극은 상기 세라믹 본체의 폭 방향으로 적층되는 적층 세라믹 전자부품.
  5. 제1항에 있어서,
    상기 유전체층의 평균 두께를 td라 하면, 0.1μm ≤ td ≤ 0.6μm를 만족하는 적층 세라믹 전자부품.
  6. 제1항에 있어서,
    상기 제1 및 제2 내부전극의 두께는 0.6μm 이하인 적층 세라믹 전자부품.
  7. 제1항에 있어서,
    상기 유전체층의 적층수는 500층 이상인 것을 특징으로 하는 적층 세라믹 전자부품.
  8. 유전체층을 포함하며 길이를 L, 폭을 W, 두께를 T라 할 때, T/W 〉1.0을 만족하고 길이 방향으로 마주보는 제1 및 제2 단면 및 폭 방향으로 마주보는 제1 및 제2 측면을 갖는 육면체 형상의 세라믹 본체;
    상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 상기 제1 및 제2 단면을 통해 번갈아 노출되도록 배치된 복수의 제1 및 제2 내부 전극;
    상기 제1 및 제2 내부 전극과 각각 전기적으로 연결된 제1 및 제2 외부 전극;
    및 상기 제1 및 제2 측면에 형성된 절연층; 을 포함하며,
    상기 절연층은 상기 제1 및 제2 외부전극 중 제1 및 제2 측면 상에 형성된 영역을 덮도록 형성되는 적층 세라믹 전자부품.
  9. 제8항에 있어서,
    L/W 〉1.0을 만족하는 적층 세라믹 전자부품.
  10. 제8항에 있어서,
    상기 제1 및 제2 내부전극은 상기 세라믹 본체의 두께 방향으로 적층되는 적층 세라믹 전자부품.
  11. 제8항에 있어서,
    상기 제1 및 제2 내부전극은 상기 세라믹 본체의 폭 방향으로 적층되는 적층 세라믹 전자부품.
  12. 제8항에 있어서,
    상기 유전체층의 평균 두께를 td라 하면, 0.1μm ≤ td ≤ 0.6μm를 만족하는 적층 세라믹 전자부품.
  13. 제8항에 있어서,
    상기 제1 및 제2 내부전극의 두께는 0.6μm 이하인 적층 세라믹 전자부품.
  14. 제8항에 있어서,
    상기 유전체층의 적층수는 500층 이상인 것을 특징으로 하는 적층 세라믹 전자부품.
  15. 상부에 제1 및 제2 전극 패드를 갖는 인쇄회로기판; 및
    상기 인쇄회로기판 위에 설치된 적층 세라믹 전자부품;을 포함하며,
    상기 적층 세라믹 전자부품은, 유전체층을 포함하며 폭을 W, 두께를 T라 할 때, T/W 〉1.0을 만족하고 두께 방향으로 마주보는 제1 및 제2 주면, 길이 방향으로 마주보는 제1 및 제2 단면 및 폭 방향으로 마주보는 제1 및 제2 측면을 갖는 육면체 형상의 세라믹 본체, 상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 상기 제1 및 제2 단면을 통해 번갈아 노출되도록 배치된 복수의 제1 및 제2 내부 전극 및 상기 제1 및 제2 내부 전극과 각각 전기적으로 연결된 제1 및 제2 외부 전극을 포함하며, 상기 제1 및 제2 외부 전극은 상기 제1 및 제2 내부전극의 노출된 부분과 각각 전기적으로 연결되며 상기 제1 및 제2 단면에 각각 형성된 제1 및 제2 머리부 및 상기 제1 및 제2 주면에 형성된 제1 및 제2 밴드부를 포함하며 상기 제1 및 제2 측면 상에 형성되지 않는 적층 세라믹 전자부품의 실장 기판.
  16. 상부에 제1 및 제2 전극 패드를 갖는 인쇄회로기판; 및
    상기 인쇄회로기판 위에 설치된 적층 세라믹 전자부품;을 포함하며, 상기 적층 세라믹 전자부품은, 유전체층을 포함하며 폭을 W, 두께를 T라 할 때, T/W 〉1.0을 만족하고 길이 방향으로 마주보는 제1 및 제2 단면 및 폭 방향으로 마주보는 제1 및 제2 측면을 갖는 육면체 형상의 세라믹 본체, 상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 상기 제1 및 제2 단면을 통해 번갈아 노출되도록 배치된 복수의 제1 및 제2 내부 전극, 상기 제1 및 제2 내부 전극과 각각 전기적으로 연결된 제1 및 제2 외부 전극 및 상기 제1 및 제2 측면에 형성된 절연층을 포함하며, 상기 절연층은 상기 제1 및 제2 외부전극 중 제1 및 제2 측면 상에 형성된 영역을 덮도록 형성되는 적층 세라믹 전자부품의 실장 기판.
KR1020130046834A 2013-04-26 2013-04-26 적층 세라믹 전자부품 및 적층 세라믹 전자부품 실장 기판 KR101525662B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130046834A KR101525662B1 (ko) 2013-04-26 2013-04-26 적층 세라믹 전자부품 및 적층 세라믹 전자부품 실장 기판
JP2013150224A JP5694456B2 (ja) 2013-04-26 2013-07-19 積層セラミック電子部品及びその実装基板
US13/950,657 US9049798B2 (en) 2013-04-26 2013-07-25 Multilayered ceramic electronic component and board for mounting the same
CN201310337117.4A CN104124056A (zh) 2013-04-26 2013-08-05 多层陶瓷电子元件和用于安装该多层陶瓷电子元件的板件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130046834A KR101525662B1 (ko) 2013-04-26 2013-04-26 적층 세라믹 전자부품 및 적층 세라믹 전자부품 실장 기판

Publications (2)

Publication Number Publication Date
KR20140128099A true KR20140128099A (ko) 2014-11-05
KR101525662B1 KR101525662B1 (ko) 2015-06-03

Family

ID=51769432

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130046834A KR101525662B1 (ko) 2013-04-26 2013-04-26 적층 세라믹 전자부품 및 적층 세라믹 전자부품 실장 기판

Country Status (4)

Country Link
US (1) US9049798B2 (ko)
JP (1) JP5694456B2 (ko)
KR (1) KR101525662B1 (ko)
CN (1) CN104124056A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11387044B2 (en) * 2019-08-23 2022-07-12 Samsung Electro-Mechanics Co., Ltd. Multi-layered ceramic capacitor and method of manufacturing the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6769058B2 (ja) * 2016-03-14 2020-10-14 Tdk株式会社 積層コンデンサ
JP6769059B2 (ja) * 2016-03-14 2020-10-14 Tdk株式会社 積層コンデンサ
JP6851174B2 (ja) * 2016-10-26 2021-03-31 太陽誘電株式会社 積層セラミックコンデンサ
JP2022085196A (ja) 2020-11-27 2022-06-08 太陽誘電株式会社 セラミック電子部品、実装基板およびセラミック電子部品の製造方法
KR20230079891A (ko) * 2021-11-29 2023-06-07 삼성전기주식회사 세라믹 전자부품

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574644A (ja) * 1991-09-12 1993-03-26 Sony Corp チツプ形積層セラミツクコンデンサの実装方法
JPH08162357A (ja) * 1994-11-30 1996-06-21 Murata Mfg Co Ltd セラミック電子部品
JP3922436B2 (ja) * 2002-03-08 2007-05-30 Ｔｄｋ株式会社 積層セラミック電子部品、積層セラミック電子部品の製造方法、及び、積層セラミック電子部品の製造装置
JP3908715B2 (ja) 2003-10-24 2007-04-25 Ｔｄｋ株式会社 積層セラミックコンデンサ
JP2012004480A (ja) * 2010-06-21 2012-01-05 Tdk Corp 電子部品の製造方法及び電子部品
JP5533387B2 (ja) 2010-07-21 2014-06-25 株式会社村田製作所 セラミック電子部品
JP5777302B2 (ja) * 2010-07-21 2015-09-09 株式会社村田製作所 セラミック電子部品の製造方法、セラミック電子部品及び配線基板
CN103443889B (zh) * 2011-03-29 2016-06-15 株式会社村田制作所 电子元器件
JP5770539B2 (ja) * 2011-06-09 2015-08-26 Tdk株式会社 電子部品及び電子部品の製造方法
KR101412784B1 (ko) * 2011-08-31 2014-06-27 삼성전기주식회사 적층 세라믹 커패시터

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11387044B2 (en) * 2019-08-23 2022-07-12 Samsung Electro-Mechanics Co., Ltd. Multi-layered ceramic capacitor and method of manufacturing the same
US11581145B2 (en) 2019-08-23 2023-02-14 Samsung Electro-Mechanics Co., Ltd. Multi-layered ceramic capacitor and method of manufacturing the same
US11763991B2 (en) 2019-08-23 2023-09-19 Samsung Electro-Mechanics Co., Ltd. Multi-layered ceramic capacitor and method of manufacturing the same

Also Published As

Publication number Publication date
JP5694456B2 (ja) 2015-04-01
CN104124056A (zh) 2014-10-29
KR101525662B1 (ko) 2015-06-03
JP2014216637A (ja) 2014-11-17
US20140318841A1 (en) 2014-10-30
US9049798B2 (en) 2015-06-02

Similar Documents

Publication Publication Date Title
KR101548798B1 (ko) 적층 세라믹 전자부품 및 그 실장 기판
KR101499717B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
KR101565641B1 (ko) 적층 세라믹 전자부품 및 그 실장 기판
KR101376925B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR101792385B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR20230093188A (ko) 적층형 커패시터, 그 실장 기판 및 적층형 커패시터의 제조방법
KR101532141B1 (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품 실장 기판
KR102061507B1 (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품 실장 기판
KR101525662B1 (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품 실장 기판
JP2014165489A (ja) 積層セラミックキャパシタ及びその製造方法
KR101514515B1 (ko) 적층 세라믹 전자부품 및 그 실장 기판
KR101504002B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
KR20190053692A (ko) 3단자 적층형 커패시터
KR102436224B1 (ko) 커패시터 부품
KR20150019732A (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
KR20150115184A (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
KR101503996B1 (ko) 적층 세라믹 전자부품 및 그 실장 기판
KR101565643B1 (ko) 적층 세라믹 전자부품 및 그 실장 기판
KR101444598B1 (ko) 적층 세라믹 전자부품 및 그 실장 기판
KR101462785B1 (ko) 적층 세라믹 전자 부품 및 그 제조 방법
KR102004779B1 (ko) 적층 세라믹 전자부품 및 그 실장 기판
KR102004784B1 (ko) 적층 세라믹 전자부품 및 그 실장기판
KR20150117925A (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
KR20230121320A (ko) 적층형 전자 부품

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 5