JP2018139308A - 電気的構成素子及びその製造方法 - Google Patents

電気的構成素子及びその製造方法 Download PDF

Info

Publication number
JP2018139308A
JP2018139308A JP2018082551A JP2018082551A JP2018139308A JP 2018139308 A JP2018139308 A JP 2018139308A JP 2018082551 A JP2018082551 A JP 2018082551A JP 2018082551 A JP2018082551 A JP 2018082551A JP 2018139308 A JP2018139308 A JP 2018139308A
Authority
JP
Japan
Prior art keywords
electrical component
layer
metal composite
flexible metal
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018082551A
Other languages
English (en)
Other versions
JP6783265B2 (ja
Inventor
ファイヒティンガー,トーマス
Feichtinger Thomas
ラウエンスタイン,イエルク
Lauenstein Joerg
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Publication of JP2018139308A publication Critical patent/JP2018139308A/ja
Application granted granted Critical
Publication of JP6783265B2 publication Critical patent/JP6783265B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/008Thermistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/142Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/06Mounting, supporting or suspending transformers, reactors or choke coils not being of the signal type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • H10N30/872Interconnections, e.g. connection electrodes of multilayer piezoelectric or electrostrictive devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/06Mounting, supporting or suspending transformers, reactors or choke coils not being of the signal type
    • H01F2027/065Mounting on printed circuit boards

Abstract

【課題】構成素子内部の熱応力を減少できる電気的構成素子及びこの電気的構成素子の製造方法を提供する。【解決手段】本発明は、基体2、前記基体2に直接接触する金属質接点構造3、及び開口4を設けた電気絶縁性の不動態層5を有する電気的構成素子1であって、前記金属質接点構造3は前記開口4を経て外部接点6に接続し、また前記外部接点6は可撓性金属複合層7により掩蔽及び包被する。この可撓性金属複合層7を設けることにより、例えば、はんだ付けの際の熱応力等により亀裂が発生するおそれを減少し、信頼性の高い電気的構成素子を、大きな追加費用をかけることなく、提供することができる。【選択図】図1

Description

本発明は電気的構成素子に関する。さらに、本発明は電気的構成素子の製造方法に関する。
いわゆる表面実装可能構成素子(SMD素子、「表面実装デバイス」)として作製される電気的構成素子の場合、通常外部端子と構成素子の基体との間の当接部分にリフローはんだ付けで表面実装する際に、金属及びセラミック又は金属及び半導体材料による異なる熱膨張係数によって熱応力を生ずる。この熱応力は、例えば亀裂を萌芽させ、その後電気的構成素子の信頼性に問題を生ずるおそれをもたらす。とくに、ガラス質を含有する不動態化層で包被し、またセラミック基体又はシリコン基体を有する電気的構成素子は、このような亀裂が発生し易い。熱応力は、比較的大きいSMD型、例えば、1210又はそれ以上のSMD型の電気的構成素子では一層大きくなる。
本発明により解決すべき課題は、構成素子内部の熱応力を減少できる電気的構成素子を提供するにある。本発明の他の課題は、このような電気的構成素子を製造するにある。
これら課題は、独立請求項に記載の本発明対象物及び方法により解決することができる。従属請求項に記載の本発明対象物の有利な実施形態及び他の構成を以下に説明する。
少なくとも1つの実施形態による電気的構成素子は基体を有する。例えば、基体はセラミック材料又は半導体材料を有する。とくに、基体は、例えば焼結によって形成することができる。例えば、電気的構成素子は、バリスタ、コンデンサ、サーミスタ、又はTVSシリコンダイオード(TVS:“transient voltage suppressor”)として構成することができる。さらに、電気的構成素子は、基体に直接接触する金属質接点構造を有する。金属質接点構造は、少なくとも部分的に、基体内部及び/又は基体の外面に配置するものと理解されたい。金属質接点構造は、とくに、電気的構成素子の基体又は少なくとも1つ若しくは複数個の基体領域に直接接触するものとして作用する。
さらに、電気的構成素子は電気絶縁性の不動態層を有する。不動態層は、好適には、基体とは異なる材料を有するものとする。不動態層は、直接基体上に、とくに、基体の1つ又は複数の外面に直接配置し、したがって、基体と直接接触する。好適には、不動態層は電気的構成素子の基体を包囲又は包被する。不動態層は、例えば、ガラス及び/又はセラミック材料を含む、又はガラス及び/又はセラミック材料から構成する。有利にも、不動態層は、電気的構成素子を機械的及び/又は化学的な影響、例えば、腐食から保護することができる。
他の実施形態によれば、不動態層には少なくとも1つの開口を設ける。このことは、不動態層に1個又は複数個の空所を設け、基体のその領域が不動態層によって被覆されないことを意味する。好適には、不動態層は、少なくとも1個の開口に達するまで、基体の外面全体を被覆する。
他の実施形態によれば、金属質接点構造は、少なくとも1個の開口を介して外部接点に接続する。好適には、金属質接点構造は、外部接点に直接接続する。外部接点は、その少なくとも部分的領域を金属質接点構造上に配置する。例えば、外部接点は、付加的に不動態層上にも配置する。
外部接点は、好適には、金属、例えば銀又は銅を含むものとする。さらに、外部接点は、付加的にガラスを、例えば、1%〜5%の割合で含むことができる。これにより、外部接点の基体に対して又は不動態層に対して良好な焼結を生ずることができる。外部接点は、例えば、基体上及び/又は不動態層上に塗布した金属ボール又は金属ペーストとすることができる。好適には、外部接点は基体との直接接触がなく、すなわち、外部接点は基体に直接接触しない。外部接点により、金属質接点構造は外部と電気的に接触することができる。
他の実施形態によれば、外部接点を可撓性金属複合層によって掩蔽及び包被する。可撓性金属複合層は、例えば、外部接点における金属質接点構造又は不動態層に直接接触しないすべての外面を掩蔽することができる。とくに、可撓性金属複合層は導電性を有するよう構成する。可撓性金属複合層は、好適には、合成材料、例えばポリマーを含むものとする。可撓性金属複合層はエポキシ硬化剤を含むことができる。さらに、可撓性金属複合層は、好適には、例えば、銅又は銀のような金属を含むものとする。合成材料には、例えば、粒子の形態として存在する金属を混入させる。さらに、可撓性金属複合層は、混入したポリマーに関連するものとすることができる。可撓性金属複合層により、金属質接点構造は、外部接点を介して外部と電気的接触をすることができる。
電気的構成素子の本明細書に記載の設計により、金属質接点構造が不動態層を通して外部接点に信頼性高い貫通接触するのを保証することができる。さらに、可撓性金属複合層により、シート又は導電プレートがはんだを介して電気的構成素子上に伝達される応力を減少し、これにより、曲げ荷重及び熱力学的交互荷重による亀裂を回避することができる。
他の実施形態によれば、外部接点は、少なくとも部分的に不動態層上に塗布する。例えば、外部接点は、不動態層の部分領域に直接接触する。これら部分領域は、好適には、不動態層の少なくとも境界部とする。例えば、外部接点は、不動態層の基体側とは反対側で開口を全体的に外部接点で掩蔽されるよう、不動態層上に配置する。
他の実施形態によれば、外部接点は少なくとも1つの開口に配置する。例えば、外部接点は、不動態層によって掩蔽されない空所に配置し、この場合、不動態層は外部接点を区切る。少なくとも1個の開口を、外部接点によって完全に充填することができる。
他の実施形態によれば、可撓性金属複合層は、不動態層の部分領域に直接接触する。例えば、可撓性金属複合層は、不動態層の部分領域を掩蔽する。例えば、可撓性金属複合層は、電気的構成素子の稜線部を越えて広がる複数の側面にわたり少なくとも部分的に掩蔽することができる。とくに、可撓性金属複合層が不動態層を掩蔽するとき有利であり、この場合、電気的構成素子は、支持体又は他の電気的構成素子に連結できる。
他の実施形態によれば、金属質接点構造を基体内に埋設する。例えば、金属質接点構造は、少なくとも1個の内部電極を有する。さらに、金属質接点構造は複数の内部電極を有することができる。1個又は複数個の内部電極は、基体の接点として作用する。不動態層を貫通して延びる複数の内部電極を有する場合、不動態層は、各内部電極につき1個の開口を設けると好適である。例えば、1個又は複数個の内部電極は、不動態層における1個又は複数個の開口に端部を貫通させ、開口又は開口に配置した外部接点まで達するようにする。これにより1個又は複数個の内部電極は外部接点に直接接触し、この場合、電気的構成素子が可撓性金属複合材料を介して外部と電気的接触し、外部接点及び1個又は複数個の内部電極を生ずることができる。内部電極は、例えば、銀−パラジウム、銅若しくはニッケルのような金属を有する、又はこのような金属から構成する。
他の実施形態によれば、金属質接点構造は金属化ビアとして構成する。金属化ビアは、好適には、金属、例えば銀を充填した貫通接点に関連するものとする。さらに、金属質接点構造は、複数個のビアを有し、これらビアそれぞれが互いに離間して不動態層の対応する開口に貫通することができる。例えば、金属化ビアの端部は不動態層の開口を貫通して不動態層及び開口に配置した外部接点まで達し、外部接点に直接接触させる。これにより、電気的構成素子を、金属複合層、外部接点及び金属化ビアを介して外部と電気的接触ができる。
他の実施形態によれば、金属質接点構造を基体の外面上に塗布する。例えば、金属質電極又は金属パッドとして構成することができ、これにより金属質接点構造は、少なくとも不動態層の開口内で基体に直接接触することができる。これにより外部選択は、基体に対して金属化接点構造により電気的接触することができる。
他の実施形態によれば、可撓性金属複合層の基体側とは反対側の側面に第1保護層を配置する。好適には、第1保護層は可撓性金属複合層に直接接触させる。第1保護層は、とくに、可撓性金属複合層における、不動態層及び外部接点に接触しない可撓性金属複合層のすべての外面に直接塗布することができる。例えば、第1保護層は、ニッケル、銅若しくは銀−パラジウムを含む、又はこれら材料のうち少なくとも1つ若しくは組合せにより構成する。第1保護層は可撓性金属複合層を化学的及び/又は機械的影響から保護することができ、とくに、腐食保護として作用することができる。さらに、第1保護層は接点層の機能を有し、これにより可撓性金属複合層及びこれに続いて電気的構成素子に電気的接触を生ずることができる。
他の実施形態によれば、第1保護層上に第2保護層を配置する。とくに、第1保護層がニッケル又は銅を有する実施形態に関しては、第2保護層を第1保護層上に配置するのが好適である。好適には、第2保護層は、第1保護層における可撓性金属複合層側とは反対側の側面に直接塗布し、可撓性金属複合層側とは反対側の外面全体を第2保護層により掩蔽する。第2保護層は酸化保護層として作用し、第1保護層の酸化を防止する。例えば、第2保護層は錫若しくは金を含む、又は錫若しくは金により構成する。代案として、第2保護層は、有機材料、とくに、いわゆるOSP材料(OSP:“organic surface protection”)を含む、又はそれにより構成することができる。例えば、第2保護層は、第1保護層上に塗布するイミダゾールをベースとする有機溶液により形成することができる。
本明細書に記載する電気的構成素子は、例えば、自動車分野で要求される高い曲げ強度、温度変動安定性又は耐湿性に関する高い信頼性要求に適合するよう設計する。
本発明は、さらに、電気的構成素子の製造方法を提供する。本発明方法により作製可能な又は作製した電気的構成素子は、上述の実施形態の1つ又は複数の特徴を有する。上述の及び以下に記載の実施形態は、電気的構成素子並びに電気的構成素子の製造方法に、同じように関連する。
実施形態によれば、金属質接点構造並びに電気絶縁性の不動態層を設けた基体を準備する。金属質接点構造は、例えば、金属パッド、金属化ビア、又は1個若しくは複数個の金属質内部電極として構成する。電気絶縁性の不動態層は、好適には、ガラス又はセラミック材料を有するものとする。
さらに、外部接点を基体上に塗布する。外部接点は、例えば、金属ペーストとしてスクリーン印刷法により、又は代案として、スパッタ法により、又は浸漬プロセス(ディッププロセス)により塗布する。
好適には、外部接点の塗布後には、外部接点が金属質接点構造に直接接触する。さらに、可撓性金属複合層を、外部接点及び/又は不動態層の領域上に、例えば、金属を含むポリマーペーストの形態として塗布する。可撓性金属複合層は、例えば、スクリーン印刷法、又は浸漬プロセスによって塗布し、外部接点が可撓性金属複合層によって掩蔽及び包被されるようにする。
他の実施形態によれば、外部接点の塗布後及び/又は可撓性金属複合層の塗布後に熱処理を施すことができる。外部接点の塗布後に行う熱処理は、例えば、約10分〜約60分の期間にわたり、約500℃から約1000℃の温度で行うことができる。可撓性金属複合層の塗布後に行う熱処理は、例えば、約10分〜約120分の期間にわたり、約100℃から約250℃の温度で行うことができる。
他の実施形態によれば、可撓性金属複合層上に第1保護層を電気めっき又はスパッタ法により塗布する。第1保護層は、可撓性金属複合層を化学的及び/又は機械的影響から保護し、また例えば、ニッケル、銅若しくは銀−パラジウムを含む、又はこれら材料により構成することができる。
他の実施形態によれば、第1保護層上に少なくとも1つの第2保護層を、電気めっき又はスパッタ法により塗布する。第2保護層は、例えば、錫、金若しくはOSP材料を含む、又はこれら錫、金若しくはOSP材料により構成し、第1保護層を酸化から保護する。
本明細書に記載の電気的構成素子の製造方法は、従来既知の方法と同等に、大きな追加費用をかけることなく実施することができる。
電気的構成素子の他の利点及び有利な実施形態は、図1〜5につき説明する以下の記載から明らかになるであろう。
セラミックチップとして構成した電気的構成素子の第1実施形態の部分横断面図である。 シリコン・TVS・ダイオードチップとして構成した電気的構成素子の第2実施形態の部分横断面図である。 ビア及びボール・グリッド・アレイ端子を有する基体として構成した電気的構成素子の第3実施形態の略図的部分断面図である。 ランド・グリッド・アレイ端子を有するシリコンチップとして構成した電気的構成素子の第4実施形態の部分横断面図である。 本発明の他の実施形態による電気的構成素子を製造する方法のフローチャートである。
実施形態及び図面において、同一の又は同様に機能する構成部分には同一参照符号を付して示す。図示の構成要素及びそれらの相互寸法比率は縮尺どおりには示していない。むしろ、例えば、一部、構成部分及び領域のような1つの要素をより分かり易くするため及び/又はよりよい比率にするため、厚さ又は大きさの寸法を誇張して示す。
図1は第1実施形態による電気的構成素子1の部分横断面図を示す。セラミックチップ、例えば、当業者には既知の型番2220として構成した電気的構成素子1は、直方体として形成し、またセラミック材料を有する基体2を備える。代案として、他の型番のものとすることもできる。図示の実施形態において、セラミック材料は、バリスタセラミック、とくに、ZnO−Biセラミックとする。代案として、NTC若しくはPTCセラミック、さらにサーミスタセラミック、又は誘電性コンデンサセラミックに係わるセラミック材料の場合、電気的構成素子1は、それぞれバリスタ、サーミスタ、又はコンデンサとして構成される。
電気的構成素子1は、さらに、金属質接点構造3を有し、この接点構造3は複数の銀−パラジウムを含有する内部電極を含む。代案として、内部電極31は、他の金属、例えばニッケル及び/又は銅も含むか、又はこれら他の金属によって構成する。金属質接点構造3は基体2と直接的に接触し、したがって、金属質接点構造3は基体2と直接接触関係にあると言える。例えば、多層構成素子に関する電気的構成素子1では、内部電極31は、異なるセラミック層に押付けられ、また焼結され、個別のセラミック層により構成される基体2に直接接触する。
さらに、電気的構成素子1は、電気絶縁性のガラスによる不動態層5を有する。図示の実施形態の代案として、不動態層5はセラミック材料をも含む、又はセラミック材料、好適には、基体の材料とは異なるセラミック材料で構成することができる。電気絶縁性の不動態層5は、基体2上に直接塗布すると好適である。有利にも、不動態層5は電気的構成素子1を機械的及び/又は化学的な影響から保護する。不動態層5は、不動態層5まで達する内部電極31のための開口4を有し、この開口4に内部電極3が貫通し、これにより金属質接点構造3を外部接点6に接続できる。外部接点6は、銀を含む金属ペーストにより形成し、この金属ペーストは、不動態層5を設けた基体2にスクリーン印刷法、浸漬法、又はスパッタ法により塗布する。金属ペーストは、他の実施形態によれば、他の金属、例えば銅を含むものとすることができる。
さらに、可撓性金属複合層7により外部接点6を掩蔽及び包被する。可撓性金属複合層7は銀−ポリマーペーストにより形成する。代案として、可撓性金属複合層7は、さらに他の1つ若しくは複数の金属をも含むポリマー、又は他の1つ若しくは複数の金属を含むポリマーにより構成することができる。例えば、金属複合層は、金属粒子が異なる形態及び/又は大きさにすることができ、金属粒子はポリマー内に分散させ、導電性を示すことができるようにする。可撓性金属複合層7により、熱力学的応力で生ずる亀裂、とくに、基体2、不動態層5及び金属複合層7間の境界面に発生しそうな亀裂を回避、又は少なくとも軽減できるようになる。これにより、例えば、500℃よりも高い高温に起因して、不動態化する電気的構成素子、例えば不動態化するバリスタをもたらす製造方法における技術的困難性を排除することができる。このような高温は、例えば、金属質接点構造を不動態層に貫通接触するための製造方法に必須である。
可撓性金属複合層7における基体2側とは反対側の側面にニッケル製の第1保護層8を配置し、この第1保護層8は可撓性金属複合層7に直接塗布する。代案として、この第1保護層8は、銅若しくは銀−パラジウムも含むものとする、又は銅若しくは銀−パラジウムにより構成することができる。第1保護層8は、可撓性金属複合層7を化学的及び/又は機械的影響から保護し、また同時に可撓性金属複合層7に接触する接点層としても作用する。
さらに、第1保護層8上に錫製の第2保護層9を配置し、この第2保護層9は第1保護層8の酸化防止として作用する。第2保護層9は第1保護層8に直接接触する。さらに、第2保護層は、酸化防止に適合する他の材料、例えば、金若しくはいわゆるOSP材料(OSP:“organic surface protection”)を含む、又はこれら他の材料により構成することができる。図示の実施形態の代案として、第1及び/又は第2の保護層8,9上にさらに他の保護層を配置することもできる。
例えば、電気的構成素子の平均耐用年数を探るのに適した、いわゆるEOL−曲げ強度試験(EOL:“end of life”)によって、図1につき説明した電気的構成素子1によれば、不動態層を有するが金属複合層上の上述した接触のない従来既知の構造素子に比べると、とくに良好な結果が得られることを示した。
図2は、他の実施形態による電気的構成素子1の部分横断面図であり、この場合、電気的構成素子1は、例えば、シリコン・TVS・ダイオードチップ(TVS:“transient voltage suppressor”)として構成し、半導体材料を有しかつ電気絶縁した不動態層5で被覆した基体2を有する。電気絶縁した不動態層5は開口4を有する。とくに、電気的構成素子1は、pドープ領域10及び拡散n殻と称されるnドープ領域11を有する基体2を備える。電気的構成素子1は、さらに、金属質接点構造3を有し、この金属質接点構造3は、金属パッドとして、例えば銅パッド又はカソードとして構成する。金属質接点構造3は、不動態層5の開口4内で基体2に、とくにnドープ領域11上に直接設ける。
さらに、外部接点6を金属質接点構造3に配置し、外部接点6を金属質接点構造3に直接接触させる。図示の実施形態において、外部接点6は銅を含むものとする。代案として、外部接点6は他の導電性材料をも含むものとすることができる。外部接点6は不動態層5の開口4内に少なくとも部分的に配置し、金属質接点構造3が外部接点6と開口4を介して接続されるようにする。これにより、基体2は金属質接点構造3により、外部接点6を介して電気的に接続できる。
外部接点6上に、金属充填ポリマーを含む可撓性金属複合層7を配置し、可撓性金属複合層7により外部接点6を掩蔽及び包被する。外部接点6は、可撓性金属複合層7により外部に電気的接続できるようになる。可撓性金属複合層7によれば、基体2を包囲する不動態層5と金属複合層7との間の結合部に熱応力に基づいて発生するおそれがある亀裂を回避することができる。
さらに、可撓性金属複合層7における不動態層5及び外部接点6に接触しない領域にニッケル製の第1保護層8を塗布し、可撓性金属複合層7を化学的及び/又は機械的影響から保護する。代案として、この第1保護層8は、銅若しくは銀−パラジウムのような他の1つ又は複数の材料をも含むものとすることができる。第1保護層8上に錫製の第2保護層9を配置し、この第2保護層9は第1保護層8の酸化防止として作用する。第2保護層9は、同様に、例えば、金若しくは有機表面酸化防止剤のような他の1つ及び/又は複数の材料を含むものとすることができる。
図3は、本発明の他の実施形態による、電気的構成素子1の略図的部分断面図を示し、この実施形態において、ビアを有するセラミック基体として構成する。電気的構成素子1は、酸化アルミニウム製の基体2を有し、この基体2に金属質接点構造3を配置する。この金属質接点構造3は、金属、例えば銀を充填したビア32として構成し、このビア32は基体2に延在させる。
さらに、電気的構成素子1はガラス製の電気絶縁性の不動態層5を有し、この不動態層5は、基体2上に直接塗布し、また開口4を有する。図示の実施形態の代案として、電気絶縁性の不動態層5は、やはりセラミック材料とすることができる。ビア32は、ビアの端部を不動態層5の開口4に貫通させ、外部接点6に直接接続し、この外部接点6は、銀パッドとして構成し、また不動態層5上に直接配置し、外部接点6は開口4を覆うようにする。これにより、金属質接点構造3は開口4を貫通して外部接点6に接続される。
外部接点は可撓性金属複合層7により掩蔽及び包被される。図示の実施形態において、可撓性金属複合層7は銀を含むポリマーを有する。代案として、他の1つ若しくは複数の金属をも含むポリマーとすることができる。
可撓性金属複合層7上にはんだボール12を配置し、このはんだボール12により、1つの導電性プレート又は他の電気的構成素子、例えばLED(“発光ダイオード”)を接続できるようにする。はんだボール12は、図示の実施形態において、錫−銀−銅−はんだを含むものとする。代案として、他のはんだ材料も可能である。
電気的構成素子1には、さらに他の外部接点(図示せず)も設け、この他の外部接点は、他の金属化したビアに接続し、またそれぞれ可撓性金属複合層で被覆する。これによりいわゆるボール・グリッド・アレイ(BGA)を生じ、このBGAは、はんだボールとしての接続部を構成し、電気的構成素子の一方の側面におけるSMD装備用に存在する。はんだボールは、はんだ炉内のリフローはんだにより溶融し、支持体、導電プレート又は他の電気的構成素子における接点パッドと接続される。外部接点6上の可撓性金属複合層7により、はんだ付け中又ははんだ付け後に生ずる応力を効果的に補償することができる。
代案として、電気的構成素子1は、支持体における接続部として「ボール・グリッド・アレイ」の代わりに、導電プレート、すなわち、他の電気的構成素子におけるいわゆる「ランド・グリッド・アレイ」を設けることも可能であり、ランド・グリッド・アレイは、接点面が碁盤目状領域の形態として形成される。
図4において、他の実施形態による電気的構成素子1の部分横断面図を示し、この場合、電気的構成素子1は半導体素子として形成する。電気的構成素子1は、シリコン製の基体2を有する。代案として、他の半導体材料も可能である。基体2は、拡散pドープ殻11を有するnドープ領域を含む。さらに、電気的構成素子1は、電気絶縁性の不動態層5を有し、この不動態層5は、基体2上に直接塗布し、またガラスを含む。代案として、不動態層5はセラミック材料をも含むもとのする、又はセラミック材料で構成する。不動態層5に開口4を設ける。開口4の領域において、基体2は不動態層5によって被覆しない。
銅カソードとして構成した金属質接点構造3は、開口4に配置し、またp殻11に直接接触させる。金属質接点構造3全体を開口4内に配置した図示の実施形態の代案として、金属質接点構造3を開口から部分的に突出させ、不動態層5の部分的領域上に配置することもできる。金属質接点構造3上に、銅パッドとして構成した外部接点6を設ける。この外部接点6は、同様に不動態層5における開口4に配置する。
さらに、可撓性金属複合層7を外部接点6上及び不動態層5の部分領域上に配置し、これにより可撓性金属複合層7が外部接点6を掩蔽し、また包被する。可撓性金属複合層7は、銅を含むポリマーを有する。図示の実施形態の代案として、ポリマーはさらに他の金属をも含む、及び/又は他の金属を含むものとすることができる。
電気的構成素子1は、他の金属質接点構造上における外部接点を有することができ、これら他の外部接点もそれぞれ可撓性金属複合層によって包被する。このようにして、「ランド・グリッド・アレイ」と称される端子構成を生ずる。代案として、図3に示す実施形態のようなはんだボールを有する「ボール・グリッド・アレイ」と称される端子構成にすることもできる。
図5には、他の実施形態による電気的構成素子1を製造する方法を示す。例えば、この方法によって、図1〜4に示す実施形態による電気的構成素子1を製造することができる。以下の電気的構成素子1における参照符号は、図1〜4に示す要素に使用した符号で示す。
製造方法の第1ステップ101において、基体2を準備する。基体2は、好適には、この基体2に直接接触させた金属質接点構造3、並びに金属質接点構造3の外面における電気絶縁性の不動態層5を設ける。図1〜4につき説明したように、金属質接点構造3は、例えば、金属パッド、金属化ビア32、又は1個若しくは複数個の金属化電極31として構成し、少なくとも不動態層5の開口4に突入させる。電気絶縁性の不動態層5は、ガラス又はセラミック材料を含むものとすると好適である。
製造方法の第2ステップ102において、基体2上に外部接点6を設ける。外部接点6は、例えば、金属ペーストとしてスクリーン印刷により塗布する。代案として、外部接点6は、スパッタ又は浸漬プロセスによって、基体2上に塗布することができる。外部接点6の塗布によれば、好適にも外部接点6は金属質接点構造3に直接接触する。
この後、製造方法の第3ステップ103において、可撓性金属複合層7を外部接点6上及び/又は不動態層5の領域上に設け、この可撓性金属複合層7は、金属粒子、例えば、異なる形態及び大きさの金属粒子を含むポリマーペーストの形態とする。可撓性金属複合層7は、例えば、スクリーン印刷法又は浸漬プロセスによって塗布することができる。好適には、外部接点6は、可撓性金属複合層7の塗布後にこの可撓性金属複合層7によって掩蔽され、また包被される。
製造方法の第2ステップ102と第3ステップ103との間、及び/又は第3ステップの直後に熱処理を施すことができる。製造方法の第2ステップ102と第3ステップ103との間で行う熱処理は、例えば、約10分〜約60分の時間にわたり約500℃〜1000℃の温度で行うことができる。第3ステップの直後に行う熱処理は、例えば、約10分〜約120分の時間にわたり約100℃〜250℃の温度で行うことができる。
他の実施形態によれば、製造方法の第3ステップ103に続いて、可撓性金属複合層7上に第1保護層8を塗布する他のステップ104を行う。第1保護層8は、例えば、電気めっきにより塗布する。代案として、第1保護層8は、スパッタ法により塗布することができる。第1保護層8は、例えば、ニッケル、銅、若しくは銀−パラジウムを含むものとする、又はニッケル、銅、若しくは銀−パラジウムにより構成する。好適には、第1保護層8は、可撓性金属複合層7を化学的及び/又は機械的影響から保護する作用をするものとする。
さらに、本発明の他の実施形態による製造方法のステップ104に続いてステップ105を行い、このステップ105では、上述したのと同様に、第1保護層8上に、例えば、電気めっき又はスパッタ法によって、第2保護層9を塗布する。第2保護層9は、例えば、錫、金若しくはOSP材料を含む、又は錫、金若しくはOSP材料によって構成する。好適にも、第2保護層9は第1保護層8が酸化するのを保護する。
電気的構成素子を製造するため図5につき説明した方法は、従来既知の方法と比べると、大きな追加費用をかけることなく実現することができる。
本発明は、上述した実施形態の説明に限定されることなく、新規な各特徴、並びにこれら特徴の組合せをも包含するものである。本発明は特許請求の範囲における特徴の各組合せを包含し、特許請求の範囲又は実施形態に記載されていなくともこれら特徴又はこれら特徴の組合せが、包含するものである。
1 電気的構成素子
2 基体
3 金属質接点構造
31 内部電極
32 金属化ビア
4 開口
5 不動態層
6 外部接点
7 可撓性金属複合層
8 第1保護層
9 第保護層
10,11 ドープ領域
12 はんだボール
101,102,103,104,105 ステップ

Claims (12)

  1. 基体(2)、前記基体(2)に直接接触する金属質接点構造(3)、及び開口(4)を設けた電気絶縁性の不動態層(5)を有する電気的構成素子(1)であって、前記金属質接点構造(3)は前記開口(4)を経て外部接点(6)に接続し、また前記外部接点(6)は可撓性金属複合層(7)により掩蔽及び包被され、
    前記基体(2)は、半導体材料を有し、前記金属質接点構造(3)は、前記基体(2)のドープ領域(10、11)に直接接触している、電気的構成素子。
  2. 請求項1に記載の電気的構成素子において、前記外部接点(6)は、前記開口(4)に配置する、電気的構成素子。
  3. 請求項1または請求項2に記載の電気的構成素子において、前記可撓性金属複合層(7)は、前記不動態層(5)の部分領域に直接接触する、電気的構成素子。
  4. 請求項1〜3のうちいずれか一項に記載の電気的構成素子において、前記金属質接点構造(3)を前記基体(2)の外面に塗布し、また前記基体(2)の外部接点(6)は前記金属質接点構造(3)に電気的に接触する、電気的構成素子。
  5. 請求項1〜4のうちいずれか一項に記載の電気的構成素子において、前記不動態層(5)は、ガラス及び/又はセラミック材料を含む、電気的構成素子。
  6. 請求項1〜5のうちいずれか一項に記載の電気的構成素子において、前記可撓性金属複合層(7)は、合成材料、とくに、ポリマーを有する、電気的構成素子。
  7. 請求項1〜6のうちいずれか一項に記載の電気的構成素子において、前記可撓性金属複合層(7)の前記基体(2)側とは反対側に第1保護層(8)を配置する、電気的構成素子。
  8. 請求項7に記載の電気的構成素子において、前記第1保護層(8)上に第2保護層(9)を配置する、電気的構成素子。
  9. 請求項8に記載の電気的構成素子において、前記第1保護層(8)はニッケルを含み、また前記第2保護層(9)は錫を含む、電気的構成素子。
  10. 請求項1〜9のうちいずれか一項に記載の電気的構成素子において、前記可撓性金属複合層(7)は、銅を含む、電気的構成素子。
  11. 請求項1〜10のうちいずれか一項に記載の電気的構成素子を製造する方法であって、
    ・金属質接点構造(3)並びに電気絶縁性の不動態層(5)を設けた基体(2)を準備するステップと、
    ・前記外部接点(6)が前記金属質接点構造(3)に直接電気的に接触するよう、前記基体(2)上にスクリーン印刷法、スパッタ法又は浸漬プロセスによって、外部接点(6)を塗布するステップと、
    ・前記外部接点(6)が可撓性金属複合層(7)により掩蔽及び包被されるよう、可撓性金属複合層(7)をスクリーン印刷法又は浸漬プロセスによって塗布するステップと、
    を有する、方法。
  12. 請求項11に記載の方法において、前記外部接点(6)の塗布後、及び/又は前記可撓性金属複合層(7)の塗布後に、熱処理を行う、方法。
JP2018082551A 2011-12-16 2018-04-23 電気的構成素子及びその製造方法 Active JP6783265B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102011056515.9A DE102011056515B4 (de) 2011-12-16 2011-12-16 Elektrisches Bauelement und Verfahren zur Herstellung eines elektrischen Bauelements
DE102011056515.9 2011-12-16

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016028243A Division JP2016122855A (ja) 2011-12-16 2016-02-17 電気的構成素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2018139308A true JP2018139308A (ja) 2018-09-06
JP6783265B2 JP6783265B2 (ja) 2020-11-11

Family

ID=47080449

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2014546366A Active JP6130393B2 (ja) 2011-12-16 2012-10-02 電気的構成素子及びその製造方法
JP2016028243A Pending JP2016122855A (ja) 2011-12-16 2016-02-17 電気的構成素子及びその製造方法
JP2018082551A Active JP6783265B2 (ja) 2011-12-16 2018-04-23 電気的構成素子及びその製造方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2014546366A Active JP6130393B2 (ja) 2011-12-16 2012-10-02 電気的構成素子及びその製造方法
JP2016028243A Pending JP2016122855A (ja) 2011-12-16 2016-02-17 電気的構成素子及びその製造方法

Country Status (5)

Country Link
US (1) US9805846B2 (ja)
EP (1) EP2791949B1 (ja)
JP (3) JP6130393B2 (ja)
DE (1) DE102011056515B4 (ja)
WO (1) WO2013087243A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200138955A (ko) * 2019-06-03 2020-12-11 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014112678A1 (de) * 2014-09-03 2016-03-03 Epcos Ag Elektrisches Bauelement, Bauelementanordnung und Verfahren zur Herstellung eines elektrischen Bauelements sowie einer Bauelementanordnung
KR101792381B1 (ko) * 2016-01-04 2017-11-01 삼성전기주식회사 전자부품 및 그 제조방법
JP2019067793A (ja) * 2017-09-28 2019-04-25 Tdk株式会社 電子部品
KR102560377B1 (ko) * 2018-04-25 2023-07-27 삼성전기주식회사 인덕터
FR3080957B1 (fr) 2018-05-07 2020-07-10 I-Ten Electrodes mesoporeuses pour dispositifs electrochimiques en couches minces
WO2020018651A1 (en) 2018-07-18 2020-01-23 Avx Corporation Varistor passivation layer and method of making the same
FR3091040B1 (fr) * 2018-12-24 2022-12-09 I Ten Organe de contact d’un dispositif electronique ou electrochimique
JP2020202220A (ja) * 2019-06-07 2020-12-17 株式会社村田製作所 積層セラミック電子部品
CN117203752A (zh) 2021-04-22 2023-12-08 Tdk电子股份有限公司 金属化半导体管芯及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55125627A (en) * 1979-03-22 1980-09-27 Hitachi Ltd Formation of electrode for semiconductor device
JPH11509041A (ja) * 1995-06-30 1999-08-03 セムテック・コーポレイション デュアルベース構造を使用する低電圧パンチスルー過渡サプレッサー
JP2006505955A (ja) * 2002-11-06 2006-02-16 インターナショナル レクティファイアー コーポレイション チップスケールのショットキーデバイス
WO2008001542A1 (fr) * 2006-06-28 2008-01-03 Murata Manufacturing Co., Ltd. Composant électronique en céramique et son procédé de fabrication
JP2009218354A (ja) * 2008-03-10 2009-09-24 Tdk Corp 表面実装型電子部品及び表面実装型電子部品アレイ
JP2010080703A (ja) * 2008-09-26 2010-04-08 Tdk Corp セラミック積層電子部品およびその製造方法
JP2011018874A (ja) * 2009-07-09 2011-01-27 Samsung Electro-Mechanics Co Ltd セラミックス電子部品

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3528077A1 (de) * 1985-08-05 1987-02-12 Siemens Ag Elektrischer kondensator, insbesondere in chip-bauweise
JPH04257211A (ja) * 1991-02-08 1992-09-11 Murata Mfg Co Ltd チップ型電子部品
JPH0696907A (ja) * 1992-09-11 1994-04-08 Murata Mfg Co Ltd チップバリスタの製造方法
JP3293440B2 (ja) 1995-12-05 2002-06-17 株式会社村田製作所 積層セラミック電子部品及びその製造方法
JPH10284343A (ja) * 1997-04-11 1998-10-23 Mitsubishi Materials Corp チップ型電子部品
JPH11162771A (ja) 1997-11-25 1999-06-18 Kyocera Corp 積層セラミックコンデンサ
JP3853565B2 (ja) 2000-04-14 2006-12-06 松下電器産業株式会社 薄膜積層体とコンデンサ及びこれらの製造方法と製造装置
US6767819B2 (en) 2001-09-12 2004-07-27 Dow Corning Corporation Apparatus with compliant electrical terminals, and methods for forming same
DE60302552T2 (de) 2002-02-06 2006-08-10 Koninklijke Philips Electronics N.V. Wiederbeschreibbares optisches speichermedium und verwendung eines solchen mediums
JP4400583B2 (ja) * 2006-03-01 2010-01-20 Tdk株式会社 積層コンデンサ及びその製造方法
DE102007007113A1 (de) 2007-02-13 2008-08-28 Epcos Ag Vielschicht-Bauelement
JP4957394B2 (ja) * 2007-06-04 2012-06-20 株式会社村田製作所 セラミック電子部品及びその製造方法
US7808770B2 (en) * 2007-06-27 2010-10-05 Murata Manufacturing Co., Ltd. Monolithic ceramic capacitor
DE102007031510A1 (de) * 2007-07-06 2009-01-08 Epcos Ag Elektrisches Vielschichtbauelement
JP4985485B2 (ja) * 2008-03-10 2012-07-25 Tdk株式会社 表面実装型電子部品及び電子部品の実装構造
WO2009117599A2 (en) * 2008-03-20 2009-09-24 Greatbatch Ltd. Shielded three-terminal flat-through emi/energy dissipating filter
US8125762B2 (en) * 2008-08-11 2012-02-28 Vishay Sprague, Inc. High voltage capacitors
JP5211970B2 (ja) * 2008-09-17 2013-06-12 株式会社村田製作所 セラミック電子部品の製造方法
JP2010123613A (ja) * 2008-11-17 2010-06-03 Murata Mfg Co Ltd セラミック電子部品及びセラミック電子部品の実装構造
JP5439954B2 (ja) * 2009-06-01 2014-03-12 株式会社村田製作所 積層型電子部品およびその製造方法
JP5324390B2 (ja) 2009-10-22 2013-10-23 Tdk株式会社 積層電子部品
JP2011228334A (ja) 2010-04-15 2011-11-10 Murata Mfg Co Ltd セラミック電子部品
JP5768272B2 (ja) 2011-02-10 2015-08-26 コーア株式会社 チップ部品およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55125627A (en) * 1979-03-22 1980-09-27 Hitachi Ltd Formation of electrode for semiconductor device
JPH11509041A (ja) * 1995-06-30 1999-08-03 セムテック・コーポレイション デュアルベース構造を使用する低電圧パンチスルー過渡サプレッサー
JP2006505955A (ja) * 2002-11-06 2006-02-16 インターナショナル レクティファイアー コーポレイション チップスケールのショットキーデバイス
WO2008001542A1 (fr) * 2006-06-28 2008-01-03 Murata Manufacturing Co., Ltd. Composant électronique en céramique et son procédé de fabrication
JP2009218354A (ja) * 2008-03-10 2009-09-24 Tdk Corp 表面実装型電子部品及び表面実装型電子部品アレイ
JP2010080703A (ja) * 2008-09-26 2010-04-08 Tdk Corp セラミック積層電子部品およびその製造方法
JP2011018874A (ja) * 2009-07-09 2011-01-27 Samsung Electro-Mechanics Co Ltd セラミックス電子部品

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200138955A (ko) * 2019-06-03 2020-12-11 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
KR102254876B1 (ko) * 2019-06-03 2021-05-24 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
US11081283B2 (en) 2019-06-03 2021-08-03 Samsung Electro-Mechanics Co., Ltd. Multi-layered ceramic electronic component and mounting board thereof

Also Published As

Publication number Publication date
WO2013087243A1 (de) 2013-06-20
US20140319974A1 (en) 2014-10-30
EP2791949A1 (de) 2014-10-22
US9805846B2 (en) 2017-10-31
DE102011056515A1 (de) 2013-06-20
DE102011056515B4 (de) 2023-12-07
JP2015506103A (ja) 2015-02-26
EP2791949B1 (de) 2022-11-30
JP2016122855A (ja) 2016-07-07
JP6130393B2 (ja) 2017-05-17
JP6783265B2 (ja) 2020-11-11

Similar Documents

Publication Publication Date Title
JP6783265B2 (ja) 電気的構成素子及びその製造方法
US9406603B2 (en) Semiconductor device and method for manufacturing the semiconductor device
JP4915058B2 (ja) Led部品およびその製造方法
US7183652B2 (en) Electronic component and electronic configuration
JP5239236B2 (ja) 電子部品およびその製造方法
US20100289612A1 (en) Current protection device and the method for forming the same
KR20080010435A (ko) 세라믹 전자부품 및 그 제조방법
US9301404B2 (en) Ceramic substrate and method of manufacturing the same
WO2006114267A2 (en) Electronic component and electronic configuration
US9338897B2 (en) Ceramic substrate, and method of manufacturing the same
WO2020195523A1 (ja) チップ型セラミック電子部品およびその製造方法
WO2011007519A1 (ja) モジュール部品とその製造方法
JP2016526794A (ja) 多層バリスタデバイスの製造方法および多層バリスタデバイス
CN105702432A (zh) 电子组件以及具有该电子组件的板
JP2013110372A (ja) チップ型電子部品
CN107545968A (zh) 电阻元件及电阻元件安装基板
JP5537119B2 (ja) 蓋体並びに蓋体の製造方法および電子装置の製造方法
JP2019091907A (ja) バリスタ装置の製造方法およびバリスタ装置
JP6756471B2 (ja) 配線基板および電子装置
WO2018074188A1 (ja) インダクタ部品、インダクタ部品の製造方法
JP2015141952A (ja) 半導体パワーモジュール
CN113632187B (zh) 芯片型陶瓷电子部件及其制造方法
US20190131039A1 (en) Positive temperature coefficient devices with oxygen barrier packages
JP2014063827A (ja) 配線基板およびはんだバンプ付き配線基板ならびに半導体装置
JP2003051421A (ja) セラミック電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180423

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201021

R150 Certificate of patent or registration of utility model

Ref document number: 6783265

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250