WO2020195523A1 - チップ型セラミック電子部品およびその製造方法 - Google Patents
チップ型セラミック電子部品およびその製造方法 Download PDFInfo
- Publication number
- WO2020195523A1 WO2020195523A1 PCT/JP2020/008132 JP2020008132W WO2020195523A1 WO 2020195523 A1 WO2020195523 A1 WO 2020195523A1 JP 2020008132 W JP2020008132 W JP 2020008132W WO 2020195523 A1 WO2020195523 A1 WO 2020195523A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- glass
- conductive paste
- free
- chip
- sintered layer
- Prior art date
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 142
- 238000000034 method Methods 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000002184 metal Substances 0.000 claims abstract description 79
- 229910052751 metal Inorganic materials 0.000 claims abstract description 79
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 68
- 229920005989 resin Polymers 0.000 claims abstract description 67
- 239000011347 resin Substances 0.000 claims abstract description 67
- 239000011521 glass Substances 0.000 claims abstract description 59
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 55
- 239000000843 powder Substances 0.000 claims abstract description 52
- 229920001187 thermosetting polymer Polymers 0.000 claims abstract description 43
- 229910052718 tin Inorganic materials 0.000 claims abstract description 39
- 238000002844 melting Methods 0.000 claims abstract description 27
- 230000008018 melting Effects 0.000 claims abstract description 27
- 239000011135 tin Substances 0.000 claims description 38
- 239000004020 conductor Substances 0.000 claims description 32
- 239000003985 ceramic capacitor Substances 0.000 claims description 24
- 229910052759 nickel Inorganic materials 0.000 claims description 22
- 238000007747 plating Methods 0.000 claims description 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 14
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 12
- 229910052802 copper Inorganic materials 0.000 claims description 12
- 239000010949 copper Substances 0.000 claims description 12
- 229910052709 silver Inorganic materials 0.000 claims description 11
- 239000004332 silver Substances 0.000 claims description 11
- 238000001723 curing Methods 0.000 claims description 10
- 229910052797 bismuth Inorganic materials 0.000 claims description 9
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims description 9
- 239000000203 mixture Substances 0.000 claims description 4
- 238000013007 heat curing Methods 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 abstract description 13
- 239000010410 layer Substances 0.000 description 85
- 238000001035 drying Methods 0.000 description 9
- 238000005245 sintering Methods 0.000 description 9
- 239000011248 coating agent Substances 0.000 description 7
- 238000000576 coating method Methods 0.000 description 7
- VNWKTOKETHGBQD-AKLPVKDBSA-N carbane Chemical compound [15CH4] VNWKTOKETHGBQD-AKLPVKDBSA-N 0.000 description 5
- 238000001000 micrograph Methods 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- IISBACLAFKSPIT-UHFFFAOYSA-N bisphenol A Chemical compound C=1C=C(O)C=CC=1C(C)(C)C1=CC=C(O)C=C1 IISBACLAFKSPIT-UHFFFAOYSA-N 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 239000005011 phenolic resin Substances 0.000 description 2
- 238000000550 scanning electron microscopy energy dispersive X-ray spectroscopy Methods 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229940028356 diethylene glycol monobutyl ether Drugs 0.000 description 1
- XXJWXESWEXIICW-UHFFFAOYSA-N diethylene glycol monoethyl ether Chemical compound CCOCCOCCO XXJWXESWEXIICW-UHFFFAOYSA-N 0.000 description 1
- 229940075557 diethylene glycol monoethyl ether Drugs 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- JCGNDDUYTRNOFT-UHFFFAOYSA-N oxolane-2,4-dione Chemical compound O=C1COC(=O)C1 JCGNDDUYTRNOFT-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 229920003987 resole Polymers 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
- H01G13/006—Apparatus or processes for applying terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
- H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
Definitions
- the present invention relates to a chip-type ceramic electronic component and a method for manufacturing the same, and more particularly to a structure of an external electrode formed on the surface of a ceramic element provided in the chip-type ceramic electronic component and a method for forming the external electrode.
- electrodes are formed.
- the stress that can cause cracks in the ceramic body is first absorbed by peeling from the resin electrode or destruction of the resin electrode itself. , It is possible to prevent the ceramic body from cracking.
- the external electrode includes a glass-free sintered layer that does not contain glass.
- the step of preparing the conductive paste includes a step of preparing a glass-free conductive paste containing nickel powder, a metal powder having a melting point of less than 500 ° C. and a thermosetting resin, but does not contain glass.
- the step of applying the glass-free conductive paste includes a step of applying the glass-free conductive paste so as to cover a part of the surface of the ceramic body.
- the ceramic element coated with the glass-free conductive paste is 400 ° C. higher than the curing temperature of the thermosetting resin. It is characterized by including a step of heat treatment at a temperature higher than the temperature.
- the illustrated external electrode that is, the first external electrode 11, is formed on the first end surface 7 which is a part of the surface of the ceramic element 3, and is electrically connected to the first internal electrode 9.
- the second external electrode formed so as to face the first external electrode 11 is formed on the second end face which is a part of the surface of the ceramic element 3, and the second internal electrode 10 is formed. Is electrically connected to.
- the first external electrode 11 and the second external electrode have substantially the same configuration. Therefore, the configuration of the first external electrode 11 will be described in detail below, and the configuration of the second external electrode will be omitted.
- the ceramic element 3 has already been sintered, and the step of heat-treating the ceramic element 3 coated with the conductive paste is not for sintering the ceramic element 3, that is, it is conductive. It is not for simultaneous firing of the paste and the ceramic element 3. This heat treatment is exclusively for sintering or curing the conductive paste.
- thermosetting resin a solvent such as diethylene glycol monobutyl ether or diethylene glycol monoethyl ether is added to the thermosetting resin.
- the metal sintered body 13 is made of nickel, tin and silver. And when the metal powder containing copper and having a melting point of less than 500 ° C. contains tin and bismuth, the metal sintered body 13 contains nickel, tin and bismuth.
- the heat treatment implementation time and the oxygen concentration in the heat treatment atmosphere are appropriately adjusted so that the above-mentioned state can be obtained in the glass-free sintered layer 12.
- the external electrode 11a is formed on the first glass-free sintered layer 12 when the above-mentioned glass-free sintered layer 12 is used as the first glass-free sintered layer 12. It is characterized by further containing a second glass-free sintered layer 18 that does not contain glass.
- FIG. 3 schematically shows a part of a multilayer ceramic capacitor 1b as a chip-type ceramic electronic component according to a third embodiment of the present invention in a cross-sectional view.
- the elements corresponding to the elements shown in FIG. 1 are designated by the same reference numerals, and duplicate description will be omitted.
- the laminated ceramic capacitor 1b is characterized in that the external electrode 11b further includes a resin-containing conductor layer 19 formed on the glass-free sintered layer 12.
- the glass-free sintered layer 12 is first formed by being applied to a thickness of 5 to 30 ⁇ m, dried at 150 ° C., and heat-treated at, for example, 850 ° C.
- the layer 12 not only has voids 14 and carbon 15 derived from the heat-curable resin, but also has nickel powder and a melting point.
- the layer 12 has voids 14 and carbon 15 derived from the heat-curable resin, but also has nickel powder and a melting point.
- samples 1 to 7 on which a glass-free sintered layer used as an external electrode was formed were subjected to a moisture resistance load test in which a temperature of 125 ° C., a relative humidity of 95%, and an applied voltage of 5 V were applied for 144 hours. "Gender” was evaluated. Regarding “moisture-resistant load reliability”, if the insulation resistance did not decrease, it was evaluated as “ ⁇ ”, and if it decreased, it was evaluated as "x".
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
基板のたわみなどが原因の応力に対してセラミック素体をクラックから守るとともに、樹脂電極よりも電気抵抗を低くすることができる外部電極構造を有するチップ型セラミック電子部品の製造方法を提供する。 外部電極（１１）は、ガラスを含まないガラス非含有焼結層（１２）を含む。ニッケル粉末、融点が５００℃未満の錫などの金属粉末および熱硬化性樹脂を含むが、ガラスを含まない、ガラス非含有導電性ペーストを用意し、これをセラミック素体（３）の表面の一部を覆うように塗布し、次いで、ガラス非含有導電性ペーストが塗布されたセラミック素体（３）を、熱硬化性樹脂の硬化温度より４００℃高い温度以上の温度、たとえば８５０℃で熱処理する。熱処理によって、熱硬化性樹脂は熱分解または燃焼してほとんど残らず、ニッケル粉末および融点が５００℃未満の金属粉末は焼結し一体化した金属焼結体（１３）を形成する。
Description
この発明は、チップ型セラミック電子部品およびその製造方法に関するもので、特に、チップ型セラミック電子部品に備えるセラミック素体の表面に形成される外部電極の構造および外部電極の形成方法に関するものである。
積層セラミックコンデンサのようなチップ型セラミック電子部品が遭遇し得る問題として、チップ型セラミック電子部品が表面実装された基板のたわみ、またはチップ型セラミック電子部品を実装するために適用されるはんだリフロー工程で付与される熱が原因の応力がチップ型セラミック電子部品の本体としてのセラミック素体に加わって、セラミック素体にクラックが入るということがある。セラミック素体にクラックが入ると、チップ型セラミック電子部品の機能が損なわれるばかりでなく、電気的短絡といった深刻な問題を引き起こすことがある。
このような問題の対策として、チップ型セラミック電子部品の外部電極として、導電性金属粉末および熱硬化性樹脂を含むが、ガラスを含まず、熱硬化性樹脂を熱硬化させて電極とする、いわゆる樹脂電極を用いることが提案されている。樹脂電極を用いる場合、（１）セラミック素体の表面に、金属粉末およびガラスフリットを含むガラス含有導電性ペーストを塗布し、これを焼結させたガラス含有焼結層を、セラミック素体の表面に一部露出した内部導体と接するように、下地層として形成し、その上に、樹脂電極を形成した構造と、（２）セラミック素体の表面に、直接、内部電極と接するように、樹脂電極を形成した構造とがある。
上記（１）および（２）のいずれの構造であっても、セラミック素体にクラックを生じさせ得る応力が、まず、樹脂電極を起点とする剥離または樹脂電極自体の破壊によって吸収されることから、セラミック素体にクラックが入る事態にまで至らないようにすることができる。
上記（２）の構造は、たとえば特開２００９－２８３７４４号公報（特許文献１）に記載されている。特許文献１には、金属粉末および熱硬化性樹脂を含む導電性ペーストをセラミック素体の表面に塗布した後、導電性ペーストを熱処理により硬化させるにあたり、熱硬化性樹脂が炭化開始する温度近傍を最高温度とすることが記載されている（請求項３）。このように硬化に際しての最高温度を設定することにより、特許文献１では、樹脂電極の緻密性を保ちながら、樹脂電極中の金属粉末と内部導体の金属との金属拡散が生じやすくなり、樹脂電極と内部導体との電気的接続を確実にすることができ、高温高湿環境における絶縁抵抗の劣化を低減しかつ、積層セラミックコンデンサに適用された場合には、静電容量のばらつきを小さくすることができる、と記載されている（段落００４７）。
しかしながら、樹脂電極は、導電性金属粉末を熱硬化性樹脂中に分散させることによって導電性を得ているものであるので、電気抵抗が比較的高く、そのため、チップ型セラミック電子部品の等価直列抵抗（ＥＳＲ）が高くなる傾向がある。特に、上記（１）の構造では、下地層としてのガラス含有焼結層の表層にガラスが存在するので、上記（２）の構造に比べて、ＥＳＲがより高くなる。
そこで、この発明の目的は、基板のたわみやはんだリフロー工程での熱が原因の応力に対してセラミック素体をクラックから守る機能を維持しながら、外部電極において樹脂電極またはガラス含有焼結層よりも電気抵抗が低い電極層を有するチップ型セラミック電子部品およびその製造方法を提供しようとすることである。
この発明は、まず、チップ型セラミック電子部品の製造方法に向けられる。この発明に係る製造方法の対象となるチップ型セラミック電子部品は、内部導体を有しかつ内部導体の一部が表面に露出している、セラミック素体と、内部導体と電気的に接続されかつセラミック素体の表面の一部を覆うように形成された、外部電極とを備えている。
上記のチップ型セラミック電子部品を製造するため、セラミック素体を用意する工程と、外部電極の少なくとも一部となる導電性ペーストを用意する工程と、導電性ペーストをセラミック素体の表面の一部を覆うように塗布する工程と、導電性ペーストが塗布されたセラミック素体を熱処理する工程と、が実施される。
この発明は、前述した技術的課題を解決するため、次のような構成を備えることを特徴としている。
外部電極は、ガラスを含まないガラス非含有焼結層を含む。導電性ペーストを用意する工程は、ニッケル粉末、融点が５００℃未満の金属粉末および熱硬化性樹脂を含むが、ガラスを含まない、ガラス非含有導電性ペーストを用意する工程を含み、導電性ペーストを塗布する工程は、ガラス非含有導電性ペーストをセラミック素体の表面の一部を覆うように塗布する工程を含む。そして、セラミック素体を熱処理する工程は、上述のガラス非含有焼結層を形成するため、ガラス非含有導電性ペーストが塗布されたセラミック素体を、熱硬化性樹脂の硬化温度より４００℃高い温度以上の温度で熱処理する工程を含むことを特徴としている。
この発明は、上述した製造方法を実施することによって得られるチップ型セラミック電子部品にも向けられる。
この発明に係るチップ型セラミック電子部品は、内部導体を有しかつ内部導体の一部が表面に露出している、セラミック素体と、内部導体と電気的に接続されかつセラミック素体の表面の一部を覆うように形成された、外部電極と、を備える。外部電極は、ニッケルおよび融点が５００℃未満の金属を含むが、ガラスを含まない、ガラス非含有焼結層を含み、ガラス非含有焼結層に含まれる熱硬化性樹脂の比率は、前記ガラス非含有焼結層の断面での面積比率で１％以下であることを特徴としている。
この発明によれば、チップ型セラミック電子部品に備える外部電極において、ガラス非含有焼結層が形成される。このガラス非含有焼結層は、導電性金属粉末および熱硬化性樹脂を含む樹脂含有導体層よりも電気抵抗を低くすることができる。また、ガラス非含有焼結層は、金属粉末およびガラスを含む導電性ペーストを焼成して得られたガラス含有焼結層のように、表層にガラスが析出することがない。したがって、樹脂含有導体層またはガラス含有焼結層のみで外部電極の主要部が構成されたチップ型セラミック電子部品に比べて、ＥＳＲを低くすることができる。
また、チップ型セラミック電子部品が表面実装された基板のたわみ、またはチップ型セラミック電子部品を実装するために適用されるはんだリフロー工程で付与される熱が原因の応力がセラミック素体に加わっても、ガラス非含有焼結層を起点とする剥離またはガラス非含有焼結層自体の破壊によって当該応力を吸収することができるので、セラミック素体にクラックが入る事態にまで至らないようにすることができる。
この発明に係るチップ型セラミック電子部品を説明するにあたり、チップ型セラミック電子部品の一例としての積層セラミックコンデンサを採り上げる。
［第１の実施形態］
まず、図１を参照して、この発明の第１の実施形態によるチップ型セラミック電子部品としての積層セラミックコンデンサ１について説明する。
まず、図１を参照して、この発明の第１の実施形態によるチップ型セラミック電子部品としての積層セラミックコンデンサ１について説明する。
積層セラミックコンデンサ１は、誘電体セラミックからなる複数のセラミック層２が積層されてなるセラミック素体３を備えている。セラミック素体３は、互いに対向する第１の主面５および第２の主面６と、それらの間を接続する第１の端面７および、図示しないが、第１の端面７に対向する第２の端面とを有し、さらに、図示しないが、図１紙面に対して平行に延びかつ互いに対向する第１の側面および第２の側面を有する。
セラミック素体３の内部には、内部導体としての各々複数の第１の内部電極９および第２の内部電極１０が、隣り合うものの間に特定のセラミック層２を介在させながら、セラミック層２の積層方向に沿って交互に配置されている。第１の内部電極９は、図示した第１の端面７にまで引き出され、ここで第１の内部電極９の端縁がセラミック素体３の表面に露出している。他方、第２の内部電極１０は、図示しない第２の端面にまで引き出され、ここで第２の内部電極１０の端縁がセラミック素体３の表面に露出している。内部電極９および１０は、導電成分として、たとえばニッケルを含んでいる。
図示した外部電極、すなわち第１の外部電極１１は、セラミック素体３の表面の一部である第１の端面７に形成され、第１の内部電極９と電気的に接続されている。図示しないが、第１の外部電極１１に対向するように形成される第２の外部電極は、セラミック素体３の表面の一部である第２の端面に形成され、第２の内部電極１０と電気的に接続されている。第１の外部電極１１と第２の外部電極とは実質的に同様の構成を有している。したがって、以下には、第１の外部電極１１の構成について詳細に説明し、第２の外部電極の構成については説明を省略する。
第１の外部電極１１は、第１の端面７からこれに隣接する第１および第２の主面５および６ならびに第１および第２の側面の各一部にまで延びるように形成されている。外部電極１１は、基本的には、外部電極の少なくとも一部となる導電性ペーストを用意する工程と、この導電性ペーストをセラミック素体３の表面の一部を覆うように塗布する工程と、導電性ペーストが塗布されたセラミック素体３を熱処理する工程と、を実施することによって形成される。
ここで、上記セラミック素体３は焼結済みであり、導電性ペーストが塗布されたセラミック素体３を熱処理する工程は、セラミック素体３を焼結させるためのものではなく、すなわち、導電性ペーストとセラミック素体３とを同時焼成するためのものではない。この熱処理は、専ら導電性ペーストを焼結または硬化させるための熱処理である。
この実施形態では、外部電極１１は、ニッケルおよび融点が５００℃未満の金属を含むが、ガラスを含まない、ガラス非含有焼結層１２を備える。ガラス非含有焼結層１２は、内部導体９と接する状態でセラミック素体３の表面の一部、すなわち端面７上に形成される。ガラス非含有焼結層１２を形成するため、上記導電性ペーストを用意する工程は、ニッケル粉末、融点が５００℃未満の金属粉末および熱硬化性樹脂を含むが、ガラスを含まない、ガラス非含有導電性ペーストを用意する工程を含む。ニッケル粉末は、融点が５００℃以上である。
ここで、融点が５００℃未満の金属粉末を構成する金属としては、錫、錫とビスマスとの組み合わせ、および錫と銀と銅との組み合わせの少なくとも１種が用いられる。
なお、後述する実験例によれば、融点が５００℃未満の金属粉末として錫粉末を用いた場合、錫およびニッケルの合計体積に対する錫の体積が３０％以上かつ７０％以下であることがより好ましい。ニッケル粉末および融点が５００℃未満の金属粉末の各々の粒子形状は、球状であっても、プレート状であってもよい。ニッケル粉末および融点が５００℃未満の金属粉末の各々は、Ｄ５０で０．４～１．１μｍ程度のものが用いられる。
また、熱硬化性樹脂としては、たとえば、ビスフェノールＡ型エポキシ樹脂、レゾール型フェノール樹脂、ノボラック型フェノール樹脂、などを用いることができる。
また、熱硬化性樹脂には、ジエチレングリコールモノブチルエーテル、またはジエチレングリコールモノエチルエーテルのような溶剤が加えられる。
金属粉末と熱硬化性樹脂（溶剤を除く。）との合計に対して、金属粉末は５０～６５体積％とされる。
次に、上記導電性ペーストを塗布する工程は、たとえばディップ法などにより、上記ガラス非含有導電性ペーストをセラミック素体３の表面の一部、すなわち端面７を覆いかつ内部電極９と接するように塗布する工程を含む。ガラス非含有導電性ペーストを塗布した後、たとえば１５０℃でこれを乾燥するが、セラミック素体３の端面７上での塗布厚みは乾燥後において５～３０μｍ程度とされる。ここで、塗布厚みが５～３０μｍであるというように幅を持たせているのは、塗布厚みが複数のセラミック素体３間でばらついたり、１個のセラミック素体３の端面７上において塗布厚みが場所によって異なったりするためである。
次いで、上記セラミック素体３を熱処理する工程は、ガラス非含有焼結層１２を形成するため、ガラス非含有導電性ペーストが塗布されたセラミック素体１１を、上記熱硬化性樹脂の硬化温度より４００℃高い温度以上の温度で熱処理する工程を含む。熱硬化性樹脂の硬化温度を１８０℃としたとき、５８０℃以上の温度、たとえば、８５０℃の温度で熱処理される。なお、熱処理温度の上限は、セラミック素体３へ悪影響を及ぼさない温度とされ、たとえば９５０℃とされることが好ましい。
上述のようにして得られたガラス非含有焼結層１２は、図１に示すように、ニッケル粉末と、融点が５００℃未満の金属粉末、たとえば錫、銀および銅を含む金属粉末とが焼結して一体化した金属焼結体１３によって大部分が構成される。金属焼結体１３には、ニッケル粉末および上記金属粉末が有していた元の粉末形状はほとんどまたは全く残っていない。ガラス非含有焼結層１２は、セラミック素体３に対して十分な固着状態を実現している。また、内部電極９がニッケルを含み、金属焼結体１３がニッケル、錫、銀および銅を含む場合、内部電極９とガラス非含有焼結層１２との間で、これらの金属が相互拡散して、信頼性の高い接合状態が実現される。金属焼結体１３の内部には、図１に示すように、空隙１４および熱硬化性樹脂由来の炭素１５が点在することがある。
なお、前述したように、ガラス非含有導電性ペーストに含まれる融点が５００℃未満の金属粉末が錫、銀および銅を含む粉末である場合には、金属焼結体１３はニッケル、錫、銀および銅を含み、融点が５００℃未満の金属粉末が錫およびビスマスを含む場合には、金属焼結体１３はニッケル、錫およびビスマスを含む。
ガラス非含有焼結層１２を形成するために用意されたガラス非含有導電性ペーストには、ガラスが含まれないので、ガラス非含有焼結層１２はガラスを含まない。したがって、ガラス含有焼結層のように、表層に電気的導通を阻害するガラスが析出することがないので、積層セラミックコンデンサ１のＥＳＲを上昇させる原因が除かれる。
上述した熱硬化性樹脂由来の炭素１５の存在およびガラスの不存在は、たとえば、積層セラミックコンデンサ１の断面をイオンミリングなどによって出し、ＳＥＭ－ＥＤＸによりマッピング分析を行なうことで確認することができる。すなわち、ＳＥＭ－ＥＤＸによりマッピング分析すれば、金属焼結体１３の内部に熱硬化性樹脂由来の炭素１５が検出されるが、ＳｉやＢを含むガラス成分が検出されない。
また、上述のガラス非含有導電性ペーストは、熱硬化性樹脂を含むが、上述した熱処理において、当該熱硬化性樹脂の硬化温度より４００℃高い温度以上の温度が付与されるので、熱硬化性樹脂は熱分解または燃焼され、その結果、ガラス非含有焼結層１２には全く残らない、またはほとんど残らないようにすることができる。より具体的には、ガラス非含有焼結層１２に含まれる熱硬化性樹脂の比率は、当該ガラス非含有焼結層１２の断面での面積比率で１％以下とされる。
なお、熱処理の実施時間および熱処理雰囲気の酸素濃度は、ガラス非含有焼結層１２において上述したような状態が得られるように、適宜調整される。
以上のようにして形成されたガラス非含有焼結層１２の実際の試料の断面を撮影した顕微鏡写真が図５に示されている。図５に示した試料は、ガラス非含有導電性ペーストに含まれる融点が５００℃未満の金属粉末として錫粉末を用い、ニッケル粉末および錫粉末をそれぞれ５０体積％含むものを用い、８５０℃で熱処理したものである。図５において、金属粉末が元の形状を残さず焼結して一体化した状態を確認することができる。
次に、図１に示すように、ガラス非含有焼結層１２を備える外部電極１１を覆うように、ニッケルめっき膜１６が形成され、さらにその上に錫めっき膜１７が形成される。
以上説明した第１の実施形態の変形例として、ガラス非含有焼結層１２を形成するためのガラス非含有導電性ペーストの塗布厚みを第１の実施形態の場合よりも厚く、乾燥後でたとえば３０～６０μｍとした上で、第１の実施形態の場合と同様の熱処理を施すようにしてもよい。この場合には、ガラス非含有焼結層１２において、セラミック素体３との界面近傍部分では、金属粉末の形状および熱硬化性樹脂の一部を残しつつ金属焼結体が形成され、表層部分では、熱硬化性樹脂を残さず、金属粉末が焼結し一体化した金属焼結体が形成される。
［第２の実施形態］
図２には、この発明の第２の実施形態によるチップ型セラミック電子部品としての積層セラミックコンデンサ１ａの一部が模式的に断面図で示されている。図２において、図１に示した要素に相当する要素には同様の参照符号を付し、重複する説明を省略する。
図２には、この発明の第２の実施形態によるチップ型セラミック電子部品としての積層セラミックコンデンサ１ａの一部が模式的に断面図で示されている。図２において、図１に示した要素に相当する要素には同様の参照符号を付し、重複する説明を省略する。
以下、第２の実施形態の、第１の実施形態とは異なる点について説明する。
積層セラミックコンデンサ１ａでは、外部電極１１ａは、上述したガラス非含有焼結層１２を第１のガラス非含有焼結層１２としたとき、当該第１のガラス非含有焼結層１２上に形成される、ガラスを含まない第２のガラス非含有焼結層１８をさらに含むことを特徴としている。
上述のような外部電極１１ａを形成するため、導電性ペーストとして、第１のガラス非含有焼結層１２のためのニッケル粉末、融点が５００℃未満の第１の金属粉末および第１の熱硬化性樹脂を含むが、ガラスを含まない、第１のガラス非含有導電性ペーストに加えて、ニッケル粉末、融点が５００℃未満の第２の金属粉末および第２の熱硬化性樹脂を含むが、ガラスを含まない、第２のガラス非含有導電性ペーストが用意される。なお、第２のガラス非含有導電性ペーストは、第１のガラス非含有導電性ペーストと同じ組成を有していてもよい。この場合には、ガラス非含有導電性ペーストのコストの低減および工程管理の簡易化を期待することができる。
次に、第１の実施形態において説明したように、内部導体９と接する状態でセラミック素体３の端面７上に、第１のガラス非含有導電性ペーストが乾燥後において５～３０μｍの厚みになるように塗布され、１５０℃で乾燥される。次いで、第１の実施形態の場合より高い、たとえば９００℃で熱処理され、第１のガラス非含有焼結層１２がまず形成される。
次に、第１のガラス非含有焼結層１２上に第２のガラス非含有導電性ペーストを塗布し、たとえば１５０℃で乾燥する工程が実施される。この塗布厚みは、乾燥後において、セラミック素体３の端面７を覆う部分で１０～４０μｍ程度に選ばれる。
次に、第２のガラス非含有導電性ペーストが塗布されたセラミック素体３が熱処理され、それによって、第２のガラス非含有焼結層１８が形成される。このとき、第２のガラス非含有焼結層１８は、第１のガラス非含有焼結層１２よりも焼結性が低くなるようにされる。より具体的には、第２のガラス非含有導電性ペーストが塗布されたセラミック素体３は、第２の熱硬化性樹脂の硬化温度より４００℃高い温度以上の温度であるが、第１のガラス非含有焼結層１２を焼結させた第１の温度より低い第２の温度で熱処理される。
一例として、第１のガラス非含有焼結層１２を焼結させるため、９００℃の温度が適用された場合、第２のガラス非含有焼結層１８を焼結させるため、たとえば６００℃の温度が適用される。
第２のガラス非含有焼結層１８では、空隙１４および熱硬化性樹脂由来の炭素１５が存在するとともに、ニッケル粉末および融点が５００℃未満の第２の金属粉末の元の形状を残しながら一部一体化した金属焼結体１３ａが存在している。前述したように、第２のガラス非含有導電性ペーストに含まれる融点が５００℃未満の金属粉末が錫、銀および銅を含む粉末である場合には、金属焼結体１３ａはニッケル、錫、銀および銅を含み、融点が５００℃未満の金属粉末が錫およびビスマスを含む場合には、金属焼結体１３ａはニッケル、錫およびビスマスを含む。
以上のようにして形成された第２のガラス非含有焼結層１８の実際の試料の断面を撮影した顕微鏡写真が図６に示されている。図６に示した試料は、第２のガラス非含有導電性ペーストに含まれる融点が５００℃未満の金属粉末として錫粉末を用い、ニッケル粉末および錫粉末をそれぞれ５０体積％含むものを用い、６００℃で熱処理したものである。図６において、ニッケル粉末および錫粉末の元の形状を一部残したまま焼結し、一部一体化した状態を確認することができる。
次に、第１の実施形態の場合と同様、外部電極１１ａを覆うように、より具体的には、図２に示すように、第２のガラス非含有焼結層１８上に、ニッケルめっき膜１６が形成され、さらにその上に錫めっき膜１７が形成される。
［第３の実施形態］
図３には、この発明の第３の実施形態によるチップ型セラミック電子部品としての積層セラミックコンデンサ１ｂの一部が模式的に断面図で示されている。図３において、図１に示した要素に相当する要素には同様の参照符号を付し、重複する説明を省略する。
図３には、この発明の第３の実施形態によるチップ型セラミック電子部品としての積層セラミックコンデンサ１ｂの一部が模式的に断面図で示されている。図３において、図１に示した要素に相当する要素には同様の参照符号を付し、重複する説明を省略する。
以下、第３の実施形態の、第１の実施形態とは異なる点について説明する。
積層セラミックコンデンサ１ｂでは、外部電極１１ｂは、ガラス非含有焼結層１２上に形成される、樹脂含有導体層１９をさらに含むことを特徴としている。
上述のような外部電極１１ｂを形成するため、導電性ペーストとして、導電性金属粉末および熱硬化性樹脂を含むが、ガラスを含まない、第３のガラス非含有導電性ペーストが用意される。ここで、第３のガラス非含有導電性ペーストに含まれる導電性金属粉末としては、銀粉末、銀および錫を含む粉末、銅粉末、または銅および錫を含む粉末などを用いることができる。また、第３のガラス非含有導電性ペーストに含まれる熱硬化性樹脂としては、前述した第１の実施形態において用意されたガラス非含有導電性ペーストに含まれる熱硬化性樹脂と同様のものを用いることができる。
次に、第１の実施形態において説明したように、内部導体９と接する状態でセラミック素体３の端面７上に、ガラス非含有焼結層１２のためのガラス非含有導電性ペーストが乾燥後において５～３０μｍの厚みになるように塗布され、１５０℃で乾燥され、たとえば８５０℃で熱処理され、ガラス非含有焼結層１２がまず形成される。
次に、ガラス非含有焼結層１２上に上記第３のガラス非含有導電性ペーストを塗布し、たとえば１５０℃で乾燥する工程が実施される。この塗布厚みは、乾燥後において、セラミック素体３の端面７を覆う部分で１０～４０μｍ程度に選ばれる。
次に、第３のガラス非含有導電性ペーストが塗布されたセラミック素体３がたとえば２００℃で熱処理され、それによって、第３のガラス非含有導電性ペーストに含まれる熱硬化性樹脂が加熱硬化され、樹脂含有導体層１９がガラス非含有焼結層１２上に形成される。樹脂含有導体層１９は、図３に示すように、導電性金属粉末２０を分散させた熱硬化性樹脂２１から構成される。
次に、第１の実施形態の場合と同様、外部電極１１ｂを覆うように、より具体的には、図３に示すように、樹脂含有導体層１９上に、ニッケルめっき膜１６が形成され、さらにその上に錫めっき膜１７が形成される。
［第４の実施形態］
図４には、この発明の第４の実施形態によるチップ型セラミック電子部品としての積層セラミックコンデンサ１ｃの一部が模式的に断面図で示されている。図４において、図１に示した要素に相当する要素には同様の参照符号を付し、重複する説明を省略する。
図４には、この発明の第４の実施形態によるチップ型セラミック電子部品としての積層セラミックコンデンサ１ｃの一部が模式的に断面図で示されている。図４において、図１に示した要素に相当する要素には同様の参照符号を付し、重複する説明を省略する。
以下、第４の実施形態の、第１の実施形態とは異なる点について説明する。
積層セラミックコンデンサ１ｃでは、外部電極１１ｃはセラミック素体３上に形成されるガラス含有焼結層２２をさらに含み、ガラス含有焼結層２２上にガラス非含有焼結層１２が形成されることを特徴としている。
上述のような外部電極１１ｃを形成するため、導電性ペーストとして、ガラス含有焼結層２２となる、金属粉末およびガラスを含むガラス含有導電性ペーストが用意される。ここで、ガラス含有導電性ペーストに含まれる金属粉末としては、たとえば銅を含むものが用いられる。
次に、上述のガラス含有導電性ペーストが、内部導体９と接する状態でセラミック素体３の端面７上に塗布される。
次に、ガラス含有導電性ペーストが塗布されたセラミック素体３が熱処理される。これによって、ガラスを含有しながら金属粉末が焼結したガラス含有焼結層２２が形成される。ガラス含有焼結層２２では、ガラス２３を含む金属焼結体２４が形成される。
次に、第１の実施形態において用いたのと同様の、たとえばニッケル、錫およびビスマスを含むガラス非含有導電性ペーストが、ガラス含有焼結層２２上に乾燥後で１０～４０μｍの厚みとなるように塗布され、１５０℃で乾燥され、その後、たとえば６００℃の温度で熱処理されることによって、ガラス非含有焼結層１２が形成される。この場合、第１の実施形態の場合と同様、８５０℃の熱処理が施されてもよいが、８５０℃より低い６００℃の熱処理が施されるので、焼結性が低くなり、ガラス非含有焼結層１２には、第２の実施形態における第２のガラス非含有焼結層１８の場合と同様、空隙１４および熱硬化性樹脂由来の炭素１５が存在するだけでなく、ニッケル粉末および融点が５００℃未満の金属粉末の元の形状を一部残しながら一部一体化した金属焼結体１３ａが存在している。
そして、このようにして形成された外部電極１１ｃを覆うように、ガラス非含有焼結層１２上に、ニッケルめっき膜１６が形成され、さらにその上に錫めっき膜１７が形成される。
［実験例］
以下の表１に示すような割合で銅粉末およびニッケル粉末を含む、試料１～７に係るガラス非含有導電性ペーストを用意した。
以下の表１に示すような割合で銅粉末およびニッケル粉末を含む、試料１～７に係るガラス非含有導電性ペーストを用意した。
次に、平面寸法１．０ｍｍ×０．５ｍｍであって、内部電極の導電成分がニッケルであり、静電容量２．２μＦを与えるセラミック素体を用意し、試料１～７の各々に係るガラス非含有導電性ペーストを、セラミック素体の端面に、乾燥後の厚みが５～３０μｍとなるように塗布し、１５０℃で乾燥した。
次に、ガラス非含有導電性ペーストが塗布されたセラミック素体を８５０℃で熱処理し、外部電極となるガラス非含有焼結層を形成した。
以上のようにして得られた試料１～７に係る積層セラミックコンデンサについて、表１に示すように、「外部電極の固着性」、より具体的には、「内部電極との接合」および「セラミック素体との固着」を評価するとともに、外部電極の形状保持性を見るため、「外部電極内の焼結」を評価した。これらの評価は、試料となる積層セラミックコンデンサの断面出し加工をイオンミリング装置で行ない、ＳＥＭにて観察することによって行なった。
「内部電極との接合」については、内部電極のニッケルと外部電極の金属とが相互拡散していれば「○」とし、相互拡散していなければ「×」とした。
「セラミック素体との固着」については、セラミック素体と外部電極とが密着していれば「○」とし、密着していなければ「×」とした。
「外部電極内の焼結」については、外部電極内の金属粉末が焼結していれば「○」、焼結していなければ「×」とした。
さらに、外観観察により、外部電極において溶融金属が排出され、ボール状の異物が外部電極の表面に生じているか否かを評価した。「金属ボールの排出」において、溶融金属の排出が生じていれば「×」とし、生じていなければ「○」とした。
また、外部電極となるガラス非含有焼結層が形成された試料１～７について、温度１２５℃、相対湿度９５％、印加電圧５Ｖを１４４時間付与した耐湿負荷試験を実施し、「耐湿負荷信頼性」を評価した。「耐湿負荷信頼性」については、絶縁抵抗が低下しなければ「○」とし、低下すれば「×」とした。
表１に示した試料１～７のすべてが、この発明の範囲内のものである。これら試料１～７のうち、試料２～５は、ニッケル粉末および錫粉末を含み、ニッケル粉末および錫粉末の合計体積に対する錫粉末の体積が３０％以上かつ７０％以下であるという条件を満たしている。これら試料２～５によれば、表１に示した「内部電極との接合」、「セラミック素体との固着」、「外部電極内の焼結」、「金属ボールの排出」および「耐湿負荷信頼性」の全項目において「○」の評価が得られている。
他方、この発明の範囲内にあるが、ニッケル粉末および錫粉末の合計体積に対する錫粉末の体積が３０％未満である、試料１によれば、「外部電極内の焼結」および「耐湿負荷信頼性」において「×」の評価となっている。しかし、「外部電極内の焼結」は、特に実用上問題となる程度のものではない。また、「耐湿負荷信頼性」についても、評価のための耐湿負荷試験では、かなり過激な環境を試料に与えているので、通常の使用環境では特に問題となることはない。
また、この発明の範囲内にあるが、ニッケル粉末および錫粉末の合計体積に対する錫粉末の体積が７０％を超える、試料６および７によれば、「金属ボールの排出」において「×」の評価となっている。これは、錫の比率が高いため、８５０℃で錫の液状化が生じたためであると推測されるが、特に実用上問題となるものではない。
上述した実験例では、融点が５００℃未満の金属として、錫を用いたが、錫に代えて、錫とビスマスとの組み合わせ、または錫と銀と銅との組み合わせを用いても、同様の結果が得られている。
以上、この発明に係るチップ型セラミック電子部品として、積層セラミックコンデンサを例示して説明したが、この発明は、導電性ペーストを用いて形成される外部電極を備えるものであれば、他のチップ型セラミック電子部品にも適用することができる。
また、この明細書に記載の各実施形態は、例示的なものであり、異なる実施形態間において、構成の部分的な置換または組み合わせが可能である。
１，１ａ，１ｂ，１ｃ 積層セラミックコンデンサ
３ セラミック素体
７ 端面
９，１０ 内部電極（内部導体）
１１，１１ａ，１１ｂ，１１ｃ 外部電極
１２ （第１の）ガラス非含有焼結層
１３，１３ａ 金属焼結体
１４ 空隙
１５ 熱硬化性樹脂由来の炭素
１６ ニッケルめっき膜
１７ 錫めっき膜
１８ 第２のガラス非含有焼結層
１９ 樹脂含有導体層
２０ 導電性金属粉末
２１ 熱硬化性樹脂
２２ ガラス含有焼結層
３ セラミック素体
７ 端面
９，１０ 内部電極（内部導体）
１１，１１ａ，１１ｂ，１１ｃ 外部電極
１２ （第１の）ガラス非含有焼結層
１３，１３ａ 金属焼結体
１４ 空隙
１５ 熱硬化性樹脂由来の炭素
１６ ニッケルめっき膜
１７ 錫めっき膜
１８ 第２のガラス非含有焼結層
１９ 樹脂含有導体層
２０ 導電性金属粉末
２１ 熱硬化性樹脂
２２ ガラス含有焼結層
Claims (14)
- 内部導体を有しかつ前記内部導体の一部が表面に露出している、セラミック素体と、前記内部導体と電気的に接続されかつ前記セラミック素体の前記表面の一部を覆うように形成された、外部電極とを備える、チップ型セラミック電子部品を製造する方法であって、
セラミック素体を用意する工程と、
前記外部電極の少なくとも一部となる導電性ペーストを用意する工程と、
前記導電性ペーストを前記セラミック素体の前記表面の一部を覆うように塗布する工程と、
前記導電性ペーストが塗布された前記セラミック素体を熱処理する工程と、
を備え、
前記外部電極は、ガラスを含まない第１のガラス非含有焼結層を含み、
前記導電性ペーストを用意する工程は、ニッケル粉末、融点が５００℃未満の第１の金属粉末および第１の熱硬化性樹脂を含むが、ガラスを含まない、第１のガラス非含有導電性ペーストを用意する工程を含み、
前記導電性ペーストを塗布する工程は、前記第１のガラス非含有導電性ペーストを前記セラミック素体の前記表面の一部を覆うように塗布する工程を含み、
前記セラミック素体を熱処理する工程は、前記第１のガラス非含有焼結層を形成するため、前記第１のガラス非含有導電性ペーストが塗布された前記セラミック素体を、前記第１の熱硬化性樹脂の硬化温度より４００℃高い温度以上の第１の温度で熱処理する工程を含む、
チップ型セラミック電子部品の製造方法。 - 前記セラミック素体を熱処理する工程の後、前記外部電極を覆うニッケルめっき膜および錫めっき膜を順次形成する工程をさらに備える、請求項１に記載のチップ型セラミック電子部品の製造方法。
- 前記第１の金属粉末を構成する金属は、錫、錫とビスマスとの組み合わせ、および錫と銀と銅との組み合わせの少なくとも１種である、請求項１または２に記載のチップ型セラミック電子部品の製造方法。
- 前記第１の金属粉末は、錫粉末であり、前記ニッケル粉末および前記錫粉末の合計体積に対する前記錫粉末の体積が３０％以上かつ７０％以下である、請求項１または２に記載のチップ型セラミック電子部品の製造方法。
- 前記セラミック素体を熱処理する工程において、前記第１の熱硬化性樹脂の硬化温度より４００℃高い温度は５８０℃である、請求項１ないし４のいずれかに記載のチップ型セラミック電子部品の製造方法。
- 前記外部電極は、前記第１のガラス非含有焼結層上に形成される、ガラスを含まない第２のガラス非含有焼結層をさらに含み、
前記導電性ペーストを用意する工程は、ニッケル粉末、融点が５００℃未満の第２の金属粉末および第２の熱硬化性樹脂を含むが、ガラスを含まない、第２のガラス非含有導電性ペーストを用意する工程をさらに含み、
前記導電性ペーストを塗布する工程は、前記第１のガラス非含有焼結層上に前記第２のガラス非含有導電性ペーストを塗布する工程をさらに含み、
前記セラミック素体を熱処理する工程は、前記第２のガラス非含有焼結層を形成するため、前記第２のガラス非含有導電性ペーストが塗布された前記セラミック素体を、前記第２の熱硬化性樹脂の硬化温度より４００℃高い温度以上の温度かつ前記第１の温度より低い第２の温度で熱処理する工程をさらに含む、
請求項１ないし５のいずれかに記載のチップ型セラミック電子部品の製造方法。 - 前記第２のガラス非含有導電性ペーストは、前記第１のガラス非含有導電性ペーストと同じ組成を有する、請求項６に記載のチップ型セラミック電子部品の製造方法。
- 前記外部電極は、樹脂含有導体層をさらに含み、
前記導電性ペーストを用意する工程は、導電性金属粉末および熱硬化性樹脂を含むが、ガラスを含まない、第３のガラス非含有導電性ペーストを用意する工程をさらに含み、
前記導電性ペーストを塗布する工程は、前記第１のガラス非含有焼結層を覆うように前記第３のガラス非含有導電性ペーストを塗布する工程をさらに含み、
前記セラミック素体を熱処理する工程は、前記第３のガラス非含有導電性ペーストに含まれる前記熱硬化性樹脂を加熱硬化させる工程をさらに備える、
請求項１ないし７のいずれかに記載のチップ型セラミック電子部品の製造方法。 - 前記導電性ペーストを塗布する工程は、前記第１のガラス非含有導電性ペーストを、前記内部導体と接する状態で前記セラミック素体の前記表面の一部上に塗布する工程を含む、請求項１ないし８のいずれかに記載のチップ型セラミック電子部品の製造方法。
- 前記外部電極は、ガラスを含むガラス含有焼結層をさらに含み、
前記導電性ペーストを用意する工程は、金属粉末およびガラスを含むガラス含有導電性ペーストを用意する工程をさらに含み、
前記導電性ペーストを塗布する工程は、前記ガラス含有導電性ペーストを、前記内部導体と接する状態で前記セラミック素体の前記表面の一部上に塗布する工程をさらに含み、
前記セラミック素体を熱処理する工程は、前記ガラス含有焼結層を形成するため、前記ガラス含有導電性ペーストが塗布された前記セラミック素体を熱処理する工程をさらに含み、
前記第１のガラス非含有導電性ペーストを塗布する工程は、前記第１のガラス非含有導電性ペーストを前記ガラス含有焼結層上に塗布する工程を含む、
請求項１ないし８のいずれかに記載のチップ型セラミック電子部品の製造方法。 - 内部導体を有しかつ前記内部導体の一部が表面に露出している、セラミック素体と、
前記内部導体と電気的に接続されかつ前記セラミック素体の前記表面の一部を覆うように形成された、外部電極と、
を備え、
前記外部電極は、ニッケルおよび融点が５００℃未満の金属を含むが、ガラスを含まない、ガラス非含有焼結層を含み、
前記ガラス非含有焼結層に含まれる熱硬化性樹脂の比率は、前記ガラス非含有焼結層の断面での面積比率で１％以下である、
チップ型セラミック電子部品。 - 前記融点が５００℃未満の金属は、錫、錫とビスマスとの組み合わせ、および錫と銀と銅との組み合わせの少なくとも１種である、請求項１１に記載のチップ型セラミック電子部品。
- 前記ガラス非含有焼結層は、前記内部導体と接する状態で前記セラミック素体の前記表面の一部上に形成される、請求項１１または１２に記載のチップ型セラミック電子部品。
- 当該チップ型セラミック電子部品は積層セラミックコンデンサである、請求項１１ないし１３のいずれかに記載のチップ型セラミック電子部品。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020217026670A KR102558658B1 (ko) | 2019-03-28 | 2020-02-27 | 칩형 세라믹 전자부품의 제조 방법 |
| JP2021508856A JP7136334B2 (ja) | 2019-03-28 | 2020-02-27 | チップ型セラミック電子部品およびその製造方法 |
| KR1020237022740A KR20230107899A (ko) | 2019-03-28 | 2020-02-27 | 칩형 세라믹 전자부품 |
| CN202080024137.4A CN113614866B (zh) | 2019-03-28 | 2020-02-27 | 芯片型陶瓷电子部件及其制造方法 |
| US17/405,064 US20210375545A1 (en) | 2019-03-28 | 2021-08-18 | Chip ceramic electronic component and method for manufacturing the same |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019-062901 | 2019-03-28 | ||
| JP2019062901 | 2019-03-28 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| US17/405,064 Continuation US20210375545A1 (en) | 2019-03-28 | 2021-08-18 | Chip ceramic electronic component and method for manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2020195523A1 true WO2020195523A1 (ja) | 2020-10-01 |
Family
ID=72608992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/JP2020/008132 WO2020195523A1 (ja) | 2019-03-28 | 2020-02-27 | チップ型セラミック電子部品およびその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20210375545A1 (ja) |
| JP (1) | JP7136334B2 (ja) |
| KR (2) | KR20230107899A (ja) |
| CN (1) | CN113614866B (ja) |
| WO (1) | WO2020195523A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20230005656A1 (en) * | 2016-04-21 | 2023-01-05 | Tdk Corporation | Electronic component |
| JP7494925B2 (ja) | 2020-09-25 | 2024-06-04 | 株式会社村田製作所 | チップ型セラミック電子部品およびその製造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220113021A (ko) * | 2021-02-05 | 2022-08-12 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
| KR20230102299A (ko) * | 2021-12-30 | 2023-07-07 | 삼성전기주식회사 | 세라믹 전자부품 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05290622A (ja) * | 1992-04-09 | 1993-11-05 | Sumitomo Metal Mining Co Ltd | Ｎｉペースト組成物 |
| JP2015109411A (ja) * | 2013-10-25 | 2015-06-11 | 株式会社村田製作所 | セラミック電子部品 |
| JP2018098327A (ja) * | 2016-12-13 | 2018-06-21 | 太陽誘電株式会社 | 積層セラミックコンデンサおよびその製造方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1051862C (zh) * | 1991-04-20 | 2000-04-26 | 旭化成工业株式会社 | 高温烧结用糊剂及其应用 |
| JP2000216046A (ja) * | 1999-01-26 | 2000-08-04 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
| JP4083971B2 (ja) * | 2000-11-22 | 2008-04-30 | Ｔｄｋ株式会社 | 積層セラミック電子部品及びその製造方法 |
| CN100383899C (zh) * | 2003-01-30 | 2008-04-23 | 广东风华高新科技股份有限公司 | 高频多层片式陶瓷电容器的制造方法 |
| WO2005104148A1 (ja) * | 2004-04-23 | 2005-11-03 | Murata Manufacturing Co., Ltd. | 電子部品及びその製造方法 |
| WO2007072894A1 (ja) * | 2005-12-22 | 2007-06-28 | Namics Corporation | 熱硬化性導電ペースト及びそれを用いて形成した外部電極を有する積層セラミック部品 |
| JP5266874B2 (ja) | 2008-05-23 | 2013-08-21 | パナソニック株式会社 | セラミック電子部品の製造方法 |
| JP5211970B2 (ja) * | 2008-09-17 | 2013-06-12 | 株式会社村田製作所 | セラミック電子部品の製造方法 |
| JP5251589B2 (ja) * | 2009-02-24 | 2013-07-31 | 株式会社村田製作所 | セラミックコンデンサの製造方法 |
| CN102044344A (zh) * | 2009-10-13 | 2011-05-04 | 东莞市长凌电子材料有限公司 | 贴片电容 |
| WO2012111479A1 (ja) * | 2011-02-16 | 2012-08-23 | 株式会社 村田製作所 | 導電性ペースト、太陽電池、及び太陽電池の製造方法 |
| KR20130005518A (ko) * | 2011-07-06 | 2013-01-16 | 삼성전기주식회사 | 내부전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 전자부품 |
| JP2015046644A (ja) * | 2014-12-11 | 2015-03-12 | 株式会社村田製作所 | 積層セラミック電子部品 |
| TWI665691B (zh) * | 2017-01-25 | 2019-07-11 | 禾伸堂企業股份有限公司 | 積層陶瓷電容器及其製造方法 |
| KR101941954B1 (ko) * | 2017-07-04 | 2019-01-24 | 삼성전기 주식회사 | 적층 세라믹 커패시터 |
| JP6787364B2 (ja) * | 2018-05-16 | 2020-11-18 | 株式会社村田製作所 | 導電性ペースト |
-
2020
- 2020-02-27 KR KR1020237022740A patent/KR20230107899A/ko not_active Application Discontinuation
- 2020-02-27 WO PCT/JP2020/008132 patent/WO2020195523A1/ja active Application Filing
- 2020-02-27 KR KR1020217026670A patent/KR102558658B1/ko active IP Right Grant
- 2020-02-27 JP JP2021508856A patent/JP7136334B2/ja active Active
- 2020-02-27 CN CN202080024137.4A patent/CN113614866B/zh active Active
-
2021
- 2021-08-18 US US17/405,064 patent/US20210375545A1/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05290622A (ja) * | 1992-04-09 | 1993-11-05 | Sumitomo Metal Mining Co Ltd | Ｎｉペースト組成物 |
| JP2015109411A (ja) * | 2013-10-25 | 2015-06-11 | 株式会社村田製作所 | セラミック電子部品 |
| JP2018098327A (ja) * | 2016-12-13 | 2018-06-21 | 太陽誘電株式会社 | 積層セラミックコンデンサおよびその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20230005656A1 (en) * | 2016-04-21 | 2023-01-05 | Tdk Corporation | Electronic component |
| JP7494925B2 (ja) | 2020-09-25 | 2024-06-04 | 株式会社村田製作所 | チップ型セラミック電子部品およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113614866A (zh) | 2021-11-05 |
| KR20210114531A (ko) | 2021-09-23 |
| US20210375545A1 (en) | 2021-12-02 |
| JP7136334B2 (ja) | 2022-09-13 |
| CN113614866B (zh) | 2023-06-27 |
| KR102558658B1 (ko) | 2023-07-24 |
| JPWO2020195523A1 (ja) | 2020-10-01 |
| KR20230107899A (ko) | 2023-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2020195523A1 (ja) | チップ型セラミック電子部品およびその製造方法 | |
| TWI517190B (zh) | 晶片型電子零件 | |
| US8553390B2 (en) | Ceramic electronic component | |
| JP6783265B2 (ja) | 電気的構成素子及びその製造方法 | |
| JP5880725B2 (ja) | 積層セラミック電子部品およびその製造方法 | |
| JP2021182599A (ja) | セラミック電子部品 | |
| JP2003318059A (ja) | 積層セラミックコンデンサ | |
| WO2022065004A1 (ja) | チップ型セラミック電子部品およびその製造方法 | |
| WO2020195522A1 (ja) | チップ型セラミック電子部品およびその製造方法 | |
| WO2017002495A1 (ja) | チップ型セラミック電子部品 | |
| JPH097878A (ja) | セラミック電子部品とその製造方法 | |
| JP4380145B2 (ja) | 導電ペースト及びセラミック電子部品の製造方法 | |
| JP7494925B2 (ja) | チップ型セラミック電子部品およびその製造方法 | |
| JP4528502B2 (ja) | 配線基板 | |
| KR20210149355A (ko) | 전자 부품 및 그 제조방법 | |
| US20240186066A1 (en) | Chip ceramic electronic component and method for manufacturing the same | |
| JP3716746B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
| US20230215651A1 (en) | Ceramic electronic component | |
| JP4544838B2 (ja) | ビア導体用銅ペーストとそれを用いたセラミック配線基板 | |
| JP2021163853A (ja) | コイル部品及び電子機器 | |
| CN116206896A (zh) | 多层电子组件 | |
| CN116266502A (zh) | 陶瓷电子组件 | |
| JP2007234773A (ja) | セラミック電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 20778323 Country of ref document: EP Kind code of ref document: A1 |
|
| ENP | Entry into the national phase |
Ref document number: 20217026670 Country of ref document: KR Kind code of ref document: A |
|
| ENP | Entry into the national phase |
Ref document number: 2021508856 Country of ref document: JP Kind code of ref document: A |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 20778323 Country of ref document: EP Kind code of ref document: A1 |