CN105340028A - 用于制造多层可变电阻元件的方法和多层可变电阻元件 - Google Patents

用于制造多层可变电阻元件的方法和多层可变电阻元件 Download PDF

Info

Publication number
CN105340028A
CN105340028A CN201480037083.XA CN201480037083A CN105340028A CN 105340028 A CN105340028 A CN 105340028A CN 201480037083 A CN201480037083 A CN 201480037083A CN 105340028 A CN105340028 A CN 105340028A
Authority
CN
China
Prior art keywords
layer
variable resistive
electrode layer
resistive element
matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480037083.XA
Other languages
English (en)
Other versions
CN105340028B (zh
Inventor
O.德诺夫泽克
J.科霍尔卡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Publication of CN105340028A publication Critical patent/CN105340028A/zh
Application granted granted Critical
Publication of CN105340028B publication Critical patent/CN105340028B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/148Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/281Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/281Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
    • H01C17/283Precursor compositions therefor, e.g. pastes, inks, glass frits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/1006Thick film varistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermistors And Varistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

给出用于制造多层可变电阻元件(100)的方法。该方法包括提供用于多层可变电阻元件(100)的基体(1),其中基体(1)包括多个内电极(3)。该方法此外包括使基体(1)如此设置有用于铜电极层(4)的原材料,使得原材料直接与至少一个内电极(3)相连以及在保护环境下原材料的热处理,以便形成铜电极层(4)。此外给出多层可变电阻元件(100)。

Description

用于制造多层可变电阻元件的方法和多层可变电阻元件
技术领域
本发明涉及用于制造多层可变电阻元件的方法。此外本发明涉及多层可变电阻元件。
发明内容
要解决的任务为,提出改善的,尤其是低成本的多层可变电阻元件,或者用于其制造的方法。
该任务通过具有专利权利要求1所述的特征的方法以及通过具有专利权利要求9所述的的多层可变电阻元件解决。有利的扩展方案和改进方案是从属权利要求的主题。
提出的方法包括提供用于多层可变电阻元件的基体,其中基体包括多个内电极。内电极优选地重叠地布置在基体内部。此外内电极以适宜的方式彼此电分离。
此外优选地内电极如此彼此重叠布置和构造,使得其至少部分重叠,其中相邻的内电极从基体的位置相对的前侧能到达。前侧描述优选地基体的侧面。此外基体包括在内电极之间布置的可变电阻层。可变电阻层以适宜的方式电隔离或半导通。可变电阻层包括优选地氧化锌,尤其是多晶的氧化锌。优选地可变电阻层至少到90%由氧化锌组成。可变电阻层的材料可以用铋(Wismuth)和/或锑或另外的添加物或搀杂物搀杂。
该方法此外包括如此使基体设置有用于铜电极层的原材料,使得原材料直接与至少一个内电极相连。优选地基体仅仅在前侧的区域中设置有原材料。优选地原材料在基体的两个位置相对的前侧上如此与内电极相连,使得其与所有由基体的前侧能到达的内电极直接机械接触。
该方法此外包括在保护环境下热处理原材料,以便形成铜电极层。为了这个目的原材料包含铜。此外原材料可以包含例如碳或碳化合物。换句话说原材料对保护环境暴露。保护环境尤其是设置用于,避免用于铜电极层的铜的氧化或保护铜电极层免于氧化。这样的氧化可以负面影响或损坏多层可变电阻元件的在运行中希望的电特性,其中氧气(对其基体的材料和/或原材料在没有保护环境的情况下暴露),与基体的材料和/或原材料反应。
特别地可变电阻层中的氧气可导致单独成分(如锌和氧气)的不成比例,由此多层可变电阻元件的电尤其是半导体的特性变坏。
此外例如铜电极层到内电极的电接触可通过氧化影响。
此外方法包括多层可变电阻元件的完成。
通过设想的方法可以有利地制造特别低成本的多层可变电阻元件。铜电极层是优选地多层可变电阻元件的外电极的部分。通过使用铜外电极可与其他电极材料(例如银,钯,铂或金)相比较,特别低成本地制造。
在方法的优选的扩展方案中-除了原材料–在热处理期间同样基体对保护气体暴露。
在优选的扩展方案中基体具有表面钝化,其在原材料的热处理期间用作用于在基体中保护气体的扩散的扩散势垒。表面钝化优选地由玻璃制成或包括玻璃。表面钝化优选地是钝化层。通过设置表面钝化还可以在在基体中保护气体的扩散之外避免或者减小通过其他,例如腐蚀性的物质的基体的扩散或腐蚀,对于该物质基体在制造多层可变电阻元件时可暴露。
在该方法的优选的扩展方案中用于铜电极层的原材料是含铜的膏。含铜的膏包含优选地碳添加物。含铜的膏通过热处理脱碳或者煅烧在基体中。“脱碳”应表示,通过热处理将碳从原材料排除。
通过含铜的膏的热处理或者将其煅烧到基体中,优选地形成铜电极层。
在优选的扩展方案中基体借助于丝网印刷方法设置有用于铜电极层的原材料。
通过脱碳和/或通过将原材料煅烧到基体中或上优选地制造内电极和铜电极层之间的电接触。
原材料可以在400°C和600°C之间的温度中热处理。
在方法的优选的扩展方案中原材料在低于570°C的温度中热处理。通过该扩展方案尤其是可以避免,保护气体在热处理期间可通过热扩散过程穿过表面钝化扩散或到达,并且因此损坏或影响多层可变电阻元件的电特性。
在方法的优选的扩展方案中原材料在高于400°C的温度中热处理。通过该扩展方案可以确保,提供用于原材料的脱碳或煅烧的足够温度。
在方法的优选的扩展方案中保护气体具有氮气或惰性气体。优选地保护气体的至少一个优势部分由氮气或惰性气体组成。通过该扩展方案可以以适宜的方式提供用于保护气体的惰性气体,由此可以避免用于铜电极层的原材料的反应,例如氧化。
在方法的优选的扩展方案中保护环境具有小于300ppm的氧气成分(“ppm”用于英语的“parts per million”; 德语的“Teile pro Million”)。通过该扩展方案有利地可避免在热处理期间的用于铜电极层的原材料的明显氧化。
在方法的优选的扩展方案中在铜电极层上在热处理之后沉淀至少一个另外的电极层,以便于与铜电极层一起形成多层可变电阻元件的外电极。
在优选的扩展方案中至少一个另外的电极层电化学地借助于电镀过程沉淀。
在此优选地至少两个其他电极层沉淀在铜电极层上,以便于与铜电极层一起形成外电极。
在优选的扩展方案中在铜电极层上镍层或包含镍的层沉淀作为另外的电极层。另外的电极层优选地如此创建,使得有利地避免在铜电极层中附加的例如外部在另外的电极层上沉淀的电极层的材料的扩散。换句话说另外的电极层可以用作在该沉淀的外电极层中材料的扩散势垒,例如在多层可变电阻元件的运行中。
在优选的扩展方案中在另外的电极层上锡层沉淀作为外电极层。通过该扩展方案多层可变电阻元件可以实施成可以以有利的方式焊接和/或表面安装。
此外给出多层可变电阻元件。多层可变电阻元件包括外电极,该外电极具有带铜电极层的区域,其中铜电极层与多层可变电阻元件的多个内电极直接导电相连。铜电极层具有小于0.1原子百分比氧气。通过设置铜电极层多层可变电阻元件的外电极和/或多层可变电阻元件尤其是低成本地设计。
多层可变电阻元件优选地借助于上述方法可制造或制造。尤其是全体对于多层可变电阻元件公开的特征还可以涉及方法并且反之亦然。
在优选的扩展方案中多层可变电阻元件具有表面钝化,其在其中铜电极层与内电极直接导电连接的区域中中断。通过这个扩展方案实现内电极与铜电极层的电连接。
在优选的扩展方案中多层可变电阻元件和比较元件的可变电阻电压(其中铜电极层通过银电极层代替)彼此偏差10%或更少。通过该扩展方案可以如此实施多层可变电阻元件以有利的方式,使得其,与比较元件(其制造可通过使用银明显成本密集地制造)类似好地,关于其电或者可变电阻特性适合用于特定应用。
在优选的扩展方案中多层可变电阻元件的可变电阻电流和比较元件的可变电阻电流在通常相同的条件下彼此偏差20%或更少。通过该扩展方案多层可变电阻元件可以以有利的方式如此实施,使得其与比较元件类似好地关于其电或者可变电阻特性适合用于特定应用。
所述的偏离的百分比值可以涉及例如可变电阻电压或者可变电阻电流的个较高值。
在优选的扩展方案中外电极具有,例如包括镍层的,区域。借助于所述区域可以有利地例如外电极的外区域的材料在区域中的扩散通过镍层阻止。换句话说区域可以用作用于外区域的材料的扩散势垒。
在优选的扩展方案中外电极具有,例如包括锡层的外区域。通过该扩展方案多层可变电阻元件可以尤其是借助于锡层可焊接地与电路板或多层可变电阻元件的应用中的另外的电组件连接。
在优选的扩展方案中多层可变电阻元件构造成可表面安装的。通过该扩展方案多层可变电阻元件又节约空间地,可安装在例如电路板上和/或在电路板上使用。
在优选的扩展方案中多层可变电阻元件如此构造,使得可变电阻电压在对于多层可变电阻元件的应用适宜的可靠性测试的条件下,例如对于静电的放电改变小于10%。可靠性测试可以是ESD测试(“ESD”英语为“electrostatic discharge”;德语“静电放电”)。可靠性测试可以包括优选地多层可变电阻元件施加以短电压脉冲或者以短电压脉冲的多层可变电阻元件的脉冲电负荷。
附图说明
本发明的其他优点,有利的扩展方案和适宜性从实施例的下列描述连同附图给出。
图1示出多层可变电阻元件的至少一部分的透视示意性表示。
图2示出多层可变电阻元件的至少一部分的示意性俯视图或侧视图。
图3示出多层可变电阻元件和比较元件的电参数的表。
图4示出多层可变电阻元件和比较元件的电压电流特征线。
图5示出多层可变电阻元件和比较元件的ESD测试的结果。
图6A和6B示出比较元件(图6A)和多层可变电阻元件(图6B)的泄露电流的持久性能。
相同,同类和起同样作用的元件在图中设置有相同附图标记。图和在图中表示的元件彼此的大小比例不应看成按比例的。相反个体元件可以为了更好可表示性和/或用于更好理解夸大地表示。
具体实施方式
图1示出多层可变电阻元件100的具有更好表示性的不完整表示。多层可变电阻元件优选地作为对于短时过电压(典型地直到8kV)的例如半导体元件和/或集成电路的过电压保护使用。这样的过电压可以例如通过磨擦电引起。
多层可变电阻元件100具有基体1。基体1包括优选地可变电阻层9。可变电阻层由优选地主要,尤其是多晶的氧化锌组成。可变电阻层9优选地具有铋和/或锑添加物和/或用该材料掺杂。单独可变电阻元件在此优选地由结晶氧化锌晶粒。所述添加物或者搀杂物在此优选地对高电气电阻或者结晶界限上的阻塞层负责。可变电阻层9优选地烧结的。
此外基体1具有前侧7和与前侧7位置相对的前侧8。
此外基体1具有内电极3。内电极3优选地布置在基体1内部。优选地内电极3如此彼此重叠布置和构造,使得其彼此电分离并且重叠,其中相邻内电极布置在位置相对的前侧7,8上。内电极3从它分别布置在其上的前侧7,8能到达的。优选地相邻内电极至少部分重叠,以便于相同形成在多层可变电阻元件100的运行中电有缘区域。在内电极3之间布置可变电阻层9。
此外多层可变电阻元件100具有铜电极层4。铜电极层4在前侧7上直接机械并且导电地与从前侧7能到达的内电极3相连。此外铜电极层4具有优选地小于0.1原子百分比氧气。
基体1ist优选地通过丝网印刷方法设置有用于铜电极层4的原材料。用于铜电极层4的原材料优选地是含铜的膏,其除铜外还可包含碳和溶剂。含铜的膏在原材料的热处理期间脱碳或者煅烧到基体1中。此外可以通过热处理从中蒸发溶剂或残留物。
基体1优选地在400°C和570°C之间的温度区域热处理。
铜电极层4优选地通过铜电极层4的原材料的热处理形成。热处理在保护环境的条件下进行。保护气体是优选地氮气或惰性气体或包括这些物质的至少一个作为主要成分。优选地保护环境具有小于300ppm的氧气成分。
基体1设置有或涂有表面钝化2。表面钝化2尤其是设置用于保护基体1或者可变电阻层9和内电极3免于侵蚀物质,其例如在电镀过程中在多层可变电阻元件的制造期间对基体1起作用。表面钝化2优选地同样用作在用于铜电极层4的原材料的脱碳或煅烧期间用于保护气体在基体1中的扩散的扩散势垒。表面钝化2在优选地其中铜电极层4直接导电地与内电极3相连的区域中中断。表面钝化优选地是具有在1μm和2μm之间的层厚度的钝化层。表面钝化2优选地由玻璃制成或包括玻璃。
在铜电极层4上根据图1至少部分布置或沉淀另外的电极层5。
在另外的电极层5上根据图1至少部分布置或沉淀外电极层6。外电极层6具有优选地锡或由锡组成。
另外的电极层5是优选地势垒层。另外的电极层5具有优选地镍或由镍组成。
另外的电极层5优选地如此创建,使得其相对锡在基体1中的扩散保护基体1和/或铜电极层4。锡或者培养电解的锡沉淀的溶液(对于其多层可变电阻元件在其制造期间或在其运行期间暴露)通常特别腐蚀性和/或扩散性并且可以由可变电阻层9损伤。
仅仅为了更好表示另外的电极层5和外电极层6不完全在铜电极层4上延伸。
另外的电极层5和外电极层6优选地电解的借助于电镀过程沉淀。
形成另外的电极层5和外电极层6的铜电极层4优选地是多层可变电阻元件100的外电极10。
尽管其没有明确表示,但是基体1类似于前侧7以适宜的方式同样在前侧8上设置有另外的外电极10。
铜电极层4可以在外电极10的(尤其是内)区域上延伸。
另外的电极层可以在外电极10的(尤其是中间)区域上延伸。
外电极层可以在外电极10的外区域上延伸。
图2示意性示出多层可变电阻元件100的俯视图或侧视图。可认识到,铜电极层4布置在多层可变电阻元件100的前侧7和8上。
图3示出具有铜电极层(Cu)和比较元件的多层可变电阻元件的电参数的表,其中铜电极层由银电极层(Ag)替换。当1毫安(mA)的电流流过可变电阻时可变电阻电压Uv通过可变电阻下降的电压。对于多层可变电阻元件可变电阻电压是103.1V。对于比较元件可变电阻电压是99.87V。可变电阻电流或者可变电阻漏电流Is是在给定的在元件上提供的电压的情况下通过元件流动的电流。根据示出的值可认识到,可变电阻电压还有例如比较元件的可变电阻电流位于在多层可变电阻元件的相应值的10%的偏差内。银或者铜电极层的电气电容同样给出。
图4示出多层可变电阻元件和比较元件的电压电流特征线。特征线中的区别由于轻微不同的可变电阻电压或者由通过一方面铜电极层的煅烧和另一方面银电极层的煅烧(在比较元件的情况下)导致区别而给出。
图5示出多层可变电阻元件和比较元件的ESD测试的结果,其中如上所述,铜电极层通过银电极层替换。在ESD测试的情况下模拟尤其是过电压。
当前在ESD测试的情况下十个电压脉冲ä 8千伏(kV)借助于电镀接触施加到多层可变电阻元件上。ESD测试的相应的电接触当前分别具有150微微法拉(pF)的电容和330Ohm的电阻。在图5中在图表中认识到,多层可变电阻元件(Cu)的可变电阻电压的改变与还根据模拟的输出值相比较为小于10%,而比较元件(Ag)的可变电阻电压类似地甚至改变明显小于5%。对于多层可变电阻元件的应用特别地通过ESD测试的可变电阻电压的所述改变表示满意的结果。“+”和“-”在图5中表示正或者负电流方向。
图6A和6B示出稳定测试的结果,其中测试比较元件(图6A)和多层可变电阻元件(图6B)的可变电阻电流的持久性能。该测试提供尤其是关于相应元件的使用寿命的认识。在此该部件在125°C下在1000小时的时期上承载有88V的电压。可认识到两个元件的可变电阻电流首先实际上减小并且然后转入到大约恒定的性能。
本发明并未由说明根据实施例限制。相反本发明包括每个新特征以及特征的每个组合尤其是专利权利要求中包含的特征的每个组合,即使该特征或该组合本身未明确地在专利权利要求或实施例中给出时也一样。
附图标记列表
1 基体
2 表面钝化
3 内电极
4 铜电极层
5 另外的电极层
6 外电极层
7, 8前侧
9 可变电阻层
10 外电极
100 多层可变电阻元件

Claims (14)

1.一种用于制造多层可变电阻元件(100)的方法,其具有下列步骤:
-提供用于多层可变电阻元件(100)的基体(1),其中所述基体(1)包括多个内电极(3);
-如此使基体(1)设置有用于铜电极层(4)的原材料,使得所述原材料直接与至少一个内电极(3)相连;
-在保护环境下热处理原材料,以便形成铜电极层(4);
-完成多层可变电阻元件(100)。
2.如权利要求1所述的方法,其中所述基体(1)在保护气体的热处理期间暴露并且其中所述基体(1)具有表面钝化(2),其在原材料的热处理期间用作用于基体(1)中扩散保护气体的扩散势垒。
3.如权利要求1或2所述的方法,其中所述原材料是含铜的膏,其通过热处理脱碳或者煅烧在基体(1)中。
4.如上述权利要求中至少一个所述的方法,其中所述原材料在在低于570°C温度的情况下热处理。
5.如上述权利要求中至少一个所述的方法,其中所述原材料在高于400°C的温度的情况下热处理。
6.如上述权利要求中至少一个所述的方法,,其中所述保护气体具有氮气或惰性气体。
7.如上述权利要求中至少一个所述的方法,其中所述保护环境具有小于300ppm的氧气成分。
8.如上述权利要求中至少一个所述的方法,其中在铜电极层(4)上在热处理之后沉淀至少一个另外的电极层(5),以便与铜电极层(4)一起形成多层可变电阻元件(100)的外电极(10)。
9.具有外电极(10)的多层可变电阻元件(100),所述外电极具有铜电极层(4)的区域,其中所述铜电极层(4)直接与多层可变电阻元件(100)的多个内电极(3)导电相连,并且其中所述铜电极层(4)具有小于0.1原子百分比氧气。
10.如权利要求9所述的多层可变电阻元件(100),其具有表面钝化(2),所述表面钝化在其中铜电极层(4)与内电极(3)直接导电相连的区域中中断。
11.如权利要求9或10所述的多层可变电阻元件(100),其中多层可变电阻元件(100)和比较元件的可变电阻电压,其中所述铜电极层(4)通过银电极层代替,以便彼此偏差10%或更小。
12.如权利要求9-11中至少一项所述的多层可变电阻元件(100),其中多层可变电阻元件(100)的可变电阻电流和比较元件的可变电阻电流在通常相同的条件下彼此偏差20%或更少,其中铜电极层通过银电极层替换。
13.如权利要求9-12中至少一项所述的多层可变电阻元件(100),其中所述外电极具有,包括例如Ni层的,区域(5)。
14.如权利要求9-13中至少一项所述的多层可变电阻元件(100),其中所述外电极具有,例如包括Sn层的,外区域(6)。
CN201480037083.XA 2013-06-28 2014-05-20 用于制造多层可变电阻元件的方法和多层可变电阻元件 Expired - Fee Related CN105340028B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102013106810.3 2013-06-28
DE102013106810.3A DE102013106810A1 (de) 2013-06-28 2013-06-28 Verfahren zur Herstellung eines Vielschicht-Varistorbauelements und Vielschicht-Varistorbauelement
PCT/EP2014/060354 WO2014206650A1 (de) 2013-06-28 2014-05-20 Verfahren zur herstellung eines vielschicht-varistorbauelements und vielschicht-varistorbauelement

Publications (2)

Publication Number Publication Date
CN105340028A true CN105340028A (zh) 2016-02-17
CN105340028B CN105340028B (zh) 2018-06-26

Family

ID=50771276

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480037083.XA Expired - Fee Related CN105340028B (zh) 2013-06-28 2014-05-20 用于制造多层可变电阻元件的方法和多层可变电阻元件

Country Status (5)

Country Link
US (1) US9875831B2 (zh)
JP (1) JP6603214B2 (zh)
CN (1) CN105340028B (zh)
DE (1) DE102013106810A1 (zh)
WO (1) WO2014206650A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110010320A (zh) * 2015-11-27 2019-07-12 埃普科斯股份有限公司 陶瓷多层器件和用于制造陶瓷多层器件的方法
CN110169215A (zh) * 2017-01-26 2019-08-23 威世以色列有限公司 具有可挠性端子的电子组件

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020018651A1 (en) 2018-07-18 2020-01-23 Avx Corporation Varistor passivation layer and method of making the same
CN113544799A (zh) * 2019-04-15 2021-10-22 松下知识产权经营株式会社 层叠压敏电阻
TWI810594B (zh) * 2021-06-28 2023-08-01 佳邦科技股份有限公司 多層式壓敏電阻及其製作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1129841A (zh) * 1994-10-19 1996-08-28 松下电器产业株式会社 电子零件及其制造方法
US6160472A (en) * 1995-03-24 2000-12-12 Tdk Corporation Multilayer varistor
EP1156498A2 (en) * 2000-04-25 2001-11-21 TDK Corporation Multi-layer ceramic electronic device and method for producing same
US6515844B1 (en) * 1998-05-28 2003-02-04 Murata Manufacturing Co., Ltd. Electronic part
CN101369486A (zh) * 2007-08-17 2009-02-18 赖秋郎 具有相对低温烧附铜电极的被动组件结构
US20130020913A1 (en) * 2011-07-20 2013-01-24 Tdk Corporation Electronic component and method for manufacturing electronic component

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3102139B2 (ja) 1992-05-28 2000-10-23 株式会社村田製作所 積層型電子部品の製造方法
JP3013719B2 (ja) 1994-10-19 2000-02-28 松下電器産業株式会社 電子部品の製造方法
JP3179313B2 (ja) * 1995-05-31 2001-06-25 松下電器産業株式会社 電子部品の製造方法
DE4443365A1 (de) * 1994-12-06 1996-06-13 Philips Patentverwaltung Brenn- und Sinterverfahren für ein keramisches elektronisches Bauteil
JP3640273B2 (ja) * 1995-03-24 2005-04-20 Tdk株式会社 積層型バリスタ
JP4300770B2 (ja) 2002-08-12 2009-07-22 株式会社村田製作所 電子部品の製造方法
JP3861927B1 (ja) * 2005-07-07 2006-12-27 株式会社村田製作所 電子部品、電子部品の実装構造および電子部品の製造方法
JP4971741B2 (ja) * 2006-10-10 2012-07-11 コーア株式会社 酸化亜鉛系積層チップバリスタの製造方法
CN101630553B (zh) * 2009-07-17 2011-10-12 立昌先进科技股份有限公司 一种氧化锌变阻器的制备方法
JP5830715B2 (ja) * 2010-03-17 2015-12-09 パナソニックIpマネジメント株式会社 積層バリスタ及びその製造方法
JP5589700B2 (ja) 2010-09-14 2014-09-17 株式会社リコー 画像処理装置、画像形成装置、画像処理方法、画像処理プログラム及び記録媒体
JP2013197447A (ja) 2012-03-22 2013-09-30 Panasonic Corp 積層バリスタの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1129841A (zh) * 1994-10-19 1996-08-28 松下电器产业株式会社 电子零件及其制造方法
US6160472A (en) * 1995-03-24 2000-12-12 Tdk Corporation Multilayer varistor
US6515844B1 (en) * 1998-05-28 2003-02-04 Murata Manufacturing Co., Ltd. Electronic part
EP1156498A2 (en) * 2000-04-25 2001-11-21 TDK Corporation Multi-layer ceramic electronic device and method for producing same
CN101369486A (zh) * 2007-08-17 2009-02-18 赖秋郎 具有相对低温烧附铜电极的被动组件结构
US20130020913A1 (en) * 2011-07-20 2013-01-24 Tdk Corporation Electronic component and method for manufacturing electronic component

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110010320A (zh) * 2015-11-27 2019-07-12 埃普科斯股份有限公司 陶瓷多层器件和用于制造陶瓷多层器件的方法
CN110169215A (zh) * 2017-01-26 2019-08-23 威世以色列有限公司 具有可挠性端子的电子组件
CN110169215B (zh) * 2017-01-26 2022-06-07 威世以色列有限公司 具有可挠性端子的电子组件

Also Published As

Publication number Publication date
JP2016526794A (ja) 2016-09-05
DE102013106810A1 (de) 2014-12-31
JP6603214B2 (ja) 2019-11-06
WO2014206650A1 (de) 2014-12-31
US9875831B2 (en) 2018-01-23
CN105340028B (zh) 2018-06-26
US20160314880A1 (en) 2016-10-27

Similar Documents

Publication Publication Date Title
CN105340028A (zh) 用于制造多层可变电阻元件的方法和多层可变电阻元件
US6492896B2 (en) Chip resistor
WO2011024724A1 (ja) サーミスタ及びその製造方法
US9142340B2 (en) Chip varistor
KR101022980B1 (ko) 세라믹 전자 부품
EP3109868A1 (en) Preparation method for electronic components with an alloy electrode layer
EP2680278B1 (en) Mounting structure for electronic components
JP5664760B2 (ja) 電子部品の実装構造
KR20170083335A (ko) 칩 저항 소자
JP4492579B2 (ja) バリスタ素体及びバリスタ
US8508325B2 (en) Chip varistor and chip varistor manufacturing method
JP6205390B2 (ja) 車用硫化防止チップ抵抗器の製造方法
JP2007013215A (ja) 積層型チップバリスタ及びその製造方法、並びに積層型素子
EP3087571B1 (en) Method for fabricating a varistor device and varistor device
JP4492578B2 (ja) バリスタ素体及びバリスタ
JP6119513B2 (ja) 電子部品
JP4539671B2 (ja) 電子部品及びその製造方法
KR101941752B1 (ko) 알루미늄 말단 전극을 사용한 칩 저항기의 제조 방법
WO2013168311A1 (ja) チップバリスタ素子およびその製造方法
US20090305073A1 (en) Platinum-free and palladium-free conductive adhesive and electrode formed thereby
JP3971365B2 (ja) 積層型チップバリスタ及びその製造方法、並びに積層型素子
US9831018B2 (en) Electronic component
KR20120060541A (ko) 칩 저항기 및 그 제조 방법
WO2015068701A1 (ja) チップ状電気部品
JP2014110110A (ja) 薄膜サージアブソーバ、薄膜ディバイス及びこれらの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180626

Termination date: 20200520

CF01 Termination of patent right due to non-payment of annual fee