JP4492579B2 - バリスタ素体及びバリスタ - Google Patents

バリスタ素体及びバリスタ Download PDF

Info

Publication number
JP4492579B2
JP4492579B2 JP2006099472A JP2006099472A JP4492579B2 JP 4492579 B2 JP4492579 B2 JP 4492579B2 JP 2006099472 A JP2006099472 A JP 2006099472A JP 2006099472 A JP2006099472 A JP 2006099472A JP 4492579 B2 JP4492579 B2 JP 4492579B2
Authority
JP
Japan
Prior art keywords
varistor
element body
depth position
plating
varistor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006099472A
Other languages
English (en)
Other versions
JP2007273855A (ja
Inventor
睦子 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2006099472A priority Critical patent/JP4492579B2/ja
Priority to US11/727,444 priority patent/US7372357B2/en
Priority to CN200710091351A priority patent/CN100590755C/zh
Publication of JP2007273855A publication Critical patent/JP2007273855A/ja
Application granted granted Critical
Publication of JP4492579B2 publication Critical patent/JP4492579B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/105Varistor cores
    • H01C7/108Metal oxide
    • H01C7/112ZnO type

Description

本発明は、バリスタ素体及びこれを備えるバリスタに関する。
バリスタは、一定の電圧までは高抵抗で絶縁性を維持し、この一定の電圧を超えると急激に低抵抗となり電流を流すようになるという電圧非直線特性(以下、「バリスタ特性」という)を有する素子である。バリスタは、このような特性を利用して、電子機器において異常電圧(サージ)が発生したときの回路保護用の素子等として用いられている。このようなバリスタは近年、小型化される傾向にあり、デジタルカメラや携帯電話等における従来のツェナーダイオードに代わる安価なサージ保護素子としての利用が期待されている。
バリスタとしては、バリスタ特性を発現するバリスタ層と内部電極層とが交互に積層されたバリスタ素体と、このバリスタ素体の外部に取り付けられ内部電極層が接続された外部電極とを備えた構造を有する積層型のものが知られている。また、このような素子が複数組み合わされた構造のアレイ型のものも知られている。
上記構成を有するバリスタは、プリント回路基板等に上記外部電極のはんだ付けにより固定・接続されることが多い。しかし、通常の外部電極は、そのままでははんだ中に溶融・分散等され易く、これによって接続不良をおこし易いものであった。そのため、従来、外部電極は、下地電極とその表面上に形成されたNi等のめっき層とを有する構成とされることで、耐熱性の向上が図られていた。このようなめっき層の形成は、製造コスト等の観点から、電気めっきにより行われることが一般的である。
しかし、バリスタ素体(バリスタ層)は、上述のような半導体特性を有することから、もともと絶縁抵抗がそれほど高くないものである。このため、電気めっきの際には、下地電極の形成領域をはみ出してめっきが形成(以下、このような現象を「めっき伸び」という)されたり、下地電極以外の部位にめっきが付着(以下、このような現象を「めっき付着」という)したりすることが従来少なくなかった。このようなめっき伸びやめっき付着は、近年のバリスタの小型化にともない、外部電極間のショート不良の発生原因として顕著となってきており、好ましくない。
かかる問題を避けるために、バリスタ素体の外部電極を除く表面をガラスコート等の絶縁性のコーティング膜で覆うという対策が知られている。しかしながら、このような対策においては、ガラスコート膜を寸法精度よく形成する必要があるため、製造工程が複雑となるほか、製造コストが増大するといった別の不都合が生じることになる。
そこで、電気めっきを良好に行うための別の対策として、バリスタ素体の表面近傍領域にLiやNaを拡散させる方法が開示されている(特許文献1参照)。この方法によれば、バリスタ素体の表面近傍領域が高抵抗化されて、下地電極以外の部分へのめっき形成が抑制される。
特開平9−246017号公報
しかしながら、上述した特許文献1の対策を行った場合であっても、未だめっきの際のめっき伸びやめっき付着を十分に防止できないことがあった。特に、LiやNaを深い領域にまで拡散させようとした場合は、めっき伸びやめっき付着を抑制するのが困難となる傾向にあった。
そこで、本発明はこのような事情に鑑みてなされたものであり、めっき伸びやめっき付着が少ないバリスタを確実に得ることのできるバリスタ素体を提供することを目的とする。本発明はまた、かかる本発明のバリスタ素体を備えるバリスタを提供することを目的とする。
上記目的を達成するため、本発明者らが鋭意研究を行った結果、従来のバリスタ素体は、その表面に近い領域における組成が十分に均一でなく、そのため上述したようなめっき伸びやめっき付着が生じ易くなっていることを見出した。すなわち、バリスタ素体の表面近傍組成が不均一であることから、バリスタ素体の表面近傍の抵抗が一様ではなく分布を有しており、これがめっき伸びやめっき付着の原因となっていた。また、めっき処理時には、バリスタ素体の表面においてエッチングや溶出が生じるが、表面近傍組成のばらつきを有するバリスタ素体は、均一なエッチングや溶出が困難であり、これもめっき伸びやめっき付着が生じる要因の一つとなっていた。
上記特許文献1の記載の方法は、バリスタ素体にLiやNaを拡散させて表面近傍の高抵抗化を図ったものである。しかし、このように高抵抗化がなされたバリスタ素体であっても、表面近傍組成の不均一さが十分に解消されておらず、めっき伸びやめっき付着を十分に抑制することは困難であった。
そこで、本発明者らは、上記の知見に基づいて更に検討を進めた結果、バリスタ素体における表面近傍領域のZr及びPrの含有量をそれぞれ特定の条件を満たすように規定することで、めっき伸びやめっき付着をより確実に低減することが可能となることを見出し、本発明を完成させるに至った。
すなわち、本発明のバリスタ素体は、バリスタ材料を含むバリスタ素体であって、複数のバリスタ層を積層してなるバリスタ材料の構造体中に、複数の内部電極層を含む構成を有しており、バリスタ層の厚さは、5〜100μmであり、バリスタ材料は、主成分としてZnOを構成成分中69.0〜99.8質量%の割合で含み、副成分としてCo、Pr及びZrを含む組成を有しており、当該バリスタ素体を、その表面から深さ方向に分析したときにZrの含有量が略一定となる深さ位置を基準深さ位置としたとき、基準深さ位置は、バリスタ素体の表面から10〜25μmの深さ位置におけるZrの含有量と比較したときに、ほぼ同一のZrの含有量が得られる最小の深さ位置であり、基準深さ位置におけるZrの含有量Z、基準深さ位置よりも2μm表面側の深さ位置におけるZrの含有量Z、基準深さ位置におけるPrの含有量P、及び、基準深さ位置よりも2μm表面側の深さ位置におけるPrの含有量Pが、下記式(1)及び(2)を満たしていることを特徴とする。
0.4×Z/Z+0.5≦P/P≦0.4×Z/Z+0.9 …(1)
1<Z/Z<2.2 …(2)
このようなバリスタ素体によれば、下地電極を形成してその上にめっきを施す場合であっても、めっき伸びやめっき付着が大幅に少なくなる。かかる要因については必ずしも明らかではないが、以下のように推測される。すなわち、表面近傍領域の組成のずれや部分的抵抗差は、めっき生成の核となるため、めっき伸びやめっき付着の原因となり易い。これに対し、本発明のバリスタ素体は、組成のずれや部分的抵抗差の原因に特になり易い副成分(Pr、Zr)が、上述した特定の条件を満たすように表面近傍に含まれている。したがって、本発明のバリスタ素体は、表面近傍領域の組成のずれや部分的抵抗差が少なくされており、これによってめっき伸びやめっき付着が生じ難くなっている。なお、上述の如く、めっき時にはバリスタ素体表面の溶出やエッチングが同時に進行すると考えられるが、本発明のバリスタ素体は、表面近傍領域の組成のずれや部分的抵抗差が少ないため、溶出やエッチングも良好に制御されるようになる。これによっても、めっき伸びやめっき付着が大幅に低減される。
また、本発明のバリスタは、上記本発明のバリスタ素体と、バリスタ素体の表面に設けられた下地電極と、この下地電極の表面上に設けられためっき層とを備えることを特徴とする。このような構成を有するバリスタは、上記本発明のバリスタ素体を用いて得られたものであるためめっき伸びやめっき付着が少なく、ショート等の不都合を極めて生じ難いものである。
本発明によれば、めっき伸びやめっき付着が少ないバリスタを確実に得ることのできるバリスタ素体及びこれを備えるバリスタを提供することが可能となる。
以下、図面を参照して本発明の好適な実施の形態について説明する。なお、図面の説明において、同一の要素には同一の符号を付し、重複する説明は省略する。
図1は、好適な実施形態に係るバリスタを示す斜視図である。図2は、図1に示すバリスタのII−II線に沿う断面構成を模式的に示す図である。
図1に示されるように、バリスタ1は、略直方体形状を有するバリスタ素体2と、このバリスタ素体2の対向する端面にそれぞれ2つずつ形成された端子電極4とを備えた構成を有している。この端子電極4は、バリスタ素体2の一方の端面に形成されているものが、他方の端面に形成されているものとそれぞれ対向するように設けられている。そして、対向する一組の端子電極に挟まれた部分が1つのバリスタを構成している。このように、バリスタ1は、実質的に2つのバリスタが組み合わされたアレイ型のバリスタとなっている。
図2に示されるように、バリスタ素体2は、内部電極層12とバリスタ層14とが、バリスタ層14が外側となるように交互に配置されることで構成されている。換言すれば、バリスタ素体2は、複数のバリスタ層14を積層してなるバリスタ材料の構造体中に、複数の内部電極層12を含む構成を有している。端子電極4は、バリスタ素体2側から、下地電極16、第1めっき層18及び第2めっき層20をこの順に備える3層構造となっている。
複数(ここでは4つ)の内部電極層12は、それぞれの端部がバリスタ素体2における対向する端面に交互に露出するように略平行に設けられている。内部電極層12は、この露出した部分においてそれぞれ下地電極16と接触している。これによって内部電極12と下地電極16とは電気的に接続されている。内部電極層12の構成材料としては、通常バリスタの内部電極に用いられる導電材料が特に制限なく適用され、Ag、PdやAg−Pd合金等が好ましい。この内部電極層12の好適な厚さは、0.5〜5μmである。
バリスタ層14は、亜鉛(Zn)、コバルト(Co)、プラセオジム(Pr)及びジルコニウム(Zr)を必須の構成元素として含む組成を有する層である。より具体的には、バリスタ層14は、酸化亜鉛(ZnO)を主成分として、好ましくは当該層の構成成分中69.0〜99.8質量%の割合で含み、副成分としてCo、Pr及びZrを、それぞれ金属単体や酸化物の状態で含む層である。また、バリスタ層14には、上述した成分に加え、他の希土類元素、III族元素(B、Al、Ga、In等)、アルカリ金属元素(Li、K、Rb、Cs等)又はアルカリ土類金属元素(Mg、Ca、Sr、Br等)等を更に微量含んでいてもよい。このバリスタ層14において、これらの副成分は、当該層中に均一に分散している必要はなく、部分的に存在していてもよい。このバリスタ層14の好適な厚さは、5〜100μmである。
バリスタ素体2の対向する端面に形成された下地電極16は、内部電極層12との電気的な接続を良好に図ることができる材料から構成され、例えば、Ag、Pd、Ptやこれらの合金からなるものが好適である。また、この下地電極16の表面上に形成された第1めっき層18及び第2めっき層20としては、それぞれニッケル(Ni)めっき層及びスズ(Sn)めっき層が例示できる。これらのめっき層を有することによって、下地電極16のみを有する構成に比べて、バリスタ1の外部基板等との接続が有利となるほか、端子電極4の耐熱性等が向上する。
本実施形態のバリスタ1は、上述した構成を有するものであるが、このバリスタ1におけるバリスタ素体2(バリスタ材料の構造体)は、その表面近傍領域が下記のような所定の条件を満たすように構成されている。
すなわち、バリスタ層14をバリスタ素体2の表面から深さ方向に分析したときにZrの含有量が略一定となる深さ位置を基準深さ位置としたときに、基準深さ位置におけるZrの含有量Z、基準深さ位置よりも2μm表面側の深さ位置におけるZrの含有量Z、基準深さ位置におけるPrの含有量P、及び、基準深さ位置よりも2μm表面側の深さ位置におけるPrの含有量Pが、下記式(1)及び(2)を満たしている。
0.4×Z/Z+0.5≦P/P≦0.4×Z/Z+0.9 …(1)
1<Z/Z<2.2 …(2)
ここで、所定の測定点における各元素の「含有量」としては、かかる測定点で測定された各元素の組成比から算出される相対的な値が挙げられる。例えば、測定点におけるZn、Co及びPrの合計質量100質量部に対する測定元素の質量部の値を適用することができる。このバリスタ素体2における各元素の含有量は、レーザーアブレーション−ICP質量分析装置(LA−ICP−MS)を用いて測定することができる。かかる測定においては、バリスタ素体2に対してレーザーを照射し(レーザー条件:波長20μm、周波数10Hz)、表面から深さ方向に孔(約100μm径)を形成しながら元素を検出し、各深さ位置における各元素の感度をそれぞれ測定する。得られた各元素の感度を、これらの元素の感度係数で補正することによって組成(質量比)に換算する。そして、得られた組成の値に基づいて、それぞれの深さ位置における各元素の含有量(質量部)を算出することができる。
また、表面からの「深さ位置(μm)」は、上記の測定におけるレーザー照射時間とレーザーがバリスタ素体2を深さ方向に削る平均速度とから算出される値とすることができる。さらに、「Zrの含有量が略一定となる深さ位置」とは、それよりも十分に深い深さ位置におけるZr含有量と比較したときに、ほぼ同一(±3%程度の相違)のZr含有量の値が得られる最小の深さ位置を意味することとする。十分に深い深さ位置としては、バリスタ素体2表面から10〜25μmの深さ位置が挙げられる。一例として、バリスタ素体2の表面から深さ方向にZr含有量を測定したグラフを図3に示す。図示されるように、Zr含有量は、バリスタ素体2の表面から深くなるにつれて減少し、ある程度の深さ位置でほぼ一定の値となる。
このように、バリスタ素体2において、P/Pの値がZ/Zの値に対して特定の条件を満たす範囲となるようにすることで、バリスタ素体2の表面近傍領域が良好に高抵抗化される。その結果、バリスタ素体2に下地電極16を形成した後、この下地電極16上にめっきを施す場合であっても、めっき伸びやめっき付着が生じ難くなる。
ここで、P/Pの値が上述した上限(0.4×Z/Z+0.9)を超える場合はめっき付着が生じ易くなる傾向にある。一方、上述した下限(0.4×Z/Z+0.5)未満である場合は、めっき伸びが生じ易くなる傾向にある。また、Z/Zの値が2.2を超えると、めっき伸び、めっき付着の両方が生じ易くなり、特に、部分的又は全面的なめっき付着が生じてバリスタ1の特性が不十分となる場合がある。なお、Zrはバリスタ素体2の内部から表面に向かって濃度が増加することから、Z/Zの最小値は通常1となる。
バリスタ層14には、上述の如く、必須成分に加えて他の希土類元素、III族元素、アルカリ金属元素又はアルカリ土類金属元素等が更に含まれていてもよい。特に、バリスタ層14が、バリスタ素体2の表面に近い領域にアルカリ金属(なかでもLi)を含有していると、バリスタ素体2の表面付近が良好に高抵抗化されて、めっき伸びやめっき付着が良好に抑制されるようになる。
このアルカリ金属は、具体的には、バリスタ素体2の表面から2〜10μmまでの深さの範囲に拡散していることが好ましい。アルカリ金属が10μmを超える深さ位置にまで存在していると、バリスタ素体2の表面近傍の組成が不均一となり、良好な表面抵抗が得られ難くなる。また、バリスタ層14がアルカリ金属としてLiを含む場合、Liは、上述した基準深さ位置よりも2μm表面側の深さ位置において、Zn、Co、Prの合計100質量部に対して0.08質量部以下となるように含まれていると好ましい。Li、Zr及びPrの含有量が上述した条件を全て満たすことで、めっき伸び及びめっき付着が極めて良好に低減されるようになる。
次に、上述した構成を有するバリスタ1の好適な製造方法について説明する。図4は、バリスタ1の好適な製造工程を示すフローチャートである。
バリスタ1の製造においては、まず、バリスタ層を形成するためのスラリー(バリスタ層形成用スラリー)を調製する(ステップS11)。かかるステップにおいては、バリスタ層2を構成する主成分であるZnO、及び、副成分であるCo、Pr、Zr等のその他の成分を所望の組成が得られるように各々秤量した後、これらを混合する。次いで、この混合後の材料に、有機バインダー、有機溶剤、有機可塑剤等を加え、これらを混合して、バリスタ層形成用スラリーを得る。なお、必要に応じて添加するLiは、後述するステップにおいてバリスタ素体2中に添加させることから、このステップでは添加しない。
次に、バリスタ層形成用スラリーを、ドクターブレード法等の公知の方法によりポリエチレンテレフタレート(PET)フィルム等の基材フィルム上に塗布した後、乾燥して厚さ30μm程度の膜を形成し、得られた膜をPETフィルムから剥離してグリーンシートを得る(ステップS12)。
それから、内部電極を構成するAg−Pd合金等の金属材料粉末に有機バインダー等を混合して得られた内部電極用ペーストを、スクリーン印刷法等によりグリーンシート上に印刷した後、このペーストを乾燥させて、所定のパターンを有する内部電極ペースト層を形成する(ステップS13)。
この内部電極ペースト層が表面に形成されたグリーンシートを所望の数(ここでは4つ)作成した後、これらを、それぞれの内部電極ペースト層がグリーンシートに対して同じ側となるように配置して重ねる。そして、最も外側に露出している内部電極ペースト層を、内部電極ペースト層が形成されていないグリーンシートで更に覆った後、全体を加圧して積層体を得る。これを所望のサイズに切断してグリーンチップを得る(ステップS14)。得られたグリーンチップは、必要に応じて加熱する等して乾燥させる。
その後、このグリーンチップに、180〜400℃、0.5〜24時間程度の加熱処理を施して、各層に含まれるバインダーや溶剤を除去する脱バインダーを行った後、さらに、1000〜1400℃、0.5〜8時間程度の焼成を行い(ステップS15)、これによりバリスタ素体2を形成する。かかる焼成によって、グリーンチップにおける内部電極ペースト層から内部電極層12が形成され、グリーンシートからバリスタ層14が形成される。
次いで、バリスタ素体2に対してバレル処理を行う(ステップS16)。このバレル処理においては、上述したようにバリスタ素体2の表面近傍領域にLiを含有させる場合には、このバレル処理においてLi拡散源を共存させ、これによりバリスタ素体2の表面にLi拡散源を付着させる。このようなバレル処理は、具体的には以下のようにして行うことができる。
すなわち、まず、メディアが収容されたポット内に、バリスタ素体2とLi拡散源であるLi化合物を入れる。ここで、Li化合物としては、Liの酸化物、水酸化物、塩化物、硝酸塩、硼酸塩又は炭酸塩が挙げられる。それから、このポットを回転させる等により、バリスタ素体2、メディア及びLi化合物を攪拌する。これによって、バリスタ素体2の表面にLi化合物を付着させる。これらの付着量は、メディアの量、メディア径、同時に処理を行うバリスタ素体2の数、Li化合物の添加量等を調整することで変化させることができる。
その後、バレル処理後のバリスタ素体2に対してアニール処理を施す(ステップS17)。アニール処理においては、バリスタ素体2の表面にLi化合物が付着している場合、これを拡散源としてバリスタ素体2の表面から内部にLiが拡散される。このアニール処理においては、例えば、バリスタ素体2を所望の容器内に配置して、700〜1000℃、10分〜2時間程度の加熱を行うことが好ましい。アニールの条件は、Liの付着量や所望とする拡散の程度に応じて適宜調整することができる。
その後、バリスタ素体2の表面における所望の位置に、主として下地電極を構成する金属材料を含む下地電極ペーストを塗布した後、このペーストを550〜850℃程度で加熱する処理(焼き付け)を行う。これにより、バリスタ素体2の対向する端面にそれぞれ下地電極16を形成する(ステップS18)。
そして、下地電極16の表面上に、電気めっき等により例えばNiめっき及びSnめっきをこの順に施し、第1めっき層18及び第2めっき層20をそれぞれ形成させる。これにより、図1、2に示す構造を有するバリスタ1を得ることができる。
以上、本発明の好適な実施の形態に係るバリスタ素体、バリスタ及びその製造方法について説明したが、本発明は必ずしも上述した実施形態に限定されない。例えば、上記の実施形態では実質的に2つのバリスタを備えるバリスタアレイの例を挙げたが、これに限定されず、単独のバリスタであってもよく、また3つ以上のバリスタからなるバリスタアレイであってもよい。また、バリスタとしては、バリスタ層と内部電極層とが交互に積層された積層型のものを例示したが、例えば一対の電極間にバリスタ層が配置されたような単層型のものであってもよい。
また、上述した実施形態の製造方法において、バリスタ素体2にLiを拡散させる場合、バレル処理時においてバリスタ素体2の表面にLi化合物を付着させ、その後、アニール処理を施していたが、Liの拡散方法は必ずしもこれに限定されない。例えば、アニール処理を、気相中にLiの拡散源が存在する条件で行うことによっても、バリスタ素体中にLiを拡散させることができる。この場合、アニール前のバレル処理時には、バリスタ素体にLi化合物は付着させなくてもよく、付着させてもよい。
以下、本発明を実施例により更に詳細に説明するが、本発明はこれらの実施例に限定されるものではない。
[バリスタ素子の製造]
図4に示すステップS11〜S17にしたがってバリスタ素体を大量に製造した。この際、焼成条件(ステップS15)及びアニール条件(ステップS17)の組み合わせを3通りに変化させ、3つのグループのバリスタ素体をそれぞれ作製した。各グループは、以下に示す焼成条件とアニール条件との組み合わせごとに、製造例1〜3と分類した。
なお、この製造例においては、バリスタ層形成用の材料として、純度99.9%のZnO(99.725モル%)に、Prが0.5モル%、Coが1.5モル%、Alが0.005モル%、Kが0.05モル%、Crが0.1モル%、Caが0.1モル%、Siが0.02モル%、Zrが0.01モル%の割合でそれぞれ添加されたものを用いた。また、内部電極層形成用の材料として、Ag−Pd合金を用いた。さらに、バリスタ素体に拡散させるLiの原料(Li化合物)としては、LiCOを用いた。このLiCOの使用量は、バリスタ素体1個あたり1μgとした。
(製造例1)
焼成は、200℃/時の昇温速度で1200℃まで昇温した後、1200℃で2時間保持し、その後200℃/時の降温速度で冷却するステップを含む合計14時間の処理により行った。また、アニールは、20分で850℃まで昇温し、850℃で20分保持し、その後20分でもとの温度まで降温させる条件で行った。
(製造例2)
焼成及びアニールは、製造例1と同様の条件で行った。ただし、本製造例においては、バリスタ素体へのLiの拡散を、バレル処理においてLi化合物を付着させた後にアニール処理を行う方法に代え、バレル処理時にはLi化合物は添加しないでおき、アニール時に炉内にLiCOを共存させる方法によって気相からのLi拡散を行った。
(製造例3)
焼成は、200℃/時の昇温速度で1200℃まで昇温した後、1200℃で1時間保持し、その後200℃/時の降温速度で冷却するステップを含む合計13時間の処理により行った。また、アニールは、20分で850℃まで昇温し、850℃で20分保持し、その後20分でもとの温度まで降温させる条件で行った。さらに、本製造例においては、バリスタ素体へのLiの拡散を製造例2と同様の方法により行った。
[P/P及びZ/Zの測定]
製造例1〜3のバリスタ素体のグループからそれぞれ10個(各製造例について得られた10個のサンプルを、それぞれ「サンプル1〜10」とする)ずつ抜き出し、これらのバリスタ層が表面に露出している部分について、LA−ICP−MS(レーザー部:New Wave Research社製LUV266X、ICP−MS部:横河アナリティカルシステムズ社製Agilent7500S)を用い、バリスタ層の露出表面から深さ方向への分析を行った。
得られた結果に基づき、Zrの含有量が略一定となる基準深さ位置を規定した後、この基準深さ位置におけるZrの含有量Z、基準深さ位置よりも2μm表面側の深さ位置におけるZrの含有量Z、基準深さ位置におけるPrの含有量P、及び、基準深さ位置よりも2μm表面側の深さ位置におけるPrの含有量Pをそれぞれ求めた。
そして、各実施例に対応する全てのサンプルのZ/Z及びP/Pの値をそれぞれ算出した。得られた結果を表1に示した。また、各サンプルについて得られた、Z/Zの値に対するP/Pの値をプロットしたグラフを図5に示した。図5中、製造例1のサンプルについては三角、製造例2のサンプルについては四角、製造例3のサンプルについては×でそれぞれプロットした。また、図5に示したグラフ中、実線で囲んだ領域が下記式(1)及び(2)を満たす領域に該当する。
0.4×Z/Z+0.5≦P/P≦0.4×Z/Z+0.9 …(1)
1<Z/Z<2.2 …(2)
Figure 0004492579

[不良率の測定]
製造例1〜3のバリスタ素体のグループからそれぞれ500個ずつ抜き出し、これらの全てについて、図3に示すステップS18を行い下地電極を形成した後、この下地電極の表面上に、電気めっきによりNiめっき、Snめっきをこの順に施してめっき層を形成し、これによりバリスタを完成させた。
こうして得られたバリスタの全てについて、下地電極の形成領域をはみ出してめっき層が形成されるめっき伸び、又は、下地電極の形成領域以外にめっきが付着するめっき付着が生じているか否かについて確認した。そして、めっき伸び又はめっき付着が生じていなかったものを良品とし、各製造例に対応する500個のバリスタのうちの良品の数を数え、これに基づいて良品が得られた割合(良品率;単位%)を算出した。得られた結果を表2に示す。ここでは、下地電極の形成領域から20μmを超えてめっきがはみ出していた場合を「めっき伸び」と判定し、また、また、20μmを超える径を有するめっきが、下地電極の形成領域を除くバリスタ素体の表面に付着していた場合を「めっき付着」と判定した。
Figure 0004492579
表2より、製造例1及び2では、製造例3よりも大幅に高い良品率が得られており、めっき伸び及びめっき付着が大幅に低減されていることが判明した。
好適な実施形態に係るバリスタを示す斜視図である。 図1に示すバリスタのII−II線に沿う断面構成を模式的に示す図である。 バリスタ素体2の表面から深さ方向にZr含有量を測定したグラフの一例を示す図である。 バリスタ1の好適な製造工程を示すフローチャートである。 製造例1〜3の各サンプルについてのZ/Zの値に対するP/Pの値をプロットしたグラフである。
符号の説明
1…バリスタ、2…バリスタ素体、4…端子電極、12…内部電極層、14…バリスタ層、16…下地電極、18…第1めっき層、20…第2めっき層。

Claims (2)

  1. バリスタ材料を含むバリスタ素体であって、
    複数のバリスタ層を積層してなる前記バリスタ材料の構造体中に、複数の内部電極層を含む構成を有しており、
    前記バリスタ層の厚さは、5〜100μmであり、
    前記バリスタ材料は、主成分としてZnOを構成成分中69.0〜99.8質量%の割合で含み、且つ、副成分としてCo、Pr及びZrを含む組成を有しており、
    当該バリスタ素体を、その表面から深さ方向に分析したときにZrの含有量が略一定となる深さ位置を基準深さ位置としたとき、該基準深さ位置は、前記バリスタ素体の表面から10〜25μmの深さ位置におけるZrの含有量と比較したときに、ほぼ同一のZrの含有量が得られる最小の深さ位置であり、
    前記基準深さ位置におけるZrの含有量Z、前記基準深さ位置よりも2μm表面側の深さ位置におけるZrの含有量Z、前記基準深さ位置におけるPrの含有量P、及び、前記基準深さ位置よりも2μm表面側の深さ位置におけるPrの含有量Pが、下記式(1)及び(2)を満たしている、
    ことを特徴とするバリスタ素体。
    0.4×Z/Z+0.5≦P/P≦0.4×Z/Z+0.9 …(1)
    1<Z/Z<2.2 …(2)
  2. 請求項1記載のバリスタ素体と、
    前記バリスタ素体の表面に設けられた下地電極と、
    前記下地電極の表面上に設けられためっき層と、
    を備えることを特徴とするバリスタ。
JP2006099472A 2006-03-31 2006-03-31 バリスタ素体及びバリスタ Active JP4492579B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006099472A JP4492579B2 (ja) 2006-03-31 2006-03-31 バリスタ素体及びバリスタ
US11/727,444 US7372357B2 (en) 2006-03-31 2007-03-27 Varistor body and varistor
CN200710091351A CN100590755C (zh) 2006-03-31 2007-03-30 可变电阻素体和可变电阻

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006099472A JP4492579B2 (ja) 2006-03-31 2006-03-31 バリスタ素体及びバリスタ

Publications (2)

Publication Number Publication Date
JP2007273855A JP2007273855A (ja) 2007-10-18
JP4492579B2 true JP4492579B2 (ja) 2010-06-30

Family

ID=38557976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006099472A Active JP4492579B2 (ja) 2006-03-31 2006-03-31 バリスタ素体及びバリスタ

Country Status (3)

Country Link
US (1) US7372357B2 (ja)
JP (1) JP4492579B2 (ja)
CN (1) CN100590755C (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070128822A1 (en) * 2005-10-19 2007-06-07 Littlefuse, Inc. Varistor and production method
US20100189882A1 (en) * 2006-09-19 2010-07-29 Littelfuse Ireland Development Company Limited Manufacture of varistors with a passivation layer
US20090143216A1 (en) * 2007-12-03 2009-06-04 General Electric Company Composition and method
WO2015170584A1 (ja) * 2014-05-09 2015-11-12 株式会社村田製作所 静電気放電保護デバイス
TWI667667B (zh) * 2016-09-26 2019-08-01 立昌先進科技股份有限公司 一種提高多層貼片式變阻器通流面積的製法及其製得的變阻器元件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004140334A (ja) * 2002-08-20 2004-05-13 Murata Mfg Co Ltd バリスタ用磁器組成物及びバリスタ
JP2005197281A (ja) * 2003-12-26 2005-07-21 Tdk Corp 積層型チップバリスタ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5369390A (en) * 1993-03-23 1994-11-29 Industrial Technology Research Institute Multilayer ZnO varistor
JP3735151B2 (ja) 1996-03-07 2006-01-18 Tdk株式会社 積層型チップバリスタ及びその製造方法
JP2904178B2 (ja) * 1997-03-21 1999-06-14 三菱電機株式会社 電圧非直線抵抗体及び避雷器
US5854586A (en) * 1997-09-17 1998-12-29 Lockheed Martin Energy Research Corporation Rare earth doped zinc oxide varistors
JPH11297510A (ja) * 1998-04-07 1999-10-29 Murata Mfg Co Ltd 積層型バリスタ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004140334A (ja) * 2002-08-20 2004-05-13 Murata Mfg Co Ltd バリスタ用磁器組成物及びバリスタ
JP2005197281A (ja) * 2003-12-26 2005-07-21 Tdk Corp 積層型チップバリスタ

Also Published As

Publication number Publication date
US20070229208A1 (en) 2007-10-04
JP2007273855A (ja) 2007-10-18
US7372357B2 (en) 2008-05-13
CN100590755C (zh) 2010-02-17
CN101047053A (zh) 2007-10-03

Similar Documents

Publication Publication Date Title
JPWO2011024724A1 (ja) サーミスタ及びその製造方法
US9934907B2 (en) Laminated ceramic electronic component and manufacturing method therefor
JP4492579B2 (ja) バリスタ素体及びバリスタ
JP5652465B2 (ja) チップバリスタ
US20210166854A1 (en) Coil component
KR100564930B1 (ko) 칩 형상 전자 부품 및 그 제조 방법
JP4492578B2 (ja) バリスタ素体及びバリスタ
JP3735756B2 (ja) チップ状電子部品およびその製造方法
JP5301852B2 (ja) 積層チップバリスタ
JP2005353845A (ja) 積層型チップバリスタ
JP2005197281A (ja) 積層型チップバリスタ
US8471673B2 (en) Varistor and method for manufacturing varistor
JP4710560B2 (ja) 積層型チップバリスタの製造方法
JP4683068B2 (ja) 積層型チップバリスタ
JP4262141B2 (ja) 積層型チップバリスタ及びその製造方法
JP4020816B2 (ja) チップ状電子部品およびその製造方法
JP4539671B2 (ja) 電子部品及びその製造方法
JP4710654B2 (ja) 積層型チップバリスタの製造方法
KR100834307B1 (ko) 적층형 칩 바리스터의 제조방법
CN116525227A (zh) 多层压敏电阻器
JP2003217905A (ja) チップ型サーミスタおよびその製造方法
JP5799672B2 (ja) チップバリスタ
JP4957155B2 (ja) バリスタ
JP2006269985A (ja) 積層型チップバリスタ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100316

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100329

R150 Certificate of patent or registration of utility model

Ref document number: 4492579

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140416

Year of fee payment: 4