WO2013175794A1 - 電圧非直線性抵抗体およびこれを用いた積層バリスタ - Google Patents

電圧非直線性抵抗体およびこれを用いた積層バリスタ Download PDF

Info

Publication number
WO2013175794A1
WO2013175794A1 PCT/JP2013/003273 JP2013003273W WO2013175794A1 WO 2013175794 A1 WO2013175794 A1 WO 2013175794A1 JP 2013003273 W JP2013003273 W JP 2013003273W WO 2013175794 A1 WO2013175794 A1 WO 2013175794A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
grain boundary
boundary layer
nonlinear resistor
varistor
Prior art date
Application number
PCT/JP2013/003273
Other languages
English (en)
French (fr)
Inventor
英一 古賀
将之 鳳桐
佳子 東
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to CN201380026166.4A priority Critical patent/CN104321837B/zh
Priority to US14/396,865 priority patent/US9337355B2/en
Priority to JP2014516677A priority patent/JPWO2013175794A1/ja
Publication of WO2013175794A1 publication Critical patent/WO2013175794A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/8605—Resistors with PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/105—Varistor cores
    • H01C7/108—Metal oxide
    • H01C7/112—ZnO type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/148—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps

Definitions

  • the present invention relates to a multilayer varistor suitable for protecting electronic equipment from static electricity.
  • the present invention relates to a voltage non-linear resistor used in the multilayer varistor.
  • ESD static electricity
  • semiconductor devices such as ICs used in electronic equipment may be damaged by static electricity (ESD) or their characteristics may be reduced.
  • ESD static electricity
  • recent semiconductor devices are required to operate at high speed, and accordingly, recent semiconductor devices are vulnerable to ESD.
  • ESD static electricity
  • a semiconductor device is destroyed by ESD, a serious failure such as malfunction or failure is caused in an electronic device.
  • the importance of ESD countermeasures in various electronic devices has increased, and varistors using voltage nonlinear resistors that exhibit voltage nonlinearity are widely used as ESD countermeasure components.
  • Varistors used for ESD countermeasures are required to have excellent ESD resistance so that the varistors can absorb ESD and are not destroyed by ESD. Further, in the state where there is no ESD intrusion, the varistor exists merely as a capacitance. For this reason, the varistor needs to have an appropriate capacitance value so as not to adversely affect the operation of the circuit.
  • Such voltage non-linear resistors for ESD countermeasures are generally divided into two types, Pr type (for example, Patent Document 1) and Bi type (for example, Patent Document 2), depending on varistor characteristic expression additives.
  • Pr type for example, Patent Document 1
  • Bi type for example, Patent Document 2
  • varistor characteristic expression additives for example, the Pr-based multilayer varistor is suitable for reducing the varistor voltage
  • the Bi-based multilayer varistor is suitable for reducing the capacitance.
  • the varistor voltage and the electrostatic capacity can be adjusted by appropriately using two kinds of material systems and further appropriately setting the thickness of the varistor layer between the electrodes and the overlapping area of the electrodes.
  • the present invention is a voltage non-linear resistor with reduced voltage dependency of capacitance and a laminated varistor using the same.
  • the voltage nonlinear resistor of the present invention includes a plurality of N-type ZnO crystal particles, a grain boundary layer, and oxide particles that are P-type semiconductors.
  • the grain boundary layer is formed between a plurality of ZnO crystal grains and includes at least one kind of oxide of an alkaline earth metal.
  • the oxide particles are arranged between the plurality of ZnO crystal particles via the grain boundary layer.
  • the multilayer varistor of the present invention has a pair of internal electrodes, a varistor layer formed between the internal electrodes, and a pair of external electrodes electrically connected to the internal electrodes, and the varistor layer is It is composed of a voltage nonlinear resistor.
  • FIG. 1A is a schematic cross-sectional view of a microstructure of a voltage nonlinear resistor according to an embodiment of the present invention.
  • FIG. 1B is a cross-sectional transmission electron microscope (TEM) observation image of the voltage nonlinear resistor shown in FIG. 1A.
  • FIG. 1C is a schematic diagram of FIG. 1B.
  • FIG. 2A is a schematic diagram showing an energy barrier structure before application of a bias voltage at the grain boundary portion of the voltage nonlinear resistor according to the embodiment of the present invention.
  • FIG. 2B is a schematic diagram showing an energy barrier structure after application of a bias voltage at the grain boundary portion of the voltage nonlinear resistor according to the embodiment of the present invention.
  • FIG. 2C is a schematic diagram showing an energy barrier structure before applying a bias voltage at the grain boundary portion of the voltage nonlinear resistor different from the embodiment of the present invention.
  • FIG. 2D is a schematic diagram showing an energy barrier structure after application of a bias voltage at a grain boundary portion of a voltage nonlinear resistor different from the embodiment of the present invention.
  • FIG. 3 shows the relationship between the configuration of the Zener diode and the voltage dependency of the capacitance, and the voltage dependency of the capacitance of the multilayer varistor fabricated using the voltage nonlinear resistor in the embodiment of the present invention. It is a graph to show.
  • FIG. 4 is a schematic cross-sectional view of a laminated varistor according to an embodiment of the present invention.
  • FIG. 5 is a graph showing the voltage dependence of capacitance in each example of the multilayer varistor in the embodiment of the present invention and the conventional multilayer varistor.
  • FIG. 6 is a graph showing the result of line analysis of the concentration distribution of Sr element and Co element in the grain boundary layer of voltage nonlinear resistance in the embodiment of the present invention.
  • the electrostatic capacity of the conventional voltage nonlinear resistor is attributed to the grain boundary structure between ZnO crystal grains, which is a site where varistor characteristics are manifested. And since the width of the depletion layer in the double Schottky barrier formed in the interface part of ZnO crystal grain depends on voltage, it is thought that electrostatic capacitance has voltage dependence.
  • FIG. 1A is a schematic cross-sectional view of the microstructure of voltage nonlinear resistor 4 in an embodiment of the present invention.
  • FIG. 1B is a diagram showing a cross-sectional transmission electron microscope (TEM) observation image of the voltage nonlinear resistor 4. That is, FIG. 1B is an enlarged cross-sectional photograph of the sample prepared by slicing the voltage nonlinear resistor 4 by Ar milling and observed near the oxide particles 3 shown in FIG. 1A by high-resolution TEM.
  • FIG. 1C is a schematic diagram of FIG. 1B.
  • the voltage nonlinear resistor 4 includes a plurality of ZnO crystal particles 1, a grain boundary layer 2, and oxide particles 3.
  • the grain boundary layer 2 includes at least one kind of alkaline earth metal and is disposed between the plurality of ZnO crystal particles 1.
  • the oxide particles 3 are arranged between the plurality of ZnO crystal particles 1 via the grain boundary layer 2. That is, the grain boundary layer 2 is interposed in the grain boundary of the ZnO crystal grain 1, and the oxide particle 3 is present inside the grain boundary layer 2.
  • the plurality of ZnO crystal particles 1 are bonded via the grain boundary layer 2 and the oxide particles 3.
  • the oxide particles 3 are interposed between the plurality of ZnO crystal particles 1 with the grain boundary layer 2 interposed therebetween.
  • the ZnO crystal particles 1, the grain boundary layer 2, and the oxide particles 3 can be observed by a high-resolution TEM.
  • elemental analysis of the ZnO crystal particles 1, the grain boundary layer 2, and the oxide particles 3 can be performed using energy dispersive X-ray analysis (EDS).
  • the grain boundary layer 2 and the oxide particles 3 are formed by sintering while allowing the ZnO crystal particles 1 and the alkaline earth metal oxide to coexist.
  • the grain boundary layer 2 formed of an alkaline earth metal oxide reaches the grain boundaries of the plurality of ZnO crystal grains 1.
  • the oxide particles 3 finally constitute a fine structure as an excess component.
  • the voltage non-linear resistor 4 in which the voltage dependency of the electrostatic capacity is reduced can be stably manufactured by an industrial manufacturing process based on the solid phase reaction method. That is, it is preferable that the oxide particles 3 are formed of the same material as the grain boundary layer 2 because productivity is improved.
  • the grain boundary layer 2 and the oxide particles 3 may be formed of different materials.
  • a conventional voltage nonlinear resistor is composed of a plurality of ZnO crystal grains and a grain boundary layer.
  • an acceptor level is formed at the connection interface between the surface of the ZnO crystal grains and the grain boundary layer, and varistor characteristics are exhibited due to excellent barrier characteristics in the polycrystalline structure.
  • the oxide particle 3 exists inside the grain boundary layer 2.
  • the structure is different from the conventional voltage nonlinear resistor.
  • the grain boundary layer 2 in the voltage nonlinear resistor 4 is the origin of the development of barrier characteristics (varistor characteristics) in the polycrystalline structure. That is, also in the voltage non-linear resistor 4, the grain boundary layer 2 is considered to play the same role as the conventional voltage non-linear resistor.
  • the grain boundary layer 2 is composed of SrCoO 3 .
  • FIGS. 2A and 2B are schematic views showing the energy barrier structure of the voltage nonlinear resistor 4
  • FIGS. 2C and 2D are schematic views showing the energy barrier structure of the conventional voltage nonlinear resistor.
  • 2A and 2C show a case where no bias voltage is applied
  • FIGS. 2B and 2D show a case where a bias voltage is applied.
  • the energy barrier structure of the conventional voltage nonlinear resistor is ZnO crystal particles 21 / ZnO crystal particles 21. That is, it can be considered that the ZnO crystal particles 21 and the ZnO crystal particles 21 form an N-type / N-type electric conduction structure with the grain boundary layer 22 interposed therebetween.
  • the width W5 of the grain boundary layer 22 (depletion layer) of the double Schottky barrier at the time of no bias formed at the interface portion of the ZnO crystal grain 21 is as shown in FIG. 2D when a bias voltage is applied.
  • the width of the grain boundary layer 22 (depletion layer) becomes W6. Therefore, it is considered that the apparent capacitance change rate is increased.
  • the energy barrier structure of the voltage nonlinear resistor 4 is ZnO crystal particles 1 / oxide particles 3 / ZnO crystal particles 1 as shown in FIG. 2A. Therefore, it can be considered that an N-type / P-type / N-type electric conduction structure is formed in which two barriers sandwich a grain boundary between the ZnO crystal particles 1 and the ZnO crystal particles 1.
  • a grain boundary layer 2 (depletion layer) exists at both junction surfaces with oxide particles 3 (P type) sandwiched between ZnO crystal particles 1 (N type). It is a structure to do.
  • the width W2 of the grain boundary layer 2 (depletion layer) on the NP side is equal to the grain boundary layer of the conventional voltage nonlinear resistor ( The depletion layer) becomes W4 in the same manner as the width W6.
  • the width W1 of the grain boundary layer 2 (depletion layer) on the PN side decreases and changes to W3.
  • the total width of the grain boundary layer 2 in the voltage application state of the voltage nonlinear resistor 4 is W3 + W4. At this time, it is considered that the decrease in W1 and the increase in W2 are offset, and the apparent capacitance change rate is reduced.
  • the energy barrier structure model as described above can be verified by using a Zener diode (N / P type structure) configured at the NP interface.
  • the grain boundary layer 2 (depletion layer) is formed at the interface of the N-type composition (ZnO crystal particles 1) sandwiching the P-type composition (oxide particles 3). Is formed.
  • the basic unit structure of this model can be expressed by “NP + PN” in which two Zener diodes (N / P type structures) are connected.
  • the varistor characteristic of “NP + PN” is determined by the barrier of only the NP junction that is reverse-biased since the PN junction is forward and hardly contributes.
  • a model of the voltage nonlinear resistor 4 which is a polycrystal model can be expressed by repeatedly connecting Zener diodes with “NP + PN” as a basic unit. Specifically, NP ⁇ NP + PN ⁇ "NP + PN” + “NP + PN” ⁇ "NP + PN” + “NP + PN” + “NP + N” By repeatedly connecting, the varistor characteristics are expressed and the capacitance depends on the bias voltage. Reduction can be confirmed.
  • FIG. 3 shows the result of measuring the rate of change in capacitance according to the applied voltage after connecting these Zener diodes (N / P type structure).
  • N / P type structure the characteristic of the laminated varistor of the sample A in the Example mentioned later. From FIG. 3, it can be confirmed that the rate of change in capacitance decreases as the number of N / P-type repetitions increases, and asymptotically approaches the characteristics of sample A.
  • the polycrystalline structure model in which a large number of “NP + PN” structures are connected has an effect of reducing the voltage dependency of the capacitance.
  • the voltage nonlinear resistor 4 includes the oxide particles 3 serving as a P-type semiconductor, a plurality of ZnO crystal particles 1 that are N-type semiconductors, and a grain boundary layer 2 (depletion layer).
  • the above-described “NP + PN” repetitive structure is included.
  • the oxide particles 3 are not particularly limited as long as they are P-type semiconductors.
  • the crystal structure of the oxide particles 3 can be confirmed by an X-ray diffraction pattern.
  • the oxide particles 3 are scattered as a precipitated phase between the ZnO crystal particles 1 or in a gap formed by three or more ZnO crystal particles 1 and can be observed by a scanning electron microscope (SEM).
  • SEM scanning electron microscope
  • the precipitation amount of the oxide particles 3 can be estimated from the area ratio with the ZnO crystal particles 1 in cross-sectional observation.
  • the precipitation amount of the oxide particles 3 is more preferably in the range of 0.5 atm% or more and 10 atm% or less with respect to the total amount of ZnO. If the precipitation amount of the oxide particles 3 is within this range, the voltage dependency of the capacitance can be further reduced.
  • the alkaline earth metal contained in the oxide constituting the grain boundary layer 2 is preferably selected from the group consisting of Sr, Ca and Ba. As a result, a low varistor voltage and excellent non-linearity can be realized.
  • the grain boundary layer 2 and the oxide particles 3 are not particularly limited, but are preferably a solid solution having a perovskite structure composed of an oxide of an alkaline earth metal. Thereby, a low varistor voltage and excellent non-linearity can be realized.
  • the thickness of the grain boundary layer 2 (the distance between the plurality of ZnO crystal particles 1) is preferably 1 nm or more and 10 nm or less. Thereby, excellent voltage nonlinearity and strong ESD tolerance can be realized.
  • the average crystal particle diameter of the ZnO crystal particles 1 is preferably 0.5 ⁇ m or more and 2 ⁇ m or less. Thereby, ESD tolerance can be improved and the voltage non-linear resistance body 4 suitable for an ESD protection varistor can be realized.
  • the voltage nonlinear resistor 4 contains an Al component within the above range, the particle diameters of the ZnO crystal particles 1 and the oxide particles 3 are uniformized. Therefore, the crystal grains become dense during sintering, and the voltage nonlinear resistor 4 can express a lower varistor voltage.
  • the reduction of the varistor voltage leads to improvement of the voltage nonlinearity ⁇ and the ESD tolerance ⁇ V 1 mA as the voltage nonlinear resistor 4, and the voltage nonlinear resistor 4 with higher reliability can be realized.
  • V 1 mA The varistor voltage V 1 mA , the voltage nonlinearity ⁇ , and the ESD tolerance ⁇ V 1 mA will be described in detail in conjunction with the description of the examples. Further, generally, when the ceramic structure is made uniform, the mechanical strength of the voltage nonlinear resistor 4 is improved, so that the reliability against a thermal shock and a drop impact of the device is also increased.
  • the laminated varistor 14 includes at least a pair of internal electrodes 12, a varistor layer 11 formed between the internal electrodes 12, and a pair of external electrodes 13 electrically connected to each of the internal electrodes 12.
  • the varistor layer 11 is composed of a voltage nonlinear resistor 4.
  • the external electrode 13 is formed at the end portion of the laminate composed of the internal electrode 12 and the varistor layer 11.
  • the voltage nonlinear resistor 4 is formed between the pair of internal electrodes 12, and the material disposed on the upper and lower surfaces of the pair of internal electrodes 12 is not limited.
  • the varistor characteristics may deteriorate due to atomic diffusion between different materials. Therefore, it is preferable that the same material as that of the voltage nonlinear resistor 4 formed between the pair of internal electrodes 12 is disposed on the upper and lower surfaces of the pair of internal electrodes 12 as shown in FIG.
  • SrCO 3 powder and Co 2 O 3 powder are raw materials constituting the grain boundary layer 2 and the oxide particles 3. These are mixed in advance for 20 hours in a polyethylene ball mill containing stabilized zirconia cobblestone having a diameter of 1.0 mm and pure water, and the average particle size is set to 0.3 ⁇ m ⁇ 0.03 ⁇ m.
  • the average particle size of the SrCO 3 powder and the Co 2 O 3 powder are easily spread uniformly on the surface of the ZnO powder.
  • the fine structure of the voltage nonlinear resistor 4 is formed.
  • these starting raw material powders are put into a polyethylene ball mill, stabilized zirconia cobblestone having a diameter of 2 mm and pure water are added and mixed for about 20 hours, so that the average particle diameter becomes 0.5 ⁇ m ⁇ 0.05 ⁇ m. Crush, then dehydrated and dried.
  • the dried powder is granulated through a 20-mesh sieve, it is placed in a high-purity alumina crucible and calcined in the atmosphere at about 750 ° C. to 950 ° C. for 2 hours.
  • the calcined powder is put into a polyethylene ball mill in the same manner as in the above mixing, and a stabilized zirconia cobblestone and pure water are added and pulverized for about 20 hours to obtain an average particle size of 0.5 ⁇ m ⁇ 0.1 ⁇ m. . Thereafter, it is dehydrated and dried until the water content becomes 0.1% or less.
  • a slurry is prepared by mixing a powder obtained by dehydration and drying, an organic binder, and a dispersion medium. At this time, the dispersion is uniformly dispersed while suppressing aggregation so that the average particle size of the dispersion becomes 0.70 ⁇ m ⁇ 0.10 ⁇ m.
  • the slurry thus prepared is formed into a sheet to produce a ceramic sheet.
  • the average particle diameter means D50 evaluated from the volume particle size distribution by a laser diffraction scattering type particle size distribution apparatus. Specifically, the slurry in which the sample is dispersed is diluted with a dispersion medium for dilution, and then uniformly dispersed with a homogenizer. In this way, a measurement sample is prepared and put into an apparatus to measure the particle size distribution.
  • the dispersion medium contained in the slurry is water, a sodium hexametaphosphate aqueous solution can be used as the dispersion medium for dilution. If the dispersion medium contained in the slurry is an organic solvent, ethanol can be used as a dispersion medium for dilution.
  • a predetermined number of the above-described ceramic sheets are prepared, and the conductive paste for internal electrodes in which Ag—Pd alloy particles and an organic binder are mixed is printed on each ceramic sheet by a screen printing method to form a conductor layer.
  • seat which has not printed the electrically conductive paste are laminated
  • a laminate block is produced by pressurizing this laminate.
  • the laminated body block is cut and separated into a desired size to produce individual laminated chips.
  • This laminate chip is heated to about 500 ° C. in the atmosphere to remove the binder, and further fired at 1000 ° C. to 1100 ° C. in the atmosphere to produce a ceramic sintered body.
  • the ceramic sintered body is barrel-polished to expose the internal electrodes 12 on both end faces of the ceramic sintered body. Thereafter, a glass insulating layer is formed on the side surface of the ceramic sintered body (a surface other than the surface where the internal electrode 12 is exposed).
  • a conductive paste for an external electrode in which Ag—Pd alloy particles and an organic binder are mixed is applied to the surface where the internal electrode 12 is exposed, dried, and baked at 1000 ° C. or higher and 1100 ° C. in the atmosphere.
  • the external electrode 13 is formed, and the laminated varistor 14 is completed.
  • Sample A described in Table 1 is a laminated varistor 14 using the voltage nonlinear resistor 4.
  • the starting material of sample A is 97.5 atm% of the main component ZnO powder, 1.25 atm% SrCO 3 powder, and 1.25 atm% Co 2 O 3 powder, and more chemically purified Al. It is a mixture to which 2 O 3 powder is added.
  • the amount of Al 2 O 3 powder added is 0.002 mol per 1 mol of ZnO.
  • the calcination temperature is 800 ° C.
  • the binder removal temperature of the laminated chip is 400 ° C.
  • the firing temperature in the air is 1030 ° C.
  • the baking temperature of the external electrode 13 is 720 ° C.
  • a Bi-based multilayer varistor is a sample B and a Pr-based multilayer varistor is a sample C as a + multilayer varistor manufactured using a conventional voltage nonlinear resistor.
  • the starting materials of Sample B are 94.5 atm% of the main component ZnO powder, 0.1 atm% Bi 2 O 3 powder, 0.5 atm% CoO powder, 0.6 atm% MnO powder, 0
  • This is a mixture in which a chemically high-purity Al 2 O 3 powder is further added to 3 atm% Sb 2 O 3 powder and 4.0 atm% SiO 2 powder.
  • the amount of Al 2 O 3 powder added is 0.001 mol per 1 mol of ZnO.
  • the starting material of sample C is 97.5 atm% of the main component ZnO powder, 0.6 atm% Pr 2 O 3 powder, 1.6 atm% CoO powder, and 0.1 atm% Cr 2 O 3 powder. And 0.2 atm% CaO powder to which a chemically pure Al 2 O 3 powder is added.
  • the amount of Al 2 O 3 powder added is 0.01 mol per 1 mol of ZnO.
  • the voltage non-linear resistors of Sample B and Sample C are prepared in the same manner as Sample A except for the starting materials.
  • the varistor voltage V 1 mA of sample B is 12V class
  • the varistor voltage V 1 mA of sample C is 8V class.
  • Samples A to C all have the same external dimensions, the longitudinal direction is 1.0 mm, the width direction is 0.5 mm, and the thickness direction is 0.5 mm.
  • the thickness of the varistor layer 11 disposed between the internal electrodes 12 is about 20 ⁇ m, the number of the internal electrodes 12 is 10, and the area per one layer (overlapping area of the internal electrodes 12) is about 0.06 mm 2 .
  • varistor voltage V 1 mA , ⁇ indicating voltage non-linearity, ⁇ V 1 mA indicating ESD resistance, and voltage dependency ⁇ C of capacitance C are measured for 10 samples, and an average value is obtained.
  • the varistor voltage V 1 mA is a voltage value between terminals when a current flows 1 mA
  • the capacitance C is measured with a measurement frequency of 1 MHz, a measurement voltage of 1 Vrms, and no DC bias.
  • the DC voltage applied at this time is normalized with the varistor voltage V 1 mA to obtain the electric charge rate. If there is voltage dependency of the capacitance, the rate of change ⁇ C of the capacitance C changes depending on the power application rate. Therefore, the change of the change rate ⁇ C with respect to the charging rate is evaluated.
  • ESD resistance is evaluated according to IEC61000-4-2. That is, the varistor voltage V 1 mA before and after applying an ESD voltage of 8 kV (charge capacity 150 pF, discharge resistance 330 ⁇ ) to the multilayer varistor from the electrostatic discharge simulator is measured. Then, the change rate ⁇ V 1 mA is obtained by subtracting the value of the varistor voltage V 1 mA before applying the ESD voltage from the value of the varistor voltage V 1 mA after applying the ESD voltage. Further, to evaluate the average crystal grain size D g of ZnO crystal grains 1 by intercept method from the observation image by using an electron microscope.
  • the varistor voltage V 1 mA of sample A is 5.8 V, which is lower than the varistor voltages of sample B and sample C.
  • the non-linearity ⁇ of the sample A is superior to that of the sample B, and is almost equal to that of the sample C.
  • FIG. 5 is a graph showing the voltage dependence of the capacitance C in Samples A to C.
  • ⁇ C of sample B and sample C has a large voltage dependency, and the capacitance decreases with an increase in the electric charge rate. As shown in (Table 1), ⁇ C at an electric charge rate of 50% reaches approximately ⁇ 14% for both Sample B and Sample C. On the other hand, ⁇ C of sample A is about + 0.5%, and ⁇ C is clearly smaller than samples B and C, and the voltage dependency of capacitance C is extremely small.
  • FIG. 6 shows the result of element distribution of Sr element and Co element in the grain boundary layer 2 of the voltage nonlinear resistor 4 using high resolution TEM and EDS.
  • FIG. 6 shows the results of line analysis of the concentrations of Sr element and Co element along line 6-6 shown in FIGS. 1B and 1C.
  • the thickness (width) of the grain boundary layer 2 in the 6-6 line is about 7 nm, and the grain boundary layer 2 contains an oxide containing Sr and Co at a high concentration.
  • the thickness of the grain boundary layer 2 varies depending on the part, and has a distribution of about 1 nm to 10 nm.
  • the precipitation amount of the oxide particle 3 is 2.1 atm% with respect to the quantity of all the ZnO powders.
  • the voltage nonlinear resistor 4 as the varistor layer 11, it is possible to reduce the varistor voltage, increase the ESD resistance, and extremely reduce the voltage dependency of the capacitance.
  • the multilayer varistor using the voltage nonlinear resistor according to the present invention has a low varistor voltage and very excellent ESD resistance. Moreover, the voltage dependency of the capacitance is small. Therefore, it is particularly useful as a varistor suitable for ESD countermeasures in various electronic devices.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thermistors And Varistors (AREA)

Abstract

　電圧非直線性抵抗体は、Ｎ型の複数のＺｎＯ結晶粒子と、粒界層と、Ｐ型半導体である酸化物粒子とを含む。粒界層は複数のＺｎＯ結晶粒子間に形成され、アルカリ土類金属の一種の酸化物を少なくとも含む。酸化物粒子は粒界層を介して複数のＺｎＯ結晶粒子間に配置されている。

Description

電圧非直線性抵抗体およびこれを用いた積層バリスタ
　本発明は、電子機器を静電気から保護するのに適した積層バリスタに関する。特に、この積層バリスタに用いられる電圧非直線性抵抗体に関する。
　電子機器に用いられるＩＣ等の半導体デバイスは、静電気（ＥＳＤ）によって破壊されたり、その特性が低下したりすることがある。特に、最近の半導体デバイスには高速動作が求められ、それに伴い最近の半導体デバイスはＥＳＤに対して脆弱になっている。ＥＳＤによって半導体デバイスが破壊されると、電子機器に誤動作や故障などの深刻な障害を招く。このため近年、各種電子機器におけるＥＳＤ対策の重要性が増し、ＥＳＤ対策部品として電圧非直線性を示す電圧非直線性抵抗体を用いたバリスタが広く用いられている。
　ＥＳＤ対策に用いられるバリスタは、ＥＳＤを吸収する特性に優れ、かつ、バリスタ自体がＥＳＤで破壊されないよう、ＥＳＤ耐性に優れている必要がある。また、ＥＳＤの侵入がない状態では、バリスタは単に静電容量として存在する。そのため、バリスタは、回路の動作へ悪影響を与えない程度に適切な静電容量値を有する必要がある。
　このようなＥＳＤ対策用途の電圧非直線性抵抗体は、一般にバリスタ特性発現添加物により、Ｐｒ系（例えば、特許文献１）とＢｉ系（例えば、特許文献２）との２種に大別される。このうちＰｒ系の積層バリスタはバリスタ電圧を低くするのに適し、Ｂｉ系の積層バリスタは静電容量を小さくするのに適する。バリスタ電圧と静電容量は、２種の材料系を適宜使い分けし、さらには電極間のバリスタ層の厚みおよび電極の重なり面積を適宜設定することによって調整することが可能である。
特開２００４－１４６６７５号公報 特開２００７－５５００号公報
　本発明は、静電容量の電圧依存性を低減させた電圧非直線性抵抗体とそれを用いた積層バリスタである。本発明の電圧非直線性抵抗体は、Ｎ型の複数のＺｎＯ結晶粒子と、粒界層と、Ｐ型半導体である酸化物粒子とを含む。粒界層は複数のＺｎＯ結晶粒子間に形成され、アルカリ土類金属の一種の酸化物を少なくとも含む。酸化物粒子は粒界層を介して複数のＺｎＯ結晶粒子間に配置されている。この電圧非直線性抵抗体では上記構成により静電容量の電圧依存性が低減される。また本発明の積層バリスタは一対の内部電極と、この内部電極間に形成されたバリスタ層と、これらの内部電極とそれぞれ電気的に接続された一対の外部電極とを有し、バリスタ層が上記電圧非直線性抵抗体で構成されている。
図１Ａは本発明の実施の形態における電圧非直線性抵抗体の微細組織の断面模式図である。 図１Ｂは図１Ａに示す電圧非直線性抵抗体の断面透過型電子顕微鏡（ＴＥＭ）観察像を示す図である。 図１Ｃは図１Ｂの模式図である。 図２Ａは本発明の実施の形態における電圧非直線性抵抗体の粒界部のバイアス電圧印加前のエネルギー障壁構造を示す模式図である。 図２Ｂは本発明の実施の形態における電圧非直線性抵抗体の粒界部のバイアス電圧印加後のエネルギー障壁構造を示す模式図である。 図２Ｃは本発明の実施の形態とは異なる電圧非直線性抵抗体の粒界部のバイアス電圧印加前のエネルギー障壁構造を示す模式図である。 図２Ｄは本発明の実施の形態とは異なる電圧非直線性抵抗体の粒界部のバイアス電圧印加後のエネルギー障壁構造を示す模式図である。 図３はツェナーダイオードの構成と静電容量の電圧依存性との関係、および本発明の実施の形態における電圧非直線性抵抗体を用いて作製された積層バリスタの静電容量の電圧依存性を示すグラフである。 図４は本発明の実施の形態における積層バリスタの断面模式図である。 図５は本発明の実施の形態における積層バリスタと、従来の積層バリスタとのそれぞれの一例における、静電容量の電圧依存性を示すグラフである。 図６は本発明の実施の形態における電圧非直線性抵抗の粒界層のＳｒ元素およびＣｏ元素の濃度分布をライン分析した結果を示すグラフである。
　本発明の実施の形態の説明に先立ち、従来の電圧非直線性抵抗体における課題を説明する。従来のＰｒ系、Ｂｉ系の電圧非直線性抵抗体の静電容量は電圧依存性を有する。すなわち、印加電圧値が高いほど静電容量は減少する。このため、実際の回路に搭載し回路電圧が印加されると、その印加電圧値に依存して静電容量値が変動し、動作不良などの問題を引き起こす場合がある。最近のモバイル電子機器に代表される信号ライン用途の電子部品においては、信号品質の安定化が強く要望されている。そのため、信号ラインに搭載されたバリスタでは、印加電圧値による静電容量の変動が小さいことが望まれる。
　従来の電圧非直線性抵抗体の静電容量は、バリスタ特性の発現部位であるＺｎＯ結晶粒子間の粒界構造に起因している。そしてＺｎＯ結晶粒子の界面部に形成された２重ショットキー障壁における空乏層の幅が電圧に依存するために静電容量が電圧依存性を有すると考えられている。
　以下、本発明の実施の形態について、図面を参照しながら説明する。図１Ａは本発明の実施の形態における電圧非直線性抵抗体４の微細組織の断面模式図である。図１Ｂは電圧非直線性抵抗体４の断面透過型電子顕微鏡（ＴＥＭ）観察像を示す図である。すなわち、図１Ｂは電圧非直線性抵抗体４をＡｒミリングによって薄片化して作製した試料の、図１Ａに示す酸化物粒子３付近を、高分解能ＴＥＭによって観察した断面拡大写真である。図１Ｃは図１Ｂの模式図である。
　電圧非直線性抵抗体４は、複数のＺｎＯ結晶粒子１と、粒界層２と、酸化物粒子３とを含む。粒界層２はアルカリ土類金属の一種を少なくとも含み、複数のＺｎＯ結晶粒子１間に配置されている。酸化物粒子３は、粒界層２を介して複数のＺｎＯ結晶粒子１間に配置されている。すなわち、ＺｎＯ結晶粒子１の粒界には粒界層２が介在し、粒界層２の内部に酸化物粒子３が存在している。複数のＺｎＯ結晶粒子１は粒界層２と酸化物粒子３とを介して接合されている。
　さらに言い換えると、図１Ｂ、図１Ｃに示すように、酸化物粒子３は複数のＺｎＯ結晶粒子１の間に、粒界層２を介して介在している。
　電圧非直線性抵抗体４の微細組織については、例えば、高分解能ＴＥＭによってＺｎＯ結晶粒子１、粒界層２および酸化物粒子３を観察することができる。またエネルギー分散型Ｘ線分析（ＥＤＳ）を用いて、ＺｎＯ結晶粒子１、粒界層２、酸化物粒子３の元素分析が可能である。
　粒界層２および酸化物粒子３は、ＺｎＯ結晶粒子１とアルカリ土類金属の酸化物とを共存させながら焼結させることで形成される。この方法によりアルカリ土類金属の酸化物で形成された粒界層２が複数のＺｎＯ結晶粒子１の粒界に行き渡る。また、酸化物粒子３は余剰成分として最終的に微細組織を構成する。このように、固相反応法による工業的な製造プロセスによって、静電容量の電圧依存性を低減させた電圧非直線性抵抗体４を安定して製造することができる。すなわち、酸化物粒子３が粒界層２と同一の材料で形成されていれば生産性が向上するため好ましい。しかしながら粒界層２と酸化物粒子３とが異なる材料で形成されていてもよい。
　次に、従来の電圧非直線性抵抗体と、電圧非直線性抵抗体４における構成の差異と、この差異に起因した静電容量の電圧依存性への影響について説明する。
　従来の電圧非直線性抵抗体は、複数のＺｎＯ結晶粒子と粒界層とで構成されている。この構成において、ＺｎＯ結晶粒子の表面と粒界層との接続界面ではアクセプター準位が形成され、多結晶体組織での優れた障壁特性によってバリスタ特性が発現する。
　一方、電圧非直線性抵抗体４のＺｎＯ結晶粒子１の粒界における障壁では、粒界層２の内部に酸化物粒子３が存在する。この点で従来の電圧非直線性抵抗体とは構造が異なる。
　電圧非直線性抵抗体４における粒界層２は、多結晶体組織での障壁特性（バリスタ特性）発現の起源となっている。すなわち、電圧非直線性抵抗体４においても、粒界層２は従来の電圧非直線性抵抗体と同じ役割を果たすものと考えられる。たとえば、アルカリ土類金属がＳｒで、ＳｒとＣｏとを組み合わせる場合、粒界層２はＳｒＣｏＯ３で構成されている。
　図２Ａ、図２Ｂは電圧非直線性抵抗体４のエネルギー障壁構造を示す模式図であり、図２Ｃ、図２Ｄは従来の電圧非直線性抵抗体のエネルギー障壁構造を示す模式図である。図２Ａ、図２Ｃはバイアス電圧が印加されていない場合を示し、図２Ｂ、図２Ｄはバイアス電圧が印加されている場合を示す。
　図２Ｃに示すように、従来の電圧非直線性抵抗体のエネルギー障壁構造は、ＺｎＯ結晶粒子２１／ＺｎＯ結晶粒子２１となっている。すなわち、ＺｎＯ結晶粒子２１とＺｎＯ結晶粒子２１とが粒界層２２を挟んでＮ型／Ｎ型の電気伝導構造が形成されていると考えることができる。
　この構造において、ＺｎＯ結晶粒子２１の界面部に形成された無バイアス時の２重ショットキー障壁の粒界層２２（空乏層）の幅Ｗ５は、バイアス電圧を印加すると、図２Ｄに示すように大きくなり、粒界層２２（空乏層）の幅がＷ６になる。そのため、見かけの静電容量変化率は大きくなると考えられる。
　一方、電圧非直線性抵抗体４のエネルギー障壁構造は、図２Ａに示すように、ＺｎＯ結晶粒子１／酸化物粒子３／ＺｎＯ結晶粒子１となっている。そのため、ＺｎＯ結晶粒子１とＺｎＯ結晶粒子１の一粒界を２層の障壁が挟み込むＮ型／Ｐ型／Ｎ型の電気伝導構造が形成されていると考えることができる。
　このようなエネルギー障壁モデルは図２Ａに示すように、ＺｎＯ結晶粒子１（Ｎ型）に挟み込まれた酸化物粒子３（Ｐ型）との両接合面に粒界層２（空乏層）が存在する構造である。このエネルギー障壁モデルにおいて、図２Ｂに示すようにバイアス電圧を印加すると、ＮＰ側（逆バイアス）の粒界層２（空乏層）の幅Ｗ２は従来の電圧非直線性抵抗体の粒界層（空乏層）の幅Ｗ６と同様に大きくなりＷ４になる。一方、ＰＮ側（順バイアス）の粒界層２（空乏層）の幅Ｗ１は減少してＷ３に変化する。よって、電圧非直線性抵抗体４の電圧印加状態における粒界層２のトータル幅は、Ｗ３＋Ｗ４となる。このとき、Ｗ１の減少とＷ２の増加とが相殺され、見かけの静電容量変化率は小さくなっていると考えられる。
　以上のようなメカニズムによって、電圧非直線性抵抗体４では従来の電圧非直線性抵抗体よりも、静電容量の電圧依存性が大きく低減すると考えられる。
　なお、以上のようなエネルギー障壁構造モデルは、ＮＰ界面で構成されたツェナーダイオード（Ｎ／Ｐ型構造）を用いて検証できる。電圧非直線性抵抗体４のモデルでは、上述のように、Ｐ型組成物（酸化物粒子３）を挟むＮ型組成物（ＺｎＯ結晶粒子１）の界面に粒界層２（空乏層）が形成されている。このモデルの基本単位構造は、ツェナーダイオード（Ｎ／Ｐ型構造）を二つ接続した「ＮＰ＋ＰＮ」で表現できる。この「ＮＰ＋ＰＮ」のバリスタ特性は、ＰＮ接合は順方向なので殆ど寄与しないため、逆バイアスになるＮＰ接合のみの障壁で決定される。このようにツェナーダイオードを「ＮＰ＋ＰＮ」を基本単位として繰り返し接続することで多結晶体モデルである電圧非直線性抵抗体４のモデルを表現できる。具体的には、ＮＰ⇒ＮＰ＋ＰＮ⇒「ＮＰ＋ＰＮ」＋「ＮＰ＋ＰＮ」⇒「ＮＰ＋ＰＮ」＋「ＮＰ＋ＰＮ」＋「ＮＰ＋Ｎ」と繰り返して接続させることで、バリスタ特性を発現させながら静電容量のバイアス電圧依存性の低減を確認できる。
　図３は、これらのツェナーダイオード（Ｎ／Ｐ型構造）接続後の印加電圧による静電容量の変化率を測定した結果を示している。なお、Ａとして示しているのは、後述する実施例におけるサンプルＡの積層バリスタの特性を示している。図３から、Ｎ／Ｐ型の繰り返し数を増加させる程、静電容量の変化率が低下し、サンプルＡの特性に漸近する傾向を確認できる。
　以上のように、「ＮＰ＋ＰＮ」構造を多数接続させた多結晶体構造モデルは、静電容量の電圧依存性を低減させる効果がある。これら検証結果から、電圧非直線性抵抗体４は、Ｐ型半導体の役割を果たす酸化物粒子３と、Ｎ型半導体である複数のＺｎＯ結晶粒子１と、粒界層２（空乏層）とを含み、上述した「ＮＰ＋ＰＮ」の繰り返し構造であると推測することができる。
　なお、酸化物粒子３はＰ型半導体となるものであれば、特に限定されるものではない。
　なお、酸化物粒子３の結晶構造はＸ線回折パターンにより確認することができる。酸化物粒子３は析出相としてＺｎＯ結晶粒子１間や３つ以上のＺｎＯ結晶粒子１で構成される隙間部分などに散在しており、走査型電子顕微鏡（ＳＥＭ）によっても観察可能である。酸化物粒子３の析出量は断面観察におけるＺｎＯ結晶粒子１との面積比から見積もることができる。酸化物粒子３の析出量はＺｎＯの全量に対して０．５ａｔｍ％以上、１０ａｔｍ％以下の範囲がより好ましい。酸化物粒子３の析出量がこの範囲であれば、静電容量の電圧依存性をより低減させることができる。
　粒界層２を構成する酸化物に含まれたアルカリ土類金属はＳｒ、Ｃａ、Ｂａよりなる群から選ばれることが好ましい。これにより低いバリスタ電圧と、優れた非直線性を実現することができる。
　また粒界層２および酸化物粒子３は特に限定されないが、アルカリ土類金属の酸化物で構成されたペロブスカイト構造の固溶体であることが好ましい。これにより、低いバリスタ電圧と、優れた非直線性を実現することができる。
　また粒界層２の厚み（複数のＺｎＯ結晶粒子１の間の距離）は１ｎｍ以上、１０ｎｍ以下であることが好ましい。これにより、優れた電圧非直線性と強ＥＳＤ耐性を実現することができる。
　ＺｎＯ結晶粒子１の平均結晶粒子径は０．５μｍ以上、２μｍ以下であることが好ましい。これにより、ＥＳＤ耐性を向上することができ、ＥＳＤ保護用のバリスタに適する電圧非直線性抵抗体４を実現することができる。
　また、電圧非直線性抵抗体４中のＺｎＯの１ｍｏｌに対して、Ａｌ２Ｏ３換算で０．０００１ｍｏｌ以上、０．００３ｍｏｌ以下のＡｌを含有させることが好ましい。Ａｌの作用は明らかではないが、電圧非直線性抵抗体４が上記範囲のＡｌ成分を含むと、ＺｎＯ結晶粒子１、酸化物粒子３の粒子径が均一化する。そのため、焼結する際に結晶粒子が緻密化し、電圧非直線性抵抗体４はより低いバリスタ電圧を発現することができる。バリスタ電圧の低下は、電圧非直線性抵抗体４としての電圧非直線性αやＥＳＤ耐性ΔＶ１ｍＡの改善にも繋がり、より信頼性の高い電圧非直線性抵抗体４を実現することができる。
　なお、バリスタ電圧Ｖ１ｍＡ、電圧非直線性αおよびＥＳＤ耐性ΔＶ１ｍＡについては、実施例の説明に併せて詳細に説明する。また、一般的にセラミック組織を均一化すると、電圧非直線性抵抗体４の機械的強度も向上するので、熱衝撃や機器の落下衝撃に対する信頼性も高まる。
　次に図４を参照しながら、電圧非直線性抵抗体４を用いて作製された積層バリスタ１４について説明する。積層バリスタ１４は少なくとも一対の内部電極１２と、内部電極１２間に形成されたバリスタ層１１と、内部電極１２のそれぞれと電気的に接続された一対の外部電極１３とを有する。バリスタ層１１は、電圧非直線性抵抗体４で構成されている。外部電極１３は内部電極１２とバリスタ層１１とで構成された積層体の端部に形成されている。
　バリスタ特性を発現させるためには一対の内部電極１２間に電圧非直線性抵抗体４が形成されていればよく、一対の内部電極１２の上下面に配置される材料は限定されない。しかしながら電圧非直線性抵抗体４と異なる材料を一対の内部電極１２の上下面（外側）に配置した場合は異材間での原子拡散等によりバリスタ特性が低下してしまうことがある。そのため、好ましくは図４に示すように一対の内部電極１２間に形成される電圧非直線性抵抗体４と同様の材料を一対の内部電極１２の上下面に配置する構成が良い。
　次に積層バリスタ１４の製造方法の一例を説明する。まず、出発原料として、主成分であるＺｎＯ粉末と、副成分としてアルカリ土類金属を含むＳｒＣＯ３粉末およびＣｏ２Ｏ３粉末と、さらに化学的に高純度なＡｌ２Ｏ３粉末を準備し、所望の組成に秤量する。また、ＳｒＣＯ３粉末のＳｒ元素をＢａ元素またはＣａ元素に置換した粉末を用いてもよい。
　ＳｒＣＯ３粉末と、Ｃｏ２Ｏ３粉末は粒界層２および酸化物粒子３を構成する原料である。これらはあらかじめ直径１．０ｍｍの安定化ジルコニア製の玉石及び純水を入れたポリエチレン製ボールミルで２０時間混合し、平均粒子径を０．３μｍ±０．０３μｍにしておく。ＳｒＣＯ３粉末およびＣｏ２Ｏ３粉末の平均粒子径を、ＺｎＯ粉末の平均粒子径よりも小さくしておくことで、ＳｒＣＯ３粉末およびＣｏ２Ｏ３粉末がＺｎＯ粉末表面に均一に濡れ広がりやすくなり、電圧非直線性抵抗体４の微細構造が形成される。
　次に、これらの出発原料粉末をポリエチレン製ボールミルに入れ、直径２ｍｍの安定化ジルコニア製の玉石および純水を加え約２０時間混合し、平均粒子径が０．５μｍ±０．０５μｍとなるように粉砕し、その後、脱水乾燥する。
　乾燥後の粉末を２０メッシュのふるいを通して製粒した後、高純度アルミナ質のルツボに入れて約７５０℃～９５０℃にて大気中で２時間仮焼する。次いで、この仮焼後の粉末を上記混合時同様にポリエチレン製ボールミルに入れ、安定化ジルコニア製の玉石および純水を加え約２０時間粉砕して平均粒子径を０．５μｍ±０．１μｍにする。その後、含水率が０．１％以下になるまで脱水、乾燥する。
　脱水、乾燥して得られた粉末と有機バインダ等と分散媒とを混合してスラリーを調製する。このとき、分散物の平均粒子径が０．７０μｍ±０．１０μｍとなるように、凝集を抑制して、均一に分散する。このように調製されたスラリーをシート成形してセラミックシートを作製する。
　ここで、平均粒子径は、レーザー回折散乱式粒度分布装置で体積粒度分布から評価したＤ５０を意味する。具体的には、試料が分散しているスラリーを希釈用分散媒で希釈後、ホモジナイザーで均一に分散させる。このようにして測定用試料を調製し、装置に投入して粒度分布を測定する。
　なお、スラリーに含まれる分散媒が水であれば、希釈用分散媒としてヘキサメタリン酸ナトリウム水溶液を用いることができる。スラリーに含まれる分散媒が有機溶剤であれば、エタノールを希釈用分散媒として用いることができる。
　次に、上述したセラミックシートを所定枚数用意し、Ａｇ－Ｐｄ合金粒子と有機バインダとを混合した内部電極用導電性ペーストを各セラミックシートにスクリーン印刷法で印刷して、導体層を形成する。そして、導体層を形成したセラミックシートと、導電性ペーストを印刷していないセラミックシートとを所定の形状となるように積層する。この積層体を加圧することで積層体ブロックを作製する。
　次に、積層体ブロックを所望の寸法に切断分離して、個片の積層体チップを作製する。この積層体チップを大気中で５００℃程度に加熱して脱バインダ処理し、さらに大気中で１０００℃以上、１１００℃以下で焼成してセラミック焼結体を作製する。
　次に、このセラミック焼結体をバレル研磨して、セラミック焼結体の両端面に内部電極１２を露出させる。その後、このセラミック焼結体の側面（内部電極１２を露出させた面以外の面）にガラス製の絶縁層を形成する。
　次に、Ａｇ－Ｐｄ合金粒子と有機バインダとを混合した外部電極用導電性ペーストを、内部電極１２を露出させた面に塗布後に乾燥させて、大気中で１０００℃以上、１１００℃にて焼付け処理することで外部電極１３が形成され、積層バリスタ１４が完成する。
　なお、電解めっき法でＮｉ－Ｓｎ等の耐候性の良好な金属で外部電極１３の表面を被覆することで、酸化などによる外部電極１３の劣化を抑制することができる。
　（実施例）
　以下に、上述の製造方法にて作製された積層バリスタ１４と、従来の電圧非直線性抵抗体を用いて作製された積層バリスタについて詳細に説明する。
　（表１）に記載のサンプルＡは電圧非直線性抵抗体４を用いた積層バリスタ１４である。サンプルＡの出発原料は、主成分のＺｎＯ粉末を９７．５ａｔｍ％と、１．２５ａｔｍ％のＳｒＣＯ３粉末と、１．２５ａｔｍ％のＣｏ２Ｏ３粉末とに、さらに化学的に高純度なＡｌ２Ｏ３粉末を添加した混合物である。Ａｌ２Ｏ３粉末の添加量はＺｎＯ１ｍｏｌ当たり、０．００２ｍｏｌである。仮焼温度を８００℃、積層体チップの脱バインダ処理温度を４００℃、大気中での焼成温度を１０３０℃、外部電極１３の焼付け温度を７２０℃としている。
　従来の電圧非直線性抵抗体を用いて作製された+積層バリスタとして、Ｂｉ系の積層バリスタをサンプルＢ、Ｐｒ系の積層バリスタをサンプルＣとしている。
　サンプルＢの出発原料は、主成分のＺｎＯ粉末を９４．５ａｔｍ％と、０．１ａｔｍ％のＢｉ２Ｏ３粉末と、０．５ａｔｍ％のＣｏＯ粉末と、０．６ａｔｍ％のＭｎＯ粉末と、０．３ａｔｍ％のＳｂ２Ｏ３粉末と、４．０ａｔｍ％のＳｉＯ２粉末に、さらに化学的に高純度なＡｌ２Ｏ３粉末を添加した混合物である。Ａｌ２Ｏ３粉末の添加量はＺｎＯ１ｍｏｌ当たり、０．００１ｍｏｌである。
　サンプルＣの出発原料は、主成分のＺｎＯ粉末を９７．５ａｔｍ％と、０．６ａｔｍ％のＰｒ２Ｏ３粉末と、１．６ａｔｍ％のＣｏＯ粉末と、０．１ａｔｍ％のＣｒ２Ｏ３粉末と、０．２ａｔｍ％のＣａＯ粉末に、化学的に高純度なＡｌ２Ｏ３粉末を添加した混合物である。Ａｌ２Ｏ３粉末の添加量はＺｎＯ１ｍｏｌ当たり、０．０１ｍｏｌである。
　出発原料以外はサンプルＡと同様にしてサンプルＢ、サンプルＣの電圧非直線性抵抗体を調製している。サンプルＢのバリスタ電圧Ｖ１ｍＡは１２Ｖ級、サンプルＣのバリスタ電圧Ｖ１ｍＡは８Ｖ級である。
　なお、サンプルＡ～サンプルＣのいずれも外形寸法は同じで、長手方向が１．０ｍｍ、幅方向が０．５ｍｍ、厚み方向が０．５ｍｍである。また内部電極１２間に配置されるバリスタ層１１の厚みは約２０μｍ、内部電極１２の層数は１０層、１層当りの面積（内部電極１２の重なり面積）は約０．０６ｍｍ２である。
　電気特性として、バリスタ電圧Ｖ１ｍＡ、電圧非直線性を示すα、ＥＳＤ耐性を示すΔＶ１ｍＡ、静電容量Ｃの電圧依存性ΔＣを、各サンプル１０個について測定し、平均値を求める。
　バリスタ電圧Ｖ１ｍＡとは電流が１ｍＡ流れたときの端子間電圧値であり、電圧非直線性αは、１ｍＡの電流を流した時の電圧値をＶ１ｍＡ、１０μＡの電流を流したときの電圧値をＶ１０μＡとしたときの比であり、α＝Ｖ１ｍＡ／Ｖ１０μＡである。
　静電容量Ｃは、測定周波数を１ＭＨｚ、測定電圧１Ｖｒｍｓ、無ＤＣバイアスとして測定する。次にＤＣ電圧を印加したときの静電容量Ｃ’を測定し、ΔＣ＝Ｃ’－Ｃを求める。一方、このとき印加したＤＣ電圧をバリスタ電圧Ｖ１ｍＡで規格化して課電率を求める。静電容量の電圧依存性があると、静電容量Ｃの変化率ΔＣは、課電率によって変化する。そのため、課電率に対する変化率ΔＣの変化を評価する。
　また、ＥＳＤ耐性はＩＥＣ６１０００－４－２に準拠して評価する。すなわち、８ｋＶのＥＳＤ電圧（充電容量１５０ｐＦ、放電抵抗３３０Ω）を静電気放電シミュレータから積層バリスタに印加する前後のバリスタ電圧Ｖ１ｍＡを測定する。そして、ＥＳＤ電圧印加後のバリスタ電圧Ｖ１ｍＡの値から、ＥＳＤ電圧印加前のバリスタ電圧Ｖ１ｍＡの値を減じて変化率ΔＶ１ｍＡを求める。また、電子顕微鏡を用いた観察像からインターセプト法によりＺｎＯ結晶粒子１の平均結晶粒子径Ｄｇを評価する。
　以上の評価結果を（表１）および図５に示す。なお、（表１）中のΔＣは、各々課電率５０％での値を示している。
Figure JPOXMLDOC01-appb-T000001
　まず、サンプルＡ～サンプルＣのバリスタ電圧Ｖ１ｍＡ、電圧非直線性αおよびＥＳＤ耐性ΔＶ１ｍＡについて説明する。サンプルＡのバリスタ電圧Ｖ１ｍＡは５．８Ｖであり、サンプルＢ、サンプルＣのバリスタ電圧に比べて低い。サンプルＡの非直線性αは、サンプルＢよりも優れ、サンプルＣとはほぼ同等の値を示している。
　一般に、バリスタ電圧Ｖ１ｍＡが低いとＥＳＤ耐性も低い。しかしながら、最もバリスタ電圧の低いサンプルＡのΔＶ１ｍＡは０．３％である。すなわち、サンプルＢ、サンプルＣに比べて、バリスタ電圧Ｖ１ｍＡの変化率が最も小さい。このようにサンプルＡは優れたバリスタ特性を有する。
　次に、静電容量の電圧依存性について図５を参照しながら詳細に説明する。図５はサンプルＡ～サンプルＣにおける静電容量Ｃの電圧依存性を示すグラフである。
　図５から明らかなように、サンプルＢ、サンプルＣのΔＣは、大きな電圧依存性を有しており、課電率の増大にともない静電容量は減少している。（表１）にも示すように、課電率５０％におけるΔＣは、サンプルＢ、サンプルＣともに、約－１４％に至っている。一方、サンプルＡのΔＣは約＋０．５％であり、サンプルＢ、サンプルＣと比較してΔＣが明らかに小さく、静電容量Ｃの電圧依存性は極めて小さい。
　次に、高分解能ＴＥＭ及びＥＤＳを用いて電圧非直線性抵抗体４の粒界層２におけるＳｒ元素とＣｏ元素の元素分布した結果を図６に示す。図６は図１Ｂ、図１Ｃに示す６－６線におけるＳｒ元素およびＣｏ元素の濃度をライン分析した結果を示す。６－６線における粒界層２の厚み（幅）は約７ｎｍであり、粒界層２にはＳｒとＣｏを含む酸化物が高濃度で存在している。また、粒界層２の厚みは部分により異なり、１ｎｍ～１０ｎｍ程度の分布を有する。なお、ＥＤＳによる元素分析から、酸化物粒子３の析出量は、全ＺｎＯ粉末の量に対して２．１ａｔｍ％である。
　以上のように、電圧非直線性抵抗体４をバリスタ層１１として用いることで、バリスタ電圧を低下するとともにＥＳＤ耐性を高め、しかも、静電容量の電圧依存性を極めて低減させることができる。
　本発明による電圧非直線性抵抗体を用いた積層バリスタは、低いバリスタ電圧と、非常に優れたＥＳＤ耐性を有する。しかも静電容量の電圧依存性が小さい。そのため、各種電子機器におけるＥＳＤ対策に適したバリスタとして特に有用である。
１，２１　　ＺｎＯ結晶粒子
２，２２　　粒界層
３　　酸化物粒子
４　　電圧非直線性抵抗体
１１　　バリスタ層
１２　　内部電極
１３　　外部電極
１４　　積層バリスタ

Claims (14)

  1. Ｎ型の複数のＺｎＯ結晶粒子と、
    前記Ｎ型の複数のＺｎＯ結晶粒子間に形成され、アルカリ土類金属を含んだ酸化物を含む粒界層と、
    前記粒界層を介して前記Ｎ型の複数のＺｎＯ結晶粒子間に配置されたＰ型半導体である酸化物粒子と、を備えた、
    電圧非直線性抵抗体。
  2. 前記粒界層を構成する前記酸化物に含まれた前記アルカリ土類金属はＳｒ、Ｃａ、Ｂａよりなる群から選ばれる、
    請求項１記載の電圧非直線性抵抗体。
  3. 前記酸化物粒子は前記粒界層と同一の材料で形成されている、
    請求項１記載の電圧非直線性抵抗体。
  4. 前記粒界層はペロブスカイト構造の固溶体であり、
    前記酸化物粒子はペロブスカイト構造の固溶体である、
    請求項１記載の電圧非直線性抵抗体。
  5. 前記粒界層の厚みが１ｎｍ以上、１０ｎｍ以下である、
    請求項１記載の電圧非直線性抵抗体。
  6. 前記複数のＺｎＯ結晶粒子の平均結晶粒子径は０．５μｍ以上、２μｍ以下である、
    請求項１記載の電圧非直線性抵抗体。
  7. 前記非直線性抵抗体に含まれるＺｎＯの１ｍｏｌに対して、ＡｌをＡｌ２Ｏ３に換算して０．０００１ｍｏｌ以上、０．００３ｍｏｌ以下、含有する、
    請求項１記載の電圧非直線性抵抗体。
  8. 一対の内部電極と、
    前記一対の内部電極間に形成されたバリスタ層と、
    前記一対の内部電極とそれぞれ電気的に接続された一対の外部電極と、を備え、
    前記バリスタ層は、
    Ｎ型の複数のＺｎＯ結晶粒子と、
    前記Ｎ型の複数のＺｎＯ結晶粒子間に形成され、アルカリ土類金属を含んだ酸化物を含む粒界層と、
    前記粒界層を介して前記Ｎ型の複数のＺｎＯ結晶粒子間に配置されたＰ型半導体である酸化物粒子と、を含む電圧非直線性抵抗体で構成された、
    積層バリスタ。
  9. 前記粒界層を構成する前記酸化物に含まれた前記アルカリ土類金属はＳｒ、Ｃａ、Ｂａよりなる群から選ばれる、
    請求項８記載の積層バリスタ。
  10. 前記酸化物粒子は前記粒界層と同一の材料で形成されている、
    請求項８記載の積層バリスタ。
  11. 前記粒界層はペロブスカイト構造の固溶体であり、
    前記酸化物粒子はペロブスカイト構造の固溶体である、
    請求項８記載の積層バリスタ。
  12. 前記粒界層の厚みが１ｎｍ以上、１０ｎｍ以下である、
    請求項８記載の積層バリスタ。
  13. 前記複数のＺｎＯ結晶粒子の平均結晶粒子径は０．５μｍ以上、２μｍ以下である、
    請求項８記載の積層バリスタ。
  14. 前記非直線性抵抗体に含まれるＺｎＯの１ｍｏｌに対して、ＡｌをＡｌ２Ｏ３に換算して０．０００１ｍｏｌ以上、０．００３ｍｏｌ以下、含有する、
    請求項８記載の積層バリスタ。
PCT/JP2013/003273 2012-05-25 2013-05-23 電圧非直線性抵抗体およびこれを用いた積層バリスタ WO2013175794A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201380026166.4A CN104321837B (zh) 2012-05-25 2013-05-23 电压非线性电阻体以及使用了其的层叠变阻器
US14/396,865 US9337355B2 (en) 2012-05-25 2013-05-23 Voltage nonlinear resistor and multilayer varistor using same
JP2014516677A JPWO2013175794A1 (ja) 2012-05-25 2013-05-23 電圧非直線性抵抗体およびこれを用いた積層バリスタ

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012119666 2012-05-25
JP2012-119666 2012-05-25

Publications (1)

Publication Number Publication Date
WO2013175794A1 true WO2013175794A1 (ja) 2013-11-28

Family

ID=49623500

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/003273 WO2013175794A1 (ja) 2012-05-25 2013-05-23 電圧非直線性抵抗体およびこれを用いた積層バリスタ

Country Status (4)

Country Link
US (1) US9337355B2 (ja)
JP (1) JPWO2013175794A1 (ja)
CN (1) CN104321837B (ja)
WO (1) WO2013175794A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016146379A (ja) * 2015-02-06 2016-08-12 パナソニックＩｐマネジメント株式会社 電圧非直線性抵抗体組成物とこれを用いたバリスタおよび積層バリスタ
JP2016146380A (ja) * 2015-02-06 2016-08-12 パナソニックＩｐマネジメント株式会社 電圧非直線性抵抗体組成物とこれを用いたバリスタおよび積層バリスタ
CN116655369A (zh) * 2023-06-19 2023-08-29 陕西科技大学 一种仅包含单个双肖特基晶界势垒的三层结构压敏陶瓷及其制备方法和应用

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10529518B2 (en) * 2016-09-19 2020-01-07 Analog Devices Global Protection schemes for MEMS switch devices
JP7411870B2 (ja) * 2019-01-16 2024-01-12 パナソニックＩｐマネジメント株式会社 バリスタ集合体

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005079327A (ja) * 2003-08-29 2005-03-24 Tdk Corp バリスタ及びバリスタの製造方法
JP2009283892A (ja) * 2008-04-23 2009-12-03 Panasonic Corp 電圧非直線性抵抗体組成物および積層バリスタ
WO2010122732A1 (ja) * 2009-04-23 2010-10-28 パナソニック株式会社 サージ吸収素子

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3710062B2 (ja) 2002-10-25 2005-10-26 Ｔｄｋ株式会社 電圧非直線性抵抗体磁器組成物、電子部品および積層チップバリスタ
JP2007005500A (ja) 2005-06-22 2007-01-11 Koa Corp 酸化亜鉛積層型バリスタ及びその製造方法
JP5217984B2 (ja) * 2008-04-16 2013-06-19 パナソニック株式会社 電圧非直線性抵抗体組成物および積層バリスタ
JP5212059B2 (ja) * 2008-03-14 2013-06-19 パナソニック株式会社 電圧非直線性抵抗体組成物および積層バリスタ
US7973638B2 (en) * 2008-03-14 2011-07-05 Panasonic Corporation Voltage non-linear resistor ceramic composition and multilayer varistor using the same
JP6089220B2 (ja) * 2011-12-21 2017-03-08 パナソニックＩｐマネジメント株式会社 電圧非直線性抵抗体組成物およびこれを用いた積層バリスタ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005079327A (ja) * 2003-08-29 2005-03-24 Tdk Corp バリスタ及びバリスタの製造方法
JP2009283892A (ja) * 2008-04-23 2009-12-03 Panasonic Corp 電圧非直線性抵抗体組成物および積層バリスタ
WO2010122732A1 (ja) * 2009-04-23 2010-10-28 パナソニック株式会社 サージ吸収素子

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016146379A (ja) * 2015-02-06 2016-08-12 パナソニックＩｐマネジメント株式会社 電圧非直線性抵抗体組成物とこれを用いたバリスタおよび積層バリスタ
JP2016146380A (ja) * 2015-02-06 2016-08-12 パナソニックＩｐマネジメント株式会社 電圧非直線性抵抗体組成物とこれを用いたバリスタおよび積層バリスタ
CN116655369A (zh) * 2023-06-19 2023-08-29 陕西科技大学 一种仅包含单个双肖特基晶界势垒的三层结构压敏陶瓷及其制备方法和应用
CN116655369B (zh) * 2023-06-19 2024-03-22 陕西科技大学 一种仅包含单个双肖特基晶界势垒的三层结构压敏陶瓷及其制备方法和应用

Also Published As

Publication number Publication date
CN104321837B (zh) 2017-02-22
CN104321837A (zh) 2015-01-28
JPWO2013175794A1 (ja) 2016-01-12
US20150076490A1 (en) 2015-03-19
US9337355B2 (en) 2016-05-10

Similar Documents

Publication Publication Date Title
WO2010122732A1 (ja) サージ吸収素子
KR100674385B1 (ko) 적층형 칩 배리스터
US8217751B2 (en) Electronic device and method
KR101015035B1 (ko) 배리스터
US7541910B2 (en) Multilayer zinc oxide varistor
WO2013175794A1 (ja) 電圧非直線性抵抗体およびこれを用いた積層バリスタ
US8711537B2 (en) ESD protection device and method for producing the same
WO2015072277A1 (ja) バリスタ機能付き積層型半導体セラミックコンデンサとその製造方法
US7259957B2 (en) Laminated ceramic capacitor
CN109767917A (zh) 多层电容器及介电组合物
JP4571164B2 (ja) 電気的過大応力に対する保護のために使用されるセラミック材料、及びそれを使用する低キャパシタンス多層チップバリスタ
JP5212059B2 (ja) 電圧非直線性抵抗体組成物および積層バリスタ
JP6089220B2 (ja) 電圧非直線性抵抗体組成物およびこれを用いた積層バリスタ
US6645393B2 (en) Material compositions for transient voltage suppressors
JP2005353845A (ja) 積層型チップバリスタ
JP2013197447A (ja) 積層バリスタの製造方法
JP4262141B2 (ja) 積層型チップバリスタ及びその製造方法
JP5212060B2 (ja) 電圧非直線性抵抗体組成物および積層バリスタ
JP4683068B2 (ja) 積層型チップバリスタ
JP5217984B2 (ja) 電圧非直線性抵抗体組成物および積層バリスタ
JP5418993B2 (ja) 積層型半導体セラミックコンデンサの製造方法、及び積層型半導体セラミックコンデンサ
US20100157492A1 (en) Electronic device and associated method
JP2005183593A (ja) 接合型電圧依存性抵抗器およびその製造方法
JP2001110607A (ja) 積層型バリスタの製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13794605

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014516677

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14396865

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13794605

Country of ref document: EP

Kind code of ref document: A1