JPWO2013175794A1 - 電圧非直線性抵抗体およびこれを用いた積層バリスタ - Google Patents

電圧非直線性抵抗体およびこれを用いた積層バリスタ Download PDF

Info

Publication number
JPWO2013175794A1
JPWO2013175794A1 JP2014516677A JP2014516677A JPWO2013175794A1 JP WO2013175794 A1 JPWO2013175794 A1 JP WO2013175794A1 JP 2014516677 A JP2014516677 A JP 2014516677A JP 2014516677 A JP2014516677 A JP 2014516677A JP WO2013175794 A1 JPWO2013175794 A1 JP WO2013175794A1
Authority
JP
Japan
Prior art keywords
voltage
grain boundary
boundary layer
nonlinear resistor
varistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014516677A
Other languages
English (en)
Inventor
英一 古賀
英一 古賀
将之 鳳桐
将之 鳳桐
佳子 東
佳子 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2014516677A priority Critical patent/JPWO2013175794A1/ja
Publication of JPWO2013175794A1 publication Critical patent/JPWO2013175794A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/8605Resistors with PN junctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/105Varistor cores
    • H01C7/108Metal oxide
    • H01C7/112ZnO type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/148Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thermistors And Varistors (AREA)

Abstract

電圧非直線性抵抗体は、N型の複数のZnO結晶粒子と、粒界層と、P型半導体である酸化物粒子とを含む。粒界層は複数のZnO結晶粒子間に形成され、アルカリ土類金属の一種の酸化物を少なくとも含む。酸化物粒子は粒界層を介して複数のZnO結晶粒子間に配置されている。

Description

本発明は、電子機器を静電気から保護するのに適した積層バリスタに関する。特に、この積層バリスタに用いられる電圧非直線性抵抗体に関する。
電子機器に用いられるIC等の半導体デバイスは、静電気(ESD)によって破壊されたり、その特性が低下したりすることがある。特に、最近の半導体デバイスには高速動作が求められ、それに伴い最近の半導体デバイスはESDに対して脆弱になっている。ESDによって半導体デバイスが破壊されると、電子機器に誤動作や故障などの深刻な障害を招く。このため近年、各種電子機器におけるESD対策の重要性が増し、ESD対策部品として電圧非直線性を示す電圧非直線性抵抗体を用いたバリスタが広く用いられている。
ESD対策に用いられるバリスタは、ESDを吸収する特性に優れ、かつ、バリスタ自体がESDで破壊されないよう、ESD耐性に優れている必要がある。また、ESDの侵入がない状態では、バリスタは単に静電容量として存在する。そのため、バリスタは、回路の動作へ悪影響を与えない程度に適切な静電容量値を有する必要がある。
このようなESD対策用途の電圧非直線性抵抗体は、一般にバリスタ特性発現添加物により、Pr系(例えば、特許文献1)とBi系(例えば、特許文献2)との2種に大別される。このうちPr系の積層バリスタはバリスタ電圧を低くするのに適し、Bi系の積層バリスタは静電容量を小さくするのに適する。バリスタ電圧と静電容量は、2種の材料系を適宜使い分けし、さらには電極間のバリスタ層の厚みおよび電極の重なり面積を適宜設定することによって調整することが可能である。
特開2004−146675号公報 特開2007−5500号公報
本発明は、静電容量の電圧依存性を低減させた電圧非直線性抵抗体とそれを用いた積層バリスタである。本発明の電圧非直線性抵抗体は、N型の複数のZnO結晶粒子と、粒界層と、P型半導体である酸化物粒子とを含む。粒界層は複数のZnO結晶粒子間に形成され、アルカリ土類金属の一種の酸化物を少なくとも含む。酸化物粒子は粒界層を介して複数のZnO結晶粒子間に配置されている。この電圧非直線性抵抗体では上記構成により静電容量の電圧依存性が低減される。また本発明の積層バリスタは一対の内部電極と、この内部電極間に形成されたバリスタ層と、これらの内部電極とそれぞれ電気的に接続された一対の外部電極とを有し、バリスタ層が上記電圧非直線性抵抗体で構成されている。
図1Aは本発明の実施の形態における電圧非直線性抵抗体の微細組織の断面模式図である。 図1Bは図1Aに示す電圧非直線性抵抗体の断面透過型電子顕微鏡(TEM)観察像を示す図である。 図1Cは図1Bの模式図である。 図2Aは本発明の実施の形態における電圧非直線性抵抗体の粒界部のバイアス電圧印加前のエネルギー障壁構造を示す模式図である。 図2Bは本発明の実施の形態における電圧非直線性抵抗体の粒界部のバイアス電圧印加後のエネルギー障壁構造を示す模式図である。 図2Cは本発明の実施の形態とは異なる電圧非直線性抵抗体の粒界部のバイアス電圧印加前のエネルギー障壁構造を示す模式図である。 図2Dは本発明の実施の形態とは異なる電圧非直線性抵抗体の粒界部のバイアス電圧印加後のエネルギー障壁構造を示す模式図である。 図3はツェナーダイオードの構成と静電容量の電圧依存性との関係、および本発明の実施の形態における電圧非直線性抵抗体を用いて作製された積層バリスタの静電容量の電圧依存性を示すグラフである。 図4は本発明の実施の形態における積層バリスタの断面模式図である。 図5は本発明の実施の形態における積層バリスタと、従来の積層バリスタとのそれぞれの一例における、静電容量の電圧依存性を示すグラフである。 図6は本発明の実施の形態における電圧非直線性抵抗の粒界層のSr元素およびCo元素の濃度分布をライン分析した結果を示すグラフである。
本発明の実施の形態の説明に先立ち、従来の電圧非直線性抵抗体における課題を説明する。従来のPr系、Bi系の電圧非直線性抵抗体の静電容量は電圧依存性を有する。すなわち、印加電圧値が高いほど静電容量は減少する。このため、実際の回路に搭載し回路電圧が印加されると、その印加電圧値に依存して静電容量値が変動し、動作不良などの問題を引き起こす場合がある。最近のモバイル電子機器に代表される信号ライン用途の電子部品においては、信号品質の安定化が強く要望されている。そのため、信号ラインに搭載されたバリスタでは、印加電圧値による静電容量の変動が小さいことが望まれる。
従来の電圧非直線性抵抗体の静電容量は、バリスタ特性の発現部位であるZnO結晶粒子間の粒界構造に起因している。そしてZnO結晶粒子の界面部に形成された2重ショットキー障壁における空乏層の幅が電圧に依存するために静電容量が電圧依存性を有すると考えられている。
以下、本発明の実施の形態について、図面を参照しながら説明する。図1Aは本発明の実施の形態における電圧非直線性抵抗体4の微細組織の断面模式図である。図1Bは電圧非直線性抵抗体4の断面透過型電子顕微鏡(TEM)観察像を示す図である。すなわち、図1Bは電圧非直線性抵抗体4をArミリングによって薄片化して作製した試料の、図1Aに示す酸化物粒子3付近を、高分解能TEMによって観察した断面拡大写真である。図1Cは図1Bの模式図である。
電圧非直線性抵抗体4は、複数のZnO結晶粒子1と、粒界層2と、酸化物粒子3とを含む。粒界層2はアルカリ土類金属の一種を少なくとも含み、複数のZnO結晶粒子1間に配置されている。酸化物粒子3は、粒界層2を介して複数のZnO結晶粒子1間に配置されている。すなわち、ZnO結晶粒子1の粒界には粒界層2が介在し、粒界層2の内部に酸化物粒子3が存在している。複数のZnO結晶粒子1は粒界層2と酸化物粒子3とを介して接合されている。
さらに言い換えると、図1B、図1Cに示すように、酸化物粒子3は複数のZnO結晶粒子1の間に、粒界層2を介して介在している。
電圧非直線性抵抗体4の微細組織については、例えば、高分解能TEMによってZnO結晶粒子1、粒界層2および酸化物粒子3を観察することができる。またエネルギー分散型X線分析(EDS)を用いて、ZnO結晶粒子1、粒界層2、酸化物粒子3の元素分析が可能である。
粒界層2および酸化物粒子3は、ZnO結晶粒子1とアルカリ土類金属の酸化物とを共存させながら焼結させることで形成される。この方法によりアルカリ土類金属の酸化物で形成された粒界層2が複数のZnO結晶粒子1の粒界に行き渡る。また、酸化物粒子3は余剰成分として最終的に微細組織を構成する。このように、固相反応法による工業的な製造プロセスによって、静電容量の電圧依存性を低減させた電圧非直線性抵抗体4を安定して製造することができる。すなわち、酸化物粒子3が粒界層2と同一の材料で形成されていれば生産性が向上するため好ましい。しかしながら粒界層2と酸化物粒子3とが異なる材料で形成されていてもよい。
次に、従来の電圧非直線性抵抗体と、電圧非直線性抵抗体4における構成の差異と、この差異に起因した静電容量の電圧依存性への影響について説明する。
従来の電圧非直線性抵抗体は、複数のZnO結晶粒子と粒界層とで構成されている。この構成において、ZnO結晶粒子の表面と粒界層との接続界面ではアクセプター準位が形成され、多結晶体組織での優れた障壁特性によってバリスタ特性が発現する。
一方、電圧非直線性抵抗体4のZnO結晶粒子1の粒界における障壁では、粒界層2の内部に酸化物粒子3が存在する。この点で従来の電圧非直線性抵抗体とは構造が異なる。
電圧非直線性抵抗体4における粒界層2は、多結晶体組織での障壁特性(バリスタ特性)発現の起源となっている。すなわち、電圧非直線性抵抗体4においても、粒界層2は従来の電圧非直線性抵抗体と同じ役割を果たすものと考えられる。たとえば、アルカリ土類金属がSrで、SrとCoとを組み合わせる場合、粒界層2はSrCoOで構成されている。
図2A、図2Bは電圧非直線性抵抗体4のエネルギー障壁構造を示す模式図であり、図2C、図2Dは従来の電圧非直線性抵抗体のエネルギー障壁構造を示す模式図である。図2A、図2Cはバイアス電圧が印加されていない場合を示し、図2B、図2Dはバイアス電圧が印加されている場合を示す。
図2Cに示すように、従来の電圧非直線性抵抗体のエネルギー障壁構造は、ZnO結晶粒子21/ZnO結晶粒子21となっている。すなわち、ZnO結晶粒子21とZnO結晶粒子21とが粒界層22を挟んでN型/N型の電気伝導構造が形成されていると考えることができる。
この構造において、ZnO結晶粒子21の界面部に形成された無バイアス時の2重ショットキー障壁の粒界層22(空乏層)の幅W5は、バイアス電圧を印加すると、図2Dに示すように大きくなり、粒界層22(空乏層)の幅がW6になる。そのため、見かけの静電容量変化率は大きくなると考えられる。
一方、電圧非直線性抵抗体4のエネルギー障壁構造は、図2Aに示すように、ZnO結晶粒子1/酸化物粒子3/ZnO結晶粒子1となっている。そのため、ZnO結晶粒子1とZnO結晶粒子1の一粒界を2層の障壁が挟み込むN型/P型/N型の電気伝導構造が形成されていると考えることができる。
このようなエネルギー障壁モデルは図2Aに示すように、ZnO結晶粒子1(N型)に挟み込まれた酸化物粒子3(P型)との両接合面に粒界層2(空乏層)が存在する構造である。このエネルギー障壁モデルにおいて、図2Bに示すようにバイアス電圧を印加すると、NP側(逆バイアス)の粒界層2(空乏層)の幅W2は従来の電圧非直線性抵抗体の粒界層(空乏層)の幅W6と同様に大きくなりW4になる。一方、PN側(順バイアス)の粒界層2(空乏層)の幅W1は減少してW3に変化する。よって、電圧非直線性抵抗体4の電圧印加状態における粒界層2のトータル幅は、W3+W4となる。このとき、W1の減少とW2の増加とが相殺され、見かけの静電容量変化率は小さくなっていると考えられる。
以上のようなメカニズムによって、電圧非直線性抵抗体4では従来の電圧非直線性抵抗体よりも、静電容量の電圧依存性が大きく低減すると考えられる。
なお、以上のようなエネルギー障壁構造モデルは、NP界面で構成されたツェナーダイオード(N/P型構造)を用いて検証できる。電圧非直線性抵抗体4のモデルでは、上述のように、P型組成物(酸化物粒子3)を挟むN型組成物(ZnO結晶粒子1)の界面に粒界層2(空乏層)が形成されている。このモデルの基本単位構造は、ツェナーダイオード(N/P型構造)を二つ接続した「NP+PN」で表現できる。この「NP+PN」のバリスタ特性は、PN接合は順方向なので殆ど寄与しないため、逆バイアスになるNP接合のみの障壁で決定される。このようにツェナーダイオードを「NP+PN」を基本単位として繰り返し接続することで多結晶体モデルである電圧非直線性抵抗体4のモデルを表現できる。具体的には、NP⇒NP+PN⇒「NP+PN」+「NP+PN」⇒「NP+PN」+「NP+PN」+「NP+N」と繰り返して接続させることで、バリスタ特性を発現させながら静電容量のバイアス電圧依存性の低減を確認できる。
図3は、これらのツェナーダイオード(N/P型構造)接続後の印加電圧による静電容量の変化率を測定した結果を示している。なお、Aとして示しているのは、後述する実施例におけるサンプルAの積層バリスタの特性を示している。図3から、N/P型の繰り返し数を増加させる程、静電容量の変化率が低下し、サンプルAの特性に漸近する傾向を確認できる。
以上のように、「NP+PN」構造を多数接続させた多結晶体構造モデルは、静電容量の電圧依存性を低減させる効果がある。これら検証結果から、電圧非直線性抵抗体4は、P型半導体の役割を果たす酸化物粒子3と、N型半導体である複数のZnO結晶粒子1と、粒界層2(空乏層)とを含み、上述した「NP+PN」の繰り返し構造であると推測することができる。
なお、酸化物粒子3はP型半導体となるものであれば、特に限定されるものではない。
なお、酸化物粒子3の結晶構造はX線回折パターンにより確認することができる。酸化物粒子3は析出相としてZnO結晶粒子1間や3つ以上のZnO結晶粒子1で構成される隙間部分などに散在しており、走査型電子顕微鏡(SEM)によっても観察可能である。酸化物粒子3の析出量は断面観察におけるZnO結晶粒子1との面積比から見積もることができる。酸化物粒子3の析出量はZnOの全量に対して0.5atm%以上、10atm%以下の範囲がより好ましい。酸化物粒子3の析出量がこの範囲であれば、静電容量の電圧依存性をより低減させることができる。
粒界層2を構成する酸化物に含まれたアルカリ土類金属はSr、Ca、Baよりなる群から選ばれることが好ましい。これにより低いバリスタ電圧と、優れた非直線性を実現することができる。
また粒界層2および酸化物粒子3は特に限定されないが、アルカリ土類金属の酸化物で構成されたペロブスカイト構造の固溶体であることが好ましい。これにより、低いバリスタ電圧と、優れた非直線性を実現することができる。
また粒界層2の厚み(複数のZnO結晶粒子1の間の距離)は1nm以上、10nm以下であることが好ましい。これにより、優れた電圧非直線性と強ESD耐性を実現することができる。
ZnO結晶粒子1の平均結晶粒子径は0.5μm以上、2μm以下であることが好ましい。これにより、ESD耐性を向上することができ、ESD保護用のバリスタに適する電圧非直線性抵抗体4を実現することができる。
また、電圧非直線性抵抗体4中のZnOの1molに対して、Al換算で0.0001mol以上、0.003mol以下のAlを含有させることが好ましい。Alの作用は明らかではないが、電圧非直線性抵抗体4が上記範囲のAl成分を含むと、ZnO結晶粒子1、酸化物粒子3の粒子径が均一化する。そのため、焼結する際に結晶粒子が緻密化し、電圧非直線性抵抗体4はより低いバリスタ電圧を発現することができる。バリスタ電圧の低下は、電圧非直線性抵抗体4としての電圧非直線性αやESD耐性ΔV1mAの改善にも繋がり、より信頼性の高い電圧非直線性抵抗体4を実現することができる。
なお、バリスタ電圧V1mA、電圧非直線性αおよびESD耐性ΔV1mAについては、実施例の説明に併せて詳細に説明する。また、一般的にセラミック組織を均一化すると、電圧非直線性抵抗体4の機械的強度も向上するので、熱衝撃や機器の落下衝撃に対する信頼性も高まる。
次に図4を参照しながら、電圧非直線性抵抗体4を用いて作製された積層バリスタ14について説明する。積層バリスタ14は少なくとも一対の内部電極12と、内部電極12間に形成されたバリスタ層11と、内部電極12のそれぞれと電気的に接続された一対の外部電極13とを有する。バリスタ層11は、電圧非直線性抵抗体4で構成されている。外部電極13は内部電極12とバリスタ層11とで構成された積層体の端部に形成されている。
バリスタ特性を発現させるためには一対の内部電極12間に電圧非直線性抵抗体4が形成されていればよく、一対の内部電極12の上下面に配置される材料は限定されない。しかしながら電圧非直線性抵抗体4と異なる材料を一対の内部電極12の上下面(外側)に配置した場合は異材間での原子拡散等によりバリスタ特性が低下してしまうことがある。そのため、好ましくは図4に示すように一対の内部電極12間に形成される電圧非直線性抵抗体4と同様の材料を一対の内部電極12の上下面に配置する構成が良い。
次に積層バリスタ14の製造方法の一例を説明する。まず、出発原料として、主成分であるZnO粉末と、副成分としてアルカリ土類金属を含むSrCO粉末およびCo粉末と、さらに化学的に高純度なAl粉末を準備し、所望の組成に秤量する。また、SrCO粉末のSr元素をBa元素またはCa元素に置換した粉末を用いてもよい。
SrCO粉末と、Co粉末は粒界層2および酸化物粒子3を構成する原料である。これらはあらかじめ直径1.0mmの安定化ジルコニア製の玉石及び純水を入れたポリエチレン製ボールミルで20時間混合し、平均粒子径を0.3μm±0.03μmにしておく。SrCO粉末およびCo粉末の平均粒子径を、ZnO粉末の平均粒子径よりも小さくしておくことで、SrCO粉末およびCo粉末がZnO粉末表面に均一に濡れ広がりやすくなり、電圧非直線性抵抗体4の微細構造が形成される。
次に、これらの出発原料粉末をポリエチレン製ボールミルに入れ、直径2mmの安定化ジルコニア製の玉石および純水を加え約20時間混合し、平均粒子径が0.5μm±0.05μmとなるように粉砕し、その後、脱水乾燥する。
乾燥後の粉末を20メッシュのふるいを通して製粒した後、高純度アルミナ質のルツボに入れて約750℃〜950℃にて大気中で2時間仮焼する。次いで、この仮焼後の粉末を上記混合時同様にポリエチレン製ボールミルに入れ、安定化ジルコニア製の玉石および純水を加え約20時間粉砕して平均粒子径を0.5μm±0.1μmにする。その後、含水率が0.1%以下になるまで脱水、乾燥する。
脱水、乾燥して得られた粉末と有機バインダ等と分散媒とを混合してスラリーを調製する。このとき、分散物の平均粒子径が0.70μm±0.10μmとなるように、凝集を抑制して、均一に分散する。このように調製されたスラリーをシート成形してセラミックシートを作製する。
ここで、平均粒子径は、レーザー回折散乱式粒度分布装置で体積粒度分布から評価したD50を意味する。具体的には、試料が分散しているスラリーを希釈用分散媒で希釈後、ホモジナイザーで均一に分散させる。このようにして測定用試料を調製し、装置に投入して粒度分布を測定する。
なお、スラリーに含まれる分散媒が水であれば、希釈用分散媒としてヘキサメタリン酸ナトリウム水溶液を用いることができる。スラリーに含まれる分散媒が有機溶剤であれば、エタノールを希釈用分散媒として用いることができる。
次に、上述したセラミックシートを所定枚数用意し、Ag−Pd合金粒子と有機バインダとを混合した内部電極用導電性ペーストを各セラミックシートにスクリーン印刷法で印刷して、導体層を形成する。そして、導体層を形成したセラミックシートと、導電性ペーストを印刷していないセラミックシートとを所定の形状となるように積層する。この積層体を加圧することで積層体ブロックを作製する。
次に、積層体ブロックを所望の寸法に切断分離して、個片の積層体チップを作製する。この積層体チップを大気中で500℃程度に加熱して脱バインダ処理し、さらに大気中で1000℃以上、1100℃以下で焼成してセラミック焼結体を作製する。
次に、このセラミック焼結体をバレル研磨して、セラミック焼結体の両端面に内部電極12を露出させる。その後、このセラミック焼結体の側面(内部電極12を露出させた面以外の面)にガラス製の絶縁層を形成する。
次に、Ag−Pd合金粒子と有機バインダとを混合した外部電極用導電性ペーストを、内部電極12を露出させた面に塗布後に乾燥させて、大気中で1000℃以上、1100℃にて焼付け処理することで外部電極13が形成され、積層バリスタ14が完成する。
なお、電解めっき法でNi−Sn等の耐候性の良好な金属で外部電極13の表面を被覆することで、酸化などによる外部電極13の劣化を抑制することができる。
(実施例)
以下に、上述の製造方法にて作製された積層バリスタ14と、従来の電圧非直線性抵抗体を用いて作製された積層バリスタについて詳細に説明する。
(表1)に記載のサンプルAは電圧非直線性抵抗体4を用いた積層バリスタ14である。サンプルAの出発原料は、主成分のZnO粉末を97.5atm%と、1.25atm%のSrCO粉末と、1.25atm%のCo粉末とに、さらに化学的に高純度なAl粉末を添加した混合物である。Al粉末の添加量はZnO1mol当たり、0.002molである。仮焼温度を800℃、積層体チップの脱バインダ処理温度を400℃、大気中での焼成温度を1030℃、外部電極13の焼付け温度を720℃としている。
従来の電圧非直線性抵抗体を用いて作製された+積層バリスタとして、Bi系の積層バリスタをサンプルB、Pr系の積層バリスタをサンプルCとしている。
サンプルBの出発原料は、主成分のZnO粉末を94.5atm%と、0.1atm%のBi粉末と、0.5atm%のCoO粉末と、0.6atm%のMnO粉末と、0.3atm%のSb粉末と、4.0atm%のSiO粉末に、さらに化学的に高純度なAl粉末を添加した混合物である。Al粉末の添加量はZnO1mol当たり、0.001molである。
サンプルCの出発原料は、主成分のZnO粉末を97.5atm%と、0.6atm%のPr粉末と、1.6atm%のCoO粉末と、0.1atm%のCr粉末と、0.2atm%のCaO粉末に、化学的に高純度なAl粉末を添加した混合物である。Al粉末の添加量はZnO1mol当たり、0.01molである。
出発原料以外はサンプルAと同様にしてサンプルB、サンプルCの電圧非直線性抵抗体を調製している。サンプルBのバリスタ電圧V1mAは12V級、サンプルCのバリスタ電圧V1mAは8V級である。
なお、サンプルA〜サンプルCのいずれも外形寸法は同じで、長手方向が1.0mm、幅方向が0.5mm、厚み方向が0.5mmである。また内部電極12間に配置されるバリスタ層11の厚みは約20μm、内部電極12の層数は10層、1層当りの面積(内部電極12の重なり面積)は約0.06mmである。
電気特性として、バリスタ電圧V1mA、電圧非直線性を示すα、ESD耐性を示すΔV1mA、静電容量Cの電圧依存性ΔCを、各サンプル10個について測定し、平均値を求める。
バリスタ電圧V1mAとは電流が1mA流れたときの端子間電圧値であり、電圧非直線性αは、1mAの電流を流した時の電圧値をV1mA、10μAの電流を流したときの電圧値をV10μAとしたときの比であり、α=V1mA/V10μAである。
静電容量Cは、測定周波数を1MHz、測定電圧1Vrms、無DCバイアスとして測定する。次にDC電圧を印加したときの静電容量C’を測定し、ΔC=C’−Cを求める。一方、このとき印加したDC電圧をバリスタ電圧V1mAで規格化して課電率を求める。静電容量の電圧依存性があると、静電容量Cの変化率ΔCは、課電率によって変化する。そのため、課電率に対する変化率ΔCの変化を評価する。
また、ESD耐性はIEC61000−4−2に準拠して評価する。すなわち、8kVのESD電圧(充電容量150pF、放電抵抗330Ω)を静電気放電シミュレータから積層バリスタに印加する前後のバリスタ電圧V1mAを測定する。そして、ESD電圧印加後のバリスタ電圧V1mAの値から、ESD電圧印加前のバリスタ電圧V1mAの値を減じて変化率ΔV1mAを求める。また、電子顕微鏡を用いた観察像からインターセプト法によりZnO結晶粒子1の平均結晶粒子径Dを評価する。
以上の評価結果を(表1)および図5に示す。なお、(表1)中のΔCは、各々課電率50%での値を示している。
Figure 2013175794
まず、サンプルA〜サンプルCのバリスタ電圧V1mA、電圧非直線性αおよびESD耐性ΔV1mAについて説明する。サンプルAのバリスタ電圧V1mAは5.8Vであり、サンプルB、サンプルCのバリスタ電圧に比べて低い。サンプルAの非直線性αは、サンプルBよりも優れ、サンプルCとはほぼ同等の値を示している。
一般に、バリスタ電圧V1mAが低いとESD耐性も低い。しかしながら、最もバリスタ電圧の低いサンプルAのΔV1mAは0.3%である。すなわち、サンプルB、サンプルCに比べて、バリスタ電圧V1mAの変化率が最も小さい。このようにサンプルAは優れたバリスタ特性を有する。
次に、静電容量の電圧依存性について図5を参照しながら詳細に説明する。図5はサンプルA〜サンプルCにおける静電容量Cの電圧依存性を示すグラフである。
図5から明らかなように、サンプルB、サンプルCのΔCは、大きな電圧依存性を有しており、課電率の増大にともない静電容量は減少している。(表1)にも示すように、課電率50%におけるΔCは、サンプルB、サンプルCともに、約−14%に至っている。一方、サンプルAのΔCは約+0.5%であり、サンプルB、サンプルCと比較してΔCが明らかに小さく、静電容量Cの電圧依存性は極めて小さい。
次に、高分解能TEM及びEDSを用いて電圧非直線性抵抗体4の粒界層2におけるSr元素とCo元素の元素分布した結果を図6に示す。図6は図1B、図1Cに示す6−6線におけるSr元素およびCo元素の濃度をライン分析した結果を示す。6−6線における粒界層2の厚み(幅)は約7nmであり、粒界層2にはSrとCoを含む酸化物が高濃度で存在している。また、粒界層2の厚みは部分により異なり、1nm〜10nm程度の分布を有する。なお、EDSによる元素分析から、酸化物粒子3の析出量は、全ZnO粉末の量に対して2.1atm%である。
以上のように、電圧非直線性抵抗体4をバリスタ層11として用いることで、バリスタ電圧を低下するとともにESD耐性を高め、しかも、静電容量の電圧依存性を極めて低減させることができる。
本発明による電圧非直線性抵抗体を用いた積層バリスタは、低いバリスタ電圧と、非常に優れたESD耐性を有する。しかも静電容量の電圧依存性が小さい。そのため、各種電子機器におけるESD対策に適したバリスタとして特に有用である。
1,21 ZnO結晶粒子
2,22 粒界層
3 酸化物粒子
4 電圧非直線性抵抗体
11 バリスタ層
12 内部電極
13 外部電極
14 積層バリスタ
次に、Ag−Pd合金粒子と有機バインダとを混合した外部電極用導電性ペーストを、内部電極12を露出させた面に塗布後に乾燥させて、大気中で1000℃以上、1100℃以下にて焼付け処理することで外部電極13が形成され、積層バリスタ14が完成する。
従来の電圧非直線性抵抗体を用いて作製された積層バリスタとして、Bi系の積層バリスタをサンプルB、Pr系の積層バリスタをサンプルCとしている。
次に、高分解能TEM及びEDSを用いて電圧非直線性抵抗体4の粒界層2におけるSr元素とCo元素の分布を元素分析した結果を図6に示す。図6は図1B、図1Cに示す6−6線におけるSr元素およびCo元素の濃度をライン分析した結果を示す。6−6線における粒界層2の厚み(幅)は約7nmであり、粒界層2にはSrとCoを含む酸化物が高濃度で存在している。また、粒界層2の厚みは部分により異なり、1nm〜10nm程度の分布を有する。なお、EDSによる元素分析から、酸化物粒子3の析出量は、全ZnO粉末の量に対して2.1atm%である。

Claims (14)

  1. N型の複数のZnO結晶粒子と、
    前記N型の複数のZnO結晶粒子間に形成され、アルカリ土類金属を含んだ酸化物を含む粒界層と、
    前記粒界層を介して前記N型の複数のZnO結晶粒子間に配置されたP型半導体である酸化物粒子と、を備えた、
    電圧非直線性抵抗体。
  2. 前記粒界層を構成する前記酸化物に含まれた前記アルカリ土類金属はSr、Ca、Baよりなる群から選ばれる、
    請求項1記載の電圧非直線性抵抗体。
  3. 前記酸化物粒子は前記粒界層と同一の材料で形成されている、
    請求項1記載の電圧非直線性抵抗体。
  4. 前記粒界層はペロブスカイト構造の固溶体であり、
    前記酸化物粒子はペロブスカイト構造の固溶体である、
    請求項1記載の電圧非直線性抵抗体。
  5. 前記粒界層の厚みが1nm以上、10nm以下である、
    請求項1記載の電圧非直線性抵抗体。
  6. 前記複数のZnO結晶粒子の平均結晶粒子径は0.5μm以上、2μm以下である、
    請求項1記載の電圧非直線性抵抗体。
  7. 前記非直線性抵抗体に含まれるZnOの1molに対して、AlをAlに換算して0.0001mol以上、0.003mol以下、含有する、
    請求項1記載の電圧非直線性抵抗体。
  8. 一対の内部電極と、
    前記一対の内部電極間に形成されたバリスタ層と、
    前記一対の内部電極とそれぞれ電気的に接続された一対の外部電極と、を備え、
    前記バリスタ層は、
    N型の複数のZnO結晶粒子と、
    前記N型の複数のZnO結晶粒子間に形成され、アルカリ土類金属を含んだ酸化物を含む粒界層と、
    前記粒界層を介して前記N型の複数のZnO結晶粒子間に配置されたP型半導体である酸化物粒子と、を含む電圧非直線性抵抗体で構成された、
    積層バリスタ。
  9. 前記粒界層を構成する前記酸化物に含まれた前記アルカリ土類金属はSr、Ca、Baよりなる群から選ばれる、
    請求項8記載の積層バリスタ。
  10. 前記酸化物粒子は前記粒界層と同一の材料で形成されている、
    請求項8記載の積層バリスタ。
  11. 前記粒界層はペロブスカイト構造の固溶体であり、
    前記酸化物粒子はペロブスカイト構造の固溶体である、
    請求項8記載の積層バリスタ。
  12. 前記粒界層の厚みが1nm以上、10nm以下である、
    請求項8記載の積層バリスタ。
  13. 前記複数のZnO結晶粒子の平均結晶粒子径は0.5μm以上、2μm以下である、
    請求項8記載の積層バリスタ。
  14. 前記非直線性抵抗体に含まれるZnOの1molに対して、AlをAlに換算して0.0001mol以上、0.003mol以下、含有する、
    請求項8記載の積層バリスタ。
JP2014516677A 2012-05-25 2013-05-23 電圧非直線性抵抗体およびこれを用いた積層バリスタ Pending JPWO2013175794A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014516677A JPWO2013175794A1 (ja) 2012-05-25 2013-05-23 電圧非直線性抵抗体およびこれを用いた積層バリスタ

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012119666 2012-05-25
JP2012119666 2012-05-25
JP2014516677A JPWO2013175794A1 (ja) 2012-05-25 2013-05-23 電圧非直線性抵抗体およびこれを用いた積層バリスタ
PCT/JP2013/003273 WO2013175794A1 (ja) 2012-05-25 2013-05-23 電圧非直線性抵抗体およびこれを用いた積層バリスタ

Publications (1)

Publication Number Publication Date
JPWO2013175794A1 true JPWO2013175794A1 (ja) 2016-01-12

Family

ID=49623500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014516677A Pending JPWO2013175794A1 (ja) 2012-05-25 2013-05-23 電圧非直線性抵抗体およびこれを用いた積層バリスタ

Country Status (4)

Country Link
US (1) US9337355B2 (ja)
JP (1) JPWO2013175794A1 (ja)
CN (1) CN104321837B (ja)
WO (1) WO2013175794A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016146379A (ja) * 2015-02-06 2016-08-12 パナソニックIpマネジメント株式会社 電圧非直線性抵抗体組成物とこれを用いたバリスタおよび積層バリスタ
JP2016146380A (ja) * 2015-02-06 2016-08-12 パナソニックIpマネジメント株式会社 電圧非直線性抵抗体組成物とこれを用いたバリスタおよび積層バリスタ
US10529518B2 (en) * 2016-09-19 2020-01-07 Analog Devices Global Protection schemes for MEMS switch devices
JP7411870B2 (ja) * 2019-01-16 2024-01-12 パナソニックIpマネジメント株式会社 バリスタ集合体
CN116655369B (zh) * 2023-06-19 2024-03-22 陕西科技大学 一种仅包含单个双肖特基晶界势垒的三层结构压敏陶瓷及其制备方法和应用

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005079327A (ja) * 2003-08-29 2005-03-24 Tdk Corp バリスタ及びバリスタの製造方法
JP2009246335A (ja) * 2008-03-14 2009-10-22 Panasonic Corp 電圧非直線性抵抗体組成物および積層バリスタ
JP2009278063A (ja) * 2008-04-16 2009-11-26 Panasonic Corp 電圧非直線性抵抗体組成物および積層バリスタ
JP2009283892A (ja) * 2008-04-23 2009-12-03 Panasonic Corp 電圧非直線性抵抗体組成物および積層バリスタ
WO2010122732A1 (ja) * 2009-04-23 2010-10-28 パナソニック株式会社 サージ吸収素子
JP2013131596A (ja) * 2011-12-21 2013-07-04 Panasonic Corp 電圧非直線性抵抗体組成物およびこれを用いた積層バリスタ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3710062B2 (ja) 2002-10-25 2005-10-26 Tdk株式会社 電圧非直線性抵抗体磁器組成物、電子部品および積層チップバリスタ
JP2007005500A (ja) 2005-06-22 2007-01-11 Koa Corp 酸化亜鉛積層型バリスタ及びその製造方法
US7973638B2 (en) * 2008-03-14 2011-07-05 Panasonic Corporation Voltage non-linear resistor ceramic composition and multilayer varistor using the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005079327A (ja) * 2003-08-29 2005-03-24 Tdk Corp バリスタ及びバリスタの製造方法
JP2009246335A (ja) * 2008-03-14 2009-10-22 Panasonic Corp 電圧非直線性抵抗体組成物および積層バリスタ
JP2009278063A (ja) * 2008-04-16 2009-11-26 Panasonic Corp 電圧非直線性抵抗体組成物および積層バリスタ
JP2009283892A (ja) * 2008-04-23 2009-12-03 Panasonic Corp 電圧非直線性抵抗体組成物および積層バリスタ
WO2010122732A1 (ja) * 2009-04-23 2010-10-28 パナソニック株式会社 サージ吸収素子
JP2013131596A (ja) * 2011-12-21 2013-07-04 Panasonic Corp 電圧非直線性抵抗体組成物およびこれを用いた積層バリスタ

Also Published As

Publication number Publication date
CN104321837A (zh) 2015-01-28
CN104321837B (zh) 2017-02-22
US9337355B2 (en) 2016-05-10
US20150076490A1 (en) 2015-03-19
WO2013175794A1 (ja) 2013-11-28

Similar Documents

Publication Publication Date Title
WO2010122732A1 (ja) サージ吸収素子
US8207813B2 (en) Electronic device and method
KR100674385B1 (ko) 적층형 칩 배리스터
KR101015035B1 (ko) 배리스터
US7541910B2 (en) Multilayer zinc oxide varistor
JP5029698B2 (ja) 静電気対策部品の製造方法
WO2013175794A1 (ja) 電圧非直線性抵抗体およびこれを用いた積層バリスタ
JP4888260B2 (ja) 電圧非直線性抵抗体磁器組成物、電子部品、及び積層チップバリスタ
US7259957B2 (en) Laminated ceramic capacitor
JP2008277786A (ja) 電圧非直線性抵抗体磁器組成物および電圧非直線性抵抗体素子
JP4571164B2 (ja) 電気的過大応力に対する保護のために使用されるセラミック材料、及びそれを使用する低キャパシタンス多層チップバリスタ
JP4690123B2 (ja) 酸化亜鉛積層型バリスタの製造方法
JP5212059B2 (ja) 電圧非直線性抵抗体組成物および積層バリスタ
JP6089220B2 (ja) 電圧非直線性抵抗体組成物およびこれを用いた積層バリスタ
JP2004022976A (ja) 積層型電圧非直線抵抗体、及びその製造方法
JP2005353845A (ja) 積層型チップバリスタ
JP2013197447A (ja) 積層バリスタの製造方法
JP4262141B2 (ja) 積層型チップバリスタ及びその製造方法
JP5212060B2 (ja) 電圧非直線性抵抗体組成物および積層バリスタ
JP4683068B2 (ja) 積層型チップバリスタ
JP5418993B2 (ja) 積層型半導体セラミックコンデンサの製造方法、及び積層型半導体セラミックコンデンサ
JP5217984B2 (ja) 電圧非直線性抵抗体組成物および積層バリスタ
US20100157492A1 (en) Electronic device and associated method
JP2001110607A (ja) 積層型バリスタの製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20160520

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170711

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180116