KR101015035B1 - 배리스터 - Google Patents

배리스터 Download PDF

Info

Publication number
KR101015035B1
KR101015035B1 KR1020080069916A KR20080069916A KR101015035B1 KR 101015035 B1 KR101015035 B1 KR 101015035B1 KR 1020080069916 A KR1020080069916 A KR 1020080069916A KR 20080069916 A KR20080069916 A KR 20080069916A KR 101015035 B1 KR101015035 B1 KR 101015035B1
Authority
KR
South Korea
Prior art keywords
varistor
phase
voltage
oxide
subcomponent
Prior art date
Application number
KR1020080069916A
Other languages
English (en)
Other versions
KR20090009149A (ko
Inventor
다이 마쓰오카
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Publication of KR20090009149A publication Critical patent/KR20090009149A/ko
Application granted granted Critical
Publication of KR101015035B1 publication Critical patent/KR101015035B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/105Varistor cores
    • H01C7/108Metal oxide
    • H01C7/112ZnO type
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/453Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on zinc, tin, or bismuth oxides or solid solutions thereof with other oxides, e.g. zincates, stannates or bismuthates
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3205Alkaline earth oxides or oxide forming salts thereof, e.g. beryllium oxide
    • C04B2235/3208Calcium oxide or oxide-forming salts thereof, e.g. lime
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3224Rare earth oxide or oxide forming salts thereof, e.g. scandium oxide
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3284Zinc oxides, zincates, cadmium oxides, cadmiates, mercury oxides, mercurates or oxide forming salts thereof
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/34Non-metal oxides, non-metal mixed oxides, or salts thereof that form the non-metal oxides upon heating, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3418Silicon oxide, silicic acids or oxide forming salts thereof, e.g. silica sol, fused silica, silica fume, cristobalite, quartz or flint

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Thermistors And Varistors (AREA)

Abstract

배리스터는 전압 비직선 특성을 발현하는 자기 조성물과, 자기 조성물의 적어도 일부를 끼우도록 배치된 적어도 두개의 전극을 구비하고 있다. 자기 조성물은, 산화아연을 주성분으로서 포함하는 제1 상과, Ca와 Si의 산화물로 이루어진 제2 상이 혼재하여 이루어진 혼상을 포함하고 있다.
배리스터, 전압 비직선 특성, 자기 조성물, 산화아연, 혼상

Description

배리스터 {Varistor}
본 발명은 배리스터에 관한 것이다.
배리스터로서, 전압 비직선 특성(nonlinear voltage-current characteristics)을 발현하는 자기 조성물과, 당해 자기 조성물의 적어도 일부를 끼우도록 배치된 적어도 두개의 전극을 구비하고 있는 것이 알려져 있다[참조: 일본 공개특허공보 2002-246207호].
최근의 디지탈 신호의 고속화 및 통신 속도의 고속화에 따라, 신호에 대한 영향이 적은 저정전 용량의 적층 칩 배리스터가 요망되고 있다.
그래서, 본 발명은 전압 비직선 특성을 양호하게 유지하면서, 저정전 용량화를 도모하는 것이 가능한 배리스터를 제공하는 것을 목적으로 한다.
본 발명자들은 전압 비직선 특성을 양호하게 유지하면서, 저정전 용량화를 도모할 수 있는 배리스터에 관해서 예의 연구를 한 결과, 이하와 같은 사실을 밝혀내었다.
일반적으로, 배리스터의 정전 용량은 수학식 1로 나타내어진다.
C = εo εr (S/d)
위의 수학식 1에서,
C는 정전 용량이고,
εo는 진공의 유전율이며,
εr은 비유전율이고,
S는 정전 용량이 발현되는 대향 전극의 면적이며,
d는 대향 전극간의 두께를 나타내고 있다.
산화아연을 주성분으로서 포함하는 배리스터, 소위 산화아연계 배리스터의 경우, 두께 d의 취급에 주의를 요한다. 산화아연계 배리스터는, 결정립계에 의해 특성이 발현된다. 즉, 입계(粒界)의 저항과 입내(粒內)의 저항에는, 정상 상태에 있어서 큰 차이가 있으며, 입계의 저항은 입내의 저항과 비교하여 훨씬 크다. 따라서, 브레이크다운 전압(상승 전압)을 초과하지 않는 정상 상태에서는, 인가된 전계는 거의 모두가 입계에 가해지고 있다. 따라서, 상술한 두께 d는 이 점을 고려하지 않으면 안된다.
두께 d는 수학식 2로 나타내어진다.
d = nㆍ2W
위의 수학식 2에서,
n은 대향 전극과 평행한 입계수이고,
2W는 1입계의 공핍층(空乏層) 폭을 나타내고 있다.
배리스터 전압 V1mA와 입계수 n 사이에는 수학식 3의 관계가 성립된다.
n = V1mA
위의 수학식 3에서,
φ은 입계의 배리어 높이이고, 1입계당의 배리스터 전압을 대표하는 값이다.
여기에서, 수학식 1에 수학식 2와 수학식 3을 대입하여 변형하면, 수학식 4가 된다.
CㆍV1mA = εo εrㆍ(φㆍS/2W)
φ와 2W는, 적정한 전압 비직선 특성일 때, 어떤 일정한 값(예를 들면, Φ=0.8eV, 2W=30㎚ 정도)이 되기 때문에, 대향 전극의 면적 S가 일정한 경우, 수학식 4는 일정하다. 반대로 말하면, 적정한 전압 비직선 특성을 유지한 채로 정전 용량을 저하시키기 위해서는, 대향 전극의 면적 S를 작게 하는 것이 효과적이다.
대향 전극의 면적 S를 작게 하는 수법으로서, 직접적으로, 대향 전극의 면적을 작게 하는 것을 생각할 수 있다. 그러나, 대향 전극의 면적을 단순히 작게 하면, 결과적으로 에너지 내량(耐量)이나 서지 내량의 저하를 초래하여, 전압 비직선 특성이나 소자의 신뢰성 등을 저하시켜 버린다. 따라서, 에너지 내량이나 서지 내량의 저하를 최소한으로 억제하고, 게다가 정전 용량을 작게 하기 위해서는, 세라믹의 미세 구조를 제어하는 것이 양호하다고 생각된다.
배리스터에서는, 산화아연을 주성분으로서 포함하는 제1 상이 결정립의 상태로 존재하고, 이 결정립간, 즉 결정립계에 있어서, 정전 용량이 발현하게 된다. 따라서, 제1 상에 대하여 산화아연 이외의 산화물로 이루어진 제2 상을 도입하여, 제1 상의 결정립계의 면적을 작게 함으로써, 발현되는 정전 용량을 저하시키는 것이 가능해진다. 이와 같이, 산화아연 이외의 산화물로 이루어진 제2 상을 도입함으로써, 대향 전극의 면적을 작게 하지 않고, 정전 용량을 작게 할 수 있다.
이러한 연구 결과를 근거로 하여, 본 발명에 따르는 배리스터는, 전압 비직선 특성을 발현하는 자기 조성물과, 자기 조성물의 적어도 일부를 끼우도록 배치된 적어도 두개의 전극을 구비하고 있고, 자기 조성물은 산화아연을 주성분으로서 포함하는 제1 상과, Ca와 Si의 산화물로 이루어진 제2 상이 혼재하여 이루어진 혼상(混相)을 포함하고 있음을 특징으로 한다.
본 발명에 따르는 배리스터에서는, 자기 조성물은, 산화아연을 주성분으로서 포함하는 제1 상과, Ca와 Si의 산화물(예를 들면, CaSiO3이나 Ca2SiO4 등)로 이루어진 제2 상이 혼재하여 이루어진 혼상을 포함하고 있기 때문에, 제1 상의 결정립계의 면적이 작아진다. Ca와 Si의 산화물은, 산화아연에 비해 유전율이 작고, 전압 비직선 특성의 발현을 저해하는 것도 아니다. 이러한 결과, 자기 조성물에 발현하게 되는 정전 용량을 작게 할 수 있다.
그런데, 제2 상을, 산화아연을 포함하는 주성분과 Si가 반응하여 합성되는 산화물(예를 들면, Zn2SiO4)로 구성함으로써도, 제1 상의 결정립계의 면적이 작아져 자기 조성물에 발현하게 되는 정전 용량을 작게 하는 것이 가능하다. 그러나, Zn과 Si의 산화물은 열적으로 불안정하기 때문에, Zn과 Si의 산화물과 산화아연이 결부하여 SiOx가 생성되고, 생성된 SiOx가 제1 상의 결정립계에 석출될 우려가 있다. 당해 SiOx는, 전압 비직선 특성을 저해하는 성질을 갖고 있고, 제2 상이 Zn과 Si의 산화물로 이루어진 경우에는, 전압 비직선 특성을 양호하게 유지하는 것이 곤란해져 버린다. 이것에 대하여, 본 발명에 있어서는, CaSiO3이나 Ca2SiO4 등의, Ca와 Si가 반응하여 합성되는 산화물은 열적으로 안정하기 때문에, 전압 비직선 특성을 저해하는 SiOx가 생성되어 버릴 가능성은 매우 낮아 전압 비직선 특성을 양호하게 유지할 수 있다.
바람직하게는, 자기 조성물의 절단면에 있어서, 당해 절단면에 대한 제2 상의 면적비가 0.04 이상 0.38 이하의 범위이다. 자기 조성물의 절단면에 대한 제2 상의 면적비가 0.04보다도 작으면, 정전 용량이 충분히 낮아지지 않는 경향이 있다. 한편, 자기 조성물의 절단면에 대한 제2 상의 면적비가 0.38보다도 크면, 제1 상의 결정립계의 면적이 지나치게 작아져 전압 비직선 특성이 발현되기 어려워지는 경향이 있다.
바람직하게는, 제1 상이 희토류 금속의 산화물을 추가로 포함하고 있다. 보다 바람직하게는, 제1 상에 포함되는 희토류 금속의 산화물은 Pr의 산화물이다. 희토류 금속의 산화물, 특히, Pr의 산화물은 제1 상의 결정립으로부터 결정립계로의 산소의 확산 속도를 빠르게 하는 물질로서 기능한다.
바람직하게는, 제1 상이 Co의 산화물을 추가로 포함하고 있다. Co의 산화물은, 제1 상의 결정립계의 계면 준위를 형성하여, 전압 비직선 특성의 발현에 크게 기여한다.
본 발명에 의하면, 전압 비직선 특성을 양호하게 유지하면서, 저정전 용량화를 도모하는 것이 가능한 배리스터를 제공할 수 있다.
본 발명은 하기 제공된 상세한 설명 및 첨부 도면으로부터 보다 충분히 이해될 것이며, 상세한 설명 및 첨부 도면은 단지 설명을 위해 제공되며, 따라서 본 발명을 한정하는 것으로 간주되지 않는다.
추가로, 본 발명의 적용 범위는 이하에 제공된 상세한 설명으로부터 명백해질 것이다. 그러나, 상세한 설명 및, 본 발명의 바람직한 양태를 나타내는 특정한 실시예는 단지 설명을 위해 제공되며, 이는, 본 발명의 정신 및 범주 내의 다양한 변화 및 변형이 이러한 상세한 설명으로부터 당업자에게 명백해질 것이기 때문이 다.
이하, 첨부 도면을 참조하여, 본 발명의 적합한 실시형태에 관해서 상세하게 설명한다. 또한, 설명에 있어서, 동일 요소 또는 동일 기능을 갖는 요소에는, 동일 부호를 사용하는 것으로 하고, 중복되는 설명은 생략한다.
우선, 도 1을 참조하여, 본 실시형태에 따르는 적층 칩 배리스터(1)의 구성을 설명한다. 도 1은, 본 실시형태에 따르는 적층 칩 배리스터의 단면 구성을 설명하는 도면이다.
적층 칩 배리스터(1)는, 도 1에 도시된 바와 같이, 배리스터 소체(3)와, 당해 배리스터 소체(3)에 있어서 대향하는 말단면에 각각 형성되는 한 쌍의 외부 전극(5)을 구비하고 있다. 배리스터 소체(3)는, 배리스터부(7)와, 당해 배리스터부(7)를 끼우도록 배치되는 한 쌍의 외층부(9)를 가지며, 배리스터부(7)와 한 쌍의 외층부(9)가 적층됨으로써 구성되어 있다. 배리스터 소체(3)는, 대략 직방체 형상을 나타내고 있다.
배리스터부(7)는, 전압 비직선 특성(이하, 배리스터 특성이라고 칭한다)을 발현하는 전압 비직선성 저항체층(이하, 배리스터층이라고 칭한다)(11)과, 당해 배리스터층(11)을 끼우도록 대향 배치되는 한 쌍의 내부 전극(13,14)을 포함하고 있다. 배리스터부(7)에서는, 배리스터층(11)과 내부 전극(13,14)이 교대로 적층되어 있다. 배리스터층(11)에 있어서의 한 쌍의 내부 전극(13,14)에 중복되는 영 역(11a)이 배리스터 특성을 발현하는 영역으로서 기능한다.
배리스터층(11)은, 이하의 전압 비직선성 저항체 자기 조성물로 구성되어 있다.
배리스터층(11)을 구성하는 전압 비직선성 저항체 자기 조성물은, 산화아연(ZnO)을 포함하는 주성분을 갖고 있다. ZnO를 포함하는 주성분은, 우수한 배리스터 특성과 큰 서지 내량을 발현시키는 물질로서 작용한다.
전압 비직선성 저항체 자기 조성물은, 희토류 원소의 산화물을 포함하는 제1 부성분을 추가로 갖고 있다. 제1 부성분은, 내부 전극(13,14)을 구성하는 도전재와 반응하기 어려운 성질을 갖는 동시에, 결정립계로의 산소의 확산 속도를 빠르게 하는 물질로서 작용한다. 이것을 첨가하면, 내부 전극(13,14)을 구성하는 도전재(특히, Pd)와 반응하기 어렵기 때문에, 결과로서 전압 비직선성 저항체 자기를 구성하는 재료의 소결을 충분히 실시할 수 있다.
제1 부성분에 포함되는 희토류 원소의 산화물은, Sc 및 Pm을 제외한, Y, La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb 및 Lu로부터 선택되는 적어도 1종의 산화물인 것이 바람직하고, 적어도 Pr의 산화물을 포함하는 것이 보다 바람직하다. 주성분 100㏖에 대한 제1 부성분의 비율은, 특별히 한정되지 않지만, 희토류 원소로 환산하여 바람직하게는 0.01원자% < 제1 부성분 < 10원자%이고, 보다 바람직하게는 0.05원자% ≤제1 부성분 ≤5원자%이다. 제1 부성분의 비율을, 상술한 소정의 범위로 함으로써, 조성물을 반도체화 상태로 유지할 수 있는 동시에, 결정립계로의 산소 확산 속도를 빠르게 할 수 있다.
전압 비직선성 저항체 자기 조성물은, Ca의 산화물을 포함하는 제2 부성분과, Si의 산화물을 포함하는 제3 부성분을 추가로 가지고 있다. 제2 부성분 및 제3 부성분은 전압 비직선성 저항체 자기 조성물(배리스터층(11))에 발현되는 정전 용량을 저하시키는 물질로서 작용한다.
주성분 100㏖에 대한 제2 부성분의 비율은 Ca로 환산하여 2원자% ≤제2 부성분 < 80원자%이다. 주성분 100㏖에 대한 제3 부성분의 비율은 Si로 환산하여 1원자% ≤제3 부성분 < 40원자%이다. Ca와 Si의 원자비(Ca/Si)가 1 이상이다.
제2 및 제3 부성분의 비율 및 Ca와 Si의 원자비를 상술한 소정의 범위로 함으로써, Ca와 Si가 반응하여 합성되는 산화물(예를 들면, CaSiO3이나 Ca2SiO4 등)이 생성되게 된다.
전압 비직선성 저항체 자기 조성물에서는, 도 2에 도시된 바와 같이, ZnO를 주성분으로서 포함하는 제1 상(P1)이 결정립의 상태로 존재하고 있다. Ca와 Si의 산화물은, ZnO를 주성분으로서 포함하는 제1 상(P1)과는 다른 제2 상(P2)을 구성하고, 제1 상(P1)의 결정립계(GB)에 존재한다. 즉, 배리스터층(11)을 구성하는 전압 비직선성 저항체 자기 조성물에서는, ZnO를 주성분으로서 포함하는 제1 상(P1)과, Ca와 Si의 산화물로 이루어진 제2 상(P2)이 혼재하여 이루어진 혼상을 포함하고 있다. 따라서, 제1 상(P1)의 결정립계(GB)의 면적이 작아진다. Ca와 Si의 복합 산화물의 비유전율은 4 정도이고, 산화아연의 비유전율(8 정도)에 비해 작다. 또한, Ca와 Si의 복합 산화물은, 전압 비직선 특성의 발현을 저해하는 것이 아니다. 이 러한 결과, 전압 비직선성 저항체 자기 조성물에 발현하게 되는 정전 용량은 작아진다. 도 2에서는, 제1 상(P1)과 제2 상(P2)을 구별하기 위해서, 제2 상(P2)에 빗금을 가하고 있다.
전압 비직선성 저항체 자기 조성물의 절단면에 있어서, 당해 절단면에 대한 제2 상(P2)의 면적비는, 0.04 이상 0.38 이하의 범위인 것이 바람직하고, 보다 바람직하게는, 0.17 이상 0.30 이하의 범위이다. 본 명세서에 있어서, 절단면에 대한 제2 상(P2)의 면적비는 이하의 방법에 의해 구해진다.
우선, 전압 비직선성 저항체 자기 조성물을 절단하고, 이 절단면의 임의의 범위에 있어서의 반사 전자(Backscattered Electron) 조성상을 취득한다. 반사 전자 조성상은 시료에 전자를 조사하고, 시료 외에 후방 산란된 전자, 즉 반사 전자를 반사 전자 검출기로 검출하여, 반사 전자 검출기에 있어서의 검출 신호를 연산함으로써 취득한다. 그리고, 취득한 반사 전자 조성상을 처리함으로써, 제2 상(P2)의 결정립을 검출한다. 그리고, 상기 조성상에 있어서의 제2 상(P2)의 결정립이 차지하는 면적을 상기 조성상 전체의 면적으로 나눔으로써, 상기 면적비를 산출한다.
전압 비직선성 저항체 자기 조성물의 절단면에 대한 제2 상(P2)의 면적비가 0.04보다도 작으면, 정전 용량이 충분히 낮아지지 않는 경향이 있다. 한편, 전압 비직선성 저항체 자기 조성물의 절단면에 대한 제2 상(P2)의 면적비가 0.38보다도 크면, 제1 상(P1)의 결정립계(GB)의 면적이 지나치게 작아져 전압 비직선 특성이 발현되기 어려워지는 경향이 있다.
제2 부성분의 비율은, 5원자% ≤제2 부성분 ≤50원자%인 것이 바람직하고, 5원자% ≤제2 부성분 ≤30원자%인 것이 보다 바람직하다. 제2 부성분의 비율이 지나치게 높으면, 배리스터 전압이 증대하는 동시에 전압 비직선 특성이 저하되는 경향이 있으며, 당해 비율이 지나치게 낮으면, 상술한 정전 용량 저하의 효과를 기대할 수 없게 된다.
제3 부성분의 비율은, 2.5원자% ≤제3 부성분 ≤25원자%인 것이 바람직하고, 2.5원자% ≤제3 부성분 ≤15원자%인 것이 보다 바람직하다. 제3 부성분의 비율이 지나치게 높으면, 배리스터 전압이 증대하는 동시에 소결하지 않는 경향이 있으며, 당해 비율이 지나치게 낮으면, 상술한 정전 용량 저하의 효과를 기대할 수 없게 된다.
Ca와 Si의 원자비는, 1.3 이상 5 이하의 범위인 것이 바람직하고, 2 이상 2.7 이하의 범위인 것이 보다 바람직하다. 이 경우, Ca와 Si의 복합 산화물이 보다 한층 확실히 생성되어, 이의 부피 분률도 보다 한층 확실히 원하는 값으로 제어할 수 있다.
상술한 제2 상(P2)도 결정립의 상태로 존재하게 되는데, 이 결정립이 균일하게 분포되어 있는 것이 바람직하다. 적층 칩 배리스터 등의 배리스터는, 외계로부터의 서지 등의 전기 에너지를 열 에너지로 바꾸어 흡수한다. 따라서, 제2 상(P2)의 결정립이 균일하게 분포되어 있음으로써, 서지를 흡수하였을 때에, 제1 상(P1)의 결정립계(GB)에서 발생한 열을, 제2 상(P2)의 결정립에 분산시켜, 제1 상(P1)의 결정립계(GB)의 온도가 지나치게 상승하지 않도록 할 수 있다.
그런데, 현재의 회로 전압의 저전압화에 따라, 배리스터 전압을 보다 저하시키는 것이 요망되고 있다. 배리스터 특성은, 제1 상(P1)의 결정립계(GB)에서 발현되기 때문에, 배리스터 전압을 저하시키기 위해서는, 대향 배치된 내부 전극(13,14)간에 존재하는 제1 상(P1)의 결정립계(GB)의 수를 적게 할 필요가 있다. 그러나, 단순히, 내부 전극(13,14)간에 존재하는 제1 상(P1)의 결정립계(GB)의 수를 적게 한 경우, 전기적으로 직렬 접속되는 결정립계(GB)의 수가 적어지기 때문에, 정전 용량의 증대를 초래할 우려가 있다. 이것에 대하여, 상술한 전압 비직선성 저항체 자기 조성물에 의하면, 제1 상(P1)의 결정립계(GB)를 적게 하여 배리스터 전압을 저하시킨 경우라도, 정전 용량의 증대를 억제하여, 배리스터 전압의 저하와 정전 용량의 저하를 균형시킬 수 있다.
상기 전압 비직선성 저항체 자기 조성물에서는, Co의 산화물을 포함하는 제4 부성분을 추가로 갖는 것이 바람직하다. 제4 부성분은, ZnO의 결정립계에 억셉터 준위를 형성하여, 배리스터 특성을 발현시키는 물질로서 작용한다. 주성분 100㏖에 대한 제4 부성분의 비율은, Co로 환산하여 0.05원자% < 제4 부성분 < 10원자%인 것이 바람직하고, 보다 바람직하게는 0.5원자% ≤제4 부성분 ≤3원자%이다. 제4 부성분의 비율이 지나치게 낮으면, 배리스터 특성을 수득하는 것이 곤란해지는 경향이 있으며, 지나치게 높으면, 배리스터 전압이 증대하는 동시에 배리스터 특성이 저하되는 경향이 있다.
상기 전압 비직선성 저항체 자기 조성물에서는, IIIB족 원소로부터 선택되는 적어도 1종의 원소의 산화물을 포함하는 제5 부성분을 추가로 갖는 것이 바람직하 다. 제5 부성분은, ZnO를 포함하는 주성분으로의 전자량을 제어하기 위한 도너로서 작용하여, 주성분으로의 전자량을 증대시켜 조성물을 반도체화시키는 물질로서 작용한다. 주성분 100㏖에 대한 제5 부성분의 비율은, 선택된 IIIB족 원소로 환산하여, 0.0005원자% ≤제5 부성분 ≤0.5원자%, 바람직하게는 0.001원자% ≤제5 부성분 ≤0.5원자%이다. 제5 부성분의 비율이 지나치게 낮으면, 배리스터 전압이 증대하는 경향이 있으며, 당해 비율이 지나치게 높으면, 배리스터 특성을 수득하는 것이 곤란해지는 경향이 있다. IIIB족 원소는, B, Al, Ga 및 In인 것이 바람직하다.
상기 전압 비직선성 저항체 자기 조성물에서는, IA족 원소로부터 선택되는 적어도 1종의 원소의 산화물을 포함하는 제6 부성분을 추가로 갖는 것이 바람직하다. 제6 부성분은, 배리스터 특성을 개선하는 물질로서 작용한다. 주성분 100㏖에 대한 제6 부성분의 비율은, 선택되는 IA족 원소로 환산하여 바람직하게는 제6 부성분 < 5원자%이고, 보다 바람직하게는 0.025원자% ≤제6 부성분 ≤0.1원자%이다. 제6 부성분의 비율이 지나치게 낮으면, 전기 저항이 낮아 배리스터 전압이 수득되지 않는 경향이 있으며, 당해 비율이 지나치게 높으면, 세라믹으로서의 융점이 저하되어 소성시에 용융되어 버리는 경향이 있다. IA족 원소는 Na, K, Rb 및 Cs인 것이 바람직하다.
상기 전압 비직선성 저항체 자기 조성물에서는, Ca를 제외한 IIA족 원소로부터 선택되는 적어도 1종의 원소의 산화물을 포함하는 제7 부성분을 추가로 갖는 것이 바람직하다. 제7 부성분은 배리스터 특성을 개선하는 물질로서 작용한다. 주성분 100㏖에 대한 제7 부성분의 비율은, 선택된 IIA족 원소로 환산하여 바람직하 게는 제7 부성분 < 1원자%이다. 제7 부성분의 비율이 지나치게 낮으면, 배리스터 특성이 저하되는 경향이 있으며, 당해 비율이 지나치게 높으면, 배리스터 전압이 증대하는 경향이 있다. IIA족 원소는 Mg, Sr 및 Ba인 것이 바람직하다.
상기 전압 비직선성 저항체 자기 조성물에서는, Cr 및 Mo로부터 선택되는 적어도 1종의 산화물을 포함하는 제8 부성분을 추가로 갖고 있는 것이 바람직하다. 제8 부성분은, 고온에서의 부하 특성을 개선하는 물질로서 작용한다. 주성분 100㏖에 대한 제8 부성분의 비율은 각 Cr 및 Mo로 환산하여 제8 부성분 < 10원자%인 것이 바람직하고, 보다 바람직하게는 0.001원자% ≤제8 부성분 ≤1원자%이다. 제8 부성분의 비율이 지나치게 높으면, 배리스터 전압이 증대하는 경향이 있다.
상기 전압 비직선성 저항체 자기 조성물은, 불가피하게 혼입되는 불순물(이하, 불가피 불순물이라고 칭한다)을 추가로 포함하고 있다. 불가피 불순물로서는, 혼합시에 사용하는 메디아의 마모에 의해 혼입되는 ZrO2나, 원료로부터 혼입되는 Na 등의 금속 원소를 들 수 있다.
외층부(9)는 배리스터층(11)과 동일하게, 상술한 전압 비직선성 저항체 자기 조성물로 구성되어 있다. 외층부(9)는, 배리스터부(7)를 보호하는 보호층으로서 기능한다. 외층부(9)는 배리스터층(11)과 다른 조성물에 의해 구성되어 있어도 양호하며, 배리스터 특성을 발현시킬 필요는 없다.
배리스터층(11)의 적층수나 두께 등의 제조건은, 목적이나 용도에 따라 적절하게 결정하면 양호하다. 본 실시형태에서는, 배리스터층(11)의 두께는, 예를 들 면, 5 내지 100㎛ 정도이다. 외층부(9)의 두께는, 예를 들면, 100 내지 500㎛ 정도이다.
배리스터층(11)에서는, 비직선 계수(α)가 8 이상인 것이 바람직하고, 보다 바람직하게는 10 이상이다. 또한, 배리스터층(11)에서는, 정전 용량을 기준 온도 25℃, 측정 주파수 1㎒ 및 입력 신호 레벨(측정 전압) 1Vrms로 측정한 경우에, CV곱(정전 용량 C과 배리스터 전압 V의 곱)이, 대향 전극 면적이 1㎠일 때, 통상적으로 24만 이하, 바람직하게는 22만 이하, 더욱 바람직하게는 20만 이하이다.
한 쌍의 내부 전극(13,14)은, 각각의 한쪽 말단이 배리스터 소체(3)에 있어서 대향하는 말단면에 교대로 노출되도록 대략 평행하게 마련되어 있다. 각 내부 전극(13,14)은, 상기 각 한쪽 말단에 있어서 외부 전극(5)과 전기적으로 접속되어 있다. 이러한 내부 전극(13,14)은 도전재를 포함하고 있다. 내부 전극(13,14)에 포함되는 도전재는, Pd를 포함하고 있는 것이 바람직하다. 본 실시형태에서는, 내부 전극(13,14)은 Pd 또는 Ag-Pd 합금으로 이루어진다. 내부 전극(13,14)의 두께는, 예를 들면, 0.5 내지 5㎛ 정도이다. 내부 전극(13,14)이 서로 중복되는 부분 L의 면적(내부 전극(13,14)의 중복 면적)은, 배리스터 소체(3)의 적층 방향(배리스터층(11)의 두께 방향)에서 보아 0.001 내지 0.5㎟ 정도이다.
외부 전극(5)은 배리스터 소체(3)의 양 말단부를 덮도록 제공되어 있다. 외부 전극(5)은, 내부 전극(13,14)을 구성하고 있는 Pd 등의 금속과 전기적으로 양호하게 접속할 수 있는 금속 재료로 이루어진 것이면 바람직하다. 예를 들면, Ag는 Pd로 이루어진 내부 전극(13,14)과의 전기적인 접속성이 양호하고, 더구나 배리스 터 소체(3)의 말단면에 대한 접착성이 양호한 점에서, 외부 전극용의 재료로서 적합하다. 외부 전극(5)은 통상적으로 10 내지 50㎛ 정도의 두께가 된다.
외부 전극(5)의 표면에는, 당해 외부 전극(5)을 덮도록, 두께가 0.5 내지 2㎛ 정도인 Ni 도금층(도시 생략) 및 두께가 2 내지 6㎛ 정도인 Sn 도금층(도시 생략) 등이 순차적으로 형성되어 있다. 이러한 도금층은, 주로 적층 칩 배리스터(1)를 땜납 리플로우에 의해 기판 등에 탑재할 때의, 땜납 내열성이나 땜납 젖음성을 향상시키는 것을 목적으로 하여 형성되는 것이다.
계속해서, 상술한 구성을 갖는 적층 칩 배리스터(1)의 제조과정의 일례에 관해서 설명한다.
본 실시형태에서는, 페이스트를 사용한 통상의 인쇄법이나 시트법에 의해 그린칩을 제작하고, 이를 소성한 후, 외부 단자 전극을 인쇄 또는 전사하여 소성함으로써 제조된다. 이하, 제조방법에 관해서 구체적으로 설명한다.
우선, 배리스터층용 페이스트, 내부 전극용 페이스트, 외부 전극 페이스트를 각각 준비한다. 배리스터층용 페이스트를 사용하여, 도 1에 도시한 배리스터층(11) 및 외층부(9)를 성형할 수 있다.
배리스터층용 페이스트는, 전압 비직선성 저항체 자기 조성물 원료와 유기 비히클을 혼련한 유기계의 도료라도 양호하며, 수계의 도료라도 양호하다. 전압 비직선성 저항체 자기 조성물 원료에는, 상술한 전압 비직선성 저항체 자기 조성물의 조성에 따라서, 주성분을 구성하는 원료와, 각 부성분을 구성하는 원료가 사용된다.
주성분을 구성하는 원료로서는, Zn의 산화물 및/또는 소성에 의해 산화물이 되는 화합물이 사용된다.
제1 부성분을 구성하는 원료로서는, 희토류 원소의 산화물 및/또는 소성에 의해 산화물이 되는 화합물이 사용된다.
제2 부성분을 구성하는 원료로서는, Ca의 산화물 및/또는 소성에 의해 산화물이 되는 화합물이 사용된다.
제3 부성분을 구성하는 원료로서는, Si의 산화물 및/또는 소성에 의해 산화물이 되는 화합물이 사용된다.
제4 부성분을 구성하는 원료로서는, Co의 산화물 및/또는 소성에 의해 산화물이 되는 화합물이 사용된다.
제5 부성분을 구성하는 원료로서는, IIIB족 원소(B, Al, Ga 및 In)의 산화물 및/또는 소성후에 이들의 산화물이 되는 화합물로부터 선택되는 1종류 이상의 단일 산화물 또는 복합 산화물이 사용된다.
제6 부성분을 구성하는 원료로서는, IA족 원소(Na, K, Rb 및 Cs)의 산화물 및/또는 소성후에 이들의 산화물이 되는 화합물로부터 선택되는 1종류 이상의 단일 산화물 또는 복합 산화물이 사용된다.
제7 부성분을 구성하는 원료로서는, Ca를 제외한 IIA족 원소(Mg, Ca, Sr 및 Ba)의 산화물 및/또는 소성후에 이들의 산화물이 되는 화합물로부터 선택되는 1종류 이상의 단일 산화물 또는 복합 산화물이 사용된다.
제8 부성분을 구성하는 원료로서는, Cr 및 Mo의 산화물 및/또는 소성후에 이 들의 산화물이 되는 화합물로부터 선택되는 1종류 이상의 단일 산화물 또는 복합 산화물이 사용된다.
소성에 의해 산화물이 되는 화합물로서는, 예를 들면, 수산화물, 탄산염, 질산염, 옥살산염, 유기 금속 화합물 등이 예시된다. 물론, 산화물과 소성에 의해 산화물이 되는 화합물을 병용해도 양호하다. 전압 비직선성 저항체 자기 조성물 원료 중의 각 화합물의 함유량은, 소성후에 상기한 전압 비직선성 저항체 자기 조성물의 조성이 되도록 결정하면 양호하다. 이러한 원료 분말은, 통상적으로 평균 입자 직경 0.3 내지 2㎛ 정도의 것이 사용된다.
유기 비히클이란, 바인더를 유기 용제 중에 용해한 것이며, 유기 비히클에 사용되는 바인더는, 특별히 한정되지 않으며, 에틸셀룰로스, 폴리비닐부티랄 등의 통상의 각종 바인더로부터 적절하게 선택하면 양호하다. 유기 용제도 특별히 한정되지 않으며, 인쇄법이나 시트법 등, 이용하는 방법에 따라 테르피네올, 부틸카비톨, 아세톤, 톨루엔 등의 유기 용제로부터 적절하게 선택하면 양호하다.
수용계 도료란, 물에 수용성 바인더, 분산제 등을 용해시킨 것이며, 수용계 바인더는 특별히 한정되지 않으며, 폴리비닐알콜, 셀룰로스, 수용성 아크릴 수지, 에멀전 등으로부터 적절하게 선택하면 양호하다.
내부 전극층용 페이스트는, 상술한 각종 도전재 또는 소성후에 상술한 도전재가 되는 각종 산화물, 유기 금속 화합물, 레지네이트 등과, 상술한 유기 비히클을 혼련하여 제조된다. 외부 전극용 페이스트도, 이러한 내부 전극층용 페이스트와 동일하게 하여 제조된다.
각 페이스트의 유기 비히클의 함유량은, 특별히 한정되지 않으며, 통상의 함유량, 예를 들면, 바인더는 1 내지 5중량% 정도, 용제는 10 내지 50중량% 정도로 하면 양호하다. 각 페이스트 중에는, 필요에 따라서 각종 분산제, 가소제, 유전체, 절연체 등으로부터 선택되는 첨가물이 함유되어도 양호하다.
인쇄법을 사용하는 경우는, 배리스터층용 페이스트를, 폴리에틸렌테레프탈레이트 등의 기판 위에 소정 두께로 복수회 인쇄하여, 소성에 의해 한쪽의 외층부(9)가 되는 그린층을 형성한다. 다음에, 소성에 의해 한쪽의 외층부(9)가 되는 그린층 위에, 내부 전극층용 페이스트를 소정 패턴으로 인쇄하고, 소성에 의해 내부 전극(14)이 되는 전극 패턴을 형성한다. 다음에, 소성에 의해 내부 전극(14)이 되는 전극 패턴을 덮도록, 배리스터층용 페이스트를 소정 두께로 복수회 인쇄하여, 소성에 의해 배리스터층(11)이 되는 그린층을 형성한다.
다음에, 소성에 의해 배리스터층(11)이 되는 그린층 위에, 내부 전극층용 페이스트를 소정 패턴으로 인쇄하여, 소성에 의해 내부 전극(13)이 되는 전극 패턴을 형성한다. 소성에 의해 내부 전극(13,14)이 되는 전극 패턴은, 대향하여 상이한 말단부 표면에 노출되도록 인쇄한다.
다음에, 소성에 의해 내부 전극(13)이 되는 전극 패턴을 덮도록, 배리스터층용 페이스트를 소정 두께로 복수회 인쇄하고, 소성에 의해 다른쪽의 외층부(9)가 되는 그린층을 형성한다. 그 후, 가열하면서 가압, 압착하여, 소정 형상으로 절단하여 그린칩으로 한다.
시트법을 사용하는 경우는, 배리스터층용 페이스트를 사용하여 그린 시트를 성형한다. 그린 시트에 내부 전극층용 페이스트를 소정 패턴으로 인쇄하여, 내부 전극(13 또는 14)에 대응하는 전극 패턴을 형성한다.
다음에, 전극 패턴이 형성된 그린 시트와 전극 패턴이 형성되어 있지 않은 그린 시트를 소정의 순서로 포개어 시트 적층체를 형성한다. 그리고, 시트 적층체를 가열하면서 가압, 압착하여, 소정 형상으로 절단하여 그린칩으로 한다.
다음에, 이 그린칩을 탈바인더 처리 및 소성하여, 소결체(배리스터 소체(3))를 제작한다. 소성후에, 배리스터 소체(3)의 표면으로부터 알칼리 금속(예를 들면, Li, Na 등)을 확산시켜도 양호하다. 실제의 적층 칩 배리스터(1)에서는, 외층부(9)와 배리스터층(11)은, 서로간의 경계를 시인할 수 없는 정도로 일체화되어 있다.
탈바인더 처리는 통상의 조건으로 실시하면 양호하다. 예를 들면, 공기 분위기에 있어서, 승온 속도를 5 내지 300℃/시간 정도, 유지 온도를 180 내지 400℃ 정도, 온도 유지 시간을 0.5 내지 24시간 정도로 한다.
그린칩의 소성은 통상의 조건으로 실시하면 양호하다. 예를 들면, 공기 분위기에 있어서, 승온 속도를 50 내지 1000℃/시간 정도, 유지 온도를 1000 내지 1400℃ 정도, 온도 유지 시간을 0.5 내지 8시간 정도, 냉각 속도를 50 내지 1000℃/시간 정도로 한다. 유지 온도가 지나치게 낮으면 치밀화가 불충분해지고, 유지 온도가 지나치게 높으면 내부 전극의 이상 소결에 의한 전극의 도중 끊김을 발생시키는 경향이 있다.
수득된 소결체(배리스터 소체(3))에, 외부 전극용 페이스트를 인쇄 또는 전 사하여 소성하고, 외부 전극(5)을 형성한다. 외부 전극용 페이스트의 소성 조건은, 예를 들면, 공기 분위기 중에서 600 내지 900℃에서 10분 내지 1시간 정도로 한다.
이렇게 하여 제조된 본 실시형태의 적층 칩 배리스터(1)는, 예를 들면, 정전기 등의 외래 서지(이상 전압)나 노이즈 등을 흡수 또는 제거하기 위해서 사용된다.
이상, 본 발명의 실시형태에 관해서 설명해 왔지만, 본 발명은 이러한 실시형태에 하등 한정되는 것이 아니며, 본 발명의 요지를 일탈하지 않는 범위내에서 다양한 형태로 실시할 수 있다.
상술한 실시형태에서는, 본 발명을 적층 칩 배리스터에 적용한 예를 제시하였지만, 본 발명은 적층 칩 배리스터에 한정되지 않으며, 상기 조성의 전압 비직선성 저항체 자기 조성물로 구성되어 있는 전압 비직선성 저항체층을 갖는 전자 부품(디스크 배리스터 또는 배리스터 복합 소자 등)에 적용할 수 있다. 또한, 상술한 바와 같이, 불가피 불순물을 포함하고 있어도 양호하다.
도 1에 도시한 바와 같이, 내부 전극을 1쌍만 구비하는 적층 칩 배리스터에 한정되지 않는다. 적층 칩 배리스터(1)에서는, 내부 전극이 1쌍뿐이지만, 내부 전극이 복수쌍 적층되어 있어도 양호하며, 또는 내부 전극이 다수 적층되어 있는 적층 칩 배리스터라도 양호하다.
이하, 본 발명을 실시예에 의해 더욱 상세하게 설명하지만, 본 발명은 이러한 실시예에 한정되는 것이 아니다.
본 실시예에서는, 시료로서, 도 1에 도시한 적층 칩 배리스터를 제작하고, 이의 특성을 평가하였다. 적층 칩 배리스터 시료의 제작과정은, 시트법을 사용하여, 이하와 같이 하였다. 시트법에 의한 적층 칩 배리스터 시료의 제작과정은, 상술한 바와 같으며, 설명을 간략화한다.
우선, 배리스터층을 구성하는 전압 비직선성 저항체 자기 조성물의 재료를 제작하기 위해서, 주성분 원료(ZnO) 및 제1 내지 제8 부성분 원료를 준비하였다. 각 원료로서는, 산화물, 탄산염 및 탄산염의 수화물 등을 사용하였다.
다음에, 이러한 원료를 소성후의 조성이, 주성분인 ZnO:100㏖에 대하여, 도 3에 도시한 바와 같이 되도록 배합하여, 유기 바인더, 유기 용제, 유기 가소제를 가하여, 볼 밀에 의해 약 20시간 습식 혼합하여, 슬러리를 제작하였다. 제작한 슬러리를 닥터 블래이드법에 의해 PET(폴리에틸렌테레프탈레이트)제의 베이스 필름 위에 30㎛ 두께의 그린 시트를 제작하였다. 제작한 그린 시트 위에, 팔라듐 페이스트를 사용하여, 스크린 인쇄로 원하는 형상이 되도록 인쇄하고 건조시켜, 내부 전극에 대응하는 전극 패턴을 형성하였다.
다음에, 전극 패턴이 형성된 그린 시트와, 전극 패턴이 형성되어 있지 않은 그린 시트를 소정의 순서로 적층하여, 시트 적층체를 제작하였다. 그리고, 제작한 시트 적층체를 가열, 압착한 후, 소정의 칩 형상이 되도록 절단하여 그린칩을 수득하였다. 수득된 그린칩을, 350℃에서 2시간의 조건으로 탈바인더를 실시한 후에, 1200℃에서 1시간 동안 공기 중에서 소성하여 배리스터 소체가 되는 소결체를 수득하였다.
다음에, 배리스터 소체에 대하여, 이의 양 말단부에 Ag를 주체로 한 전극 페이스트를 도포하고, 800℃에서 소결하여 단자 전극을 형성하였다. 이러한 과정에 의해, 한쌍의 내부 전극을 구비하는 적층 칩 배리스터 시료를 수득하였다.
적층 칩 배리스터 시료의 칩 사이즈는, 1005사이즈, 즉 L(길이)=1.0㎜, W(폭)=0.5㎜, H(높이)=0.5㎜으로 하였다. 한 쌍의 내부 전극이 서로 중복되는 부분의 면적, 소위 내부 전극의 중복 면적은 0.05㎟로 하였다. 배리스터층의 두께는 20㎛으로 하였다.
수득된 적층 칩 배리스터 시료를 사용하여, 배리스터 전압, 비직선 계수 및 CV곱을 측정하였다.
배리스터 전압(V1mA)은, 적층 칩 배리스터 시료를 직류 정전류 전원에 접속하여 적층 칩 배리스터 시료의 양 전극간에 작용하는 전압을 전압계로 측정하는 동시에, 적층 칩 배리스터 시료에 흐르는 전류를 전류계로 읽어냄으로써 구하였다. 구체적으로는, 적층 칩 배리스터 시료에 흐르는 전류가 1mA일 때에, 적층 칩 배리스터 시료의 전극간에 작용하는 전압을 전압계에 의해 읽어내고, 그 값을 배리스터 전압으로 하였다. 단위는 V로 하였다.
비직선 계수(α)는, 적층 칩 배리스터 시료에 흐르는 전류가 1mA에서 10mA까지 변화한 경우의 적층 칩 배리스터 시료의 전극간에 가해지는 전압과 전류의 관계를 나타내고 있고, 다음 식으로부터 구하였다.
α= log(I10/I1) / log(V10/V1) = 1/log(V10/V1)
V10은, 적층 칩 배리스터 시료에 I10 = 10mA의 전류를 흘린 경우의 배리스터 전압을 의미한다. V1은, 적층 칩 배리스터 시료에 I1 = 1mA의 전류를 흘린 경우의 배리스터 전압을 의미한다. 비직선 계수 α가 클수록, 배리스터 특성이 우수하다.
CV곱(C*V1mA)은, 적층 칩 배리스터 시료에 대하여, 기준 온도 25℃에서 디지탈 LCR 미터(HP사 제조 4284A)로, 주파수 1㎒, 입력 신호 레벨(측정 전압) 1Vrms의 조건하에서 측정한 정전 용량(C)(단위는 pF)과, 배리스터 전압 V1mA의 곱으로부터 구하였다.
측정 결과를, 도 3에 도시한다. 도 3에 있어서, 「-」는 산출 불가를 의미한다.
도 3은, 전압 비직선성 저항체 자기 조성물의 절단면에 대한 제2 상의 면적비를 바꾸었을 때의, 배리스터 전압, 비직선 계수 및 CV곱의 측정 결과를 도시한다. 본 실시예에서는, Ca 및 Si의 함유량을 변경함으로써, 상기 면적비를 변경하고 있다. 시료 번호 1, 2 및 11이 비교예이다. 절단면에 대한 제2 상의 면적비를 증가시킴에 따라서 CV곱은 단조롭게 감소하였다. 상기 면적비를 0.04로 한 시료 3은, 시료 1에 대하여, CV곱이 약 20% 감소되어 제2 상에 의한 정전 용량 저하 효과를 알 수 있다. 또한 CV곱은 상기 면적비의 증가와 함께 감소되고, 상기 면적비를 0.25로 한 시료 6에서, CV곱이 시료 1의 40% 이상 감소되었다. 상기 면적비를 0.41로 한 시료 11에서는, 배리스터 특성이 상실되고 절연체가 되었다.
도 3에 도시된 결과로부터, 전압 비직선성 저항체 자기 조성물의 절단면에 대한 제2 상의 면적비가, 바람직하게는 0.04 이상 0.38 이하의 범위인 것을 확인할 수 있었다. 그리고, 배리스터 전압 및 비직선 계수의 측정 결과를 근거로 하면, 상기 면적비는 0.17 이상 0.30 이하의 범위인 것이 보다 바람직한 것을 확인할 수 있었다.
위에 기재된 본 발명으로부터, 본 발명은 다수의 방식으로 변경될 수 있음이 명백해질 것이다. 이러한 변형은 본 발명의 범주 및 범위를 벗어나는 것으로 간주되지 않으며, 이러한 모든 변형도 또한 본 발명의 범주 내에 포함되는 것은 당업자에게 명백해질 것이다.
도 1은 본 실시형태에 따르는 적층 칩 배리스터의 단면 구성을 설명하는 도면이다.
도 2는 전압 비직선성 저항체 자기 조성물의 구조를 도시한 모식도이다.
도 3은, 실시예 및 비교예에 있어서, 배리스터 전압, 비직선 계수 및 CV곱의 측정 결과를 도시한 도표이다.

Claims (5)

  1. 전압 비직선 특성을 발현하는 자기 조성물과, 상기 자기 조성물의 적어도 일부를 끼우도록 배치된 적어도 두개의 전극을 구비하고,
    상기 자기 조성물이, 산화아연을 주성분으로서 포함하는 제1 상과, Ca와 Si의 산화물로 이루어진 제2 상이 혼재하여 이루어진 혼상을 포함하며, 상기 자기 조성물의 절단면에서 상기 절단면에 대한 제2 상의 면적비가 0.04 이상 0.38 이하의 범위인, 배리스터.
  2. 삭제
  3. 제1항에 있어서, 상기 제1 상이 희토류 금속의 산화물을 추가로 포함하는, 배리스터.
  4. 제3항에 있어서, 상기 제1 상에 포함되는 희토류 금속의 산화물이 Pr의 산화물인, 배리스터.
  5. 제1항에 있어서, 상기 제1 상이 Co의 산화물을 추가로 포함하는, 배리스터.
KR1020080069916A 2007-07-19 2008-07-18 배리스터 KR101015035B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007188496A JP5088029B2 (ja) 2007-07-19 2007-07-19 バリスタ
JPJP-P-2007-00188496 2007-07-19

Publications (2)

Publication Number Publication Date
KR20090009149A KR20090009149A (ko) 2009-01-22
KR101015035B1 true KR101015035B1 (ko) 2011-02-16

Family

ID=40157614

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080069916A KR101015035B1 (ko) 2007-07-19 2008-07-18 배리스터

Country Status (6)

Country Link
US (1) US7994893B2 (ko)
JP (1) JP5088029B2 (ko)
KR (1) KR101015035B1 (ko)
CN (1) CN101350241B (ko)
DE (1) DE102008033664A1 (ko)
TW (1) TW200921714A (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200923979A (en) * 2007-11-20 2009-06-01 Inpaq Technology Co Ltd A composite chip varistor component and its manufacturing method
DE102009023846B4 (de) * 2009-02-03 2024-02-01 Tdk Electronics Ag Varistorkeramik, Vielschichtbauelement umfassend die Varistorkeramik, Herstellungsverfahren für die Varistorkeramik
KR101439398B1 (ko) * 2010-02-04 2014-09-11 가부시키가이샤 무라타 세이사쿠쇼 Esd 보호장치의 제조방법 및 esd 보호장치
TW201221501A (en) * 2010-11-26 2012-06-01 Sfi Electronics Technology Inc Process for producing ZnO varistor particularly having internal electrode composed of pure silver and sintered at a lower sintering temperature
JP5995772B2 (ja) * 2013-04-02 2016-09-21 三菱電機株式会社 電圧非直線抵抗体、その製造方法およびそれを含む過電圧保護装置
CN104934173A (zh) * 2014-03-19 2015-09-23 日本碍子株式会社 电压非线性电阻元件及其制法
KR101968992B1 (ko) * 2015-05-04 2019-04-15 주식회사 아모텍 바리스터 세라믹 및 이의 제조방법
KR101948164B1 (ko) * 2015-05-04 2019-04-22 주식회사 아모텍 바리스터 세라믹 및 이의 제조방법
WO2016208383A1 (ja) * 2015-06-22 2016-12-29 株式会社村田製作所 Esd保護装置およびesd保護装置の製造方法
JP6747200B2 (ja) * 2016-09-09 2020-08-26 コニカミノルタ株式会社 画像処理システムおよび画像処理プログラム
JP7235492B2 (ja) * 2018-12-12 2023-03-08 Tdk株式会社 チップバリスタ
WO2020149034A1 (ja) * 2019-01-16 2020-07-23 パナソニックIpマネジメント株式会社 バリスタ集合体
CN112110727B (zh) * 2020-09-22 2022-03-11 中国科学院新疆理化技术研究所 一种氟化物掺杂的高温负温度系数热敏电阻材料及制备方法
US11501900B2 (en) * 2020-11-11 2022-11-15 RIPD Intellectual Assets Ltd. Zinc oxide varistor ceramics

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246207A (ja) * 2001-02-16 2002-08-30 Taiyo Yuden Co Ltd 電圧非直線抵抗体及び磁器組成物
JP2004146675A (ja) 2002-10-25 2004-05-20 Tdk Corp 電圧非直線性抵抗体磁器組成物、電子部品および積層チップバリスタ
KR100627961B1 (ko) 2002-08-20 2006-09-25 가부시키가이샤 무라타 세이사쿠쇼 배리스터
KR20070063453A (ko) * 2005-12-14 2007-06-19 티디케이가부시기가이샤 배리스터 및 배리스터의 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6143403A (ja) 1984-08-08 1986-03-03 サンケン電気株式会社 酸化物電圧非直線抵抗体
DE69317407T2 (de) * 1992-10-09 1998-08-06 Tdk Corp Widerstandselement mit nichtlinearer spannungsabhängigkeit und herstellungsverfahren
JPH06340472A (ja) * 1993-05-27 1994-12-13 Tdk Corp セラミック組成物、バリスタ機能付き積層セラミックコンデンサ及びその製造方法
JP2940486B2 (ja) * 1996-04-23 1999-08-25 三菱電機株式会社 電圧非直線抵抗体、電圧非直線抵抗体の製造方法および避雷器
JP3878929B2 (ja) * 2003-08-29 2007-02-07 Tdk株式会社 バリスタ及びバリスタの製造方法
JP4792900B2 (ja) * 2005-09-30 2011-10-12 株式会社村田製作所 バリスタ用磁器組成物、及び積層バリスタ
JP4710560B2 (ja) * 2005-11-15 2011-06-29 Tdk株式会社 積層型チップバリスタの製造方法
JP4888260B2 (ja) * 2007-07-10 2012-02-29 Tdk株式会社 電圧非直線性抵抗体磁器組成物、電子部品、及び積層チップバリスタ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246207A (ja) * 2001-02-16 2002-08-30 Taiyo Yuden Co Ltd 電圧非直線抵抗体及び磁器組成物
KR100627961B1 (ko) 2002-08-20 2006-09-25 가부시키가이샤 무라타 세이사쿠쇼 배리스터
JP2004146675A (ja) 2002-10-25 2004-05-20 Tdk Corp 電圧非直線性抵抗体磁器組成物、電子部品および積層チップバリスタ
KR20070063453A (ko) * 2005-12-14 2007-06-19 티디케이가부시기가이샤 배리스터 및 배리스터의 제조방법

Also Published As

Publication number Publication date
TW200921714A (en) 2009-05-16
TWI374457B (ko) 2012-10-11
CN101350241B (zh) 2012-06-27
US20090021341A1 (en) 2009-01-22
KR20090009149A (ko) 2009-01-22
JP5088029B2 (ja) 2012-12-05
DE102008033664A1 (de) 2009-01-29
CN101350241A (zh) 2009-01-21
US7994893B2 (en) 2011-08-09
JP2009026954A (ja) 2009-02-05

Similar Documents

Publication Publication Date Title
KR101015035B1 (ko) 배리스터
KR100960522B1 (ko) 전압 비직선성 저항체 자기 조성물, 전자 부품 및 적층 칩배리스터
KR100674385B1 (ko) 적층형 칩 배리스터
KR101329682B1 (ko) 전압 비직선성 저항체 자기 조성물 및 전압 비직선성저항체 소자
EP1298105A1 (en) Dielectrics porcelain composition and electronic parts
KR100673916B1 (ko) 유전체 자기 조성물 및 전자 부품
JP2014133693A (ja) 電圧非直線性抵抗体磁器組成物および電子部品
JP4690123B2 (ja) 酸化亜鉛積層型バリスタの製造方法
JP2004026562A (ja) 電圧非直線性抵抗体磁器組成物および電子部品
JP3710062B2 (ja) 電圧非直線性抵抗体磁器組成物、電子部品および積層チップバリスタ
US9242902B2 (en) Nonlinear resistor ceramic composition and electronic component
JP6132668B2 (ja) 誘電体磁器組成物および電子部品
JP4184172B2 (ja) 電圧非直線性抵抗体磁器組成物、電子部品及び積層チップバリスタ
JP5637017B2 (ja) 電圧非直線性抵抗体磁器組成物および電子部品
KR100670690B1 (ko) 전압 비선형성 저항체 자기 조성물, 전자 부품 및 적층 칩배리스터
JP3853748B2 (ja) 電圧非直線性抵抗体磁器組成物、電子部品および積層チップバリスタ
CN106278234B (zh) 电压非线性电阻器陶瓷和电子部件
JP3930843B2 (ja) 電圧非直線性抵抗体磁器組成物、電子部品および積層チップバリスタ
JP6575170B2 (ja) 電圧非直線性抵抗体磁器および電子部品
JP6575169B2 (ja) 電圧非直線性抵抗体磁器および電子部品
JP5594462B2 (ja) 電圧非直線性抵抗体磁器組成物および電子部品
JP2017017066A (ja) 電圧非直線性抵抗体磁器および電子部品

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190117

Year of fee payment: 9