KR20180096511A - 적층 세라믹 콘덴서 - Google Patents

적층 세라믹 콘덴서 Download PDF

Info

Publication number
KR20180096511A
KR20180096511A KR1020180016101A KR20180016101A KR20180096511A KR 20180096511 A KR20180096511 A KR 20180096511A KR 1020180016101 A KR1020180016101 A KR 1020180016101A KR 20180016101 A KR20180016101 A KR 20180016101A KR 20180096511 A KR20180096511 A KR 20180096511A
Authority
KR
South Korea
Prior art keywords
main component
region
ceramic
internal electrode
average particle
Prior art date
Application number
KR1020180016101A
Other languages
English (en)
Other versions
KR102498100B1 (ko
Inventor
고이찌로 모리따
Original Assignee
다이요 유덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이요 유덴 가부시키가이샤 filed Critical 다이요 유덴 가부시키가이샤
Publication of KR20180096511A publication Critical patent/KR20180096511A/ko
Application granted granted Critical
Publication of KR102498100B1 publication Critical patent/KR102498100B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H01G13/003—Apparatus or processes for encapsulating capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

프로톤 형태의 수소의 확산 침입을 억제할 수 있는 적층 세라믹 콘덴서를 제공한다.
적층 세라믹 콘덴서는, 세라믹을 주성분으로 하는 유전체층과, 내부 전극층이 교대로 적층되고, 대략 직육면체 형상을 갖고, 적층된 복수의 상기 내부 전극층이 교대로 대향하는 2 단부면에 노출되도록 형성된 적층 구조를 구비하고, 상이한 단부면에 노출되는 내부 전극층끼리가 대향하는 용량 영역의 주위 영역의 적어도 일부는, 상기 용량 영역의 주성분 세라믹의 평균 입경보다도 큰 평균 입경을 갖고 또한 상기 용량 영역의 주성분 세라믹의 도너 원소 농도보다도 큰 도너 원소 농도를 갖는 주성분 세라믹을 포함하는 보호 영역을 갖는다.

Description

적층 세라믹 콘덴서{MULTILAYER CERAMIC CAPACITOR}
본 발명은 적층 세라믹 콘덴서에 관한 것이다.
적층 세라믹 콘덴서는, 복수의 유전체층과 복수의 내부 전극이 교대로 적층된 적층체와, 적층체의 표면에 인출된 내부 전극과 도통하도록 적층체의 표면에 형성된 한 쌍의 외부 전극을 구비하고 있다. 외부 전극을 도금 처리로 형성하는 공정이나 고온 내습한 환경에서의 사용에 있어서, 수소가 적층체에 침입하여 프로톤 전도를 야기함으로써 적층 세라믹 콘덴서의 절연 열화가 발생하는 경우가 있다.
그래서, 특허문헌 1은, 도금 처리에서 외부 단자 전극으로부터 침입하는 수소를 억제하는 기술을 개시하고 있다. 특허문헌 2는, 마진 영역의 Si 함유율을 높게 함으로써 수분의 침입을 방지하는 방법을 개시하고 있다. 특허문헌 3은, 졸-겔 유리로 표면을 피복함으로써 수분의 침입을 차단하는 방법을 개시하고 있다.
일본 특허 공개 제2016-66783호 공보 일본 특허 공개 제2015-29158호 공보 일본 특허 공개 평4-266006호 공보
그러나, 특허문헌 1 내지 3의 기술에서는, 프로톤 형태의 수소의 확산 침입을 억제하는 것은 곤란하다.
본 발명은 상기 과제를 감안하여 이루어진 것이며, 프로톤 형태의 수소의 확산 침입을 억제할 수 있는 적층 세라믹 콘덴서를 제공하는 것을 목적으로 한다.
본 발명에 따른 적층 세라믹 콘덴서는, 세라믹을 주성분으로 하는 유전체층과, 내부 전극층이 교대로 적층되고, 대략 직육면체 형상을 갖고, 적층된 복수의 상기 내부 전극층이 교대로 대향하는 2 단부면에 노출되도록 형성된 적층 구조를 구비하고, 상이한 단부면에 노출되는 내부 전극층끼리가 대향하는 용량 영역의 주위 영역의 적어도 일부는, 상기 용량 영역의 주성분 세라믹의 평균 입경보다도 큰 평균 입경을 갖고 또한 상기 용량 영역의 주성분 세라믹의 도너 원소 농도보다도 큰 도너 원소 농도를 갖는 주성분 세라믹을 포함하는 보호 영역을 갖는다.
상기 적층 세라믹 콘덴서에 있어서, 상기 적층 구조의 적층 방향의 상면 및 하면 중 적어도 한쪽에 설치되고, 상기 유전체층과 주성분이 동일한 커버층을 구비하고, 상기 커버층은, 적어도 일부에, 상기 보호 영역을 갖고 있어도 된다.
상기 적층 세라믹 콘덴서에 있어서, 상기 적층 구조에 있어서 동일한 단부면에 노출되는 내부 전극층끼리가 상이한 단부면에 노출되는 내부 전극층을 개재하지 않고 대향하는 엔드 마진은, 적어도 일부에, 상기 보호 영역을 갖고 있어도 된다.
상기 적층 세라믹 콘덴서에 있어서, 상기 적층 구조에 있어서 적층된 복수의 상기 내부 전극층이 상기 2 단부면 이외의 2측면으로 연장된 단부를 덮도록 설치된 사이드 마진은, 적어도 일부에, 상기 보호 영역을 갖고 있어도 된다.
상기 적층 세라믹 콘덴서에 있어서, 상기 용량 영역의 주성분 세라믹의 도너 원소 농도는, 0.2atm％ 이하로 해도 된다.
상기 적층 세라믹 콘덴서에 있어서, 상기 유전체층의 두께는, 1㎛ 이하로 해도 된다.
상기 적층 세라믹 콘덴서에 있어서, 상기 보호 영역의 주성분 세라믹의 평균 입경은, 상기 용량 영역의 주성분 세라믹의 평균 입경의 2배 이상으로 해도 된다.
상기 적층 세라믹 콘덴서에 있어서, 상기 용량 영역의 주성분 세라믹의 평균 입경은, 300nm 이하로 해도 된다.
상기 적층 세라믹 콘덴서에 있어서, 상기 용량 영역 및 상기 보호 영역의 주성분 세라믹은, 페로브스카이트로 해도 된다.
상기 적층 세라믹 콘덴서에 있어서, 상기 도너 원소는, V, Mo, Nb, La, W, Ta 중 적어도 어느 하나를 포함하고 있어도 된다.
본 발명에 따르면, 프로톤 형태의 수소의 확산 침입을 억제할 수 있다.
도 1은 실시 형태에 따른 적층 세라믹 콘덴서의 부분 단면 사시도이다.
도 2는 도 1의 A-A선 단면도이다.
도 3은 도 1의 B-B선 단면도이다.
도 4의 (a) 및 (b)는 커버층에 있어서의 보호 영역을 예시하는 도면이다.
도 5의 (a) 및 (b)는 엔드 마진에 있어서의 보호 영역을 예시하는 도면이다.
도 6의 (a) 및 (b)는 사이드 마진에 있어서의 보호 영역을 예시하는 도면이다.
도 7은 적층 세라믹 콘덴서의 제조 방법의 플로우를 예시하는 도면이다.
도 8은 실시예 및 비교예를 도시하는 도면이다.
이하, 도면을 참조하면서, 실시 형태에 대하여 설명한다.
(실시 형태)
도 1은, 실시 형태에 따른 적층 세라믹 콘덴서(100)의 부분 단면 사시도이다. 도 2는, 도 1의 A-A선 단면도이다. 도 3은, 도 1의 B-B선 단면도이다. 도 1 내지 도 3에서 예시한 바와 같이, 적층 세라믹 콘덴서(100)는 직육면체 형상을 갖는 적층 칩(10)과, 적층 칩(10)의 어느 것인가의 대향하는 2 단부면에 설치된 외부 전극(20a, 20b)을 구비한다. 또한, 적층 칩(10)의 당해 2 단부면 이외의 4면 중, 적층 방향의 상면 및 하면 이외의 2면을 측면이라 칭한다. 외부 전극(20a, 20b)은, 적층 칩(10)의 적층 방향의 상면, 하면 및 2측면으로 연장되어 있다. 단, 외부 전극(20a, 20b)은 서로 이격되어 있다.
적층 칩(10)은 유전체로서 기능하는 세라믹 재료를 포함하는 유전체층(11)과, 비금속 재료를 포함하는 내부 전극층(12)이 교대로 적층된 구성을 갖는다. 각 내부 전극층(12)의 단부 테두리는, 적층 칩(10)의 외부 전극(20a)이 설치된 단부면과, 외부 전극(20b)이 설치된 단부면에, 교대로 노출되어 있다. 그에 의해, 각 내부 전극층(12)은 외부 전극(20a)과 외부 전극(20b)에 교대로 도통하고 있다. 그 결과, 적층 세라믹 콘덴서(100)는 복수의 유전체층(11)이 내부 전극층(12)을 개재하여 적층된 구성을 갖는다. 또한, 유전체층(11)과 내부 전극층(12)의 적층체에 있어서, 적층 방향의 최외층에는 내부 전극층(12)이 배치되고, 당해 적층체의 상면 및 하면은 커버층(13)에 의해 덮여 있다. 커버층(13)은 세라믹 재료를 주성분으로 한다. 예를 들어, 커버층(13)의 재료는, 유전체층(11)과 세라믹 재료의 주성분이 동일하다.
적층 세라믹 콘덴서(100)의 사이즈는, 예를 들어, 길이 0.2mm, 폭 0.125mm, 높이 0.125mm이며, 또는 길이 0.4mm, 폭 0.2mm, 높이 0.2mm, 또는 길이 0.6mm, 폭 0.3mm, 높이 0.3mm이며, 또는 길이 1.0mm, 폭 0.5mm, 높이 0.5mm이며, 또는 길이 3.2mm, 폭 1.6mm, 높이 1.6mm이며, 또는 길이 4.5mm, 폭 3.2mm, 높이 2.5mm이지만, 이들 사이즈에 한정되는 것은 아니다.
내부 전극층(12)은 Ni(니켈), Cu(구리), Sn(주석) 등의 비금속을 주성분으로 한다. 내부 전극층(12)으로서, Pt(백금), Pd(팔라듐), Ag(은), Au(금) 등의 귀금속이나 이들을 포함하는 합금을 사용해도 된다. 유전체층(11)은 예를 들어, 일반식 ABO3으로 표시되는 페로브스카이트 구조를 갖는 세라믹 재료를 주성분으로 한다. 또한, 당해 페로브스카이트 구조는, 비화학양론 조성의 ABO3 -α을 포함한다. 예를 들어, 당해 세라믹 재료로서, BaTiO3(티타늄산바륨), CaZrO3(지르콘산 칼슘), CaTiO3(티타늄산칼슘), SrTiO3(티타늄산스트론튬), 페로브스카이트 구조를 형성하는 Ba1-x-yCaxSryTi1-zZrzO3(0≤x≤1, 0≤y≤1, 0≤z≤1) 등을 사용할 수 있다.
도 2에서 예시한 바와 같이, 외부 전극(20a)에 접속된 내부 전극층(12)과 외부 전극(20b)에 접속된 내부 전극층(12)이 대향하는 영역은, 적층 세라믹 콘덴서(100)에 있어서 전기 용량을 발생하는 영역이다. 그래서, 당해 영역을, 용량 영역(14)이라 칭한다. 즉, 용량 영역(14)은 상이한 외부 전극에 접속된 2개의 인접하는 내부 전극층(12)이 대향하는 영역이다.
외부 전극(20a)에 접속된 내부 전극층(12)끼리가, 외부 전극(20b)에 접속된 내부 전극층(12)을 개재하지 않고 대향하는 영역을, 엔드 마진(15)이라 칭한다. 또한, 외부 전극(20b)에 접속된 내부 전극층(12)끼리가, 외부 전극(20a)에 접속된 내부 전극층(12)을 개재하지 않고 대향하는 영역도, 엔드 마진(15)이다. 즉, 엔드 마진(15)은 동일한 외부 전극에 접속된 내부 전극층(12)이 상이한 외부 전극에 접속된 내부 전극층(12)을 개재하지 않고 대향하는 영역이다. 엔드 마진(15)은 용량을 발생하지 않는 영역이다.
도 3에서 예시한 바와 같이, 적층 칩(10)에 있어서, 적층 칩(10)의 2측면으로부터 내부 전극층(12)에 이르기까지의 영역을 사이드 마진(16)이라 칭한다. 즉, 사이드 마진(16)은 상기 적층 구조에 있어서 적층된 복수의 내부 전극층(12)이 2측면측으로 연장된 단부를 덮도록 설치된 영역이다. 또한, 커버층(13), 엔드 마진(15) 및 사이드 마진(16)을 용량 영역(14)의 주위 영역이라 칭하기도 한다.
적층 세라믹 콘덴서(100)는 외부 전극(20a, 20b)의 도금 처리 환경, 차량 탑재 용도와 같은 고온 다습 환경이나, 여러가지 성분을 포함한 대기 분위기에 노출되는 환경에 있어서, 수소가 프로톤의 형태로 용량 영역(14)에 확산 침입하는 경우가 있다. 구체적으로는, 하기 수학식 1과 같이, 프로톤이 입계 확산 또는 산소 결함을 통한 수산으로서 침입한다.
Figure pat00001
그래서, 본 실시 형태에 있어서는, 도 4의 (a)에서 예시한 바와 같이, 커버층(13)의 입계수가 용량 영역(14)에 있어서의 유전체층(11)의 입계수보다도 적어져 있다. 구체적으로는, 커버층(13)에 있어서의 주성분 세라믹의 평균 입경은, 용량 영역(14)에 있어서의 유전체층(11)의 주성분 세라믹의 평균 입경보다도 크게 되어 있다. 이 구성에 의하면, 커버층(13)에 있어서 프로톤이 확산 침입하기 위한 경로가 적어져서, 입계 확산이 억제된다. 그에 의해, 프로톤 형태의 수소의 확산 침입을 억제할 수 있다. 프로톤의 확산 침입을 충분히 억제하는 관점에서, 커버층(13)에 있어서의 주성분 세라믹의 평균 입경은, 용량 영역(14)에 있어서의 유전체층(11)의 주성분 세라믹의 평균 입경의 2배 이상인 것이 바람직하다. 또한, 예를 들어, 용량 영역(14)에 있어서의 유전체층(11)의 주성분 세라믹의 평균 입경은, 300nm 이하이다. 또한, 유전체층(11)의 두께는, 예를 들어, 1㎛ 이하이다. 또한, 입경은, 주사형 전자 현미경 또는 투과형 전자 현미경에서 하나의 화상에 80 내지 150결정립 정도 들어가도록 배율을 조정하여, 합계로 400결정립 이상으로 되도록 복수매의 사진을 얻고, 사진 상의 결정립 전체수에 대하여 계측한 Feret 직경을 사용하였다. 평균 입경에는, 그 평균값을 사용하였다.
또한, 커버층(13)의 주성분 세라믹의 도너 원소의 농도가, 용량 영역(14)에 있어서의 유전체층(11)의 주성분 세라믹의 도너 원소의 농도보다도 높아져 있다. 여기에서의 도너 원소는, 페로브스카이트 ABO3의 A 사이트를 점유 가능한 3가의 이온이 될 수 있는 원소(Y(이트륨), La(란탄), Sm(사마륨), Gd(가돌리늄), Dy(디스프로슘), Ho(홀뮴) 등의 희토류 원소의 일부가 상당한다), 및 B 사이트를 점유해서 5가 이상의 가수를 취할 수 있는 원소(V(바나듐), Mo(몰리브덴), Nb(니오븀), W(텅스텐), Ta(탄탈륨) 등의 전이 금속의 일부가 상당한다)이다. 예를 들어, 커버층(13)의 주성분 세라믹 및 용량 영역(14)에 있어서의 유전체층(11)의 주성분 세라믹이 페로브스카이트일 경우에 있어서, 도너 원소로서, V, Mo, Nb, La, W, Ta 등을 사용할 수 있다. 도너 원소 농도가 높으면, 산소 결함의 생성이 억제된다. 그 결과, 프로톤의 확산 침입이 억제된다. 도너 원소의 효과를 충분히 얻는 관점에서, 예를 들어, 커버층(13)의 주성분 세라믹의 도너 원소 농도는, 0.2atm％ 이상인 것이 바람직하고, 0.5atm％ 이상인 것이 보다 바람직하다. 용량 영역(14)의 절연성 저하를 억제하는 관점에서, 예를 들어, 용량 영역(14)에 있어서의 유전체층(11)의 주성분 세라믹의 도너 원소 농도는, 0.2atm％ 이하인 것이 바람직하고, 0.1atm％ 이하인 것이 보다 바람직하다.
여기서, 주성분 세라믹의 평균 입경이 용량 영역(14)에 있어서의 유전체층(11)의 주성분 세라믹의 평균 입경보다도 크고 또한 주성분 세라믹의 도너 원소 농도가 용량 영역(14)에 있어서의 유전체층(11)의 주성분 세라믹의 도너 원소 농도보다도 높아져 있는 영역을, 보호 영역(17)이라 칭한다.
커버층(13)의 전체가 보호 영역(17)으로 되어 있어도 되지만, 커버층(13)의 일부가 보호 영역(17)으로 되어 있어도 된다. 예를 들어, 도 4의 (b)에서 예시한 바와 같이, 커버층(13)에 있어서, 보호 영역(17)보다도 용량 영역(14)측에 평균 입경이 작은 영역이 개재하고 있어도 된다. 또는, 커버층(13)에 있어서, 용량 영역(14)과 반대측에 평균 입경이 작은 영역이 개재하고 있어도 된다. 보호 영역(17)이 커버층(13)의 일부를 이루는 경우, 보호 영역(17)은 용량 영역(14)의 상면 또는 하면을 덮는 면적을 갖는 층 형상을 이루는 것이 바람직하다. 보호 영역(17)이 프로톤의 확산 침입을 억제하는 관점에서, 보호 영역(17)은 적층 칩(10)의 적층 방향에 있어서, 2.0㎛ 이상의 두께를 갖고 있는 것이 바람직하고, 5.0㎛ 이상의 두께를 갖고 있는 것이 보다 바람직하다.
또한, 보호 영역(17)은 엔드 마진(15)에 설치되어 있어도 된다. 이 경우, 도 5의 (a)에서 예시한 바와 같이, 엔드 마진(15)에 있어서의 유전체층(11)의 전체가 보호 영역(17)으로 되어 있어도 되지만, 엔드 마진(15)에 있어서의 유전체층(11)의 일부가 보호 영역(17)으로 되어 있어도 된다. 예를 들어, 도 5의 (b)에서 예시한 바와 같이, 엔드 마진(15)에 있어서, 보호 영역(17)보다도 용량 영역(14)측에 평균 입경이 작은 영역이 개재하고 있어도 된다. 또는, 엔드 마진(15)에 있어서, 용량 영역(14)과 반대측에 평균 입경이 작은 영역이 개재하고 있어도 된다. 보호 영역(17)이 엔드 마진(15)의 일부를 이루는 경우, 보호 영역(17)은 용량 영역(14)에 있어서의 적층 칩(10)의 단부면측의 단부 테두리를 덮는 면적을 갖는 층 형상을 이루는 것이 바람직하다. 보호 영역(17)이 프로톤의 확산 침입을 억제하는 관점에서, 보호 영역(17)은 외부 전극(20a, 20b)으로부터 용량 영역을 향하는 방향에 있어서, 2.0㎛ 이상의 두께를 갖고 있는 것이 바람직하고, 5.0㎛ 이상의 두께를 갖고 있는 것이 보다 바람직하다.
보호 영역(17)은 사이드 마진(16)에 설치되어 있어도 된다. 이 경우, 도 6의 (a)에서 예시한 바와 같이, 사이드 마진(16)의 전체가 보호 영역(17)으로 되어 있어도 되지만, 사이드 마진(16)의 일부가 보호 영역(17)으로 되어 있어도 된다. 예를 들어, 도 6의 (b)에서 예시한 바와 같이, 사이드 마진(16)에 있어서, 보호 영역(17)보다도 용량 영역(14)측에 평균 입경이 작은 영역이 개재하고 있어도 된다. 또는, 사이드 마진(16)에 있어서, 용량 영역(14)과 반대측에 평균 입경이 작은 영역이 개재하고 있어도 된다. 보호 영역(17)이 사이드 마진(16)의 일부를 이루는 경우, 보호 영역(17)은 용량 영역(14)에 있어서의 적층 칩(10)의 측면측의 단부 테두리를 덮는 면적을 갖는 층 형상을 이루는 것이 바람직하다. 보호 영역(17)이 프로톤의 확산 침입을 억제하는 관점에서, 보호 영역(17)은 적층 칩(10)의 측면으로부터 용량 영역을 향하는 방향에 있어서, 2.0㎛ 이상의 두께를 갖고 있는 것이 바람직하고, 5.0㎛ 이상의 두께를 갖고 있는 것이 보다 바람직하다.
계속해서, 적층 세라믹 콘덴서(100)의 제조 방법에 대하여 설명한다. 도 7은, 적층 세라믹 콘덴서(100)의 제조 방법의 플로우를 예시하는 도면이다. 먼저, 커버층(13)에 보호 영역(17)을 형성하는 경우의 제조 방법에 대하여 설명한다.
(원료 분말 제작 공정)
먼저, 유전체층(11)의 주성분인 세라믹 재료의 분말에, 목적에 따라 소정의 첨가 화합물을 첨가한다. 첨가 화합물로서는, Mg(마그네슘), Mn(망간), V, Cr(크롬), 희토류 원소(Y, Dy, Tm(툴륨), Ho(홀뮴), Tb(테르븀), Yb(이테르븀), Sm, Eu(유로퓸), Gd 및 Er(에르븀))의 산화물, 및 Co(코발트), Ni, Li(리튬), B(붕소), Na(나트륨), K(칼륨) 및 Si(실리콘)의 산화물 또는 유리를 들 수 있다. 예를 들어, 먼저, 세라믹 재료의 분말에 첨가 화합물을 포함하는 화합물을 혼합하여 하소를 행한다. 계속해서, 얻어진 세라믹 재료의 입자를 첨가 화합물과 함께 습식 혼합하고, 건조 및 분쇄하여 세라믹 재료의 분말을 조제한다.
(적층 공정)
이어서, 얻어진 세라믹 재료의 분말에, 폴리비닐부티랄(PVB) 수지 등의 바인더와, 에탄올, 톨루엔 등의 유기 용제와, 프탈산디옥틸(DOP) 등의 가소제를 첨가하여 습식 혼합한다. 얻어진 슬러리를 사용하고, 예를 들어 다이 코터법이나 닥터 블레이드법에 의해, 기재 상에 예를 들어 두께 0.8㎛ 이하의 띠 형상 유전체 그린 시트를 도포 시공하여 건조시킨다.
이어서, 유전체 그린 시트의 표면에, 내부 전극 형성용 도전 페이스트를 스크린 인쇄, 그라비아 인쇄 등에 의해 인쇄함으로써, 내부 전극층(12)의 패턴을 배치한다. 내부 전극층 형성용 도전 페이스트는, 내부 전극층(12)의 주성분 금속의 분말과, 바인더와, 용제와, 필요에 따라 기타 보조제를 포함하고 있다. 바인더 및 용제는, 상기한 세라믹 슬러리와 상이한 것을 사용하는 것이 바람직하다. 또한, 내부 전극 형성용 도전 페이스트에는, 공재로서, 유전체층(11)의 주성분인 세라믹 재료를 분산시켜도 된다.
이어서, 내부 전극층 패턴이 인쇄된 유전체 그린 시트를 소정의 크기로 펀칭하고, 펀칭된 유전체 그린 시트를, 기재를 박리한 상태에서, 내부 전극층(12)과 유전체층(11)이 서로 엇갈려지도록, 또한 내부 전극층(12)이 유전체층(11)의 길이 방향 양 단부면에 단부 테두리가 교대로 노출되어 극성이 서로 다른 한 쌍의 외부 전극에 교대로 인출되도록, 소정층수(예를 들어 200 내지 500층)만큼 적층한다.
이어서, 얻어진 적층체의 상하에 커버층(13)으로 되는 커버 시트를 압착시키고, 소정 칩 치수(예를 들어 1.0mm×0.5mm)로 커트한다. 이에 의해, 대략 직육면체 형상의 세라믹 적층체가 얻어진다. 또한, 커버 시트의 주성분 세라믹의 평균 입경을, 유전체 그린 시트의 주성분 세라믹의 평균 입경보다도 크게 해 둔다. 또한, 커버 시트의 주성분 세라믹의 도너 원소 농도를, 유전체 그린 시트의 주성분 세라믹의 도너 원소 농도보다도 높게 해 둔다.
(소성 공정)
이와 같이 하여 얻어진 적층체를, 250 내지 500℃의 N2 분위기 중에서 탈바인더한 후에, 환원 분위기 중에서 1100 내지 1300℃에서 10분 내지 2시간 소성함으로써, 유전체 그린 시트를 구성하는 각 화합물이 소결하여 입성장한다. 이와 같이 하여, 내부에 소결체를 포함하는 유전체층(11)과 내부 전극층(12)이 교대로 적층되어 이루어지는 적층 칩(10)과, 적층 방향 상하의 최외층으로서 형성되는 커버층(13)을 갖는 적층 세라믹 콘덴서(100)가 얻어진다.
(재산화 처리 공정)
그 후, N2 가스 분위기 중에서 600℃ 내지 1000℃에서 재산화 처리를 행해도 된다.
이상의 제조 방법에 의하면, 커버층(13)에 보호 영역(17)을 형성할 수 있다.
(변형예 1)
이어서, 엔드 마진(15)에 보호 영역(17)을 형성하는 경우의 제조 방법에 대하여 설명한다. 또한, 상술한 제조 방법과 상이한 점은 적층 공정만이기 때문에, 적층 공정에 대해서만 설명한다. 원료 분말 제작 공정에 있어서 얻어진 세라믹 재료의 분말에, 폴리비닐부티랄(PVB) 수지 등의 바인더와, 에탄올, 톨루엔 등의 유기 용제와, 프탈산디옥틸(DOP) 등의 가소제를 첨가하여 습식 혼합한다. 얻어진 슬러리를 사용하여, 예를 들어 다이 코터법이나 닥터 블레이드법에 의해, 기재 상에 예를 들어 두께 0.8㎛ 이하의 띠 형상 유전체 그린 시트를 도포 시공하여 건조시킨다.
이어서, 유전체 그린 시트의 표면에, 내부 전극 형성용 도전 페이스트를 스크린 인쇄, 그라비아 인쇄 등에 의해 인쇄함으로써, 내부 전극층(12)의 패턴을 배치한다. 내부 전극층 형성용 도전 페이스트는, 내부 전극층(12)의 주성분 금속의 분말과, 바인더와, 용제와, 필요에 따라 기타 보조제를 포함하고 있다. 바인더 및 용제는, 상기한 세라믹 슬러리와 상이한 것을 사용하는 것이 바람직하다. 또한, 내부 전극 형성용 도전 페이스트에는, 공재로서, 유전체층(11)의 주성분인 세라믹 재료를 분산시켜도 된다.
이어서, 유전체 그린 시트 상에 있어서 금속 도전 페이스트가 인쇄되어 있지 않은 주변 영역 상에 마진 페이스트를 인쇄한다. 이 마진 페이스트의 주성분 세라믹의 평균 입경을, 유전체 그린 시트의 주성분 세라믹의 평균 입경보다도 크게 해 둔다. 또한, 마진 페이스트의 주성분 세라믹의 도너 원소 농도를, 유전체 그린 시트의 주성분 세라믹의 도너 원소 농도보다도 높게 해 둔다. 이상의 공정에 의해 패턴 형성 시트를 얻을 수 있다.
그 후, 패턴 형성 시트를 소정의 크기로 펀칭하고, 펀칭된 패턴 형성 시트를, 기재를 박리한 상태에서, 내부 전극층(12)과 유전체층(11)이 엇갈려지도록, 또한 내부 전극층(12)이 유전체층(11)의 길이 방향 양 단부면에 단부 테두리가 교대로 노출되어 극성이 서로 다른 한 쌍의 외부 전극에 교대로 인출되도록, 소정층수(예를 들어 200 내지 500층)만큼 적층한다.
적층한 패턴 형성 시트의 상하에 커버층(13)으로 되는 커버 시트를 압착시키고, 소정 칩 치수(예를 들어 1.0mm×0.5mm)로 커트한다. 이에 의해, 적층체가 얻어진다.
이상의 제조 방법에 의하면, 엔드 마진(15)에 보호 영역(17)을 형성할 수 있다.
(변형예 2)
이어서, 사이드 마진(16)에 보호 영역(17)을 형성하는 경우의 제조 방법에 대하여 설명한다. 또한, 변형예 1과 마찬가지로, 적층 공정에 대해서만 설명한다. 원료 분말 제작 공정에 있어서 얻어진 세라믹 재료의 분말에, 폴리비닐부티랄(PVB) 수지 등의 바인더와, 에탄올, 톨루엔 등의 유기 용제와, 프탈산디옥틸(DOP) 등의 가소제를 첨가하여 습식 혼합한다. 얻어진 슬러리를 사용하고, 예를 들어 다이 코터법이나 닥터 블레이드법에 의해, 기재 상에 예를 들어 두께 0.8㎛ 이하의 띠 형상의 유전체 그린 시트를 도포 시공하여 건조시킨다.
이어서, 유전체 그린 시트의 표면에, 내부 전극 형성용 도전 페이스트를 스크린 인쇄, 그라비아 인쇄 등에 의해 인쇄함으로써, 내부 전극층(12)의 패턴을 배치한다. 내부 전극층 형성용 도전 페이스트는, 내부 전극층(12)의 주성분 금속의 분말과, 바인더와, 용제와, 필요에 따라 기타 보조제를 포함하고 있다. 바인더 및 용제는, 상기한 세라믹 슬러리와 상이한 것을 사용하는 것이 바람직하다. 또한, 내부 전극 형성용 도전 페이스트에는, 공재로서, 유전체층(11)의 주성분인 세라믹 재료를 분산시켜도 된다. 이어서, 유전체 그린 시트 상에 마진 페이스트를 내부 전극 형성용 도전 페이스트와 역패턴으로 인쇄한다. 그에 의해, 패턴 형성 시트가 형성된다. 또한, 마진 페이스트의 주성분 세라믹의 평균 입경을, 유전체 그린 시트의 주성분 세라믹의 평균 입경보다도 크게 해 둔다. 또한, 마진 페이스트의 주성분 세라믹의 도너 원소 농도를, 유전체 그린 시트의 주성분 세라믹의 도너 원소 농도보다도 높게 해 둔다.
그 후, 패턴 형성 시트를 소정의 크기로 펀칭하고, 펀칭된 패턴 형성 시트를, 기재를 박리한 상태에서, 내부 전극층(12)과 유전체층(11)이 엇갈려지도록, 또한 내부 전극층(12)이 유전체층(11)의 길이 방향 양 단부면에 단부 테두리가 교대로 노출되어 극성이 서로 다른 한 쌍의 외부 전극에 교대로 인출되도록, 소정층수(예를 들어 200 내지 500층)만큼 적층한다.
적층한 패턴 형성 시트의 상하에 커버층(13)으로 되는 커버 시트를 압착시키고, 소정 칩 치수(예를 들어1.0mm×0.5mm)로 커트한다. 이에 의해, 적층체가 얻어진다.
이상의 제조 방법에 의하면, 사이드 마진(16)에 보호 영역(17)을 형성할 수 있다.
[실시예]
이하, 실시 형태에 따른 적층 세라믹 콘덴서(100)를 제작하고, 특성에 대하여 조사하였다.
(실시예 1)
실시예 1에서는, 유전체층(11)의 주성분 세라믹으로서, 티타늄산바륨을 사용하였다. 도너 원소로서, Mo를 사용하였다. 주성분 세라믹 분말에 도너 원소원을 혼합하고, 주성분 세라믹 분말의 Ti를 100atm％로 한 경우에 도너 원소가 0.05atm％로 되도록 도너 원소원을 첨가하고, 볼밀로 충분히 습식 혼합 분쇄하여 유전체 재료를 얻었다. 유전체 재료에 유기 바인더 및 용제를 첨가하여 닥터 블레이드법으로 유전체 그린 시트를 제작하였다. 유기 바인더로서 폴리비닐부티랄(PVB) 등을 사용하고, 용제로서 에탄올, 톨루엔산 등을 첨가하였다. 기타, 가소제 등을 첨가하였다. 이어서, 내부 전극층(12)의 주성분 금속의 분말과, 바인더와, 용제와, 필요에 따라 기타 보조제를 포함하고 있는 내부 전극 형성용 도전 페이스트를 제작하였다. 내부 전극 형성용 도전 페이스트의 유기 바인더 및 용제에는, 유전체 그린 시트와는 상이한 것을 사용하였다. 유전체 시트에 내부 전극 형성용 도전 페이스트를 스크린 인쇄하였다. 내부 전극 형성용 도전 페이스트를 인쇄한 시트를 500매 겹쳐서, 적층체를 얻었다.
커버층(13)의 주성분 세라믹으로서, 티타늄산바륨을 사용하였다. 도너 원소로서, Mo을 사용하였다. 주성분 세라믹 분말에 도너 원소원을 혼합하고, 주성분 세라믹 분말의 Ti을 100atm％로 한 경우에 도너 원소가 0.5atm％로 되도록 도너 원소원을 첨가하고, 볼밀로 충분히 습식 혼합 분쇄하여 유전체 재료를 얻었다. 유전체 재료에 유기 바인더 및 용제를 첨가하고 닥터 블레이드법으로 커버 시트를 제작하였다. 유기 바인더로서 폴리비닐부티랄(PVB) 등을 사용하고, 용제로서 에탄올, 톨루엔산 등을 첨가하였다. 기타, 가소제 등을 첨가하였다. 그 후, 상기 적층체의 상하에 커버 시트를 각각 적층하였다. 그 후, 열 압착에 의해 세라믹 적층체를 얻고, 소정의 형상으로 절단하였다. 얻어진 세라믹 적층체를 N2 분위기 중에서 탈바인더한 후에 소성하여 소결체를 얻었다. 소성 후의 유전체층(11)에 있어서, 두께는 0.6㎛이며, 주성분 세라믹의 평균 입경은 240nm였다. 소성 후의 보호 영역(17)에 있어서, 두께는 5.0㎛이며, 주성분 세라믹의 평균 입경은 660nm였다. 그 후, N2 가스 분위기 중에서 600℃ 내지 1000℃에서 재산화 처리를 행하였다.
(실시예 2)
실시예 2에서는, 소성 후의 보호 영역(17)에 있어서, 주성분 세라믹의 평균 입경은 450nm였다. 기타의 조건은 실시예 1과 동일하다.
(실시예 3)
실시예 3에서는, 도너 원소로서 V를 사용하였다. 소성 후의 보호 영역(17)에 있어서, 주성분 세라믹의 평균 입경은 1210nm였다. 기타의 조건은 실시예 1과 동일하다.
(실시예 4)
실시예 4에서는, 도너 원소로서 Nb를 사용하였다. 소성 후의 보호 영역(17)에 있어서, 주성분 세라믹의 평균 입경은 830nm였다. 기타의 조건은 실시예 1과 동일하다.
(실시예 5)
실시예 5에서는, 도너 원소로서 La를 사용하였다. 소성 후의 보호 영역(17)에 있어서, 주성분 세라믹의 평균 입경은 570nm였다. 기타의 조건은 실시예 1과 동일하다.
(실시예 6)
실시예 6에서는, 도너 원소로서 Mo 및 V를 혼합하여 사용하였다. 소성 후의 보호 영역(17)에 있어서, 주성분 세라믹의 평균 입경은 1160nm였다. 기타의 조건은 실시예 1과 동일하다.
(실시예 7)
실시예 7에서는, 도너 원소로서 V 및 La를 혼합하여 사용하였다. 소성 후의 보호 영역(17)에 있어서, 주성분 세라믹의 평균 입경은 960nm였다. 기타의 조건은 실시예 1과 동일하다.
(실시예 8)
실시예 8에서는, 커버 시트에 있어서 주성분 세라믹 분말의 Ti를 100atm％로 한 경우에 도너 원소가 0.2atm％로 되도록 도너 원소원을 첨가하였다. 소성 후의 보호 영역(17)에 있어서, 주성분 세라믹의 평균 입경은 590nm였다. 기타의 조건은 실시예 1과 동일하다.
(실시예 9)
실시예 9에서는, 커버 시트에 있어서 주성분 세라믹 분말의 Ti를 100atm％로 한 경우에 도너 원소가 0.1atm％로 되도록 도너 원소원을 첨가하였다. 소성 후의 보호 영역(17)에 있어서, 주성분 세라믹의 평균 입경은 520nm였다. 기타의 조건은 실시예 1과 동일하다.
(실시예 10)
실시예 10에서는, 유전체 그린 시트에 있어서 주성분 세라믹 분말의 Ti를 100atm％로 한 경우에 도너 원소가 0.1atm％로 되도록 도너 원소원을 첨가하였다. 커버 시트에 있어서 주성분 세라믹 분말의 Ti를 100atm％로 한 경우에 도너 원소가 0.2atm％로 되도록 도너 원소원을 첨가하였다. 소성 후의 보호 영역(17)에 있어서, 주성분 세라믹의 평균 입경은 650nm였다. 기타의 조건은 실시예 1과 동일하다.
(실시예 11)
실시예 11에서는, 유전체 그린 시트에 있어서 주성분 세라믹 분말의 Ti를 100atm％로 한 경우에 도너 원소가 0.2atm％로 되도록 도너 원소원을 첨가하였다. 소성 후의 보호 영역(17)에 있어서, 주성분 세라믹의 평균 입경은 700nm였다. 기타의 조건은 실시예 1과 동일하다.
(실시예 12)
실시예 12에서는, 소성 후의 보호 영역(17)에 있어서, 주성분 세라믹의 평균 입경은 680nm이며, 두께는 2.0㎛였다. 기타의 조건은 실시예 1과 동일하다.
(실시예 13)
실시예 13에서는, 소성 후의 보호 영역(17)에 있어서, 주성분 세라믹의 평균 입경은 670nm이며, 두께는 1.0㎛였다. 기타의 조건은 실시예 1과 동일하다.
(비교예 1)
비교예 1에서는, 소성 후의 보호 영역(17)에 있어서, 주성분 세라믹의 평균 입경은 200nm였다. 기타의 조건은 실시예 1과 동일하다.
(비교예 2)
비교예 2에서는, 커버 시트에 도너 원소를 첨가하지 않았다. 소성 후의 보호 영역(17)에 있어서, 주성분 세라믹의 평균 입경은 510nm였다. 기타의 조건은 실시예 1과 동일하다.
(비교예 3)
비교예 3에서는, 커버 시트에 도너 원소를 첨가하지 않았다. 소성 후의 보호 영역(17)에 있어서, 주성분 세라믹의 평균 입경은 200nm였다. 기타의 조건은 실시예 1과 동일하다.
(비교예 4)
비교예 4에서는, 유전체 그린 시트에 있어서 주성분 세라믹 분말의 Ti를 100atm％로 한 경우에 도너 원소가 0.2atm％로 되도록 도너 원소원을 첨가하였다. 커버 시트에 있어서 주성분 세라믹 분말의 Ti를 100atm％로 한 경우에 도너 원소가 0.2atm％로 되도록 도너 원소원을 첨가하였다. 소성 후의 보호 영역(17)에 있어서, 주성분 세라믹의 평균 입경은 680nm였다. 기타의 조건은 실시예 1과 동일하다.
(분석)
얻어진 적층 세라믹 콘덴서(100)에 대하여 고온 내습 가속 부하 시험을 행하였다. 실시예 1 내지 13 및 비교예 1 내지 4에 대해서, 샘플수를 300개로 하였다. 먼저, 각 샘플의 초기 절연 저항 R0을 측정하였다. 이어서, 주위 온도 85℃, 상대 습도 85％ RH, 20V/㎛ 인가로 1000시간 유지하였다. 그 후, 각 샘플의 절연 저항 Rt를 측정하였다. Rt≤0.1×R0로 되는 샘플을 불량품이라고 정하였다. 불량품수가 3개 이하/300개로 되는 것을 합격으로 하였다. 얻어진 결과를 도 8에 도시하였다.
도 8에 도시한 바와 같이, 실시예 1 내지 13 모두 합격이었다. 이것은, 보호 영역(17)의 주성분 세라믹이 용량 영역(14)의 주성분 세라믹의 평균 입경보다도 큰 평균 입경을 갖고 또한 용량 영역(14)의 주성분 세라믹의 도너 원소 농도보다도 큰 도너 원소 농도를 가짐으로써, 용량 영역(14)에 대한 프로톤 형태의 수소의 확산 침입을 억제할 수 있었기 때문이라고 생각된다.
비교예 1에서는, 불량품수가 9개로 많았다. 이것은, 보호 영역(17)의 평균 입경이 용량 영역(14)의 평균 입경보다도 작았기 때문에, 프로톤이 확산 침입하기 위한 경로가 많아졌기 때문이라고 생각된다.
비교예 2에서는, 불량품수가 88개로 많았다. 이것은, 보호 영역(17)의 주성분 세라믹에 도너 원소를 첨가하지 않았기 때문에, 산소 결함의 생성이 많아졌기 때문이라고 생각된다.
비교예 3에서는, 불량품수가 217개로 특히 많았다. 이것은, 보호 영역(17)의 주성분 세라믹의 평균 입경이 용량 영역(14)의 주성분 세라믹의 평균 입경보다도 작았기 때문에 프로톤이 확산 침입하기 위한 경로가 많아지고, 보호 영역(17)의 주성분 세라믹에 도너 원소를 첨가하지 않았기 때문에 산소 결함의 생성이 많아졌기 때문이라고 생각된다.
비교예 4에서는, 불량품수가 5개로 많았다. 이것은, 커버 시트 및 유전체 그린 시트의 주성분 세라믹에 대한 도너 원소 농도가 동일했기 때문에, 보호 영역(17)에 있어서의 산소 결함의 생성이 많아졌기 때문이라고 생각된다.
또한, 실시예 1에서는 불량품수가 0개였지만, 실시예 2에서는 불량품수가 1개였다. 이 결과에 의해, 보호 영역(17)의 주성분 세라믹의 평균 입경이 용량 영역(14)의 주성분 세라믹의 평균 입경의 2배 이상으로 됨으로써, 프로톤의 확산 침입이 보다 억제된 것이라 생각된다.
실시예 8에서는 불량품수가 0개였지만, 실시예 9에서는 불량품수가 3개였다. 이 결과에 의해, 보호 영역(17)에 있어서의 도너 원소 농도가 0.2atm％ 이상으로 됨으로써, 프로톤의 확산 침입이 보다 억제된 것이라 생각된다.
실시예 12에서는 불량품수가 1개였지만, 실시예 13에서는 불량품수가 2개였다. 이 결과에 의해, 보호 영역(17)의 두께를 2.0㎛ 이상으로 함으로써 프로톤의 확산 침입이 보다 억제된 것이라 생각된다.
실시예 1에서는 불량품수가 0개였지만, 실시예 12에서는 불량품수가 1개였다. 이 결과에 의해, 보호 영역(17)의 두께를 5.0㎛ 이상으로 함으로써 프로톤의 확산 침입이 보다 억제된 것이라 생각된다.
이상, 본 발명의 실시예에 대하여 상세하게 설명했지만, 본 발명은 관계되는 특정한 실시예에 한정되는 것은 아니며, 특허 청구 범위에 기재된 본 발명의 요지 범위 내에 있어서, 다양한 변형·변경이 가능하다.
10: 적층 칩
11: 유전체층
12: 내부 전극층
20a, 20b: 외부 전극
100: 적층 세라믹 콘덴서

Claims (10)

  1. 세라믹을 주성분으로 하는 유전체층과, 내부 전극층이 교대로 적층되고, 대략 직육면체 형상을 갖고, 적층된 복수의 상기 내부 전극층이 교대로 대향하는 2 단부면에 노출되도록 형성된 적층 구조를 구비하고,
    상이한 단부면에 노출되는 내부 전극층끼리가 대향하는 용량 영역의 주위 영역의 적어도 일부는, 상기 용량 영역의 주성분 세라믹의 평균 입경보다도 큰 평균 입경을 갖고 또한 상기 용량 영역의 주성분 세라믹의 도너 원소 농도보다도 큰 도너 원소 농도를 갖는 주성분 세라믹을 포함하는 보호 영역을 갖는 것을 특징으로 하는 적층 세라믹 콘덴서.
  2. 제1항에 있어서, 상기 적층 구조의 적층 방향의 상면 및 하면 중 적어도 한쪽에 설치되고, 상기 유전체층과 주성분이 동일한 커버층을 구비하고,
    상기 커버층은, 적어도 일부에, 상기 보호 영역을 갖는 것을 특징으로 하는 적층 세라믹 콘덴서.
  3. 제1항에 있어서, 상기 적층 구조에 있어서 동일한 단부면에 노출되는 내부 전극층끼리가 상이한 단부면에 노출되는 내부 전극층을 개재하지 않고 대향하는 엔드 마진은, 적어도 일부에, 상기 보호 영역을 갖는 것을 특징으로 하는 적층 세라믹 콘덴서.
  4. 제1항에 있어서, 상기 적층 구조에 있어서 적층된 복수의 상기 내부 전극층이 상기 2 단부면 이외의 2측면으로 연장된 단부를 덮도록 설치된 사이드 마진은, 적어도 일부에, 상기 보호 영역을 갖는 것을 특징으로 하는 적층 세라믹 콘덴서.
  5. 제1항에 있어서, 상기 용량 영역의 주성분 세라믹의 도너 원소 농도는, 0.2atm％ 이하인 것을 특징으로 하는 적층 세라믹 콘덴서.
  6. 제1항에 있어서, 상기 유전체층의 두께는, 1㎛ 이하인 것을 특징으로 하는 적층 세라믹 콘덴서.
  7. 제1항에 있어서, 상기 보호 영역의 주성분 세라믹의 평균 입경은, 상기 용량 영역의 주성분 세라믹의 평균 입경의 2배 이상인 것을 특징으로 하는 적층 세라믹 콘덴서.
  8. 제1항에 있어서, 상기 용량 영역의 주성분 세라믹의 평균 입경은, 300nm 이하인 것을 특징으로 하는 적층 세라믹 콘덴서.
  9. 제1항에 있어서, 상기 용량 영역 및 상기 보호 영역의 주성분 세라믹은, 페로브스카이트인 것을 특징으로 하는 적층 세라믹 콘덴서.
  10. 제9항에 있어서, 상기 도너 원소는, V, Mo, Nb, La, W, Ta 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 적층 세라믹 콘덴서.
KR1020180016101A 2017-02-21 2018-02-09 적층 세라믹 콘덴서 KR102498100B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2017-029615 2017-02-21
JP2017029615A JP6909011B2 (ja) 2017-02-21 2017-02-21 積層セラミックコンデンサ

Publications (2)

Publication Number Publication Date
KR20180096511A true KR20180096511A (ko) 2018-08-29
KR102498100B1 KR102498100B1 (ko) 2023-02-09

Family

ID=63166617

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180016101A KR102498100B1 (ko) 2017-02-21 2018-02-09 적층 세라믹 콘덴서

Country Status (4)

Country Link
US (1) US10672558B2 (ko)
JP (1) JP6909011B2 (ko)
KR (1) KR102498100B1 (ko)
CN (1) CN108461292B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101659208B1 (ko) * 2015-02-06 2016-09-30 삼성전기주식회사 적층 세라믹 전자 제품 및 그 제조 방법
JP7089402B2 (ja) * 2018-05-18 2022-06-22 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7424740B2 (ja) * 2018-05-18 2024-01-30 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7028416B2 (ja) * 2018-05-25 2022-03-02 太陽誘電株式会社 積層セラミック電子部品
JP7145652B2 (ja) * 2018-06-01 2022-10-03 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7446705B2 (ja) * 2018-06-12 2024-03-11 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
KR102662852B1 (ko) * 2019-07-24 2024-05-03 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR20190116181A (ko) * 2019-09-20 2019-10-14 삼성전기주식회사 적층형 전자 부품
KR20220086169A (ko) * 2020-12-16 2022-06-23 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR20220096546A (ko) * 2020-12-31 2022-07-07 삼성전기주식회사 적층형 전자 부품
JP2022114084A (ja) * 2021-01-26 2022-08-05 株式会社村田製作所 積層セラミックコンデンサ
JP2022123936A (ja) * 2021-02-15 2022-08-25 株式会社村田製作所 積層セラミックコンデンサ
JP2022125694A (ja) * 2021-02-17 2022-08-29 株式会社村田製作所 積層セラミックコンデンサ
US12002625B2 (en) * 2021-08-31 2024-06-04 Taiyo Yuden Co., Ltd. Ceramic electronic device and manufacturing method of the same
KR102505434B1 (ko) * 2021-10-19 2023-03-03 삼성전기주식회사 적층형 전자 부품
WO2024057733A1 (ja) * 2022-09-12 2024-03-21 太陽誘電株式会社 積層セラミック電子部品及びその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04266006A (ja) 1991-02-21 1992-09-22 Matsushita Electric Ind Co Ltd 厚膜コンデンサ及びその製造方法
JP2006041268A (ja) * 2004-07-28 2006-02-09 Kyocera Corp 積層型電子部品の製法および積層型電子部品
JP2015029158A (ja) 2014-11-14 2015-02-12 株式会社村田製作所 積層セラミックコンデンサ
JP2016066783A (ja) 2014-09-19 2016-04-28 株式会社村田製作所 積層セラミックコンデンサ及びその製造方法
JP2016162868A (ja) * 2015-02-27 2016-09-05 太陽誘電株式会社 積層セラミックコンデンサ
JP2017038036A (ja) * 2015-08-07 2017-02-16 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミック電子部品及びその製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354370A (ja) 1998-06-10 1999-12-24 Taiyo Yuden Co Ltd 積層セラミック電子部品
KR101108958B1 (ko) * 2003-02-25 2012-01-31 쿄세라 코포레이션 적층 세라믹 콘덴서 및 그 제조방법
JP4268844B2 (ja) * 2003-07-15 2009-05-27 Ｔｄｋ株式会社 積層セラミック電子部品の製造方法および積層セラミック電子部品
JP4396682B2 (ja) * 2006-09-29 2010-01-13 Ｔｄｋ株式会社 積層コンデンサ、および積層コンデンサの製造方法
JP5164463B2 (ja) * 2007-07-26 2013-03-21 太陽誘電株式会社 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ
KR20110065623A (ko) 2009-12-10 2011-06-16 삼성전기주식회사 적층 세라믹 커패시터
JP2012019159A (ja) * 2010-07-09 2012-01-26 Tdk Corp セラミック電子部品
JP5532027B2 (ja) * 2010-09-28 2014-06-25 株式会社村田製作所 積層セラミック電子部品およびその製造方法
KR101141369B1 (ko) 2010-12-13 2012-05-03 삼성전기주식회사 적층 세라믹 콘덴서 및 그 제조방법
JP5678905B2 (ja) 2011-03-14 2015-03-04 株式会社村田製作所 積層セラミック電子部品の製造方法
JP2012248622A (ja) 2011-05-26 2012-12-13 Taiyo Yuden Co Ltd チップ状電子部品
JP5770539B2 (ja) * 2011-06-09 2015-08-26 Tdk株式会社 電子部品及び電子部品の製造方法
KR101580349B1 (ko) * 2012-01-31 2015-12-24 삼성전기주식회사 적층 세라믹 전자 부품 및 그 제조 방법
KR101376828B1 (ko) * 2012-03-20 2014-03-20 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
JP5637170B2 (ja) * 2012-04-19 2014-12-10 株式会社村田製作所 積層型セラミック電子部品およびその実装構造体
KR101771728B1 (ko) * 2012-07-20 2017-08-25 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR101565640B1 (ko) * 2013-04-08 2015-11-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101499717B1 (ko) * 2013-05-21 2015-03-06 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
JP2015026841A (ja) * 2013-10-25 2015-02-05 株式会社村田製作所 積層セラミックコンデンサ
KR102089700B1 (ko) * 2014-05-28 2020-04-14 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 제조 방법 및 적층 세라믹 커패시터의 실장 기판
US20160020031A1 (en) * 2014-07-18 2016-01-21 Samsung Electro-Mechanics Co., Ltd. Composite electronic component and board having the same
US9959973B2 (en) 2014-09-19 2018-05-01 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor and method for manufacturing same
KR101994745B1 (ko) * 2014-12-16 2019-09-30 삼성전기주식회사 저온 소성 유전체 조성물 및 적층 세라믹 커패시터
JP6502092B2 (ja) * 2014-12-26 2019-04-17 太陽誘電株式会社 積層セラミックコンデンサ
JP6415337B2 (ja) * 2015-01-28 2018-10-31 太陽誘電株式会社 積層セラミックコンデンサ
JP2016181597A (ja) * 2015-03-24 2016-10-13 太陽誘電株式会社 積層セラミックコンデンサ
JP6578703B2 (ja) * 2015-03-31 2019-09-25 Tdk株式会社 積層セラミック電子部品
JP6665438B2 (ja) * 2015-07-17 2020-03-13 株式会社村田製作所 積層セラミックコンデンサ
JP2017195329A (ja) * 2016-04-22 2017-10-26 株式会社村田製作所 積層セラミック電子部品

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04266006A (ja) 1991-02-21 1992-09-22 Matsushita Electric Ind Co Ltd 厚膜コンデンサ及びその製造方法
JP2006041268A (ja) * 2004-07-28 2006-02-09 Kyocera Corp 積層型電子部品の製法および積層型電子部品
JP2016066783A (ja) 2014-09-19 2016-04-28 株式会社村田製作所 積層セラミックコンデンサ及びその製造方法
JP2015029158A (ja) 2014-11-14 2015-02-12 株式会社村田製作所 積層セラミックコンデンサ
JP2016162868A (ja) * 2015-02-27 2016-09-05 太陽誘電株式会社 積層セラミックコンデンサ
JP2017038036A (ja) * 2015-08-07 2017-02-16 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミック電子部品及びその製造方法

Also Published As

Publication number Publication date
US10672558B2 (en) 2020-06-02
KR102498100B1 (ko) 2023-02-09
JP6909011B2 (ja) 2021-07-28
CN108461292A (zh) 2018-08-28
JP2018137298A (ja) 2018-08-30
CN108461292B (zh) 2022-08-02
US20180240592A1 (en) 2018-08-23

Similar Documents

Publication Publication Date Title
KR102498100B1 (ko) 적층 세라믹 콘덴서
US10381156B2 (en) Multilayer ceramic capacitor and manufacturing method thereof
KR102648161B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
CN109285698B (zh) 多层陶瓷电容器及其制造方法
US11017947B2 (en) Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
KR102520018B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
KR102417726B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
US10304626B2 (en) Multilayer ceramic capacitor and manufacturing method of the same
US10242801B2 (en) Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
KR102706702B1 (ko) 적층 세라믹 콘덴서 및 세라믹 원료 분말
US10366833B2 (en) Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
KR20180125875A (ko) 적층 세라믹 콘덴서 및 그 제조 방법
KR102496922B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
KR20190124632A (ko) 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터
CN112992538B (zh) 电介质组合物及电子部件
US11232909B2 (en) Multilayer ceramic capacitor
JP2019216168A (ja) 積層セラミックコンデンサおよびその製造方法
KR20210060319A (ko) 세라믹 전자 부품 및 그 제조 방법
KR20220136140A (ko) 세라믹 전자 부품 및 그 제조 방법
JP2022188286A (ja) 積層セラミックコンデンサおよびその製造方法
KR20180125876A (ko) 적층 세라믹 콘덴서 및 그 제조 방법
CN115101336A (zh) 陶瓷电子器件和陶瓷电子器件的制造方法
CN115527774A (zh) 电介质体、层叠陶瓷电容器、电介质体制造方法和层叠陶瓷电容器制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant