CN102890990B - 可变电阻以及可变电阻的制造方法 - Google Patents
可变电阻以及可变电阻的制造方法 Download PDFInfo
- Publication number
- CN102890990B CN102890990B CN201210253250.7A CN201210253250A CN102890990B CN 102890990 B CN102890990 B CN 102890990B CN 201210253250 A CN201210253250 A CN 201210253250A CN 102890990 B CN102890990 B CN 102890990B
- Authority
- CN
- China
- Prior art keywords
- variable resistor
- ferritic
- alkali metal
- electrode
- variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49082—Resistor making
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49082—Resistor making
- Y10T29/49085—Thermally variable
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Thermistors And Varistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
本发明所涉及的可变电阻具备可变电阻素体、以夹持可变电阻素体的一部分区域的形式被配置于可变电阻素体内的多个内部电极、被配置于可变电阻素体表面并且被连接于所对应的内部电极的多个外部电极。外部电极具有通过将含有碱金属的导电性膏体赋予可变电阻素体的表面并进行烧结而形成的烧结电极层。可变电阻素体具有高电阻区域,该高电阻区域通过包含于导电性膏体中的碱金属从可变电阻素体的表面与烧结电极的界面向可变电阻素体内扩散而形成。
Description
技术领域
本发明涉及可变电阻以及可变电阻的制造方法。
背景技术
作为可变电阻众所周知具备由显现电压非线性特性的半导体陶瓷构成的可变电阻素体、以夹持可变电阻素体的一部分区域的形式被配置于可变电阻素体内的多个内部电极、被配置于可变电阻素体表面并且被连接于所对应的内部电极的多个外部电极[例如参照日本专利申请公开平1-295403号公报(以下称之为“专利文献1”)]。
发明内容
伴随于近年来的数字信号的高速化以及通信速度的高速化,寄希望于对于信号的影响小的低静电容量的可变电阻。
本发明的目的在于提供一种既能够良好地维持电压非线性特性,又能够切实地实现低静电容量化的可变电阻以及可变电阻的制造方法。
本发明人等就能够切实地实现低静电容量化的可变电阻作了悉心的研究,其结果终于新发现了如以下所述的事实。
对于可变电阻的静电容量来说不仅仅是被形成于内部电极之间的静电容量,而且还包含被形成于外部电极之间静电容量。被形成于内部电极之间的静电容量,通过调整内部电极之间的距离和重叠面积或者可变电阻素体的相对介电常数,从而就能够达到降低的目的。然而,无论哪一个因素都会影响到作为可变电阻的电气特性(ESD耐量以及电压非线性特性等),因而也就会担忧该电气特性将发生劣化。因此,如果降低被形成于外部电极之间的静电容量,则既能够良好地维持了可变电阻的电气特性又能够实现低静电容量化。
如果碱金属扩散到半导体陶瓷,则半导体陶瓷中的碱金属所扩散的区域其电导率降低(即电阻升高)且相对介电常数降低。因此,通过使可变电阻素体上的外部电极之间的区域包含碱金属所扩散的区域,从而可变电阻素体上的外部电极之间的区域的静电容量变低,因而也就能够实现可变电阻的低静电容量化。关于专利文献1所记载的可变电阻是通过从可变电阻素体的表面使Li、Na以及K中的任意一种进行热扩散,从而将高电阻区域(高电阻层)形成于可变电阻素体的表面。
关于专利文献1所记载的可变电阻是在从可变电阻素体的表面使Li、Na以及K中的至少一种进行热扩散并形成高电阻区域之后,将外部电极形成于可变电阻素体的表面。为此,专利文献1所记载的可变电阻被重新判明为存在着如以下所述的问题点。
外部电极是通过将导电性膏体赋予可变电阻素体的表面并进行烧结来而形成的。导电性膏体一般是使用将玻璃成分(例如玻璃粉等)以及有机漆料混合于金属粉末的膏体。玻璃成分与碱金属的反应性较高。在导电性膏体被烧结于可变电阻素体表面的时候,向可变电阻素体扩散的碱金属由于烧结时的热而向导电性膏体(外部电极)侧扩散。扩散的碱金属可能会与包含于导电性膏体的玻璃发生反应并被摄入到外部电极。
被扩散到可变电阻素体的碱金属如果混入到外部电极,则可变电阻素体上的与外部电极的界面近旁的区域中的碱金属浓度降低。为此,可变电阻素体上的与外部电极的界面近旁的区域,其电阻低而其相对介电常数高。因此,关于专利文献1所记载的可变电阻,其可变电阻的低静电容量化受到了阻碍。专利文献1所记载的可变电阻提高了在可变电阻素体表面上的外部电极之间的区域,即在可变电阻素体表面中从外部电极露出的部分的电阻,并防止了电镀层的延伸,但并不能如本发明那样实现低静电容量化。
根据所涉及的研究结果,本发明所涉及的可变电阻具备由显现电压非线性特性的半导体陶瓷构成的可变电阻素体、以夹持可变电阻素体的一部分区域的形式被配置于可变电阻素体内的多个内部电极、被配置于可变电阻素体表面并且被连接于所对应的内部电极的多个外部电极;外部电极具有通过将含有碱金属的导电性膏体赋予可变电阻素体的表面并进行烧结而形成的烧结电极层,可变电阻素体具有高电阻区域,该高电阻区域通过使包含于导电性膏体中的碱金属从可变电阻素体的表面与烧结电极层的界面向可变电阻素体内扩散而形成。
关于本发明所涉及的可变电阻,其可变电阻素体具有高电阻区域,该高电阻区域通过使包含于导电性膏体中的碱金属从可变电阻素体的表面与烧结电极层的界面向可变电阻素体内扩散而形成。高电阻区域是以切实地被夹持于外部电极之间的形式进行定位的。因此,可变电阻素体上的外部电极之间的区域的静电容量变低,且能够实现可变电阻的低静电容量化。
碱金属因为从可变电阻素体表面与烧结电极层的界面向可变电阻素体内扩散,所以不会扩散至可变电阻中的被夹持于内部电极的区域。因此,扩散到可变电阻素体的碱金属不会影响到可变电阻的电压非线性特性。
高电阻区域是通过包含于导电性膏体中的碱金属从可变电阻素体表面与烧结电极层的界面扩散到可变电阻素体内而被形成的。为此,如专利文献1所记载的可变电阻那样,被扩散的碱金属浓度不降低。在本发明中容易将高电阻区域的电阻调整至所希望的值。
关于专利文献1所记载的可变电阻,可变电阻素体表面上的外部电极之间的区域周边的电阻被做得较高。然而,电阻高的区域因为在外部电极的相对方向上进行延伸,所以对低静电容量化的贡献是极其贫乏的。
碱金属可以是Li、Na以及K中的至少一种。
可变电阻素体可以含有作为主成分的ZnO。在此情况下,因为碱金属特别是Li、Na以及K扩散到ZnO的结晶颗粒内而形成受主,所以能够良好地形成高电阻区域。
本发明所涉及的可变电阻的制造方法是一种具备由显现电压非线性特性的半导体陶瓷构成的可变电阻素体、以夹持可变电阻素体的一部分区域的形式被配置于可变电阻素体内的多个内部电极、被配置于可变电阻素体表面并且被连接于所对应的内部电极的多个外部电极的可变电阻制造方法;具备准备配置有多个内部电极的可变电阻素体的准备工序、将多个外部电极形成于可变电阻素体表面的外部电极形成工序;在外部电极形成工序中,将含有碱金属的导电性膏体赋予可变电阻素体的表面并进行烧结从而形成烧结电极层,并且从可变电阻素体表面与烧结电极层的界面使包含于导电性膏体中的碱金属扩散到可变电阻素体内从而形成高电阻区域。
本发明所涉及的可变电阻的制造方法能够在将导电性膏体赋予可变电阻素体表面并进行烧结从而形成烧结电极层的时候,从可变电阻素体表面与烧结电极层的界面使包含于导电性膏体中的碱金属扩散到可变电阻素体内从而形成高电阻区域。因此,如以上所述那样能够实现可变电阻的低静电容量化,并且扩散到可变电阻素体的碱金属不会影响到可变电阻的电压非线性特性。另外,能够容易地将高电阻区域的电阻调整到所希望的值。
在上述外部电极形成工序之前,可以进一步具备从可变电阻素体表面使碱金属扩散到可变电阻素体内部的金属扩散工序。在此情况下,因为在可变电阻素体表面上的从外部电极露出的区域,也能够沿着该区域形成高电阻区域,所以能够切实地实现可变电阻素体表面整体的高电阻化。
本发明通过以下给出的详细说明和参照附图将会变得更加清楚,但是,这些说明和附图仅仅是为了说明本发明而举出的例子,不能被认为是对本发明的限定。
以下给出的详细说明将会更加清楚地表述本发明的应用范围。但是,这些详细说明和特殊实例、以及优选实施方案,只是为了举例说明而举出的,本领域的技术人员显然能够理解本发明的各种变化和修改都在本发明的宗旨和范围内。
附图说明
图1是表示本实施方式所涉及的层叠芯片可变电阻的立体图。
图2是说明本实施方式所涉及的层叠芯片可变电阻的截面结构的图。
图3是包含于本实施方式所涉及的层叠可变电阻中的可变电阻素体的分解立体图。
图4是为了说明本实施方式所涉及的层叠芯片可变电阻制造过程的流程图。
图5是为了说明碱金属扩散的模式图。
图6是为了说明碱金属扩散的模式图。
图7是说明本实施方式的变形例所涉及的层叠芯片可变电阻的截面结构的图。
图8是为了说明碱金属扩散的模式图。
具体实施方式
以下是参照附图并就本发明的优选的实施方式进行详细的说明。还有,在说明过程中将相同符号标注于相同要素或者具有相同功能的要素,并省略重复的说明。
首先,参照图1~3并就本实施方式所涉及的层叠芯片可变电阻1的构成作如下说明。图1是表示本实施方式所涉及的层叠芯片可变电阻的立体图。图2是说明本实施方式所涉及的层叠芯片可变电阻的截面结构的图。图3是包含于本实施方式所涉及的层叠芯片可变电组中的可变电阻素体的分解立体图。在实施方式中作为可变电阻是以层叠芯片可变电阻1为例子来进行说明。
层叠芯片可变电阻1如图1以及图2所示具备可变电阻素体3、被配置于可变电阻素体3的表面的多个外部电极(在本实施方式中为一对外部电极)4,5。可变电阻素体3呈长方体形状,例如长度被设定为0.6mm,宽度被设定为0.3mm,高度被设定为0.3mm。本实施方式所涉及的层叠芯片可变电阻1为所谓0603型层叠芯片可变电阻。层叠芯片可变电阻1的尺寸并不限定于以上所述尺寸,例如也可以是1001尺寸的层叠芯片可变电阻。
可变电阻3如图3所示是作为具有电压非线性特性(以下称之为“可变电阻特性”)的多层可变电阻层11被层叠的层叠体而构成的。在实际的层叠芯片可变电阻1中,多层可变电阻11是以相互边界不能够被视觉识别的程度被一体化。可变电阻素体3是用半导体陶瓷构成的陶瓷层被层叠多层而构成的陶瓷素体。
为陶瓷层的可变电阻层11(可变电阻素体3)含有作为主成分的ZnO(氧化锌),并且含有作为副成分的Co、稀土类金属元素、IIIb族元素(B、Al、Ga、In)、Si、Cr、Mo、碱金属元素(K、Rb、Cs)以及碱土类金属元素(Mg、Ca、Sr、Ba)等金属单体或者这些金属的氧化物。在本实施方式中,可变电阻层11含有作为副成分的Co、Pr、Cr、Ca、K、Si以及Al。
Co是将受主能级形成于ZnO的晶界并且作为显现可变电阻特性的物质而起作用的。希土类金属元素(例如Pr等)也是为了显现可变电阻特性的材料。可变电阻层11中的ZnO的含量并没有特别的限定,但是在将构成可变电阻层11的全体材料作为100质量%的情况下通常为99.8~69.0质量%。
外部电极4,5被配置于可变电阻素体3的端部,并且是以覆盖可变电阻素体3的两端面的形式进行配置的。一对外部电极4,5分别具有第一电极层4a,5a以及第二电极层4b,5b。第一电极层4a,5a是被形成于可变电阻素体3的表面上。第一电极层4a,5a如后面所述的那样是通过将导电性膏体赋予可变电阻3的表面并进行烧结而形成的。即,第一电极层4a,5a是烧结电极层。在导电性膏体中是使用将玻璃成分、碱金属、有机粘合剂以及有机溶剂混合于金属粉末(Ag粒子或者Ag-Pd合金粒子等)的混合物。
第二电极层4b,5b是由电镀法而被形成于第一电极4a,5a上。在本实施方式中,第二电极层4b,5b包含由电镀Ni而被形成于第一电极4a,5a上的Ni镀层、由电镀Sn而被形成于该Ni镀层上的Sn镀层。第二电极层4b,5b被形成的主要目的在于:在由回流焊而将层叠芯片可变电阻1安装于外部基板等的时候,提高耐焊锡熔蚀性以及焊接性。
第二电极层4b,5b只要能够达到提高耐焊锡熔蚀性以及焊接性的目的,并不一定限于上述材料的组合。电镀层并不一定要限定于2层构造,例如也可以具有1层或者3层以上的构造。
层叠芯片可变电阻1如图2以及图3所示,在可变电阻素体3内具备多个内部电极(在本实施方式中为一对内部电极)21,23。多个内部电极21,23是以在可变电阻层11的层叠方向上夹持可变电阻素体3(可变电阻层11)的一部分区域的形式进行交替配置。内部电极21,23作为层叠型电子元件的内部电极是由通常所使用的导电性材料(例如Ag或者Ag-Pd合金等)所构成。内部电极21,23是作为含有上述导电性材料的导电性膏体的烧结体进行构成的。
内部电极21在露出于可变电阻素体3的表面的端部与外部电极4(第一电极层4a)相连接。内部电极23在露出于可变电阻素体3的表面的端部与外部电极5(第一电极层5a)相连接。
接着,参照图4并就具有上述结构的层叠芯片可变电阻1的制造过程作如下说明。图4是为了说明本实施方式所涉及的层叠芯片可变电阻制造过程的流程图。图5是为了说明碱金属向可变电阻素体扩散的状态的模式图。在图5中,碱金属所存在的情况是由点阴影进行显示的,点的密度越高则表示碱金属浓度越高。另外,在图5中可变电阻素体3内的标注了点阴影的区域是表示碱金属发生扩散的区域,该区域是为了说明而示意性地进行表示的区域,与实际上在可变电阻素体内的碱金属进行扩散的区域并不一定相一致。
首先,在以成为规定比例的形式分别称取构成可变电阻层11的主要成分ZnO,和Pr、Co、Cr、Ca、Si、K以及Al的金属或者氧化物等微量添加物之后,混合各成分并调整可变电阻材料(S101)。之后,将有机粘合剂、有机溶剂、有机增塑剂等添加于该可变电阻材料中,使用球磨机等来实行20小时左右的混合·粉碎,从而获得浆料。
在由刮刀法等公知的方法将所获得的浆料涂布于例如由聚对苯二甲酸乙二醇酯构成的薄膜上之后,使之干燥并形成厚度为30μm左右的膜。从薄膜上剥离以上述方法制得的膜从而制作出坯料薄片(S103)。
接着,将多个(对应于后面所述的分割芯片数)对应于内部电极21,23的电极部分形成于坯料薄片上(S105)。对应于内部电极21,23的电极部分是通过由丝网印刷等印刷法印刷混合了作为上述导电性材料的金属粉末、有机粘合剂以及有机溶剂的导电性膏体,并对其实施干燥而形成的。
接着,以规定顺序重叠形成有电极部分的坯料薄片、未形成有电极部分的坯料薄片,从而形成薄片层叠体(S107)。以芯片为单位切断如此制得的薄片层叠体,从而获得被分割的多个坯料芯片(S109)。
接着,对该坯料芯片实施脱粘合剂处理以及烧成处理,从而获得烧结体(可变电阻素体3)(S111)。由以上的工序准备了可变电阻素体3(准备工序)。在脱粘合剂处理过程中,例如以250~450℃的温度对坯料芯片实施10分钟~8小时左右的加热处理。在烧成处理过程中,例如以1100~1350℃的温度对坯料芯片实施10分钟~8小时左右进行烧成。通过该烧成,坯料薄片成为可变电阻层11,电极部分成为所对应的各个内部电极21,23。
接着,如图5(a)所示从可变电阻素体3的表面使碱金属(例如Li、Na或者K等)扩散到可变电阻素体3的内部(S113:碱金属扩散工序)。在此,首先将碱金属化合物附着于可变电阻素体3的表面。对于碱金属化合物的附着,可以使用密闭旋转壶。作为碱金属化合物并没有特别的限定,可以使用通过热处理碱金属能够从可变电阻素体3的表面扩散至规定深度的化合物,即碱金属的氧化物、氢氧化物、氯化物、硝酸盐、硼酸盐、碳酸盐或者草酸盐等。
接着,在电炉中以规定的温度以及时间对附着有该碱金属化合物的可变电阻素体3实施热处理。其结果为来自碱金属化合物的碱金属从可变电阻素体3的表面进行热扩散。优选的热处理温度为700~1000℃。热处理气氛为大气。热处理时间(保持时间)优选为10分钟~4小时。
接着,将外部电极4,5形成于可变电阻素体3的表面(外部电极形成工序)。首先,如图5(b)以及(c)所示将外部电极4,5(第一电极层4a,5a)用的导电性膏体CP1赋予可变电阻素体3的表面(S115:烧结电极层形成工序)并进行烧结。由此,形成作为烧结电极层的第一电极层4a,5a。在此,在可变电阻素体3的两端部,以分别接触内部电极21,23的形式,赋予导电性膏体CP1并使之干燥。之后,以规定温度(例如650~950℃)实施热处理,并将导电性膏体CP1烧结于可变电阻素体3。热处理时间(保持时间)优选为10分钟~3小时。
对于外部电极4,5用的导电性膏体CP1来说,使用如以上所述将玻璃成分、碱金属、有机粘合剂以及有机溶剂混合于金属粉末的混合物。对于金属粉末,可以使用将Ag-Pd合金粒子或者Ag粒子作为主成分的金属粉末。
玻璃成分例如可以使用将B2O3-SiO-ZnO类玻璃等作为主成分的玻璃粉。导电性膏体中的玻璃成分的含量在将导电性膏体全体作为100质量%的情况下,例如为2~8质量%左右。导电性膏体中的金属粉末的含量在将导电性膏体全体作为100质量%的情况下,例如为60~80质量%左右。
碱金属优选为Li、Na以及K中至少一种。而且,碱金属与S113相同地,以碱金属化合物的状态被包含于导电性膏体中。作为碱金属化合物可以使用碱金属的氧化物、氢氧化物、氯化物、硝酸盐、硼酸盐、碳酸盐或者草酸盐等。例如,如果是Li,则使导电性膏体含有Li2CO3。导电性膏体中的碱金属化合物的含量在将导电性膏体全体作为100质量%的情况下,例如为3~15质量%左右。
在本实施方式中,在碱金属从可变电阻素体3的表面扩散到可变电阻素体3的内部之后将含有金属粉末、玻璃成分、碱金属以及有机漆料(有机粘合剂以及有机溶剂)的导电性膏体CP1赋予可变电阻素体3并进行烧结。由此就形成了第一电极层4a,5a。在将导电性膏体CP1烧结于可变电阻素体3的时候,包含于导电性膏体CP1的碱金属从可变电阻素体3表面与第一电极层4a,5a的界面向可变电阻素体3内热扩散。此时,已经扩散到可变电阻素体3的内部的碱金属因为导电性膏体CP1含有碱金属,所以向导电性膏体CP1(第一电极层4a,5a)扩散被抑制。包含于导电性膏体CP1的碱金属的一部分与包含于导电性膏体CP1的玻璃成分发生反应并残存于第一电极层4a,5a内。
如以上所述,在可变电阻素体3上如图5(c)所示形成有高电阻区域31,该高电阻区域31通过包含于第一电极层4a,5a用的导电性膏体CP1的碱金属从可变电阻素体3的表面与第一电极层4a,5a的界面向可变电阻素体3内扩散而形成。高电阻区域31位于可变电阻素体3的端部,主要是沿着可变电阻素体3与第一电极层4a,5a的界面被形成于可变电阻素体3内。高电阻区域31在第一电极层4a与第一电极层5a的相对方向上位于第一电极层4a与第一电极层5a之间。在本实施方式中,高电阻区域31也包含在碱金属扩散工序S113中被扩散的碱金属。
高电阻区域31中,除了在碱金属扩散工序S113中被扩散的碱金属之外,在烧结电极层形成工序S115中碱金属被扩散。为此,如图5(c)所示高电阻区域31的厚度大于,主要沿着可变电阻素体3表面上的第一电极层4a,5a之间的区域被形成于可变电阻素体3内的高电阻区域33的厚度。高电阻区域33主要是由在碱金属扩散工序S113中被扩散的碱金属所形成。
再参照图4。接着,将Ni镀层以及Sn镀层按顺序层叠于外部电极4,5的第一电极4a,5a上,从而形成第二电极层4b,5b(S117:电镀电极层形成工序)。这样便可制得层叠芯片可变电阻1。Ni电镀可以由使用镀Ni槽(例如瓦兹镀镍槽)的滚筒电镀法来实行。Sn电镀可以由使用镀Sn槽(例如中性镀Sn槽)的滚筒电镀法来实行。
如以上所述在本实施方式中,可变电阻素体3具有高电阻区域31,该高电阻区域31通过包含于外部电极4,5(第一电极层4a,5a)用的导电性膏体中的碱金属从可变电阻素体3的表面与第一电极层4a,5a的界面扩散到可变电阻素体3内而形成。即,在将导电性膏体赋予并烧结于可变电阻素体3表面从而形成第一电极层4a,5a的时候,从可变电阻素体3的表面与第一电极层4a,5a的界面使包含于导电性膏体中的碱金属扩散到可变电阻素体3内,从而形成高电阻区域31。为此,高电阻区域31以切实地被夹持于外部电极4,5之间的形式进行定位。其结果可变电阻素体3上的外部电极4,5之间的区域的静电容量变低,因而就能够实现层叠芯片可变电阻1的低静电容量化。
碱金属含量越高则被扩散的碱金属的浓度也就越高,并且显示出层叠芯片可变电阻1的静电容量发生降低的倾向。含有碱金属的导电性膏体的加热温度(烧结温度)越高,则被扩散的碱金属的浓度也就越高,并且显示出层叠芯片可变电阻1的静电容量发生降低的倾向。
碱金属因为从可变电阻素体3的表面与第一电极层4a,5a的界面扩散到可变电阻素体3内,所以不会扩散至可变电阻素体3中的被夹持于内部电极21,23的区域。因此,扩散到可变电阻素体3的碱金属不会影响到层叠芯片可变电阻1的电压非线性特性。
高电阻区域31是通过包含于上述导电性膏体中的碱金属从可变电阻素体3的表面与第一电极层4a,5a的界面扩散到可变电阻素体3内而形成的。为此,如专利文献1所记载的可变电阻那样,不会降低被扩散的碱金属浓度,并且高电阻区域31的电阻能够容易地被调整到所希望的值。
专利文献1所记载的可变电阻如图6(a)~(c)所示形成有烧结电极层104,105。即,在碱金属从可变电阻素体103表面扩散到可变电阻素体103的内部之后,含有金属粉末、玻璃成分以及有机漆料的导电性膏体CP2被赋予可变电阻素体103并被烧结。在导电性膏体CP2被烧结于可变电阻素体103的时候,扩散到可变电阻素体103的碱金属由于烧结时的热而可能会向导电性膏体CP2(烧结电极层104,105)侧扩散。扩散到导电性膏体CP2(烧结电极层104,105)侧的碱金属与包含于导电性膏体CP2中的玻璃成分发生反应并被混入到烧结电极层104,105内。在图6中与图5相同,碱金属所存在的情况是由点阴影进行表示的,点的密度越高则表示碱金属的浓度越高。在图6中,标注了在可变电阻素体103内的点阴影的区域是表示碱金属发生扩散的区域,该区域是为了便于说明而示意性地进行表示的区域,与实际的在可变电阻素体内的碱金属进行扩散的区域并不一定相一致。
扩散到可变电阻素体103的碱金属如果被混入到烧结电极层104,105,则可变电阻素体103中的在与烧结电极层104,105的界面近旁的区域107中的碱金属浓度降低。因此,区域107其电阻变低且其相对介电常数变高。其结果为专利文献1所记载的可变电阻其可变电阻的低静电容量化被阻碍。
可变电阻素体3含有作为主成分的ZnO。碱金属特别是Li、Na以及K因为扩散到ZnO的结晶粒子内而形成受体,所以能够良好地形成高电阻区域31。再有,Li离子半径比较小,在ZnO的结晶粒子内容易发生固溶且扩散速度也快。
在本实施方式中,在形成外部电极4,5(第一电极层4a,5a)之前,从可变电阻素体3的表面使碱金属扩散到可变电阻素体3的内部。由此,在可变电阻素体3表面上的从外部电极4,5露出的区域也会沿着该区域形成高电阻区域。其结果也就能够切实地实现可变电阻素体3全体表面的高电阻化。
以上已就本发明的优选的实施方式作了说明,但是本发明并不一定限定于上述实施方式,只要是在不脱离本发明的宗旨的范围内各种各样的变更都是可能的。
多个内部电极21,23是以在可变电阻层11的层叠方向上夹持可变电阻素体3(可变电阻层11)的一部分区域的形式进行交替配置,但是并不限定于此。例如,如图7所示多个内部电极21,23也可以是以在交叉于可变电阻层11的层叠方向的方向(例如垂直的方向)上夹持可变电阻素体3的一部分区域的形式进行配置。
碱金属扩散工序S113也可以被省略。即使是在被省略的情况下,如图8(a)以及(b)所示也能够通过包含于第一电极层4a,5a用的导电性膏体CP1中的碱金属从可变电阻素体3的表面与第一电极层4a,5a的界面扩散到可变电阻素体3内,从而良好地形成高电阻区域31。在图8中,碱金属所存在的情况也是由点阴影进行表示的,点的密度越高则表示碱金属的浓度也就越高。另外,在图8中标注了可变电阻素体3内的点阴影的区域是表示碱金属进行扩散的区域,该区域是为了便于说明而示意性地进行表示的区域,与实际的在可变电阻素体内的碱金属进行扩散的区域并不一定相一致。
碱金属扩散工序S113被省略的情况下的高电阻区域31的厚度与碱金属扩散工序S113存在的情况下的高电阻区域31的厚度相比较,相对较薄。即使是在碱金属扩散工序S113被省略的情况下,也能够通过调整包含于第一电极层4a,5a用的导电性膏体CP1中的碱金属浓度,从而遍及可变电阻素体3的整个表面良好地形成高电阻区域31。
从本发明的详细说明可知,本发明可作多种方式的变化。这些变化不能被视为超出了本发明的宗旨和范围,并且,这些对于本领域的技术人员来说是很显然的修改都被包含在本发明权利要求的范围内。
Claims (5)
1.一种可变电阻,其特征在于:
具备:
可变电阻素体,由显现电压非线性特性并含有作为主成分的ZnO的半导体陶瓷构成;
多个内部电极,以夹持所述可变电阻素体的一部分区域的形式被配置于所述可变电阻素体内;以及
多个外部电极,被配置于所述可变电阻素体的表面并且被连接于所对应的所述内部电极,
所述外部电极具有通过将含有碱金属和玻璃成分的导电性膏体赋予所述可变电阻素体的所述表面并进行烧结而形成的烧结电极层,
所述可变电阻素体具有高电阻区域,该高电阻区域通过包含于所述导电性膏体中的碱金属从所述可变电阻素体的表面与所述烧结电极层的界面向所述可变电阻素体所包含的ZnO结晶粒内扩散并形成受主而形成。
2.如权利要求1所述的可变电阻,其特征在于:
所述碱金属是Li、Na以及K中的至少一种。
3.一种可变电阻的制造方法,其特征在于:
所述可变电阻具备由显现电压非线性特性并含有作为主成分的ZnO的半导体陶瓷构成的可变电阻素体、以夹持所述可变电阻素体的一部分区域的形式被配置于所述可变电阻素体内的多个内部电极、被配置于所述可变电阻素体的表面并且被连接于所对应的所述内部电极的多个外部电极,
所述制造方法具备:
准备配置有所述多个内部电极的所述可变电阻素体的准备工序;以及
将所述多个外部电极形成于所述可变电阻素体的表面的外部电极形成工序,
在所述外部电极形成工序中,将含有碱金属和玻璃成分的导电性膏体赋予所述可变电阻素体的所述表面并进行烧结,从而形成烧结电极层,并且使包含于所述导电性膏体中的碱金属从所述可变电阻素体的表面与所述烧结电极层的界面扩散到所述可变电阻素体所包含的ZnO的结晶粒内并形成受主,从而形成高电阻区域。
4.如权利要求3所述的可变电阻的制造方法,其特征在于:
所述碱金属是Li、Na以及K中的至少一种。
5.如权利要求3或4所述的可变电阻的制造方法,其特征在于:
在所述外部电极形成工序之前进一步具备使碱金属从所述可变电阻素体的表面扩散到所述可变电阻素体的内部的金属扩散工序。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011160028A JP5803375B2 (ja) | 2011-07-21 | 2011-07-21 | 積層チップバリスタ及び積層チップバリスタの製造方法 |
JP2011-160028 | 2011-07-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102890990A CN102890990A (zh) | 2013-01-23 |
CN102890990B true CN102890990B (zh) | 2016-03-02 |
Family
ID=47534468
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210253250.7A Active CN102890990B (zh) | 2011-07-21 | 2012-07-20 | 可变电阻以及可变电阻的制造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8471673B2 (zh) |
JP (1) | JP5803375B2 (zh) |
CN (1) | CN102890990B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104658727B (zh) * | 2013-11-22 | 2017-07-07 | 华中科技大学 | 一种贱金属内电极叠层片式ZnO压敏电阻器及其制备方法 |
JP7235492B2 (ja) * | 2018-12-12 | 2023-03-08 | Tdk株式会社 | チップバリスタ |
JP7342802B2 (ja) * | 2020-06-11 | 2023-09-12 | Tdk株式会社 | 半導体セラミック電子部品の実装構造 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1503278A (zh) * | 2002-10-29 | 2004-06-09 | Tdk��ʽ���� | 芯片状电子部件及其制造方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5361093A (en) * | 1976-11-13 | 1978-06-01 | Taiyo Yuden Kk | Semiconductorrceramic varistor |
US4495482A (en) * | 1981-08-24 | 1985-01-22 | General Electric Company | Metal oxide varistor with controllable breakdown voltage and capacitance and method of making |
WO1985000246A1 (en) * | 1983-06-28 | 1985-01-17 | Matsushita Electric Industrial Co., Ltd. | Voltage-dependent, non-linear resistor porcelain composition |
JPS60226102A (ja) * | 1984-04-25 | 1985-11-11 | 株式会社日立製作所 | 電圧非直線抵抗体及びその製造方法 |
JP2757305B2 (ja) * | 1988-01-27 | 1998-05-25 | 株式会社村田製作所 | チップバリスタ |
JPH0541307A (ja) * | 1991-08-06 | 1993-02-19 | Ngk Insulators Ltd | 電圧非直線抵抗体の製造方法 |
JP3735151B2 (ja) * | 1996-03-07 | 2006-01-18 | Tdk株式会社 | 積層型チップバリスタ及びその製造方法 |
JP2000091106A (ja) * | 1998-09-14 | 2000-03-31 | Matsushita Electric Ind Co Ltd | 積層型半導体セラミック電子部品及びその製造方法 |
JP3555563B2 (ja) * | 1999-08-27 | 2004-08-18 | 株式会社村田製作所 | 積層チップバリスタの製造方法および積層チップバリスタ |
JP2001176703A (ja) * | 1999-10-04 | 2001-06-29 | Toshiba Corp | 電圧非直線抵抗体及びその製造方法 |
JP4082696B2 (ja) * | 2004-04-09 | 2008-04-30 | Tdk株式会社 | 積層型電子部品及びその製造方法 |
JP2005353845A (ja) * | 2004-06-10 | 2005-12-22 | Tdk Corp | 積層型チップバリスタ |
JP2007242715A (ja) * | 2006-03-06 | 2007-09-20 | Tdk Corp | セラミック電子部品の製造方法 |
-
2011
- 2011-07-21 JP JP2011160028A patent/JP5803375B2/ja active Active
-
2012
- 2012-07-10 US US13/545,505 patent/US8471673B2/en active Active
- 2012-07-20 CN CN201210253250.7A patent/CN102890990B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1503278A (zh) * | 2002-10-29 | 2004-06-09 | Tdk��ʽ���� | 芯片状电子部件及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
US8471673B2 (en) | 2013-06-25 |
JP5803375B2 (ja) | 2015-11-04 |
JP2013026447A (ja) | 2013-02-04 |
US20130021133A1 (en) | 2013-01-24 |
CN102890990A (zh) | 2013-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102709051B (zh) | 电子部件以及电子部件的制造方法 | |
CN102890990B (zh) | 可变电阻以及可变电阻的制造方法 | |
JP6394702B2 (ja) | チップ型セラミック半導体電子部品 | |
CN100472673C (zh) | 积层型片状变阻器 | |
CN102969102B (zh) | 片状压敏电阻 | |
JP6393012B2 (ja) | 抵抗体およびこれを備える回路基板ならびに電子装置 | |
JP4492579B2 (ja) | バリスタ素体及びバリスタ | |
CN107240466B (zh) | 电压非线性电阻元件及其制法 | |
JP2013197447A (ja) | 積層バリスタの製造方法 | |
CN1967734B (zh) | 层叠型片状可变电阻的制作方法 | |
JP4492578B2 (ja) | バリスタ素体及びバリスタ | |
WO2017038189A1 (ja) | Ntcサーミスタの製造方法 | |
KR20150028014A (ko) | 자성체 조성물 및 이를 이용한 적층형 전자부품 | |
CN1624816A (zh) | 片式陶瓷基电子元件的制造方法 | |
JP2004214643A (ja) | 積層チップバリスタとその製造方法 | |
EP0938104A2 (en) | Resistor material, resistive paste and resistor using the resistor material, and multi-layered ceramic substrate | |
JP4710654B2 (ja) | 積層型チップバリスタの製造方法 | |
JP3567774B2 (ja) | 抵抗材料、これを用いた抵抗ペーストおよび抵抗体、ならびにセラミック多層基板 | |
JP2006245111A (ja) | ビスマス系酸化亜鉛バリスタ | |
CN102969101B (zh) | 片状压敏电阻 | |
CN1841577B (zh) | 可变电阻及其制造方法 | |
KR100201160B1 (ko) | 저항 재료 조성물, 저항 페이스트 및 저항체 | |
JP2009266976A (ja) | 酸化亜鉛積層チップバリスタの製造方法 | |
JP2007208033A (ja) | 抵抗ペーストおよび厚膜抵抗器の製造方法 | |
JPH11150005A (ja) | セラミックバリスタとその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |