JP4041082B2 - バリスタ及びバリスタの製造方法 - Google Patents

Description

本発明は、導電性ペースト、並びにこれを用いて形成された電極を備える電子部品及びバリスタに関する。

セラミック材料等からなる素体中に複数の内部電極を有する構造の電子部品として、コンデンサやバリスタ等が知られている。このような電子部品は、素体材料であるセラミックグリーンシート上に電極材料である導電性ペーストを塗布した後、これを複数積層させて積層体とし、さらに得られた積層体を焼成することによって形成されることが一般的である。

このような構造を有する電子部品においては、素体と内部電極との接触状態がその特性に大きく影響を与えることが知られている。例えば、上述した製造方法により製造される積層型のコンデンサ素子は、焼成時における素体材料と電極材料との体積変化率の違いにより、素体と電極との界面において、デラミネーションと呼ばれる剥離を生じる場合があった。こうなると、素体と電極との間に空隙が生じてしまい、コンデンサ素子の静電容量等の特性が低下する傾向にあった。

そこで、近年では、このようなデラミネーションの発生を低減するために、種々の方法が提案されている。例えば、特許文献１には、結晶粒子径が６００Å以上のＰｄ粉を含有する導電ペースト組成物が開示されている。当該文献においては、この導電ペーストは積層セラミックコンデンサの内部電極を形成するために用いられている。そして、上述した粒子径のＰｄ粉を含む導電ペースト組成物によって、焼成時に生じやすかったＰｄ粉の酸化反応を抑制することができ、これにより、Ｐｄ粉の酸化反応に基づく電極の体積変化を小さくできることが示されている。こうして、素子製造時のデラミネーションの発生が低減されている。
特開平６−２９０６８３号公報

しかしながら、上述した方法によっても、電子部品における素体と電極との間の空隙を十分に低減することは困難であった。特に、バリスタに対して上記従来技術を適用した場合には、素体−電極間の空隙を低減する効果は殆ど得られていなかった。

そこで、本発明はこのような事情に鑑みてなされたものであり、電子部品において、素体と電極との界面に生じる空隙を十分に低減できる導電性ペースト、並びに、これから形成された電極を備える電子部品及びバリスタを提供することを特徴とする。

本発明者らが、積層型電子部品において素体と電極との間に生じる空隙について詳細に研究を行ったところ、かかる空隙は、上述したデラミネーションにのみ起因して生じるものではなく、電極周辺の素体が一部欠損することによっても生じ得ることを見出した。特に、バリスタに関しては、空隙の大部分が素体の欠損によって生じていることが確認された。

さらに、このような素体の欠損について更なる検討を進めた結果、電子部品の製造時において焼成を行う際には、電極となる導電性ペーストが部分的に過度に体積収縮を生じており、これが素体の欠損を形成していることを見出した。そこで、焼成時における電極材料の体積収縮を均一に生じさせることができれば、上述した素体の欠損に基づく電極−素体間の空隙を低減できるものと考え、本発明に到達した。

すなわち、本発明の導電性ペーストは、Ｐｄからなる粒子を主成分として含み、且つ、０．１μｍ以下の粒径を有する粒子の含有量が２０質量％未満である金属粉末を含有していることを特徴とする。

０．１μｍ以下の粒径を有する微細な粒子は凝集しやすい傾向にあり、これを含有している導電性ペーストは、焼成により電極を形成する際に、不均一に焼結されて部分的に過度の体積収縮を生じ、これが素体との間の空隙を形成するものと考えられる。ところが、上述の如く、本発明の導電性ペーストにおいては、このような微細な粒子の含有量が２０質量％未満に抑えられている。このため、この導電性ペーストを焼成して電極を形成する際に、当該ペースト中の微細な粒子が凝集したとしても、かかる凝集に基づく電極の体積変化は僅少となる。その結果、電極材料の不均一な焼結に起因する素体の欠損は大幅に少なくなると考えられる。ただし、作用はこれに限定されない。

また、本発明の導電性ペーストに含まれる金属粉末においては、０．１μｍ以下の粒径を有する粒子を除く粒子の平均粒径が０．３μｍ以上であると好ましい。

上述の如く、電極−素体間のデラミネーションは、焼成時における電極材料と素体材料との体積変化率の違いにより生じるものである。特に、電極材料が主としてＰｄを含むものである場合には、焼成時のＰｄの酸化反応によって電極の体積が大きく変化する。このようなＰｄの酸化反応は、Ｐｄが細かいほど多く生じることになる。

これに対し、本発明の導電性ペーストにおいては、金属粉末における０．１μｍ以下の粒径を有する粒子を除く粒子の平均粒径が０．３μｍ以上となっている。これは、一般的に用いられる導電性ペーストに含まれているものよりも大きいサイズである。したがって、このような金属粉末を含有している導電性ペーストによれば、焼成時にＰｄが酸化される割合が従来に比して少なくなり、これに起因する電極の体積変化も小さくなる。

このように、導電性ペーストに含有させるＰｄ粒子を主成分として含む金属粉末に、０．１μｍ以下の粒径を有する粒子の含有量が２０質量％未満であり、且つ、その平均粒径が０．３μｍ以上であるものを用いると、電子部品における電極周辺の欠損を少なくできるのみならず、電極−素体間のデラミネーションも抑止できる。その結果、電極と素体との界面の空隙を大幅に低減できるようになる。

また、本発明による電子部品は、電子部品素体層と、この電子部品素体層に接するように設けられた電極とを少なくとも備えており、電極が、Ｐｄからなる粒子を主成分として含み、且つ、０．１μｍ以下の粒径を有する粒子の含有量が２０質量％未満である金属粉末を含有する導電性ペーストから形成されたものであることを特徴とする。

このように、本発明の電子部品は、上記本発明の導電性ペーストから形成された電極を備えるものである。したがって、この電子部品においては、電極と電子部品素体層との界面の空隙が極めて少なされた状態となっている。このため、電子部品として高い特性を発揮し得るものとなる。

この電子部品においては、上記導電性ペースト中の金属粉末における０．１μｍ以下の粒径を有する粒子を除く粒子の平均粒径が０．３μｍ以上であると好ましい。こうすることで、電極−素体間のデラミネーションも低減することができ、これにより両者の界面の空隙が一層低減される。

より具体的には、電子部品における電極は、上記導電性ペーストを焼成して形成されたものであると好ましい。

このように、本発明の電子部品においては、電極と電子部品素体との界面の空隙が極めて少なくされている。そして、より好適な場合には、この界面は以下に示すような状態となっている。すなわち、電極を含む所定の断面において、この電極における電子部品素体層と対向している領域は、下記式（１）；
（Ｌ_１／Ｌ_２）×１００ ≦ ８…（１）
［式中、Ｌ_１は、電子部品素体と接触していない領域の長さ、Ｌ_２は、電子部品素体と対向している領域の全長を示す。］
で示される関係を満たしている。

本発明によるバリスタは、バリスタ層と、このバリスタ層を挟むように配置された一対の電極とを少なくとも備えており、この電極が、Ｐｄからなる粒子を主成分として含み、且つ、０．１μｍ以下の粒径を有する粒子の含有量が２０質量％未満である金属粉末を含有する導電性ペーストを焼成して形成されたものであることを特徴とする。

また、本発明のバリスタは、上述した構造を複数積層させた積層型のものであってもよい。すなわち、本発明によるバリスタは、３以上の電極と、隣接する電極間に設けられたバリスタ層とを備え、電極は、Ｐｄからなる粒子を主成分として含み、且つ、０．１μｍ以下の粒径を有する粒子の含有量が２０質量％未満である金属粉末を含有する導電性ペーストを焼成して形成されたものであることを特徴としてもよい。

ここで、バリスタとは、電圧によって抵抗値が非直線的に変化する素子であり、所定の電圧値（バリスタ電圧）を超える電圧が印加されると素子の抵抗が大きく減少し、バリスタ電圧以下ではほとんど流れなかった電流が急激に流れ始めるといいう特性を有するものである。このようなバリスタは、例えば電子機器の回路中に組み込まれ、サージ等の異常電圧が回路内に発生した場合には、これによる異常電流を通すためのバイパスとして働く。つまり、サージ等による電子機器の破壊を防止するための保護素子として機能する。

ところが、バリスタにおいて、電極とバリスタ層との界面に空隙が形成されていると、サージ等による異常電流は、バリスタ層における電極と接触している部分に集中して流れ込むようになる。こうなると、バリスタ層が局所的に発熱してしまい、この熱によって素子が破壊される場合がある。つまり、電極−バリスタ層の界面に空隙を有しているバリスタは、サージ等、特に静電気放電（ＥＳＤ：electrostatic discharge）に対する耐性（静電気耐量）が低い傾向にある。このように静電気耐量が低いバリスタを備える電子機器は、静電気等によって破壊されやすく、それ故に信頼性が低いものとなる。

これに対して、本発明のバリスタにおける電極は、上記本発明の導電性ペーストから形成されたものであることから、バリスタ製造時における焼成の際にバリスタ層の欠損を引き起こし難い。このため、本発明のバリスタは、電極−バリスタ層界面の空隙が従来に比して大幅に低減されたものとなり、高い静電気耐量を有するものとなる。

また、上記バリスタにおいても、上記導電性ペースト中の金属粉末における０．１μｍ以下の粒径を有する粒子を除く粒子の平均粒径が０．３μｍ以上であると好ましい。こうすることで、電極−バリスタ層間のデラミネーションも低減することができ、これにより両者の界面の空隙が一層低減される。

このように、本発明のバリスタは、電極とバリスタ層との界面の空隙が大幅に低減されたものである。そして、より好適な場合には、この界面は以下に示すような状態となっている。すなわち、電極を含む所定の断面において、この電極におけるバリスタ層と対向している領域が、下記式（２）；
（Ｌ_１／Ｌ_２）×１００ ≦ ８…（２）
［式中、Ｌ_１は、バリスタ層と接触していない領域の長さ、Ｌ_２は、バリスタ層と対向している領域の全長を示す。］
で示される関係を満たしている。

バリスタにおいて、電極バリスタ層との界面の空隙がこの程度に抑制されていると、電極−バリスタ層間の接触の悪さに起因する静電気耐量の低下が極めて少なくなり、このようなバリスタは優れた静電気耐量を有するものとなる。

本発明によれば、電子部品において素体と電極との界面に生じる空隙を十分に低減できる導電性ペースト、この導電性ペーストから形成された電極を備える電子部品、及び、この電子部品の一種であり、優れた静電気耐量を有するバリスタを提供することが可能となる。

以下、本発明の好適な実施形態について図面を参照して詳細に説明する。なお、同一の要素には同一の符号を付し、重複する説明を省略する。また、上下左右等の位置関係は、図面の位置関係に基づくものとする。

まず、実施形態に係る導電性ペーストについて説明する。

本実施形態の導電性ペーストは、Ｐｄからなる粒子を主成分として含み、且つ、０．１μｍ以下の粒径を有する粒子の含有量が２０質量％未満である金属粉末を含有するものである。そして、このような金属粉末が、例えば有機バインダや有機溶剤等と混合されてペースト状とされている。

この導電性ペーストの金属粉末中に含まれる、０．１μｍ以下の粒径を有する粒子の含有量は、１７質量％未満であると好ましく、１５質量％未満であるとより好ましく、１０質量％未満であると更に好ましい。金属粉末中の０．１μｍ以下の粒径を有する粒子の含有量が２０質量％を超えると、この導電性ペーストを用いてバリスタ等の電子部品における電極を形成した場合に、電子部品の素体に欠損が生じやすくなる。こうなると、得られる電子部品の電極−素体界面に無視し得ない程度の空隙が生じてしまい、電子部品の特性、信頼性等が低下する傾向にある。

このような導電性ペーストにおいて、金属粉末は、０．１μｍ以下の粒径を有する粒子を除く粒子の平均粒径が０．３μｍ以上であると好ましく、０．４μｍ以上であるとより好ましく、１μｍ以上であるとさらに好ましい。金属粉末における０．１μｍ以下の粒径を有する粒子を除く粒子の平均粒径がこれらの好適な範囲であると、電子部品製造時に電極及び素体を焼成する際にＰｄの酸化反応が生じにくくなり、かかる酸化反応に伴う電極材料の体積変化に基づく電極−素体間のデラミネーションが発生し難くなる傾向にある。

また、導電性ペーストは、Ｐｄを主成分として含有している限り、電子部品の特性を向上させるために他の金属を更に含有していてもよい。このような金属としてはＡｇ等が挙げられ、その一部がＰｄと合金を形成していてもよい。

金属粉末と混合する有機バインダや有機溶剤としては、通常電子部品における電極形成用ペーストに用いられるものを適用できる。具体的には、有機バインダとしては、エチルセルロース、ポリビニルブチラール等が好ましい。また、有機溶剤としては、アセトン、トルエン等が挙げられる。さらに、導電性ペースト中には、上述した成分に加えて、テルピネオール、ブチルカルビトール等を更に含有していてもよい。

次に、図１〜３を参照して本発明の電子部品の一例であるバリスタについて説明する。

図１は、実施形態に係るバリスタの断面構成を説明する図である。図１に示されるバリスタ１００は、バリスタ層２と内部電極４とが交互に積層されたバリスタ素体１と、このバリスタ素体１の両端部に設けられた外部端子３とを備えるものである。また、外部端子３は、バリスタ素体１側から順に設けられた外部電極６、Ｎｉめっき層８及びＳｎめっき層１０の３層構造からなるものである。

バリスタ層２としては、金属酸化物系のバリスタ材料から構成されるものが好適である。この金属酸化物系のバリスタ材料としては、Ｃｕ_２Ｏに代表される酸化銅系や、ＺｎＯに代表される酸化亜鉛系のバリスタ材料が挙げられる。なかでも、ＺｎＯはバリスタ電圧前後における抵抗値の変化が大きく、これによりサージ等から電子機器を保護する能力が高いことから極めて好適である。このようなバリスタ層２は、５〜６０μｍ程度の厚さを有していると、良好なバリスタ電圧が得られるため好ましい。

バリスタ層２は、このようなバリスタ材料を主成分として含む他、その他の微量添加物を更に含有していると好ましい。微量添加物としては、上記主成分以外の金属酸化物が挙げられ、例えば、Ｐｒ、Ｃｏ、Ａｌ、Ｋ、Ｌａ、Ｓｉ、Ｃａ等の金属単体やこれらの酸化物を組み合わせて含有させると好ましい。

一対の内部電極４は、それぞれの一端部がバリスタ素体１において対向する端面に交互に露出するように略平行に設けられており、各内部電極４は上記各一端部において外部端子３（外部電極６）と電気的に接続されている。この内部電極４は、上述した実施形態のような導電性ペーストから形成されたものであり、具体的には、この導電性ペーストを焼成して得られたものであると好ましい。こうして形成された内部電極４は、粒径が０．１μｍを超えるような粒子の含有量が極めて少ない状態となっている。

バリスタ素体１は、一対の内部電極４に挟まれたバリスタ層２と、両方の内部電極４の外側に形成されたバリスタ層２とから構成されている。このような構成を有するバリスタ素体１は、図示しないが、その最外層が保護層により覆われていてもよい。このような保護層としては、バリスタ層２と同一又は異なる材料からなるセラミック材料や、ガラス材料等からなるものが例示できる。バリスタ素体１が、これらの保護層に覆われていると、後述する外部端子３の取り付け時等に、バリスタ素体１がダメージを受けることを少なくすることができる。

外部端子３を構成する外部電極６は、バリスタ素体１の両端面を覆うように設けられている。この外部電極６は、内部電極４を構成しているＰｄ等の金属と電気的に良好に接続できる金属材料からなるものであると好ましい。例えば、Ａｇは、Ｐｄからなる内部電極４との電気的な接続性が良好であり、しかもバリスタ素体１の端面に対する接着性が良好であることから、外部電極６用の材料として好適である。このような外部電極６は、通常１０〜５０μｍ程度の厚さとされる。

さらに、外部電極６のバリスタ素体１に対して外側の表面には、この外部電極６を覆うように、厚さ０．５〜２μｍ程度のＮｉめっき層８、及び厚さ２〜６μｍ程度のＳｎめっき層１０が順に形成されている。これらのめっき層は、主としてバリスタ１００をはんだリフローにより基板等に搭載する際の、はんだ耐熱性やはんだ濡れ性を向上することを目的として形成されるものである。

よって、このような目的が達成される限り、外部電極６表面に形成させるめっき層は、必ずしも上述した材料の組み合わせに限定されない。めっき層を構成し得るその他の材料としては、例えば、Ｓｎ−Ｐｂ合金等が挙げられ、上述のＮｉやＳｎと組み合わせて用いても好適である。また、めっき層は、必ずしも３層構造に限定されるものではなく、１〜２層又は４層以上の構造を有するものであってもよい。

ここで、図２及び図３を参照してバリスタ１００におけるバリスタ層２と内部電極４との界面の状態を説明する。図２は、図１に示したバリスタ１００におけるII−II線に沿う切断面を拡大して示す模式図である。また、図３は、従来のバリスタにおける図２と同様の切断面を拡大して示す模式図である。

図２と図３とを比較すると、図２に示される本実施形態のバリスタ１００においては、バリスタ層２と内部電極４との界面の空隙３０の数は、図３に示される従来のバリスタにおけるバリスタ層２２と内部電極２４との界面の空隙３０の数よりも大幅に少なくなっていることが確認できる。

このようにバリスタ層２と内部電極４との界面の空隙が低減されたバリスタ１００においては、内部電極４とバリスタ層２との界面が以下に示すような関係を満たしていると好ましい。すなわち、バリスタ１００の所定の断面において、内部電極４におけるバリスタ層２と接触していない領域の長さが、内部電極４におけるバリスタ層２と対向している領域の全長に対して８％以下となっている。ここで、所定の断面とは、バリスタ層２と電極４との積層方向に対して平行であり、一対の内部電極４の両方を含む断面をいうものとする。このような断面としては、具体的には、バリスタ層２と電極４との積層方向に対して平行であり、バリスタ素体１を等分するような断面が挙げられる。

すなわち、このようなバリスタ層２と内部電極４との界面の状態は、下記式（２）で表すことができる。式中、Ｌ_１は、内部電極４におけるバリスタ層２と接触していない領域の長さ、Ｌ_２は、内部電極４におけるバリスタ層２と対向している領域の全長を示している。
（Ｌ_１／Ｌ_２）×１００ ≦ ８…（２）

ここで、図２を参照して上述した関係について説明する。図２において、内部電極４における「バリスタ層２と接触していない領域の長さ」Ｌ_１とは、同図において、Ｌ_ａ１及びＬ_ａ２で表される領域の長さの合計である。また、「内部電極４におけるバリスタ層２と対向している領域」Ｌ_２とは、内部電極４の幅方向（図２中の左右方向）の長さＬ_ｅ１、及び厚さ方向（図２中の上下方向）の長さＬ_ｅ２の合計を２倍した値である。なお、通常、電極の厚さは極めて薄いことから、上記Ｌ_２として、電極の幅方向の長さＬ_ｅ１を２倍した値のみを採用することもできる。かかる値を採用する場合の目安として、（Ｌ_ｅ２／Ｌ_ｅ１）の値が０．１以下となる場合が挙げられる。

上述した関係は、換言すれば、所定の断面における内部電極２とバリスタ層４との界面において内部電極４が空隙部３０と接触している程度を示すものであり、上記式（１）における（Ｌ_１／Ｌ_２）×１００で表される値は、このような界面に空隙が形成されている割合（このような割合を以下、「空隙率」という）を示す値であるということができる。

なお、本発明のバリスタにおいては、上記空隙率は０％であること、つまりバリスタ層と内部電極との界面に空隙が形成されていないことが理想的であるが、バリスタにおける静電気耐量等の特性を低下させない限りにおいて、若干の空隙が形成されていても構わない。この空隙率は、好ましくは６％以下であり、より好ましくは５％以下であり、更に好ましくは３％以下である。

次に、図４を参照して上述の構成を有するバリスタ１００を製造する方法について説明する。図４は、本実施形態のバリスタを製造する方法を示すフローチャートである。

まず、バリスタ層２を構成する主成分であるＺｎＯ、及びＰｒ、Ｃｏ、Ａｌ及びＫの金属又は酸化物等の微量添加物を所定の割合となるように各々秤量した後、各成分を混合してバリスタ材料を調整する（ステップＳ１１）。この場合、微量添加物は、主成分であるＺｎＯに対してｐｐｍ単位の量となるように混合させることが好ましい。その後、このバリスタ材料に有機バインダ、有機溶剤、有機可塑剤等を加えて、ボールミル等を用いて２０時間程度混合・粉砕を行ってスラリーを得る。

このスラリーを、ドクターブレード法等の公知の方法により、例えばポリエチレンテレフタレートからなるフィルム上に塗布した後、乾燥して厚さ３０μｍ程度の膜を形成する。こうして得られた膜をフィルムから剥離してグリーンシートを得る（ステップＳ１２）。

次に、このグリーンシート上に、上記実施形態の導電性ペーストをスクリーン印刷等の印刷法等により所定のパターンで塗布した後、この導電性ペーストを乾燥させて所定のパターンを有する導電性ペースト層を形成する（ステップＳ１３）。

それから、導電性ペースト層が形成されたグリーンシートを２枚作成した後、これらをグリーンシートと導電性ペースト層とが交互となるように重ねて積層体を形成する（ステップＳ１４）。こうして得られた積層体における導電性ペースト上に、上述したグリーンシートを更に重ねた後、所望のサイズに切断してグリーンチップを得る。

その後、このグリーンチップに、１８０〜４００℃、０．５〜２４時間程度の加熱処理を実施して脱バインダを行った後、さらに、１０００〜１４００℃、０．５〜８時間程度の焼成を行い（ステップＳ１５）、バリスタ素体１を得る。この焼成によって、グリーンチップにおけるグリーンシートはバリスタ層２となり、導電性ペースト層は内部電極４となる。こうして得られたバリスタ素体１には、次の外部電極６を形成する工程を実施する前に、研磨材等とともに研磨容器に入れるなどして素子表面の平滑処理を施してもよい。

次いで、バリスタ素体１の両端部に、一対の内部電極４のそれぞれに接するように、主としてＡｇを含む外部電極用ペーストを塗布した後、このペーストに対して５５０〜８５０℃程度の加熱（焼き付け）処理を行い、Ａｇからなる一対の外部電極６を形成する（ステップＳ１６）。そして、外部電極６の外側表面に、電解めっき等によりＮｉめっき層８及びＳｎめっき層１０を順次積層して外部端子３を形成する（ステップＳ１７）。こうしてバリスタ１００が得られる。

このように構成されたバリスタ１００においては、内部電極４が本発明の導電性ペーストから形成されたものであるため、バリスタ層２と内部電極４との間の空隙が極めて少ない状態となっている。これは、以下に示す要因によるものと考えられる。すなわち、本発明の導電性ペーストは、０．１μｍ以下の粒径を有する粒子の含有量が２０質量％である金属粉末を含有している。このような金属粉末は、内部電極４を形成させる際の焼成において、均一に焼結されやすいという特性を有している。このため、従来の導電性ペーストを用いた場合のような、電極材料の不均一な焼結に基づく部分的に過度な体積変化を生じることが少なくなり、これによりバリスタ層に形成される欠損も少なくなる。その結果、バリスタ層２と内部電極４との界面の空隙が低減される。

加えて、好適な場合には、導電性ペースト中の金属粉末は、その平均粒径が０．３μｍ以上となっている。このような平均粒径を有している金属粉末は、焼成時に酸化される割合が従来よりも少なく、その結果、かかる酸化反応に伴う電極材料の体積変化も小さくなる。こうして、バリスタ層２と内部電極４との体積変化率の差に基づくデラミネーションが低減され、両者の界面の空隙がさらに低減される。

そして、このようにバリスタ層２と内部電極４との界面の空隙が低減されたバリスタ１００によれば、以下に示す作用・効果が得られるようになる。すなわち、従来、電極とバリスタ層との間に空隙が形成されたバリスタにおいては、例えば、サージ等による異常電流が進入した場合に、電極と接触している部分のバリスタ層に集中して電流が流れ込み、これにより局所的な発熱が生じて素子が破壊されやすかった。

これに対して、本発明によるバリスタ１００は、バリスタ層２と内部電極４との接触が良好であるため、サージ等による異常電流はバリスタ層２中に均一に流れ込むようになる。このため、バリスタ１００においては、従来のように局所的に発熱することが少なくなり、これによりサージ等による素子の破壊も低減される。このように、バリスタ１００は、サージ、例えば静電気放電等に対して優れた耐性（静電気耐性）を有するものとなる。

以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしもこれらの実施形態に限定されるものではない。

例えば、上述したバリスタ１００は、一対の内部電極４が一層のバリスタ層２を挟んだ構造を有していたが、本発明のバリスタは、このような構造が複数積層された積層型のチップバリスタであってもよい。このような積層型のバリスタによれば、更なる静電気耐量の向上や更なる低電圧駆動等を図れるようになる。

また、本発明の電子部品は、上述した例のバリスタに限定されず、例えば、電子部品素体層として誘電体層を備えるコンデンサ素子としてもよい。このようなコンデンサ素子においても、電極と誘電体層との界面の空隙を少なくすることができ、かかるコンデンサの静電容量等の特性を向上させることが可能となる。

以下、本発明を実施例により更に詳細に説明するが、本発明はこれらの実施例に限定されるものではない。
［実施例１］

（バリスタの製造）
まず、純度９９．９％のＺｎＯ（９７．７２５ｍｏｌ％）に、Ｐｒ（０．５ｍｏｌ％）、Ｃｏ（１．５ｍｏｌ％）、Ａｌ（０．００５ｍｏｌ％）、Ｋ（０．０５ｍｏｌ％）、Ｃｒ（０．１ｍｏｌ％）、Ｃａ（０．１ｍｏｌ％）及びＳｉ（０．０２ｍｏｌ％）を添加してバリスタ材料を調製した。また、これと並行して、Ｐｄ粒子からなる金属粉末、有機バインダ及び有機溶剤を混合することにより内部電極形成用の導電性ペーストを調製した。

このバリスタ材料及び導電性ペーストを用い、図４に示す手順に従って、バリスタ材料からなるバリスタ層２、Ｐｄからなる内部電極４、Ａｇからなる外部電極６、Ｎｉめっき層８、並びにＳｎめっき層１０から構成され、幅０．６ｍｍ、長さ０．３ｍｍのサイズを有する図１に示す構造のバリスタを製造した。

ここで、バリスタの製造においては、導電性ペーストに含有させる金属粉末として、０．１μｍを超える粒径を有するＰｄ粒子と、０．１μｍ以下の粒径を有するＰｄ粒子とを混合したものを用いた。そして、実施例１においては、金属粉末として、０．１μｍを超える粒径を有するＰｄ粒子が平均粒径１μｍのＰｄ粒子であり、０．１μｍ以下の粒径を有するＰｄ粒子の含有量が５０、３０、２０、１７、１５及び１０質量％であるものをそれぞれ準備して、各種のバリスタを得た。この粒子の粒径は、熱電子放出型走査電子顕微鏡（ＳＥＭ；ＪＳＭ−５３００、日本電子製）を用いて内部電極形成用の導電性ペーストを観察し、得られた結果に基づいて粒径分布を直接測定することによって求めた。なお、得られたバリスタは、金属粉末中の０．１μｍ以下の粒径を有するＰｄ粒子の含有量が、５０、３０、２０、１７、１５及び１０であるものを、それぞれＮｏ．１、２、３、４、５及び６のバリスタとした。

（空隙率の測定）
Ｎｏ．１〜６の各バリスタを用い、以下に示すようにして、バリスタ層と内部電極との界面の空隙率を測定した。すなわち、まず、それぞれのバリスタにおけるバリスタ素体を、外部端子と接している両端面と平行な平面で当該バリスタ素体を等分するように切断した。次いで、この切断面をＳＥＭで観察した。そして、得られたＳＥＭ写真における、内部電極の幅方向（図２中の左右方向）の長さを２倍した値をＬ_２とし、内部電極におけるバリスタ層と接触していない領域の長さの合計をＬ_１として、これらの値を下記式（２）に代入することによって、各バリスタにおけるバリスタ層と電極との間の空隙率Ｒを算出した。得られた結果を表１に示す。
Ｒ＝Ｌ_１／Ｌ_２×１００ …（２）

（不良率の測定）
Ｎｏ．１〜６のバリスタについて、それぞれ１００個ずつサンプルを作製し、用いたＰｄ粒子の平均粒径に対して不良のバリスタが得られる割合（不良率）を、以下に示す方法にしたがって算出した。

すなわち、まず、各サンプルのバリスタ電圧を測定した。バリスタ電圧は、バリスタの外部端子に印加する電圧を徐々に大きくしていき、バリスタに１ｍＡの電流が流れた時点の電圧の値とした。

次に、バリスタ電圧測定後の各サンプルに対し、ＩＥＣ６１０００−４−２規格に則った人体モデル（ＨＢＭ、Human Body Model）に基づいて静電気放電を行った。なお、かかる静電気放電の条件は、静電エネルギー蓄電容量を１５０ｐＦ、放電抵抗を３３０Ωとし、印加電圧を３０ｋVとした。

さらに、上述の静電気放電を行った後の各サンプルのバリスタ電圧を、上述したのと同様にして測定した。次いで、各サンプルについて得られた静電気放電前後のバリスタ電圧を比較し、それぞれのサンプルにおける静電気放電によりバリスタ電圧が変化した割合（変化率）を算出した。この変化率が１０％以上であったサンプルを不良と判断した。そして、Ｎｏ．１〜６のバリスタに対応するそれぞれ１００個のサンプルのうち、不良と判断されたものの数を数え、その割合（％）を不良率として算出した。得られた結果を表１に示す。

［実施例２］

（バリスタの製造）
導電性ペーストに含有させる金属粉末において、１μｍの平均粒径を有するＰｄ粒子に代えて０．３μｍの平均粒径を有するＰｄ粒子を用いたこと以外は、実施例１と同様にして各種のバリスタを得た。得られたバリスタを、０．１μｍ以下の粒径を有するＰｄ粒子の含有量に対応して、それぞれＮｏ．７〜１２のバリスタとした。

（空隙率及び不良率の測定）
Ｎｏ．７〜１２の各バリスタを用い、実施例１と同様にしてそれぞれの空隙率及び不良率を測定した。得られた結果を表２に示す。

［実施例３］

（バリスタの製造）
導電性ペーストに含有させる金属粉末において、１μｍの平均粒径を有するＰｄ粒子に代えて０．４μｍの平均粒径を有するものを用いたこと以外は、実施例１と同様にして各種のバリスタを得た。得られたバリスタを、０．１μｍ以下の粒径を有するＰｄ粒子の含有量に対応して、それぞれＮｏ．１３〜１８のバリスタとした。

（空隙率及び不良率の測定）
Ｎｏ．１３〜１８の各バリスタを用い、実施例１と同様にしてそれぞれの空隙率及び不良率を測定した。得られた結果を表３に示す。

［実施例４］

（バリスタの製造）
導電性ペーストに含有させる金属粉末において、１μｍの平均粒径を有するＰｄ粒子に代えて０．５μｍの平均粒径を有するものを用いたこと以外は、実施例１と同様にして各種バリスタを得た。得られたバリスタを、０．１μｍ以下の粒径を有するＰｄ粒子の含有量に対応して、それぞれＮｏ．１９〜２４のバリスタとした。

（空隙率及び不良率の測定）
Ｎｏ．１９〜２４の各バリスタを用い、実施例１と同様にしてそれぞれの空隙率及び不良率を測定した。得られた結果を表４に示す。

［実施例５］

（バリスタの製造）
導電性ペーストに含有させる金属粉末において、１μｍの平均粒径を有するＰｄ粒子に代えて３μｍの平均粒径を有するものを用いたこと以外は、実施例１と同様にして各種バリスタを得た。得られたバリスタを、０．１μｍ以下の粒径を有するＰｄ粒子の含有量に対応して、それぞれＮｏ．２５〜３０のバリスタとした。

（空隙率及び不良率の測定）
Ｎｏ．２５〜３０の各バリスタを用い、実施例１と同様にしてそれぞれの空隙率及び不良率を測定した。得られた結果を表５に示す。

表１〜５より、金属粉末において、いずれの粒径を有するＰｄ粒子を用いた場合であっても、０．１μｍ以下の粒径を有する粒子の含有率が２０質量％以下である場合に、２０質量％よりも多い場合に比べて顕著にバリスタの不良率が低くなることが判明した。このことから、０．１μｍ以下の粒径を有する粒子の含有量が２０質量％以下である金属粉末を含有する本発明の導電性ペーストから電極を形成させたバリスタは、優れた静電気耐量を有していることが確認された。また、いずれの場合であっても、不良率を効果的に低減できたときのバリスタ層−電極界面の空隙率は８％以下であった。
［実施例６］

（バリスタの製造）
導電性ペーストに含有させる金属粉末として、それぞれ０．１、０．１５、０．２０、０．２５、０．３、０．４、０．５、１．０及び３．０μｍの平均粒径を有しており、０．１μｍ以下の粒径を有するＰｄ粒子を含有させなかったＰｄ粒子を用いたこと以外は、実施例１と同様にして各種のバリスタを得た。得られたバリスタを、Ｐｄ粒子の平均粒径に対応して、それぞれＮｏ．３１〜３９のバリスタとした。

（空隙率及び不良率の測定）
Ｎｏ．３１〜３９の各バリスタを用い、実施例１と同様にしてそれぞれの空隙率及び不良率を測定した。得られた結果を表６に示す。

表６より、金属粉末として、０．３μｍ以上の平均粒径を有するＰｄ粒子を用いた場合に、バリスタの不良率が劇的に低くなることが判明した。このことから、０．３μｍ以上の平均粒子を有するＰｄ粒子を含む金属粉末を含有する本発明の導電性ペーストから形成された電極を有するバリスタは、優れた耐静電気容量を有していることが確認された。また、この場合においても、不良率を効果的に低減できたときのバリスタ層−電極界面の空隙率は８％以下であった。

実施形態に係るバリスタの断面構造を説明する図である。 図１に示したバリスタ１００のII−II線に沿う切断面を拡大して示す模式図である。 従来のバリスタにおける図２と同様の切断面を拡大して示す模式図である。 実施形態のバリスタを製造する方法を示すフローチャートである。

符号の説明

１…バリスタ素体、２…バリスタ層、３…外部端子、４…内部電極、６…外部電極、８…Ｎｉめっき層、１０…Ｓｎめっき層、３０…空隙、１００…バリスタ。

Claims (6)

1. バリスタ層と、該バリスタ層を挟むように配置された一対の電極と、を備え、
   前記電極は、Ｐｄからなる粒子を主成分として含み、且つ、０．１μｍ以下の粒径を有する粒子の含有量が２０質量％未満である金属粉末を含有する導電性ペーストを焼成して形成されたものであることを特徴とするバリスタ。
2. ３以上の電極と、隣接する前記電極間に設けられたバリスタ層とを備え、
   前記電極は、Ｐｄからなる粒子を主成分として含み、且つ、０．１μｍ以下の粒径を有する粒子の含有量が２０質量％未満である金属粉末を含有する導電性ペーストを焼成して形成されたものであることを特徴とするバリスタ。
3. 前記金属粉末においては、０．１μｍ以下の粒径を有する前記粒子を除く粒子の平均粒径が０．３μｍ以上であることを特徴とする請求項１又は２記載のバリスタ。
4. 前記電極を含む所定の切断面において、前記電極における前記バリスタ層と対向している領域が、下記式（２）；
   （Ｌ_１／Ｌ_２）×１００ ≦ ８…（２）
   ［式中、Ｌ_１は、バリスタ層と接触していない領域の長さ、Ｌ_２は、バリスタ層と対向している領域の全長を示す。］
   で示される関係を満たしていることを特徴とする請求項１〜３のいずれか一項に記載のバリスタ。
5. バリスタ層と、該バリスタ層を挟むように配置された一対の電極と、を備えるバリスタを製造するバリスタの製造方法であって、
   Ｐｄからなる粒子を主成分として含み、且つ、０．１μｍ以下の粒径を有する粒子の含有量が２０質量％未満である金属粉末を含有する導電性ペーストを焼成して前記電極を形成する工程を有する、ことを特徴とするバリスタの製造方法。
6. ３以上の電極と、隣接する前記電極間に設けられたバリスタ層とを備えるバリスタを製造するバリスタの製造方法であって、
   Ｐｄからなる粒子を主成分として含み、且つ、０．１μｍ以下の粒径を有する粒子の含有量が２０質量％未満である金属粉末を含有する導電性ペーストを焼成して前記電極を形成する工程を有することを特徴とするバリスタの製造方法。
   

Images