JP3297269B2 - 正特性サーミスタの実装構造 - Google Patents
正特性サーミスタの実装構造Info
- Publication number
- JP3297269B2 JP3297269B2 JP30097895A JP30097895A JP3297269B2 JP 3297269 B2 JP3297269 B2 JP 3297269B2 JP 30097895 A JP30097895 A JP 30097895A JP 30097895 A JP30097895 A JP 30097895A JP 3297269 B2 JP3297269 B2 JP 3297269B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- substrate
- electrode
- electrodes
- positive temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/01—Mounting; Supporting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/01—Mounting; Supporting
- H01C1/014—Mounting; Supporting the resistor being suspended between and being supported by two supporting sections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/1406—Terminals or electrodes formed on resistive elements having positive temperature coefficient
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/06—Thermal details
- H05K2201/062—Means for thermal insulation, e.g. for protection of parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10378—Interposers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10643—Disc shaped leadless component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10659—Different types of terminals for the same component, e.g. solder balls combined with leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
- H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thermistors And Varistors (AREA)
- Details Of Resistors (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、正特性サーミス
タの実装構造に関するもので、特に、正特性サーミスタ
の耐圧性の向上を図るための改良に関するものである。
タの実装構造に関するもので、特に、正特性サーミスタ
の耐圧性の向上を図るための改良に関するものである。
【０００２】
【従来の技術】たとえば通信分野における過電流保護回
路には、正特性サーミスタが用いられている。図１７、
図１８および図１９には、このような用途に向けられて
いる正特性サーミスタ１の従来の実装構造が示されてい
る。ここで、図１７は、正特性サーミスタ１を実装した
ハイブリッドＩＣの一部を示す平面図であり、図１８
は、図１７の線XVIII −XVIII に沿う断面図であり、図
１９は、図１７の線XIX −XIX に沿う断面図である。
路には、正特性サーミスタが用いられている。図１７、
図１８および図１９には、このような用途に向けられて
いる正特性サーミスタ１の従来の実装構造が示されてい
る。ここで、図１７は、正特性サーミスタ１を実装した
ハイブリッドＩＣの一部を示す平面図であり、図１８
は、図１７の線XVIII −XVIII に沿う断面図であり、図
１９は、図１７の線XIX −XIX に沿う断面図である。
【０００３】図１７ないし図１９を参照して、正特性サ
ーミスタ１は、相対向する主面にそれぞれ形成された電
極２および３を有する。この正特性サーミスタ１は、た
とえばセラミックからなる基板４に実装される。基板４
は、電極２および３にそれぞれ電気的に接続される導電
部材を有している。この従来例では、導電部材は、基板
４上に形成された導電ランド５および６、導電ランド６
に半田７を介して接続された接続部材８、導電ランド５
と電極２とを電気的に接続するように付与される半田
９、ならびに接続部材８と電極３とを電気的に接続する
ように付与される半田１０を備える。また、導電ランド
５および６にそれぞれ電気的に接続されるように、リー
ド端子１１および１２が基板４に取り付けられる。
ーミスタ１は、相対向する主面にそれぞれ形成された電
極２および３を有する。この正特性サーミスタ１は、た
とえばセラミックからなる基板４に実装される。基板４
は、電極２および３にそれぞれ電気的に接続される導電
部材を有している。この従来例では、導電部材は、基板
４上に形成された導電ランド５および６、導電ランド６
に半田７を介して接続された接続部材８、導電ランド５
と電極２とを電気的に接続するように付与される半田
９、ならびに接続部材８と電極３とを電気的に接続する
ように付与される半田１０を備える。また、導電ランド
５および６にそれぞれ電気的に接続されるように、リー
ド端子１１および１２が基板４に取り付けられる。
【０００４】
【発明が解決しようとする課題】上述したような正特性
サーミスタ１の過電流に対する耐圧は、その実装構造に
より、実装前の単体の状態に比べて、劣化することがあ
る。これは、セラミック基板４の熱放散性が比較的高
く、正特性サーミスタ１に印加される電気エネルギーを
熱エネルギーに変換した際、この熱エネルギーの多くが
半田７、９および１０ならびに接続部材８等を通して逃
げ、正特性サーミスタ１の熱放散が大きくなりバランス
がくずれるためである。
サーミスタ１の過電流に対する耐圧は、その実装構造に
より、実装前の単体の状態に比べて、劣化することがあ
る。これは、セラミック基板４の熱放散性が比較的高
く、正特性サーミスタ１に印加される電気エネルギーを
熱エネルギーに変換した際、この熱エネルギーの多くが
半田７、９および１０ならびに接続部材８等を通して逃
げ、正特性サーミスタ１の熱放散が大きくなりバランス
がくずれるためである。
【０００５】そこで、この発明の目的は、過電流に対す
る正特性サーミスタの耐圧が、基板への実装により劣化
することを抑制し得る、正特性サーミスタの実装構造を
提供しようとすることである。
る正特性サーミスタの耐圧が、基板への実装により劣化
することを抑制し得る、正特性サーミスタの実装構造を
提供しようとすることである。
【０００６】
【課題を解決するための手段】この発明は、相対向する
主面にそれぞれ電極が形成された正特性サーミスタを、
これら電極にそれぞれ電気的に接続される導電部材を有
する基板に実装する構造に向けられるものであって、上
述した技術的課題を解決するため、正特性サーミスタか
らの導電部材を通しての熱伝導を抑制するための手段を
備えることを特徴としており、この熱伝導抑制手段は、
導電部材の電極との接触部またはその近傍において、当
該導電部材が与える導電経路の断面積を小さくすること
を含んでいる。
主面にそれぞれ電極が形成された正特性サーミスタを、
これら電極にそれぞれ電気的に接続される導電部材を有
する基板に実装する構造に向けられるものであって、上
述した技術的課題を解決するため、正特性サーミスタか
らの導電部材を通しての熱伝導を抑制するための手段を
備えることを特徴としており、この熱伝導抑制手段は、
導電部材の電極との接触部またはその近傍において、当
該導電部材が与える導電経路の断面積を小さくすること
を含んでいる。
【０００７】この発明において、導電部材が、基板上に
形成された導電ランド、およびこの導電ランドと電極と
を電気的に接続するように付与される半田を備える場
合、一実施形態では、熱伝導抑制手段は、基板より熱伝
導率の低い材料からなりかつ導電ランドと電極との間に
位置されるスペーサをさらに含み、導電部材の前記断面
積を小さくした部分は、このスペーサを貫通する位置に
形成される。他の実施形態では、導電部材の前記断面積
を小さくすることは、導電ランドの一部を非金属材料で
覆うことによって半田が付与される領域を制限すること
によって実現される。さらに他の実施形態では、導電部
材の前記断面積を小さくした部分は、電極に半田付けさ
れるチップ状の接続部材によって与えられる。
形成された導電ランド、およびこの導電ランドと電極と
を電気的に接続するように付与される半田を備える場
合、一実施形態では、熱伝導抑制手段は、基板より熱伝
導率の低い材料からなりかつ導電ランドと電極との間に
位置されるスペーサをさらに含み、導電部材の前記断面
積を小さくした部分は、このスペーサを貫通する位置に
形成される。他の実施形態では、導電部材の前記断面積
を小さくすることは、導電ランドの一部を非金属材料で
覆うことによって半田が付与される領域を制限すること
によって実現される。さらに他の実施形態では、導電部
材の前記断面積を小さくした部分は、電極に半田付けさ
れるチップ状の接続部材によって与えられる。
【０００８】この発明において、導電部材は、電極に対
向するように配置されかつ電極に接触する突起を形成し
た導電板によって与えられてもよい。この場合、突起
が、導電部材の前記断面積を小さくした部分として機能
する。また、この発明において、正特性サーミスタが、
その一方の電極を基板に向けた状態で配置され、導電部
材が、基板に保持されかつ他方の電極に導電的に接触す
る接続部材を含む場合、この接続部材の、他方の電極へ
の接触部分を、当該接続部材の長手方向に対して交差す
る方向の断面によって与えることにより、導電部材の前
記断面積を小さくすることができる。また、これに代え
て、この接続部材の、他方の電極への接触部分を、当該
接続部材を屈曲させることによって形成された稜線部分
によって与えることにより、導電部材の前記断面積を小
さくすることもできる。
向するように配置されかつ電極に接触する突起を形成し
た導電板によって与えられてもよい。この場合、突起
が、導電部材の前記断面積を小さくした部分として機能
する。また、この発明において、正特性サーミスタが、
その一方の電極を基板に向けた状態で配置され、導電部
材が、基板に保持されかつ他方の電極に導電的に接触す
る接続部材を含む場合、この接続部材の、他方の電極へ
の接触部分を、当該接続部材の長手方向に対して交差す
る方向の断面によって与えることにより、導電部材の前
記断面積を小さくすることができる。また、これに代え
て、この接続部材の、他方の電極への接触部分を、当該
接続部材を屈曲させることによって形成された稜線部分
によって与えることにより、導電部材の前記断面積を小
さくすることもできる。
【０００９】
【発明の効果】この発明によれば、導電部材における、
正特性サーミスタの電極との接触部またはその近傍にお
いて、この導電部材が与える導電経路の断面積を小さく
することを少なくとも含む、熱伝導抑制手段の作用によ
り、正特性サーミスタの電極からの熱放散を抑制できる
ので、正特性サーミスタ単体の状態に比べて、実装状態
で耐圧が劣化することを抑制することができる。
正特性サーミスタの電極との接触部またはその近傍にお
いて、この導電部材が与える導電経路の断面積を小さく
することを少なくとも含む、熱伝導抑制手段の作用によ
り、正特性サーミスタの電極からの熱放散を抑制できる
ので、正特性サーミスタ単体の状態に比べて、実装状態
で耐圧が劣化することを抑制することができる。
【００１０】この発明において、前述したように、熱伝
導抑制手段が、基板より熱伝導率の低い材料からなりか
つ導電ランドと電極との間に位置されるスペーサを含む
とき、熱伝導を抑制しながら、正特性サーミスタを基板
に対して機械的に安定した状態で保持することができ
る。
導抑制手段が、基板より熱伝導率の低い材料からなりか
つ導電ランドと電極との間に位置されるスペーサを含む
とき、熱伝導を抑制しながら、正特性サーミスタを基板
に対して機械的に安定した状態で保持することができ
る。
【００１１】
【発明の実施の形態】図１ないし図４は、この発明の第
１の実施形態による正特性サーミスタ１の実装構造を説
明するためのものである。ここで、図１は、正特性サー
ミスタ１を実装したハイブリッドＩＣの一部を示す平面
図であり、図２は、図１の線II−IIに沿う断面図であ
り、図３は、図１の線III −III に沿う断面図である。
１の実施形態による正特性サーミスタ１の実装構造を説
明するためのものである。ここで、図１は、正特性サー
ミスタ１を実装したハイブリッドＩＣの一部を示す平面
図であり、図２は、図１の線II−IIに沿う断面図であ
り、図３は、図１の線III −III に沿う断面図である。
【００１２】ここに示した正特性サーミスタ１は、図１
７ないし図１９に示した正特性サーミスタ１と同様のも
ので、相対向する主面にそれぞれ形成された電極２およ
び３を有する。電極２および３は、図示の形態では、各
主面の全面に形成されているが、下層にＮｉを主原料と
する電極、上層にＡｇを主原料とする電極の２層から構
成されるとともに、下層の周縁にギャップを残して上層
が形成され、下層のＮｉが露出することが好ましい。
７ないし図１９に示した正特性サーミスタ１と同様のも
ので、相対向する主面にそれぞれ形成された電極２およ
び３を有する。電極２および３は、図示の形態では、各
主面の全面に形成されているが、下層にＮｉを主原料と
する電極、上層にＡｇを主原料とする電極の２層から構
成されるとともに、下層の周縁にギャップを残して上層
が形成され、下層のＮｉが露出することが好ましい。
【００１３】上述の正特性サーミスタ１は、たとえばセ
ラミックからなる基板１３に実装されている。基板１３
は、電極２および３にそれぞれ電気的に接続される導電
部材を有している。この実施形態では、導電部材は、基
板１３上に形成された導電ランド１４および１５、導電
ランド１５に半田１６を介して接続された接続部材１
７、ならびに接続部材１７と電極３とを電気的に接続す
るように付与される半田１８を備えるとともに、導電ラ
ンド１４と電極２との間に位置されるスペーサ１９に形
成された貫通導体２０、この貫通導体２０と導電ランド
１４および電極２の各々とを電気的に接続するように付
与される半田２１および２２を備える。
ラミックからなる基板１３に実装されている。基板１３
は、電極２および３にそれぞれ電気的に接続される導電
部材を有している。この実施形態では、導電部材は、基
板１３上に形成された導電ランド１４および１５、導電
ランド１５に半田１６を介して接続された接続部材１
７、ならびに接続部材１７と電極３とを電気的に接続す
るように付与される半田１８を備えるとともに、導電ラ
ンド１４と電極２との間に位置されるスペーサ１９に形
成された貫通導体２０、この貫通導体２０と導電ランド
１４および電極２の各々とを電気的に接続するように付
与される半田２１および２２を備える。
【００１４】スペーサ１９は、セラミックからなる基板
１３より熱伝導率の低い材料、たとえば、ポリテトラフ
ルオロエチレンのようなフッ素系樹脂、ビスマレイミド
トリアジン樹脂またはポリイミドのようなイミド系樹脂
から構成される。スペーサ１９は、図４にその平面図を
示すように、その主面上に導体からなる半田付与面２３
を形成しており、図示しないが、他方の主面上にも同様
の半田付与面を形成している。これら半田付与面２３
は、貫通導体２０によって互いに電気的に接続されてい
る。
１３より熱伝導率の低い材料、たとえば、ポリテトラフ
ルオロエチレンのようなフッ素系樹脂、ビスマレイミド
トリアジン樹脂またはポリイミドのようなイミド系樹脂
から構成される。スペーサ１９は、図４にその平面図を
示すように、その主面上に導体からなる半田付与面２３
を形成しており、図示しないが、他方の主面上にも同様
の半田付与面を形成している。これら半田付与面２３
は、貫通導体２０によって互いに電気的に接続されてい
る。
【００１５】前述した半田２１および２２は、それぞ
れ、スペーサ１９の一方主面に形成された半田付与面２
３および他方主面に形成された半田付与面に付与され、
それによって、スペーサ１９を介して、正特性サーミス
タ１が基板１３上に取り付けられる。ここで、スペーサ
１９の貫通導体２０の断面積が、電極２の面積ならびに
半田２１および２２の断面積のいずれに比べても小さい
ことに注目すべきである。したがって、この実施形態に
よれば、電極２からの熱放散は、スペーサ１９自身の低
熱伝導率の作用とともに、電極２の近傍に位置する断面
積の小さい貫通導体２０によって、有利に抑制されるこ
とができる。
れ、スペーサ１９の一方主面に形成された半田付与面２
３および他方主面に形成された半田付与面に付与され、
それによって、スペーサ１９を介して、正特性サーミス
タ１が基板１３上に取り付けられる。ここで、スペーサ
１９の貫通導体２０の断面積が、電極２の面積ならびに
半田２１および２２の断面積のいずれに比べても小さい
ことに注目すべきである。したがって、この実施形態に
よれば、電極２からの熱放散は、スペーサ１９自身の低
熱伝導率の作用とともに、電極２の近傍に位置する断面
積の小さい貫通導体２０によって、有利に抑制されるこ
とができる。
【００１６】他方、接続部材１７は、その長手方向に対
して交差する、より特定的には直交する方向の断面２４
において、正特性サーミスタ１の電極３に接触してい
る。したがって、この電極３との接触部において、導電
経路の断面積が小さくされた部分が形成され、応じて、
半田１８の付与面積も小さくされる。このようにして、
電極３からの熱放散も有利に抑制されることができる。
して交差する、より特定的には直交する方向の断面２４
において、正特性サーミスタ１の電極３に接触してい
る。したがって、この電極３との接触部において、導電
経路の断面積が小さくされた部分が形成され、応じて、
半田１８の付与面積も小さくされる。このようにして、
電極３からの熱放散も有利に抑制されることができる。
【００１７】また、図１７ないし図１９に示した従来例
と同様、導電ランド１４および１５にそれぞれ電気的に
接続されるように、リード端子２５および２６が基板１
３に取り付けられる。図５は、この発明の第２の実施形
態による正特性サーミスタ１の実装構造を説明するため
のもので、図２の断面図の一部を拡大して示したものに
相当する。図５において、前述した図１ないし図３に示
した要素に相当する要素には同様の参照符号を付し、重
複する説明を省略する。
と同様、導電ランド１４および１５にそれぞれ電気的に
接続されるように、リード端子２５および２６が基板１
３に取り付けられる。図５は、この発明の第２の実施形
態による正特性サーミスタ１の実装構造を説明するため
のもので、図２の断面図の一部を拡大して示したものに
相当する。図５において、前述した図１ないし図３に示
した要素に相当する要素には同様の参照符号を付し、重
複する説明を省略する。
【００１８】この第２の実施形態では、スペーサが用い
られず、導電ランド１４の一部をたとえばガラスグレー
ズのような非金属材料からなる膜２７で覆うことによっ
て、電極２と導電ランド１４とを電気的に接続する半田
２８の付与される領域が制限されている。これによっ
て、導電部材としての半田２８の断面積が小さくされる
ことができる。その他の構成は、図１ないし図３に示し
た実施形態と実質的に同様である。
られず、導電ランド１４の一部をたとえばガラスグレー
ズのような非金属材料からなる膜２７で覆うことによっ
て、電極２と導電ランド１４とを電気的に接続する半田
２８の付与される領域が制限されている。これによっ
て、導電部材としての半田２８の断面積が小さくされる
ことができる。その他の構成は、図１ないし図３に示し
た実施形態と実質的に同様である。
【００１９】図６ないし図８は、この発明の第３の実施
形態による正特性サーミスタ１の実装構造を示してい
る。ここで、図６は、正特性サーミスタ１を実装したハ
イブリッドＩＣの一部を示す正面図であり、図７は、図
６の線VII −VII に沿う断面図であり、図８は、図６に
示したハイブリッドＩＣの上面図である。図６ないし図
８に示すように、たとえばセラミックからなる基板２９
には、貫通穴３０が設けられ、この貫通穴３０内に受け
入れられた状態で、正特性サーミスタ１が基板２９に実
装されている。基板２９は、電極２および３にそれぞれ
電気的に接続される導電部材を有している。この第３の
実施形態では、導電部材は、基板２９上に形成された導
電ランド３１および３２、導電ランド３１に半田３３を
介して接続されたチップ状の接続部材３４、導電ランド
３２に半田３５を介して接続されたチップ状の接続部材
３６、接続部材３４と電極２とを電気的に接続するよう
に付与される半田３７、ならびに接続部材３６と電極３
とを電気的に接続するように付与される半田３８を備え
る。
形態による正特性サーミスタ１の実装構造を示してい
る。ここで、図６は、正特性サーミスタ１を実装したハ
イブリッドＩＣの一部を示す正面図であり、図７は、図
６の線VII −VII に沿う断面図であり、図８は、図６に
示したハイブリッドＩＣの上面図である。図６ないし図
８に示すように、たとえばセラミックからなる基板２９
には、貫通穴３０が設けられ、この貫通穴３０内に受け
入れられた状態で、正特性サーミスタ１が基板２９に実
装されている。基板２９は、電極２および３にそれぞれ
電気的に接続される導電部材を有している。この第３の
実施形態では、導電部材は、基板２９上に形成された導
電ランド３１および３２、導電ランド３１に半田３３を
介して接続されたチップ状の接続部材３４、導電ランド
３２に半田３５を介して接続されたチップ状の接続部材
３６、接続部材３４と電極２とを電気的に接続するよう
に付与される半田３７、ならびに接続部材３６と電極３
とを電気的に接続するように付与される半田３８を備え
る。
【００２０】この実施形態において、接続部材３４およ
び３６の断面積が、電極２および３に比べてかなり小さ
く、また、これに応じて、半田３７および３８の断面積
も、電極２および３に比べてかなり小さいことに注目す
べきである。したがって、この実施形態によれば、電極
２および３からの熱放散は、電極２および３にそれぞれ
接触する接続部材３４および３６等の断面積が小さいた
め、有利に抑制されることができる。
び３６の断面積が、電極２および３に比べてかなり小さ
く、また、これに応じて、半田３７および３８の断面積
も、電極２および３に比べてかなり小さいことに注目す
べきである。したがって、この実施形態によれば、電極
２および３からの熱放散は、電極２および３にそれぞれ
接触する接続部材３４および３６等の断面積が小さいた
め、有利に抑制されることができる。
【００２１】また、図１ないし図３に示した第１の実施
形態と同様、導電ランド３１および３２にそれぞれ電気
的に接続されるように、リード端子３９および４０が基
板２９に取り付けられる。以上説明した第１ないし第３
の実施形態による各実装構造における正特性サーミスタ
１の瞬間的な過電流に対する耐圧を、図１７ないし図１
９に示した従来の実装構造における正特性サーミスタ１
の瞬間的な過電流に対する耐圧と比較すべく、ある特定
的な試料について耐圧測定試験を実施した。
形態と同様、導電ランド３１および３２にそれぞれ電気
的に接続されるように、リード端子３９および４０が基
板２９に取り付けられる。以上説明した第１ないし第３
の実施形態による各実装構造における正特性サーミスタ
１の瞬間的な過電流に対する耐圧を、図１７ないし図１
９に示した従来の実装構造における正特性サーミスタ１
の瞬間的な過電流に対する耐圧と比較すべく、ある特定
的な試料について耐圧測定試験を実施した。
【００２２】まず、正特性サーミスタ１として、直径
８．３mm、厚み３．０mm、抵抗１５Ω、キュリー点９０
℃のものを用意した。この正特性サーミスタ１単体での
耐圧は、試料数１０個において、最小５６０Ｖ、最大７
１０Ｖ、平均６１５Ｖであった。この正特性サーミスタ
１を図１７ないし図１９に示した従来の実装構造で実装
したとき、耐圧は、同じく試料数１０個において、最小
３６０Ｖ、最大５００Ｖ、平均４２７Ｖにまで低下し
た。
８．３mm、厚み３．０mm、抵抗１５Ω、キュリー点９０
℃のものを用意した。この正特性サーミスタ１単体での
耐圧は、試料数１０個において、最小５６０Ｖ、最大７
１０Ｖ、平均６１５Ｖであった。この正特性サーミスタ
１を図１７ないし図１９に示した従来の実装構造で実装
したとき、耐圧は、同じく試料数１０個において、最小
３６０Ｖ、最大５００Ｖ、平均４２７Ｖにまで低下し
た。
【００２３】これに対して、第１の実施形態による実装
構造によれば、正特性サーミスタ１の耐圧は、試料数１
０個において、最小４５０Ｖ、最大６３０Ｖ、平均５１
０Ｖであった。また、第２の実施形態による実装構造に
よれば、正特性サーミスタ１の耐圧は、試料数１０個に
おいて、最小４００Ｖ、最大６３０Ｖ、平均５０３Ｖで
あった。さらに、第３の実施形態による実装構造によれ
ば、正特性サーミスタ１の耐圧は、試料数１０個におい
て、最小４００Ｖ、最大６３０Ｖ、平均５３２Ｖであっ
た。
構造によれば、正特性サーミスタ１の耐圧は、試料数１
０個において、最小４５０Ｖ、最大６３０Ｖ、平均５１
０Ｖであった。また、第２の実施形態による実装構造に
よれば、正特性サーミスタ１の耐圧は、試料数１０個に
おいて、最小４００Ｖ、最大６３０Ｖ、平均５０３Ｖで
あった。さらに、第３の実施形態による実装構造によれ
ば、正特性サーミスタ１の耐圧は、試料数１０個におい
て、最小４００Ｖ、最大６３０Ｖ、平均５３２Ｖであっ
た。
【００２４】このように、これら第１ないし第３の実施
形態によれば、耐圧の劣化が抑制されていることがわか
る。図９および図１０は、この発明の第４の実施形態に
よる正特性サーミスタ１の実装構造を示している。ここ
で、図９は、正特性サーミスタ１を実装したハイブリッ
ドＩＣの一部を示す平面図であり、図１０は、図９の線
Ｘ−Ｘに沿う断面図である。
形態によれば、耐圧の劣化が抑制されていることがわか
る。図９および図１０は、この発明の第４の実施形態に
よる正特性サーミスタ１の実装構造を示している。ここ
で、図９は、正特性サーミスタ１を実装したハイブリッ
ドＩＣの一部を示す平面図であり、図１０は、図９の線
Ｘ−Ｘに沿う断面図である。
【００２５】図９および図１０に示すように、正特性サ
ーミスタ１は、たとえばセラミックからなる基板４１に
実装されている。基板４１は、電極２および３にそれぞ
れ電気的に接続される導電部材を有している。この第４
の実施形態では、導電部材は、基板４１上に形成された
導電ランド４２および４３、電極２に対向するように配
置されかつ導電ランド４２に半田４４を介して接続され
た導電板４５、ならびに電極３に導電的に接触するよう
に導電ランド４３に半田４６を介して接続された接続部
材４７を備える。
ーミスタ１は、たとえばセラミックからなる基板４１に
実装されている。基板４１は、電極２および３にそれぞ
れ電気的に接続される導電部材を有している。この第４
の実施形態では、導電部材は、基板４１上に形成された
導電ランド４２および４３、電極２に対向するように配
置されかつ導電ランド４２に半田４４を介して接続され
た導電板４５、ならびに電極３に導電的に接触するよう
に導電ランド４３に半田４６を介して接続された接続部
材４７を備える。
【００２６】導電板４５は、電極２に接触する複数の突
起４８を形成している。ここで、これら突起４８の断面
積が、電極２の面積に比べてかなり小さいことに注目す
べきである。したがって、この実施形態によれば、電極
２からの熱放散は、電極２に接触する突起４８の断面積
が小さいことから、有利に抑制されることができる。こ
の点において、突起４８は、できるだけ点接触に近い状
態で電極２に接触するように、たとえば、図示のような
球面または錐面を形成していることが好ましい。
起４８を形成している。ここで、これら突起４８の断面
積が、電極２の面積に比べてかなり小さいことに注目す
べきである。したがって、この実施形態によれば、電極
２からの熱放散は、電極２に接触する突起４８の断面積
が小さいことから、有利に抑制されることができる。こ
の点において、突起４８は、できるだけ点接触に近い状
態で電極２に接触するように、たとえば、図示のような
球面または錐面を形成していることが好ましい。
【００２７】他方、接続部材４７は、金属板からなり、
これを屈曲させることによって形成された稜線部分４９
をもって電極３に接触している。したがって、この電極
３との接触部においても、電極３との接触部において導
電経路の断面積が小さくされ、電極３からの熱放散も有
利に抑制されることができる。接続部材４７は、この実
施形態では、ブリッジ状であり、その一方脚部は、前述
したように、導電ランド４３に半田４６を介して取り付
けられるが、その他方脚部は、基板４１に形成された導
電ランド５０に半田５１を介して取り付けられる。ま
た、好ましくは、接続部材４７は、ばね性を有する材料
から構成され、それによって、稜線部分４９が電極３に
ばね接触するようにされ、これに応じて、突起４８も電
極２にばね接触するようにされる。
これを屈曲させることによって形成された稜線部分４９
をもって電極３に接触している。したがって、この電極
３との接触部においても、電極３との接触部において導
電経路の断面積が小さくされ、電極３からの熱放散も有
利に抑制されることができる。接続部材４７は、この実
施形態では、ブリッジ状であり、その一方脚部は、前述
したように、導電ランド４３に半田４６を介して取り付
けられるが、その他方脚部は、基板４１に形成された導
電ランド５０に半田５１を介して取り付けられる。ま
た、好ましくは、接続部材４７は、ばね性を有する材料
から構成され、それによって、稜線部分４９が電極３に
ばね接触するようにされ、これに応じて、突起４８も電
極２にばね接触するようにされる。
【００２８】また、図１ないし図３に示した第１の実施
形態と同様、導電ランド４２および４３にそれぞれ電気
的に接続されるように、リード端子５２および５３が基
板４１に取り付けられる。図１１は、この発明の第５の
実施形態による正特性サーミスタ１の実装構造を説明す
るためのもので、図１０に相当している。図１１におい
て、前述した図９および図１０に示した要素に相当する
要素には同様の参照符号を付し、重複する説明を省略す
る。
形態と同様、導電ランド４２および４３にそれぞれ電気
的に接続されるように、リード端子５２および５３が基
板４１に取り付けられる。図１１は、この発明の第５の
実施形態による正特性サーミスタ１の実装構造を説明す
るためのもので、図１０に相当している。図１１におい
て、前述した図９および図１０に示した要素に相当する
要素には同様の参照符号を付し、重複する説明を省略す
る。
【００２９】この第５の実施形態では、接続部材４７ａ
の両脚部が、基板４１ａに設けられた貫通穴５４および
５５をそれぞれ貫通し、基板４１ａの下面側において、
半田５６および５７を介して、図示しない導電ランドに
それぞれ取り付けられる。その他の構成は、図９および
図１０に示した実施形態と実質的に同様である。図１２
ないし図１４は、この発明の第６の実施形態による正特
性サーミスタ１の実装構造を説明するためのものであ
る。ここで、図１２は、正特性サーミスタ１を実装した
ハイブリッドＩＣの一部を示す正面図であり、図１３
は、図１２の線XIII−XIIIに沿う拡大断面図である。
の両脚部が、基板４１ａに設けられた貫通穴５４および
５５をそれぞれ貫通し、基板４１ａの下面側において、
半田５６および５７を介して、図示しない導電ランドに
それぞれ取り付けられる。その他の構成は、図９および
図１０に示した実施形態と実質的に同様である。図１２
ないし図１４は、この発明の第６の実施形態による正特
性サーミスタ１の実装構造を説明するためのものであ
る。ここで、図１２は、正特性サーミスタ１を実装した
ハイブリッドＩＣの一部を示す正面図であり、図１３
は、図１２の線XIII−XIIIに沿う拡大断面図である。
【００３０】図１２および図１３を参照して、たとえば
セラミックからなる基板５８は、ここに実装される正特
性サーミスタ１の電極２および３にそれぞれ電気的に接
続される導電部材を有している。この第６の実施形態で
は、導電部材は、基板５８上に形成された導電ランド５
９および６０、電極２に対向するように配置されかつ導
電ランド５９に半田６１を介して接続された導電板６
２、ならびに電極３に対向するように配置されかつ導電
ランド６０に半田６３を介して接続された導電板６４を
備える。
セラミックからなる基板５８は、ここに実装される正特
性サーミスタ１の電極２および３にそれぞれ電気的に接
続される導電部材を有している。この第６の実施形態で
は、導電部材は、基板５８上に形成された導電ランド５
９および６０、電極２に対向するように配置されかつ導
電ランド５９に半田６１を介して接続された導電板６
２、ならびに電極３に対向するように配置されかつ導電
ランド６０に半田６３を介して接続された導電板６４を
備える。
【００３１】導電板６２は、図１４に拡大されて平面図
で示されている。導電板６２は、電極２に接触する複数
たとえば４個の突起６５を形成している。また、導電板
６２には、導電ランド５９に対する半田６１による接続
部分を与える舌片６６が形成されている。導電板６４
も、導電板６２と同様、複数の突起６７および舌片６８
を形成している。ここで、これら突起６５および６７の
各断面積が、電極２または３の面積に比べてかなり小さ
いことに注目すべきである。したがって、この第６の実
施形態によれば、電極２および３からの熱放散は、これ
ら電極２および３にそれぞれ接触する突起６５および６
７の断面積が小さいことから、有利に抑制されることが
できる。この点において、突起６５および６７は、でき
るだけ点接触に近い状態で電極２および３にそれぞれ接
触するように、たとえば、図示のような球面または錐面
を形成していることが好ましい。
で示されている。導電板６２は、電極２に接触する複数
たとえば４個の突起６５を形成している。また、導電板
６２には、導電ランド５９に対する半田６１による接続
部分を与える舌片６６が形成されている。導電板６４
も、導電板６２と同様、複数の突起６７および舌片６８
を形成している。ここで、これら突起６５および６７の
各断面積が、電極２または３の面積に比べてかなり小さ
いことに注目すべきである。したがって、この第６の実
施形態によれば、電極２および３からの熱放散は、これ
ら電極２および３にそれぞれ接触する突起６５および６
７の断面積が小さいことから、有利に抑制されることが
できる。この点において、突起６５および６７は、でき
るだけ点接触に近い状態で電極２および３にそれぞれ接
触するように、たとえば、図示のような球面または錐面
を形成していることが好ましい。
【００３２】この実施形態では、正特性サーミスタ１、
ならびに導電板６２および６４が、これらの周面を取り
巻くように装着された熱収縮チューブ６９によって一体
化され、基板５８に設けられた貫通穴７０内に挿入され
ている。この熱収縮チューブ６９の作用により、導電板
６２および６４は、それぞれ、正特性サーミスタ１の電
極２および３に向かって押圧され、その結果、突起６５
および６７は、それぞれ、電極２および３に確実に接触
するようになる。
ならびに導電板６２および６４が、これらの周面を取り
巻くように装着された熱収縮チューブ６９によって一体
化され、基板５８に設けられた貫通穴７０内に挿入され
ている。この熱収縮チューブ６９の作用により、導電板
６２および６４は、それぞれ、正特性サーミスタ１の電
極２および３に向かって押圧され、その結果、突起６５
および６７は、それぞれ、電極２および３に確実に接触
するようになる。
【００３３】また、図１ないし図３に示した第１の実施
形態と同様、導電ランド５９および６０にそれぞれ電気
的に接続されるように、リード端子７１および７２が基
板５８に取り付けられる。図１５および図１６は、この
発明の第７の実施形態による正特性サーミスタ１の実装
構造を説明するためのものである。ここで、図１５は、
正特性サーミスタ１を実装したハイブリッドＩＣの一部
を示す正面図である。
形態と同様、導電ランド５９および６０にそれぞれ電気
的に接続されるように、リード端子７１および７２が基
板５８に取り付けられる。図１５および図１６は、この
発明の第７の実施形態による正特性サーミスタ１の実装
構造を説明するためのものである。ここで、図１５は、
正特性サーミスタ１を実装したハイブリッドＩＣの一部
を示す正面図である。
【００３４】図１５を参照して、たとえばセラミックか
らなる基板７３は、ここに実装される正特性サーミスタ
１の電極２および３にそれぞれ電気的に接続される導電
部材を有している。この第７の実施形態では、導電部材
は、基板７３上に形成された導電ランド７４および７
５、電極２に対向するように配置されかつ導電ランド７
４に半田（図示せず。）を介して接続された導電板７
６、ならびに電極３に対向するように配置されかつ導電
ランド７５に半田（図示せず。）を介して接続された導
電板７７を備える。
らなる基板７３は、ここに実装される正特性サーミスタ
１の電極２および３にそれぞれ電気的に接続される導電
部材を有している。この第７の実施形態では、導電部材
は、基板７３上に形成された導電ランド７４および７
５、電極２に対向するように配置されかつ導電ランド７
４に半田（図示せず。）を介して接続された導電板７
６、ならびに電極３に対向するように配置されかつ導電
ランド７５に半田（図示せず。）を介して接続された導
電板７７を備える。
【００３５】導電板７７が、図１６に平面図で示されて
いる。導電板７７は、電極３に接触する複数たとえば４
個の突起７８を形成している。また、導電板７７には、
導電ランド７５に対する半田付け部分を与える舌片７９
が形成されている。さらに、導電板７７には、舌片７９
とは反対側に舌片８０が形成されている。この舌片８０
は、基板７３上に形成された導電ランド８１に半田付け
により取り付けられる。なお、舌片７９および８０のそ
れぞれの中間部は９０度捩じられ、舌片７９および８０
と導電ランド７５および８１とのそれぞれの半田付けが
より広い面において達成されるようにされる。
いる。導電板７７は、電極３に接触する複数たとえば４
個の突起７８を形成している。また、導電板７７には、
導電ランド７５に対する半田付け部分を与える舌片７９
が形成されている。さらに、導電板７７には、舌片７９
とは反対側に舌片８０が形成されている。この舌片８０
は、基板７３上に形成された導電ランド８１に半田付け
により取り付けられる。なお、舌片７９および８０のそ
れぞれの中間部は９０度捩じられ、舌片７９および８０
と導電ランド７５および８１とのそれぞれの半田付けが
より広い面において達成されるようにされる。
【００３６】他方、導電板７６も、導電板７７と同様、
複数の突起８２、ならびに舌片８３および８４を形成し
ている。また、基板７３上には、舌片８４を半田付けに
より取り付けるための導電ランド８５が形成されてい
る。このような導電板７６および７７において、突起７
８および８２の各断面積が、電極２または３の面積に比
べてかなり小さいことに注目すべきである。したがっ
て、この第７の実施形態によれば、電極２および３から
の熱放散は、これら電極２および３にそれぞれ接触する
突起７８および８２の断面積が小さいことから、有利に
抑制されることができる。この点において、突起７８お
よび８２は、できるだけ点接触に近い状態で電極２およ
び３にそれぞれ接触するように、たとえば、図示のよう
な球面または錐面を形成していることが好ましい。
複数の突起８２、ならびに舌片８３および８４を形成し
ている。また、基板７３上には、舌片８４を半田付けに
より取り付けるための導電ランド８５が形成されてい
る。このような導電板７６および７７において、突起７
８および８２の各断面積が、電極２または３の面積に比
べてかなり小さいことに注目すべきである。したがっ
て、この第７の実施形態によれば、電極２および３から
の熱放散は、これら電極２および３にそれぞれ接触する
突起７８および８２の断面積が小さいことから、有利に
抑制されることができる。この点において、突起７８お
よび８２は、できるだけ点接触に近い状態で電極２およ
び３にそれぞれ接触するように、たとえば、図示のよう
な球面または錐面を形成していることが好ましい。
【００３７】この実施形態では、正特性サーミスタ１、
ならびに導電板７６および７７が、２つの導電板７６お
よび７７の各一方の舌片７９および８０ならびに各他方
の舌片８０および８３をそれぞれ巻き掛けするように装
着された熱収縮チューブ８６および８７によって一体化
され、基板７３に設けられた貫通穴８８内に挿入されて
いる。これら熱収縮チューブ８６および８７の作用によ
り、導電板７６および７７は、それぞれ、正特性サーミ
スタ１の電極２および３に向かって押圧され、その結
果、突起８２および７８は、それぞれ、電極２および３
に確実に接触するようになる。
ならびに導電板７６および７７が、２つの導電板７６お
よび７７の各一方の舌片７９および８０ならびに各他方
の舌片８０および８３をそれぞれ巻き掛けするように装
着された熱収縮チューブ８６および８７によって一体化
され、基板７３に設けられた貫通穴８８内に挿入されて
いる。これら熱収縮チューブ８６および８７の作用によ
り、導電板７６および７７は、それぞれ、正特性サーミ
スタ１の電極２および３に向かって押圧され、その結
果、突起８２および７８は、それぞれ、電極２および３
に確実に接触するようになる。
【００３８】また、図１ないし図３に示した第１の実施
形態と同様、導電ランド７４および７５にそれぞれ電気
的に接続されるように、リード端子８９および９０が基
板７３に取り付けられる。
形態と同様、導電ランド７４および７５にそれぞれ電気
的に接続されるように、リード端子８９および９０が基
板７３に取り付けられる。
【図１】この発明の第１の実施形態による正特性サーミ
スタ１の実装構造が適用されたハイブリッドＩＣの一部
を示す平面図である。
スタ１の実装構造が適用されたハイブリッドＩＣの一部
を示す平面図である。
【図２】図１の線II−IIに沿う断面図である。
【図３】図１の線III −III に沿う断面図である。
【図４】図２に示したスペーサ１９の拡大平面図であ
る。
る。
【図５】この発明の第２の実施形態による正特性サーミ
スタ１の実装構造が適用されたハイブリッドＩＣの一部
を示す、図２に相当の一部拡大断面図である。
スタ１の実装構造が適用されたハイブリッドＩＣの一部
を示す、図２に相当の一部拡大断面図である。
【図６】この発明の第３の実施形態による正特性サーミ
スタ１の実装構造が適用されたハイブリッドＩＣの一部
を示す正面図である。
スタ１の実装構造が適用されたハイブリッドＩＣの一部
を示す正面図である。
【図７】図６の線VII −VII に沿う断面図である。
【図８】図６に示したハイブリッドＩＣの上面図であ
る。
る。
【図９】この発明の第４の実施形態による正特性サーミ
スタ１の実装構造が適用されたハイブリッドＩＣの一部
を示す平面図である。
スタ１の実装構造が適用されたハイブリッドＩＣの一部
を示す平面図である。
【図１０】図９の線Ｘ−Ｘに沿う断面図である。
【図１１】この発明の第５の実施形態による正特性サー
ミスタ１の実装構造が適用されたハイブリッドＩＣの一
部を示す、図１０に相当の図である。
ミスタ１の実装構造が適用されたハイブリッドＩＣの一
部を示す、図１０に相当の図である。
【図１２】この発明の第６の実施形態による正特性サー
ミスタ１の実装構造が適用されたハイブリッドＩＣの一
部を示す正面図である。
ミスタ１の実装構造が適用されたハイブリッドＩＣの一
部を示す正面図である。
【図１３】図１２の線XIII−XIIIに沿う拡大断面図であ
る。
る。
【図１４】図１３に示した導電板６２の平面図である。
【図１５】この発明の第７の実施形態による正特性サー
ミスタ１の実装構造が適用されたハイブリッドＩＣの一
部を示す正面図である。
ミスタ１の実装構造が適用されたハイブリッドＩＣの一
部を示す正面図である。
【図１６】図１５に示した導電板７７の平面図である。
【図１７】従来の正特性サーミスタ１の実装構造が適用
されたハイブリッドＩＣの一部を示す平面図である。
されたハイブリッドＩＣの一部を示す平面図である。
【図１８】図１７の線XVIII −XVIII に沿う断面図であ
る。
る。
【図１９】図１７の線XIX −XIX に沿う断面図である。
１ 正特性サーミスタ ２，３ 電極 １３，２９，４１，４１ａ，５８，７３ 基板 １４，１５，３１，３２，４２，４３，５９，６０，７
４，７５ 導電ランド １６，１８，２１，２２，２８，３３，３５，３７，３
８，４４，４６，５７，６１，６３ 半田 １７，３４，３６，４７，４７ａ 接続部材 １９ スペーサ ２０ 貫通導体 ２４ 断面 ２７ 非金属材料からなる膜 ４５，６２，６４，７６，７７ 導電板 ４８，６５，６７，７８，８２ 突起 ４９ 稜線部分
４，７５ 導電ランド １６，１８，２１，２２，２８，３３，３５，３７，３
８，４４，４６，５７，６１，６３ 半田 １７，３４，３６，４７，４７ａ 接続部材 １９ スペーサ ２０ 貫通導体 ２４ 断面 ２７ 非金属材料からなる膜 ４５，６２，６４，７６，７７ 導電板 ４８，６５，６７，７８，８２ 突起 ４９ 稜線部分
フロントページの続き (56)参考文献 特開 平６−302405（ＪＰ，Ａ) 実開 平５−31203（ＪＰ，Ｕ) 実開 昭62−58001（ＪＰ，Ｕ) 特公 昭50−9219（ＪＰ，Ｂ２)
Claims (5)
- 【請求項１】 相対向する主面にそれぞれ電極が形成さ
れた正特性サーミスタを、前記電極にそれぞれ電気的に
接続される導電部材を有する基板に実装する構造であっ
て、前記正特性サーミスタは、一方の前記電極を前記基板に
向けた状態で配置され、 一方の前記導電部材は、前記基板上に形成された導電ラ
ンド、および前記導電ランドと一方の前記電極とを電気
的に接続するように付与される半田を備え、 他方の前記導電部材は、前記基板に保持されかつ他方の
前記電極に導電的に接触する接続部材を含み、 前記正特性サーミスタからの前記各導電部材を通しての
熱伝導を抑制するための手段を備え、 前記熱伝導抑制手段は、前記各導電部材の前記各電極と
の接触部またはその近傍において、当該各導電部材が与
える導電経路の断面積を小さくすることを含むととも
に、前記基板より熱伝導率の低い材料からなりかつ前記
導電ランドと一方の前記電極との間に位置されるスペー
サを含み、 一方の前記導電部材の前記断面積を小さくした部分は、
前記スペーサを貫通する位置に形成され、 他方の前記接続部材の、他方の前記電極への接触部分
は、当該接続部材の長手方向に対して交差する方向の断
面によって与えられる、 正特性サーミスタの実装構造。 - 【請求項２】 相対向する主面にそれぞれ電極が形成さ
れた正特性サーミスタを、前記電極にそれぞれ電気的に
接続される導電部材を有する基板に実装する構造であっ
て、 前記正特性サーミスタは、一方の前記電極を前記基板に
向けた状態で配置され、 一方の前記導電部材は、前記基板上に形成された導電ラ
ンド、および前記導電ランドと一方の前記電極とを電気
的に接続するように付与される半田を備え、 他方の前記導電部材は、前記基板に保持されかつ他方の
前記電極に導電的に接 触する接続部材を含み、 前記正特性サーミスタからの前記各導電部材を通しての
熱伝導を抑制するための手段を備え、 前記熱伝導抑制手段は、前記各導電部材の前記各電極と
の接触部またはその近傍において、当該各導電部材が与
える導電経路の断面積を小さくすることを含み、 一方の前記導電部材の前記断面積を小さくすることは、
前記導電ランドの一部を非金属材料で覆うことによって
前記半田が付与される領域を制限することを含み、 他方の前記接続部材の、他方の前記電極への接触部分
は、当該接続部材の長手方向に対して交差する方向の断
面によって与えられる、正特性サーミスタの実装構造。 - 【請求項３】 相対向する主面にそれぞれ電極が形成さ
れた正特性サーミスタを、前記電極にそれぞれ電気的に
接続される導電部材を有する基板に実装する構造であっ
て、 前記正特性サーミスタは、一方の前記電極を前記基板に
向けた状態で配置され、 前記正特性サーミスタからの前記各導電部材を通しての
熱伝導を抑制するための手段を備え、前記熱伝導抑制手
段は、前記各導電部材の前記各電極との接触部またはそ
の近傍において、当該導電部材が与える導電経路の断面
積を小さくすることを含み、 一方の前記導電部材は、前記基板上に形成された導電ラ
ンド、および前記導電ランドに半田を介して接続され、
一方の前記電極に対向するように配置されかつ前記電極
に接触する突起を形成した導電板を備え、 他方の前記導電部材は、前記基板に保持されかつ他方の
前記電極に導電的に接触する接続部材を含み、 前記接続部材の、他方の前記電極への接触部分は、当該
接続部材を屈曲させることによって形成された稜線部分
によって与えられる、正特性サーミスタの実装構造。 - 【請求項４】 相対向する主面にそれぞれ電極が形成さ
れた正特性サーミスタを、前記電極にそれぞれ電気的に
接続される導電部材を有する基板に実装する構造であっ
て、 前記基板は、貫通孔が設けられており、 前記正特性サーミスタは、前記基板に設けられた前記貫
通孔内に受け入れた状態で配置され、 前記各導電部材は、前記基板上に形成された導電ラン
ド、および導電ランドに半田を介して接続された接続部
材を備えており、 前記各導電部材は、前記電極との接触部またはその近傍
において、前記導電部材が与える導電経路の断面積を小
さくした部分を含み、 当該導電部材が与える導電経路の断面積を小さくした部
分は、前記電極に半田付けされるチップ状の接続部材と
した、正特性サーミスタの実装構造。 - 【請求項５】 相対向する主面にそれぞれ電極が形成さ
れた正特性サーミスタを、前記電極にそれぞれ電気的に
接続される導電部材を有する基板に実装する構造であっ
て、 前記基板は、貫通孔が設けられており、 前記正特性サーミスタは、前記基板に設けられた前記貫
通孔内に受け入れた状態で配置され、 前記各導電部材は、前記基板上に形成された導電ラン
ド、および導電ランドに半田を介して接続された導電板
を備えており、 前記各導電板は、前記電極との接触部またはその近傍に
おいて、前記導電部材が与える導電経路の断面積を小さ
くした部分を含み、 当該導電部材が与える導電経路の断面積を小さくした部
分は、前記導電板に形成された突起からなり、 前記導電板に形成された突起は、前記電極に対向するよ
うに配置されかつ前記電極に接触する、正特性サーミス
タの実装構造。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30097895A JP3297269B2 (ja) | 1995-11-20 | 1995-11-20 | 正特性サーミスタの実装構造 |
| US08/745,888 US5929743A (en) | 1995-11-20 | 1996-11-08 | Mounting structure for thermistor with positive resistance-to-temperature characteristic |
| CN96118505A CN1107959C (zh) | 1995-11-20 | 1996-11-19 | 具有正电阻－温度特性的热敏电阻的安装结构 |
| US09/247,730 US6020809A (en) | 1995-11-20 | 1999-02-09 | Mounting structure for thermistor with positive resistance-to-temperature characteristic |
| US09/960,787 US6489880B2 (en) | 1995-11-20 | 2001-09-21 | Mounting structure for thermistor with positive resistance-to-temperature characteristic |
| US10/242,980 US6570484B2 (en) | 1995-11-20 | 2002-09-13 | Mounting structure for thermistor with positive resistance-to-temperature characteristic |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30097895A JP3297269B2 (ja) | 1995-11-20 | 1995-11-20 | 正特性サーミスタの実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09148101A JPH09148101A (ja) | 1997-06-06 |
| JP3297269B2 true JP3297269B2 (ja) | 2002-07-02 |
Family
ID=17891370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30097895A Expired - Fee Related JP3297269B2 (ja) | 1995-11-20 | 1995-11-20 | 正特性サーミスタの実装構造 |
Country Status (3)
| Country | Link |
|---|---|
| US (4) | US5929743A (ja) |
| JP (1) | JP3297269B2 (ja) |
| CN (1) | CN1107959C (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6232868B1 (en) * | 1997-07-01 | 2001-05-15 | Tyco Electronics Logistics Ag | Hybrid circuit arrangement with overload protection |
| JPH11355961A (ja) * | 1998-06-05 | 1999-12-24 | Yazaki Corp | Ｐｔｃ素子を有する回路保護装置及びｐｔｃ素子を有する回路保護装置を備えた電気接続箱 |
| WO2000004560A1 (en) * | 1998-07-17 | 2000-01-27 | Sensor Scientific, Inc. | Surface mounted thermistor device |
| US6304166B1 (en) * | 1999-09-22 | 2001-10-16 | Harris Ireland Development Company, Ltd. | Low profile mount for metal oxide varistor package and method |
| JP3589174B2 (ja) * | 2000-10-24 | 2004-11-17 | 株式会社村田製作所 | 表面実装型正特性サーミスタおよびその実装方法 |
| JP2002305101A (ja) * | 2001-04-05 | 2002-10-18 | Murata Mfg Co Ltd | 表面実装型正特性サーミスタおよびその製造方法 |
| CA2406825A1 (en) * | 2002-10-08 | 2004-04-08 | Andrew Proudfoot | Circuit terminal adaptor |
| JP4057395B2 (ja) * | 2002-10-31 | 2008-03-05 | 三菱電機株式会社 | コンデンサ取付け構造体及び半導体装置 |
| EP1620863B1 (en) * | 2003-05-02 | 2012-03-07 | TYCO Electronics Corporation | Circuit protection device |
| JP4303609B2 (ja) * | 2004-01-29 | 2009-07-29 | 富士通株式会社 | スペーサ |
| JP2006330554A (ja) * | 2005-05-30 | 2006-12-07 | Kyocera Mita Corp | 温度検知装置およびそれを備えた定着装置 |
| US8228160B2 (en) * | 2008-11-14 | 2012-07-24 | Epcos Ag | Sensor element and process for assembling a sensor element |
| US8581686B2 (en) * | 2009-03-24 | 2013-11-12 | Tyco Electronics Corporation | Electrically activated surface mount thermal fuse |
| US8289122B2 (en) | 2009-03-24 | 2012-10-16 | Tyco Electronics Corporation | Reflowable thermal fuse |
| US8111127B1 (en) * | 2010-07-16 | 2012-02-07 | Lien Chang Electronic Enterprise Co., Ltd. | Thermistor |
| US20120019985A1 (en) * | 2010-07-20 | 2012-01-26 | Lien Chang Electronic Enterprise Co., Ltd. | Aluminum electrolyte capacitor |
| US8174354B2 (en) * | 2010-07-23 | 2012-05-08 | Sensata Technologies Massachusetts, Inc. | Method and apparatus for control of failed thermistor devices |
| US8854784B2 (en) | 2010-10-29 | 2014-10-07 | Tyco Electronics Corporation | Integrated FET and reflowable thermal fuse switch device |
| JP2016096297A (ja) * | 2014-11-17 | 2016-05-26 | イビデン株式会社 | 金属塊内蔵配線板及びその製造方法 |
| TWM498952U (zh) * | 2014-12-05 | 2015-04-11 | Polytronics Technology Corp | 過電流保護元件及其保護電路板 |
| US10312003B2 (en) * | 2016-01-19 | 2019-06-04 | Semiconductor Components Industries, Llc | Circuit board with thermal paths for thermistor |
| JP2022049940A (ja) * | 2020-09-17 | 2022-03-30 | Koa株式会社 | 端子接続構造及び電子部品 |
Family Cites Families (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US35733A (en) * | 1862-06-24 | Improvement in lighting and trimming lamps | ||
| US2777039A (en) * | 1954-06-29 | 1957-01-08 | Standard Coil Prod Co Inc | Resistor elements adapted for use in connection with printed circuits |
| US2869041A (en) * | 1956-11-08 | 1959-01-13 | Admiral Corp | Mounting means |
| US3049647A (en) * | 1958-09-02 | 1962-08-14 | Sylvania Electric Prod | Electrical chassis |
| US3214719A (en) * | 1964-03-20 | 1965-10-26 | Westinghouse Electric Corp | Thermistor device |
| US3497859A (en) * | 1968-05-28 | 1970-02-24 | Stackpole Carbon Co | Electrical resistors for printed circuits |
| JPS509219A (ja) | 1973-05-29 | 1975-01-30 | ||
| US3868620A (en) * | 1973-12-20 | 1975-02-25 | Texas Instruments Inc | Level sensor and method of making the same |
| IT1074590B (it) * | 1976-07-02 | 1985-04-20 | Necchi Spa | Scatola del rele di avviamento per motocompressori |
| US4101708A (en) * | 1977-03-25 | 1978-07-18 | E. I. Du Pont De Nemours And Company | Resistor compositions |
| US4333069A (en) * | 1980-11-14 | 1982-06-01 | Trw, Inc. | Electrical resistor for a printed circuit board and method of making the same |
| DE3127097A1 (de) * | 1981-07-09 | 1983-01-27 | Degussa Ag, 6000 Frankfurt | "haltevorrichtung fuer elektrische duennschichtwiderstaende" |
| US4518944A (en) * | 1983-10-18 | 1985-05-21 | Trw Inc. | Temperature stabilizer |
| US4833570A (en) * | 1986-12-16 | 1989-05-23 | Toyota Jidosha Kabushiki Kaisha | Electronic circuit assembly |
| JPS6466902A (en) * | 1987-09-07 | 1989-03-13 | Murata Manufacturing Co | Positive temperature coefficient thermistor |
| JPS6450444U (ja) * | 1987-09-22 | 1989-03-29 | ||
| US5166658A (en) * | 1987-09-30 | 1992-11-24 | Raychem Corporation | Electrical device comprising conductive polymers |
| EP0327860A1 (de) * | 1988-02-10 | 1989-08-16 | Siemens Aktiengesellschaft | Elektrisches Bauelement in Chip-Bauweise und Verfahren zu seiner Herstellung |
| US4918573A (en) * | 1989-08-14 | 1990-04-17 | Westinghouse Electric Corp. | Electrical circuit and an adjustable component spacer used therein |
| JPH04118901A (ja) * | 1990-09-10 | 1992-04-20 | Komatsu Ltd | 正特性サーミスタおよびその製造方法 |
| US5255159A (en) * | 1990-10-25 | 1993-10-19 | Honeywell Inc. | Circuit board spacer |
| JPH04369802A (ja) * | 1991-06-19 | 1992-12-22 | Matsushita Electric Ind Co Ltd | 正特性サーミスタおよびその製造方法 |
| JPH0531203A (ja) | 1991-07-03 | 1993-02-09 | Teshigahara Hiroshi | 酸素ガス発生方法装置 |
| US5189387A (en) * | 1991-07-11 | 1993-02-23 | Electromer Corporation | Surface mount device with foldback switching overvoltage protection feature |
| JPH071185B2 (ja) * | 1991-08-21 | 1995-01-11 | 日本碍子株式会社 | 抵抗体素子 |
| US5141334A (en) * | 1991-09-24 | 1992-08-25 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Sub-kelvin resistance thermometer |
| JPH0543503U (ja) * | 1991-11-08 | 1993-06-11 | 日本油脂株式会社 | 正特性サーミスタ装置 |
| JPH05234706A (ja) * | 1992-02-25 | 1993-09-10 | Rohm Co Ltd | 面実装用サーミスタ |
| US5291175A (en) * | 1992-09-28 | 1994-03-01 | Ohmite Manufacturing Co. | Limiting heat flow in planar, high-density power resistors |
| IT225762Y1 (it) * | 1992-11-18 | 1997-01-13 | Lisa Di Marchiori Sandro | Leggio portatile |
| ES2120731T3 (es) * | 1994-03-01 | 1998-11-01 | Bowthorpe Components Ltd | Termistor. |
| DE4420698C2 (de) * | 1994-06-14 | 1998-08-20 | Schadow Rudolf Gmbh | Adapter zur elektrischen Verbindung von optoelektronischen Bauelementen mit einer Leiterplatte |
| TW421413U (en) * | 1994-07-18 | 2001-02-01 | Murata Manufacturing Co | Electronic apparatus and surface mounting devices therefor |
| US5884391A (en) * | 1996-01-22 | 1999-03-23 | Littelfuse, Inc. | Process for manufacturing an electrical device comprising a PTC element |
| US5939968A (en) * | 1996-06-19 | 1999-08-17 | Littelfuse, Inc. | Electrical apparatus for overcurrent protection of electrical circuits |
-
1995
- 1995-11-20 JP JP30097895A patent/JP3297269B2/ja not_active Expired - Fee Related
-
1996
- 1996-11-08 US US08/745,888 patent/US5929743A/en not_active Expired - Fee Related
- 1996-11-19 CN CN96118505A patent/CN1107959C/zh not_active Expired - Fee Related
-
1999
- 1999-02-09 US US09/247,730 patent/US6020809A/en not_active Expired - Fee Related
-
2001
- 2001-09-21 US US09/960,787 patent/US6489880B2/en not_active Expired - Fee Related
-
2002
- 2002-09-13 US US10/242,980 patent/US6570484B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6489880B2 (en) | 2002-12-03 |
| CN1155154A (zh) | 1997-07-23 |
| US5929743A (en) | 1999-07-27 |
| CN1107959C (zh) | 2003-05-07 |
| US6570484B2 (en) | 2003-05-27 |
| US20020011918A1 (en) | 2002-01-31 |
| US20030038705A1 (en) | 2003-02-27 |
| US6020809A (en) | 2000-02-01 |
| JPH09148101A (ja) | 1997-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3297269B2 (ja) | 正特性サーミスタの実装構造 | |
| KR100314349B1 (ko) | 초축소형표면이설치된회로보호기 | |
| US6856234B2 (en) | Chip resistor | |
| EP0232868A2 (en) | Fused solid electrolytic capacitor | |
| KR100349780B1 (ko) | 칩 서미스터 | |
| CA1244144A (en) | Positive temperature coefficient thermistor device | |
| JP3358499B2 (ja) | セラミック電子部品 | |
| JPH11251186A (ja) | スタック型セラミックコンデンサ | |
| JP2000068102A (ja) | 抵抗器 | |
| KR20170081242A (ko) | 전자 제어 장치 | |
| JPH06188536A (ja) | 混成集積回路装置 | |
| US10964457B2 (en) | Chip resistor | |
| JPH05283147A (ja) | 厚膜抵抗発熱体 | |
| JP2001126901A (ja) | チップ部品 | |
| JPH0312446B2 (ja) | ||
| KR100673682B1 (ko) | 리드구조가 개선된 ｐｔｃ 소자 및 그 ｐｃｂ 실장구조 | |
| JP2006278793A (ja) | 温度検出素子 | |
| JPH11251107A (ja) | 正特性サーミスタの実装構造 | |
| JPH06302405A (ja) | 正特性サーミスタ装置 | |
| JP2545602Y2 (ja) | ジャンパチップ | |
| JP2020088183A (ja) | 配線基板及び電子装置 | |
| JPH08181001A (ja) | 面実装用チップ抵抗器とその面実装方法 | |
| JP2754485B2 (ja) | 回路基板 | |
| JPH05205903A (ja) | 厚膜チップ抵抗器 | |
| JPH043480Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090412 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090412 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100412 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110412 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |