JP2856825B2 - 薄膜トランジスタアレイ - Google Patents
薄膜トランジスタアレイInfo
- Publication number
- JP2856825B2 JP2856825B2 JP6823790A JP6823790A JP2856825B2 JP 2856825 B2 JP2856825 B2 JP 2856825B2 JP 6823790 A JP6823790 A JP 6823790A JP 6823790 A JP6823790 A JP 6823790A JP 2856825 B2 JP2856825 B2 JP 2856825B2
- Authority
- JP
- Japan
- Prior art keywords
- auxiliary capacitance
- tan
- layer
- oxide layer
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、例えばアクティブマトリックス液晶表示装
置等に用いられる薄膜トランジスタに関するものであ
る。
置等に用いられる薄膜トランジスタに関するものであ
る。
（従来の技術） 一般に、薄膜トランジスタアレイには、補助容量を形
成する場合がある。この補助容量Csは、第４図に示す如
く、ガラス基板（４）上にTaからなる補助容量形成用配
線（１）と、この補助容量形成用配線（１）の表面のTa
を陽極酸化して形成された陽極酸化層（２）と、この陽
極酸化層（２）を被覆するごとく積層したシリコン酸化
層（３）と、ITO（５）とから構成され、配線（１）とI
TO（５）との間で補助容量Csが形成されている。
成する場合がある。この補助容量Csは、第４図に示す如
く、ガラス基板（４）上にTaからなる補助容量形成用配
線（１）と、この補助容量形成用配線（１）の表面のTa
を陽極酸化して形成された陽極酸化層（２）と、この陽
極酸化層（２）を被覆するごとく積層したシリコン酸化
層（３）と、ITO（５）とから構成され、配線（１）とI
TO（５）との間で補助容量Csが形成されている。
ところで、この陽極酸化層（２）は、もれ電流が大き
く、シリコン酸化層（３）に孔があくと、この孔から電
荷が逃げてしまい、補助容量としての役割を果たさなく
なり、結果として画素欠陥になる問題が見られた。この
ため、薄膜トランジスタの歩留が低下していた。
く、シリコン酸化層（３）に孔があくと、この孔から電
荷が逃げてしまい、補助容量としての役割を果たさなく
なり、結果として画素欠陥になる問題が見られた。この
ため、薄膜トランジスタの歩留が低下していた。
（発明が解決しようとする課題） 上述の如く、従来の薄膜トランジスタアレイは、もれ
電流の大きいTaの陽極酸化層を用いていたため、シリコ
ン酸化層に孔がある場合、この孔から電荷が逃げてしま
い、補助容量としての役割がはたされず、画素欠陥とな
る問題がある。
電流の大きいTaの陽極酸化層を用いていたため、シリコ
ン酸化層に孔がある場合、この孔から電荷が逃げてしま
い、補助容量としての役割がはたされず、画素欠陥とな
る問題がある。
そこで、本発明は上述の問題を解決した薄膜トランジ
スタアレイを提供することを課題とする。
スタアレイを提供することを課題とする。
（課題を解決するための手段） 本発明の薄膜トランジスタアレイは、上述の課題に鑑
みてなされたものであり、補助容量形成用層間絶縁層
が、窒化タンタルのTa/Nのモル比が２以上である窒化タ
ンタルの陽極酸化からなることを基本骨子としている。
みてなされたものであり、補助容量形成用層間絶縁層
が、窒化タンタルのTa/Nのモル比が２以上である窒化タ
ンタルの陽極酸化からなることを基本骨子としている。
（作用） 上述の構成をとることにより、本発明の薄膜トランジ
スタアレイは、陽極酸化層のもれ電流が小さくなるた
め、シリコン酸化層に孔がある場合でもこの孔から電荷
が逃げださず、画素欠陥が生じなくなる。
スタアレイは、陽極酸化層のもれ電流が小さくなるた
め、シリコン酸化層に孔がある場合でもこの孔から電荷
が逃げださず、画素欠陥が生じなくなる。
この場合、窒化タンタルのTa/Nモル比が２をこえる
と、窒化タンタルの陽極酸化層は、もれ電流が大きくな
るため、本発明では窒化タンタルのTa/Nモル比は２以下
であることが良い。
と、窒化タンタルの陽極酸化層は、もれ電流が大きくな
るため、本発明では窒化タンタルのTa/Nモル比は２以下
であることが良い。
（実施例） 以下、本発明の実施例について図面を参照して説明す
る。なお、第１図は薄膜トランジスタアレイにおける補
助容量部分の断面図である。
る。なお、第１図は薄膜トランジスタアレイにおける補
助容量部分の断面図である。
第１図において、補助容量Csは、ガラス基板（４）上
に、その表面がTaNの陽極酸化された補助容量形成用配
線（１）と、この陽極酸化層（２）を被覆するごとく積
層したシリコン酸化層（３）と、このシリコン酸化層
（３）上に構成されたITO（５）とから構成され、配線
（１）とITO（５）との間で補助容量Csが形成されてい
る。この補助容量形成用配線（１）は、その材質がTaN
からなり、TaNをパターニングした後に、陽極酸化処理
を行ないTaNの陽極酸化層を形成してなるものである。
このTaNの陽極酸化層は、Ta/Nモル比が２以下である。
この理由は、窒化タンタルのTa/Nモル比が２をこえる
と、窒化タンタルの陽極酸化層はもれ電流が大きくなる
ためである。したがって、本発明では、Ta/Nモル比は２
以下であることが良い。
に、その表面がTaNの陽極酸化された補助容量形成用配
線（１）と、この陽極酸化層（２）を被覆するごとく積
層したシリコン酸化層（３）と、このシリコン酸化層
（３）上に構成されたITO（５）とから構成され、配線
（１）とITO（５）との間で補助容量Csが形成されてい
る。この補助容量形成用配線（１）は、その材質がTaN
からなり、TaNをパターニングした後に、陽極酸化処理
を行ないTaNの陽極酸化層を形成してなるものである。
このTaNの陽極酸化層は、Ta/Nモル比が２以下である。
この理由は、窒化タンタルのTa/Nモル比が２をこえる
と、窒化タンタルの陽極酸化層はもれ電流が大きくなる
ためである。したがって、本発明では、Ta/Nモル比は２
以下であることが良い。
次に、第１図を参照して、第１の発明の薄膜トランジ
スタアレイの製造方法について説明する。
スタアレイの製造方法について説明する。
第１図において、ガラス基板（４）上に、TaNをスパ
ッタリング技術を用いて順次積層し、補助容量形成用配
線（１）を形成する。次いで、TaNをパターニングした
後、陽極酸化処理を行ない、TaNの陽極酸化層（２）を
形成する。この陽極酸化層（２）上ににシリコン酸化層
（３）と、このシリコン酸化層（３）上にITO（５）を
成膜し、パターニングを行ない、補助容量形成用配線
（１）とITO（５）との間で補助容量Csを形成する。
ッタリング技術を用いて順次積層し、補助容量形成用配
線（１）を形成する。次いで、TaNをパターニングした
後、陽極酸化処理を行ない、TaNの陽極酸化層（２）を
形成する。この陽極酸化層（２）上ににシリコン酸化層
（３）と、このシリコン酸化層（３）上にITO（５）を
成膜し、パターニングを行ない、補助容量形成用配線
（１）とITO（５）との間で補助容量Csを形成する。
次に、第２図には、TaNの陽極酸化層のもれ電流−電
圧特性曲線（22）と、Taの陽極酸化層のもれ電流−電圧
特性曲線（21）とを示す。この特性曲線（21）と（22）
とを比較すると、明らかに特性曲線（22）の方が、もれ
電流が少ない。したがって第１図に示す薄膜トランジス
タアレイは、補助容量形成用配線の陽極酸化層がもれ電
流が小さいため、シリコン酸化層に孔がある場合でも、
この孔から電荷が逃げることがなく補助容量としての役
割を充分はたし、画素の欠陥を防止することができる。
圧特性曲線（22）と、Taの陽極酸化層のもれ電流−電圧
特性曲線（21）とを示す。この特性曲線（21）と（22）
とを比較すると、明らかに特性曲線（22）の方が、もれ
電流が少ない。したがって第１図に示す薄膜トランジス
タアレイは、補助容量形成用配線の陽極酸化層がもれ電
流が小さいため、シリコン酸化層に孔がある場合でも、
この孔から電荷が逃げることがなく補助容量としての役
割を充分はたし、画素の欠陥を防止することができる。
次に、第３図を参照して第２の発明の実施例について
説明する。なお、第３図は薄膜トランジスタアレイにお
ける補助容量部分の断面図である。
説明する。なお、第３図は薄膜トランジスタアレイにお
ける補助容量部分の断面図である。
第３図において、補助容量Csは、ガラス基板（４）上
にその表面がTaNの陽極酸化された補助容量形成用配線
（14）と、この陽極酸化層（２）を被覆するごとく積層
したシリコン酸化層（３）と、このシリコン酸化層
（３）上に構成されたITO（５）とから構成され、配線
（14）とITO（５）との間で補助容量Csが形成されてい
る。この補助容量形成用配線（14）は、TaN（11）とTa
（12）とTaN（13）とを順次積層して、三層構造にした
ものを用い、TaN（11）/Ta（12）/TaN（13）をパターニ
ングした後に、陽極酸化処理を行ないTaNの陽極酸化層
を形成してなるものである。このTaNの陽極酸化層は、T
a/Nモル比が２以下である。この理由は、窒化タンタル
のTa/Nモル比が２を越えると、窒化タンタルの陽極酸化
層はもれ電流が大きくなるためである。したがって、本
発明では、Ta/Nのモル比は２以下であることが良い。
にその表面がTaNの陽極酸化された補助容量形成用配線
（14）と、この陽極酸化層（２）を被覆するごとく積層
したシリコン酸化層（３）と、このシリコン酸化層
（３）上に構成されたITO（５）とから構成され、配線
（14）とITO（５）との間で補助容量Csが形成されてい
る。この補助容量形成用配線（14）は、TaN（11）とTa
（12）とTaN（13）とを順次積層して、三層構造にした
ものを用い、TaN（11）/Ta（12）/TaN（13）をパターニ
ングした後に、陽極酸化処理を行ないTaNの陽極酸化層
を形成してなるものである。このTaNの陽極酸化層は、T
a/Nモル比が２以下である。この理由は、窒化タンタル
のTa/Nモル比が２を越えると、窒化タンタルの陽極酸化
層はもれ電流が大きくなるためである。したがって、本
発明では、Ta/Nのモル比は２以下であることが良い。
次に、第２の薄膜トランジスタアレイの製造方法につ
いて説明する。
いて説明する。
第３図において、ガラス基板（４）上に、TaN（11）T
a（12）,TaN（13）を順次スパッタリング技術を用い
て、積層し、補助容量形成用配線（14）を形成する。こ
の際、上層TaN（13）は、Ta/Nモル比が２以下となる様
に成膜する。次いで、TaN（11）/Ta（12）/TaN（13）を
パターニングした後、陽極酸化処理を行ない、TaNの陽
極酸化層（２）を形成する。この陽極酸化層（２）上に
シリコン酸化層（３）と、このシリコン酸化層（３）上
にITO（５）を成膜し、パターニングを行ない、補助容
量形成用配線（14）とITO（５）との間で補助容量Csを
形成する。
a（12）,TaN（13）を順次スパッタリング技術を用い
て、積層し、補助容量形成用配線（14）を形成する。こ
の際、上層TaN（13）は、Ta/Nモル比が２以下となる様
に成膜する。次いで、TaN（11）/Ta（12）/TaN（13）を
パターニングした後、陽極酸化処理を行ない、TaNの陽
極酸化層（２）を形成する。この陽極酸化層（２）上に
シリコン酸化層（３）と、このシリコン酸化層（３）上
にITO（５）を成膜し、パターニングを行ない、補助容
量形成用配線（14）とITO（５）との間で補助容量Csを
形成する。
次に、TaN（11）/Ta（12）/TaN（13）の各層の役割に
ついて説明する。
ついて説明する。
下層TaN（11）は中間層Ta（12）が低抵抗Ta（α−T
a）として成長させるためのものである。もし、下層TaN
がなければ、Ta（12）は高抵抗Ta（β−Ta）となる。次
の中間層Ta（12）は、補助容量形成用配線（14）の低抵
抗化するためのものである。上層TaN（13）は、容量形
成用層間絶縁層としての陽極酸化層（２）のもれ電流を
小さくするために設けたものである。そのため、上層Ta
N（13）は、Ta/Nモル比が２以下でなければならない。
a）として成長させるためのものである。もし、下層TaN
がなければ、Ta（12）は高抵抗Ta（β−Ta）となる。次
の中間層Ta（12）は、補助容量形成用配線（14）の低抵
抗化するためのものである。上層TaN（13）は、容量形
成用層間絶縁層としての陽極酸化層（２）のもれ電流を
小さくするために設けたものである。そのため、上層Ta
N（13）は、Ta/Nモル比が２以下でなければならない。
上述の構成にすることにより、第２の発明では、補助
容量配線の低抵抗化を行なうことが可能となり、さらに
もれ電流の小さな陽極酸化層が形成できる。
容量配線の低抵抗化を行なうことが可能となり、さらに
もれ電流の小さな陽極酸化層が形成できる。
したがって、第２の発明では、補助容量形成用配線
（14）の低抵抗化により、第１に配線の薄層化によるリ
ードタイム短縮，コスト低減，第２に配線の細線化によ
る画素の微細化，高精細化が可能となる。また、第２の
発明では、もれ電流の小さな陽極酸化層が形成できるこ
とにより、画素欠陥が少なくなる効果がある。
（14）の低抵抗化により、第１に配線の薄層化によるリ
ードタイム短縮，コスト低減，第２に配線の細線化によ
る画素の微細化，高精細化が可能となる。また、第２の
発明では、もれ電流の小さな陽極酸化層が形成できるこ
とにより、画素欠陥が少なくなる効果がある。
なお、上述の実施例上、ガラス基板（４）で説明した
が、絶縁性樹脂基板や絶縁性フィルム等でも良いことは
言うまでもない。
が、絶縁性樹脂基板や絶縁性フィルム等でも良いことは
言うまでもない。
上述の構造により、本発明の薄膜トランジスタアレイ
では、補助容量形成用層間絶縁層として使用する陽極酸
化層のもれ電流が小となるため、シリコン酸化層に孔が
あいていても、画素の欠陥とはならず、その歩留が向上
する効果がある。
では、補助容量形成用層間絶縁層として使用する陽極酸
化層のもれ電流が小となるため、シリコン酸化層に孔が
あいていても、画素の欠陥とはならず、その歩留が向上
する効果がある。
第１図は第１の発明の実施例を示す断面簡略図、第２図
は第１図に示す実施例の陽極酸化層のもれ電流電圧特
性を示す特性曲線図、第３図は第２の発明の実施例を示
す断面簡略図、第４図は従来例を示す断面簡略図であ
る。 （１），（14）……補助容量形成用配線 （２）……陽極酸化層（補助容量形成用層間絶縁層） （３）……シリコン酸化層、（４）……ガラス基板 （５）……ITO、（11），（13）……TaN （12）……Ta
は第１図に示す実施例の陽極酸化層のもれ電流電圧特
性を示す特性曲線図、第３図は第２の発明の実施例を示
す断面簡略図、第４図は従来例を示す断面簡略図であ
る。 （１），（14）……補助容量形成用配線 （２）……陽極酸化層（補助容量形成用層間絶縁層） （３）……シリコン酸化層、（４）……ガラス基板 （５）……ITO、（11），（13）……TaN （12）……Ta
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 27/12 (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/336 H01L 29/78 H01L 21/822 H01L 27/04 H01L 21/31 H01L 21/312 - 21/314 H01L 21/316 H01L 21/318 - 21/32 H01L 21/47 - 21/475
Claims (2)
- 【請求項１】少なくともその表面が絶縁物からなる基板
と、 この基板上に配置された補助容量形成用配線と、 この補助容量形成用配線上に配置された補助容量形成用
層間絶縁層とを少なくとも備え、 この補助容量形成用層間絶縁層は、窒化タンタルのTa/N
のモル比が２以下である窒化タンタルの陽極酸化層から
なることを特徴とする薄膜トランジスタアレイ。 - 【請求項２】請求項１記載の補助容量形成配線の材質
は、TaN/Ta/TaNの三層構造であり、且つ前記補助容量形
成用絶縁層は、前記補助容量形成配線を陽極酸化してな
り、上層のTaNがTa/Nのモル比が２以下としたことを特
徴とする薄膜トランジスタアレイ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6823790A JP2856825B2 (ja) | 1990-03-20 | 1990-03-20 | 薄膜トランジスタアレイ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6823790A JP2856825B2 (ja) | 1990-03-20 | 1990-03-20 | 薄膜トランジスタアレイ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03270163A JPH03270163A (ja) | 1991-12-02 |
| JP2856825B2 true JP2856825B2 (ja) | 1999-02-10 |
Family
ID=13367980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6823790A Expired - Fee Related JP2856825B2 (ja) | 1990-03-20 | 1990-03-20 | 薄膜トランジスタアレイ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2856825B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05289091A (ja) * | 1992-04-07 | 1993-11-05 | Sharp Corp | 電極基板 |
| TW403972B (en) | 1993-01-18 | 2000-09-01 | Semiconductor Energy Lab | Method of fabricating mis semiconductor device |
| US6613641B1 (en) | 2001-01-17 | 2003-09-02 | International Business Machines Corporation | Production of metal insulator metal (MIM) structures using anodizing process |
-
1990
- 1990-03-20 JP JP6823790A patent/JP2856825B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03270163A (ja) | 1991-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100205388B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JP3207110B2 (ja) | コンデンサとその形成方法 | |
| EP0430702B1 (en) | Line material, electronic device using the line material and liquid crystal display | |
| JP2924506B2 (ja) | アクティブマトリックス型液晶表示装置の画素構造 | |
| US5734449A (en) | Liquid crystal display apparatus having an opaque conductive capacitor electrode and manufacturing method thereof | |
| JPH0816756B2 (ja) | 透過型アクティブマトリクス液晶表示装置 | |
| JP2940689B2 (ja) | アクティブマトリクス型表示装置の薄膜トランジスタアレイ及びその製造方法 | |
| KR970008552A (ko) | 반도체 장치의 캐패시터 제조방법 | |
| JP2000267596A5 (ja) | ||
| JP3165093B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0534718A (ja) | 液晶表示装置 | |
| JPH09197390A (ja) | 表示装置 | |
| JP2856825B2 (ja) | 薄膜トランジスタアレイ | |
| US5677547A (en) | Thin film transistor and display device including same | |
| TWI251348B (en) | Thin film transistor and its manufacturing method | |
| JPS6481262A (en) | Active matrix substrate | |
| JPH0499373A (ja) | 半導体記憶素子 | |
| JP3085305B2 (ja) | 液晶表示装置の製造方法 | |
| JPS58192090A (ja) | マトリツクスアレ− | |
| JP2653572B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JPH09203912A (ja) | 液晶表示装置 | |
| JPH05190797A (ja) | 半導体記憶装置 | |
| KR100212273B1 (ko) | 박막트랜지스터 액정 디스플레이 소자의 스토리지 캐패시터구조 및 그 제조방법 | |
| JPH03153217A (ja) | Ｔｆｔパネルおよびその製造方法 | |
| JP4075220B2 (ja) | 表示パネル及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071127 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081127 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081127 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091127 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091127 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |