CN115360175A - 电容器组件 - Google Patents

电容器组件 Download PDF

Info

Publication number
CN115360175A
CN115360175A CN202210996546.1A CN202210996546A CN115360175A CN 115360175 A CN115360175 A CN 115360175A CN 202210996546 A CN202210996546 A CN 202210996546A CN 115360175 A CN115360175 A CN 115360175A
Authority
CN
China
Prior art keywords
electrode layer
layer
capacitor assembly
porous body
assembly according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210996546.1A
Other languages
English (en)
Inventor
柳廷勋
申铉浩
文炳喆
张昌洙
朴泰俊
金仑熙
李教烈
林承模
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN115360175A publication Critical patent/CN115360175A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/306—Stacked capacitors made by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/88—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers

Abstract

本发明提供一种电容器组件。所述电容器组件包括：多孔主体、第一电极层、介电层和第二电极层，所述第一电极层覆盖所述多孔主体的孔的表面，所述介电层覆盖所述第一电极层，所述第二电极层填充所述多孔主体的所述孔并覆盖所述介电层。

Description

电容器组件
本申请是申请日为2018年09月17日、申请号为201811085958.X的发明专利申请“电容器组件”的分案申请。
技术领域
本公开涉及一种电容器组件。
背景技术
电容器可安装在诸如包括液晶显示器(LCD)和等离子体显示面板(PDP)的图像装置、计算机、智能电话、移动电话等的各种类型的电子产品的印刷电路板上，用于充电或放电。近年来，随着诸如智能电话和可穿戴装置的便携式IT产品薄型化，越来越需要更薄的无源组件，以减小封装件总厚度。
根据该趋势，对于能够实现厚度减小的薄膜电容器的需要增大，薄膜电容器可通过使用薄膜技术实现。另外，与现有的多层陶瓷电容器不同，这样的薄膜电容器具有ESL低的优点。因此，最近已研究了将薄膜电容器应用于应用处理器(AP)的去耦电容器。为了将薄膜电容器应用于AP的去耦电容器，薄膜电容器已被制造为焊盘侧电容器(LSC)的形式。
同时，已经开发了沟槽式电容器以在有限的空间中增大电容器的容量，这是一种在硅基板中形成沟槽之后形成电容器结构的方法。沟槽式电容器适于通过增大电极层的表面面积来增大容量。然而，这种沟槽式电容器不仅需要复杂的半导体加工技术，而且在考虑满足耐压条件的电介质厚度时，还难以在这样的沟槽中形成多个电介质。其结果是，可能难以实现具有超高容量的沟槽式电容器。
发明内容
本公开的一方面可提供一种能够通过增大电极层和介电层的表面面积实现超高容量并且通过使半导体工艺的数量最小化而被高效地制造的电容器组件。
根据本公开的一方面，一种电容器组件可包括：多孔主体；第一电极层，覆盖所述多孔主体的孔的表面；介电层，覆盖所述第一电极层；以及第二电极层，填充所述多孔主体的所述孔，并覆盖所述介电层。
所述多孔主体的所述孔可贯穿所述多孔主体。
所述多孔主体的所述孔可呈圆柱形形状。
所述多孔主体的所述孔可布置为阵列。
所述电容器组件还可包括连接到所述第一电极层的通过所述介电层暴露的暴露区域的第一共电极层。
所述电容器组件还可包括形成在所述第一共电极层和所述第二电极层之间的绝缘层。
所述第一电极层可覆盖所述多孔主体的整个表面。
所述电容器组件还可包括连接到所述多孔主体的通过所述第一电极层暴露的暴露区域的金属层。
所述金属层可与所述多孔主体的上表面和下表面中的一个表面以及所述多孔主体的侧表面接触。
所述多孔主体可以是形成所述金属层的材料的阳极氧化件。
所述第一电极层和所述介电层可延伸到所述金属层与所述第二电极层之间的区域。
粗糙部可形成在所述金属层中的与所述第一电极层和所述介电层延伸的所述区域对应的区域中，并且所述第一电极层和所述介电层沿着所述金属层的所述粗糙部形成。
所述电容器组件可包括彼此叠置的多个叠置单元，每个叠置单元包括所述多孔主体、所述第一电极层、所述介电层、所述第二电极层和所述金属层。
每个叠置单元还可包括覆盖所述金属层的一个侧表面的绝缘层。
所述多个叠置单元中的一个叠置单元的所述绝缘层可设置在与所述一个叠置单元相邻的另一叠置单元的绝缘层相对的位置。
所述电容器组件还可包括覆盖所述多个叠置单元的侧表面的第一外电极和第二外电极。
所述第二电极层可包括导电聚合物。
所述第二电极层可以是镀层。
根据本公开的另一方面，一种电容器组件可包括：主体，具有多个孔，所述主体的位于所述多个孔中的两个相邻孔之间的壁的上部的厚度小于所述主体中的位于所述两个相邻孔之间的所述壁的下部的厚度；第一电极层，覆盖所述主体的表面；介电层，覆盖所述第一电极层；以及第二电极层，填充所述主体中的所述多个孔，其中，所述介电层设置在所述第一电极层和所述第二电极层之间，以使所述第一电极层和所述第二电极层彼此绝缘。
附图说明
通过下面结合附图进行的详细描述，本公开的以上和其他方面、特征和优点将被更加清楚地理解，在附图中：
图1是示意性示出根据本公开的示例性实施例的电容器组件的截面图；
图2至图11是示出用于制造图1的电容器组件的方法的示例的示图；
图12是示意性示出根据本公开的另一示例性实施例的电容器组件的截面图；以及
图13至图21是示出用于制造图12的电容器组件的方法的示例的示图。
具体实施方式
在下文中，现将参照附图详细地描述本公开的示例性实施例。
图1是示意性示出根据本公开的示例性实施例的电容器组件的截面图。图2至图11是示出用于制造图1的电容器组件的方法的示例的示图。
参照图1，根据本公开的示例性实施例的电容器组件100可具有包括多孔主体111、第一电极层112、介电层113和第二电极层114的结构，并且还可包括在第一电极层112上的连接到第一电极层112的第一共电极层115。在这种情况下，绝缘层116可设置在第一共电极层115和第二电极层114之间，以使第一共电极层115和第二电极层114彼此电绝缘。
多孔主体111包括孔，以具有大的表面面积。在这种情况下，孔可形成为在厚度方向上贯穿多孔主体111。多孔主体111的位于两个相邻孔之间的壁的上部的厚度可小于多孔主体111的位于两个相邻孔之间的壁的下部的厚度。例如，孔可呈圆柱形形状。多孔主体111的孔可布置为阵列，并且该形状的具体示例可参照图6A和图6B中示出的孔H1的形状(图6A是截面图，图6B是平面图)。另外，壁可被基底支撑，该基底可以是金属层221(将在下文描述)。
在本实施例的情况下，多孔主体111可以是通过使金属阳极氧化而获得的阳极氧化件(anodic oxidant)。在诸如铝(Al)、锆(Zr)、钛(Ti)和钨(W)的阀金属的情况下，如果将电压施加到电解液(electrolyte)，则在金属和电解液之间的界面处会出现离子迁移，从而可在金属表面上形成阳极氧化层。在阳极氧化处理中，大量孔形成在氧化物层上，从而大大增加表面面积。在该阳极氧化处理中，孔的尺寸、密度等可通过适当地设置诸如在阳极氧化处理时的施加电压和电解液的工艺条件来调节，并且孔可随着氧化连续地发生而变深。由此，可实现具有直径为大约几十至几百纳米(nm)的孔的多孔主体111。
第一电极层112可覆盖多孔主体111的孔的表面，并且构成电容器的电极部的一部分。第一电极层112可利用诸如Ag、Cu、Pt和Ni的具有优异的导电性的金属形成，并且可通过使用诸如原子层沉积(ALD)的工艺有效地形成在作为微孔形式的孔的表面上。在这种情况下，如图1所示，第一电极层112可具有覆盖多孔主体111的孔的整个表面的形式。
介电层113可具有覆盖第一电极层112的形式，并可利用诸如氧化铝(Al2O3)、SiO2、Sn3N4、ZrO2、CaTiO3、SrTiO3、(Ba,Sr)TiO3和BaTiO3的材料形成。在这种情况下，介电层113可利用多种材料形成，以增加绝缘性能。在本实施例中，如图1所示，第一电极层112的一部分可被暴露，而不被介电层113覆盖，第一电极层112可设置为通过第一电极层112的暴露区域连接到第一共电极层115。
第二电极层114可填充多孔主体111的孔，同时覆盖介电层113。第二电极层114可构成电容器部分的电极部分，并且可填充孔，以具有大的表面面积，从而增大电容器组件100的容量。在本实施例的情况下，第二电极层114可包括导电聚合物。例如，导电聚合物可通过使导电颗粒分散在聚合物中来实现。当第二电极层114使用导电聚合物形成时，导电聚合物可在具有流动性的状态下涂敷到多孔主体111的孔。在这种情况下，导电聚合物可利用毛细效应有效地填充多孔主体111的微孔。当第二电极层114使用诸如金属的材料通过原子层沉积形成时，加工时间长且第二电极层114可能不会有效地形成在微孔中。在本实施例中，第二电极层114可按照导电聚合物渗透到微孔中这样的方式形成，以增加第二电极层114的填充效果，从而确保足够的电容。此外，如上所述，当孔具有贯穿多孔主体111的形状时，第二电极层114可更容易地形成，且未填充区域可减小。然而，可使用除了使用导电聚合物的方法之外的方法作为有效地填充微孔的方法。例如，可使用镀覆工艺。在这种情况下，第二电极层114可以是包括诸如Cu的材料的镀层。
第一共电极层115可连接到第一电极层112，并且可通过涂敷包括例如金属的导电膏而形成。设置在第一共电极层115与第二电极层114之间的绝缘层116可利用诸如SiO2、TiO2和Al2O3的材料形成。
在下文中，将参照图2至图11描述制造具有上述结构的电容器组件的工艺的示例。电容器组件的结构特征可通过随后将描述的制造工艺的描述来更清楚地理解。
首先，如图2所示，在阳极基板120上形成金属层121，这构成阳极氧化处理的阳极。金属层121可利用作为适于阳极氧化处理的阀金属的例如铝(Al)、锆(Zr)、钛(Ti)和钨(W)制成。然而，金属层121本身可作为阳极。在这种情况下，不需要阳极基板120。
接下来，如图3所示，使用阳极氧化处理形成多孔主体111，多孔主体111利用金属氧化物层形成。随着阳极氧化处理的进行，使得多孔主体111的孔扩大而较深地形成。在完成阳极氧化处理的步骤时，降低施加的电压。在这种情况下，如图4所示，可在多孔主体111的底表面上形成多个微孔。在阳极氧化处理之后，如图5所示，将多孔主体111浸在例如磷酸溶液的酸溶液130中，以使孔进一步扩大，并蚀刻出多个微孔。可通过一系列工艺形成如图6A和图6B所示的具有多个孔H1的多孔主体111。在获得多孔主体111之后，可使阳极基板120与多孔主体111分离。然而，上述阳极氧化处理仅仅是形成多孔主体111的一个示例，形成孔的方法可通过其他合适的工艺来替换。
接下来，如图7所示，可在多孔主体111的表面上顺序地形成第一电极层112和介电层113，具体地，在孔的表面上顺序地形成第一电极层112和介电层113。作为示例，第一电极层112可完全围绕多孔主体111。可使用如上所述的原子层沉积来有效地执行该工艺。然而，不一定使用原子层沉积，因此，可根据需要使用其他沉积工艺。
接下来，如图8所示，形成具有填充多孔主体111的孔的形式的第二电极层114。第二电极层114可包括导电聚合物，并且当将处于具有流动性的状态的第二电极层114涂敷到多孔主体111时，第二电极层114可利用毛细效应填充微孔。在这种情况下，具有流动性的导电聚合物可有效地贯穿多孔主体111的上方和下方敞开的孔。然而，如上所述，除了使用导电聚合物的方法之外，还可使用镀覆工艺形成第二电极层114。
接下来，如图9所示，可使绝缘层116形成为封闭多孔主体111的孔，并且可通过沉积或涂敷SiO2等形成绝缘层116。在这种情况下，为了更容易地操作多孔主体111，可将载体131附着在第二电极层114的下面。接下来，蚀刻绝缘层116的上端，以与图10所示相同地暴露第一电极层112。接下来，如图11所示，可在多孔主体111上形成第一共电极层115，以连接到第一电极层112。可通过涂敷导电膏并固化导电膏获得第一共电极层115。接下来，可去除载体131，以获得具有图1所示的形式的电容器组件100。
图12是示意性示出根据本公开的另一示例性实施例的电容器组件的截面图。图13至图21是示出用于制造图12的电容器组件的方法的示例的示图。
参照图12，根据本公开的示例性实施例的电容器组件200可具有包括多孔主体211、第一电极层212、介电层213、第二电极层214和金属层221的结构，并且具有多孔主体211、第一电极层212、介电层213、第二电极层214和金属层221作为一个叠置单元210叠置为多个叠置单元210的形式。绝缘层222可形成在每个叠置单元210中的金属层221的上表面上，绝缘层223还可设置在多个叠置单元210的顶部和底部上。如上所述，根据本实施例，通过多个多孔电容器叠置的结构可有效地确保较高的容量。
多孔主体211的位于两个相邻孔之间的壁的上部的厚度可小于多孔主体211的位于两个相邻孔之间的壁的下部的厚度。与上述示例性实施例不同，多孔主体211的部分可被暴露，而不被第一电极层212覆盖，并且金属层221可连接到多孔主体211的暴露区域。具体地，金属层221可与多孔主体211的上表面和下表面中的一个以及多孔主体211的侧表面接触。该形式可通过使金属层221的一部分阳极氧化而获得。换句话说，多孔主体211可以是形成金属层221的与阀金属对应的材料的阳极氧化件，金属层221可以是没有被阳极氧化的保留的区域。如在本实施例中那样，当金属层221的一部分没有被阳极氧化时，金属层221可被用作电极层。
第一电极层212和介电层213的形状在金属层221与多孔主体211独立地残留的位置处可进行部分地改变。如图12所示，第一电极层212和介电层213可延伸到第二电极层214的渗透区域(即，金属层221与第二电极层214之间的区域)。在这种情况下，粗糙部可形成在金属层221中的与第一电极层212和介电层213延伸的区域对应的区域中，该粗糙部可在降低上述阳极氧化处理过程中施加的电压的大小的工艺期间形成。第一电极层212和介电层213可沿着金属层221的粗糙部形成，以进一步增大表面面积。
第一外电极215和第二外电极216可覆盖多个叠置单元210的侧表面，并且可电连接到每个叠置单元210的第一电极层212、第二电极层214和金属层221。叠置单元210可包括覆盖金属层221的一个侧表面的绝缘层231。在这种情况下，如图12所示，每个叠置单元210的绝缘层222可设置在与另一相邻叠置单元210的绝缘层222相对的位置处，从而可适当地调整金属层221与第一外电极215和第二外电极216的连接方法。
在下文中，将参照图13至图21描述制造具有图12的结构的电容器组件的工艺的示例。电容器组件的结构特征可通过将在随后描述的制造工艺的描述来更清楚地理解。
首先，如图13所示，在阳极基板220上形成金属层221，这构成阳极氧化处理的阳极。金属层221可利用作为适用于阳极氧化处理的阀金属的例如铝(Al)、锆(Zr)、钛(Ti)和钨(W)而制成。然而，金属层221本身可用作阳极。在这种情况下，不需要阳极基板220。
接下来，如图14A和图14B所示(图14A是截面图，图14B是透视图)，可在金属层221上形成图案形式的绝缘层222，并且可在随后的加工过程中沿着图案化的线以每个装置的单元进行切割。然而，在一些情况下可省略图14A和图14B的步骤。
接下来，如图15所示，使用阳极氧化处理形成多孔主体211，并且可利用金属氧化物层形成多孔主体211。随着阳极氧化处理的进行，使得多孔主体211的孔扩大而较深地形成。在完成阳极氧化处理的步骤时，降低施加的电压。在这种情况下，如图16所示，可在多孔主体211的底表面上形成多个微孔。在阳极氧化处理之后，如图17所示，将多孔主体211浸在酸溶液230中，以使孔进一步扩大，并蚀刻多个微孔。可通过一系列工艺形成如图18所示的具有多个孔H2的多孔主体211。在这种工艺中，可使金属层221的表面暴露。在这种情况下，粗糙部可保留在金属层221的表面上。另外，由于保留了金属层221的下部部分，因此多孔主体211的孔H2可实现为在下部方向上封闭的形式。
接下来，如图19所示，可在多孔主体211的表面上顺序地形成第一电极层212和介电层213，具体地，在孔的表面和金属层221的表面上顺序地形成第一电极层212和介电层213。可通过使用如上所示的原子层沉积来有效地执行该工艺。然而，不一定使用原子层沉积，因此，可根据需要使用其他沉积工艺。
接下来，如图20所示，形成具有填充多孔主体211的孔的形式的第二电极层214。第二电极层214可包括导电聚合物，当将处于具有流动性的状态的第二电极层214涂敷到多孔主体211时，第二电极层214可利用毛细效应填充微孔。然而，如上所述，除了使用导电聚合物的方法之外，还可使用镀覆工艺形成第二电极层214。
接下来，在装置的单元中，通过在金属层221的沿着具有图案形式的绝缘层222切割的切割表面中的一个上形成绝缘层231。其后，可通过叠置单元装置(即，上述叠置单元210)使得绝缘层231的位置彼此交叉而获得如图21所示的层叠件。在这种情况下，当将叠置单元210叠置时，金属层221的切割表面可用于对齐。其后，可在多个叠置单元210的叠置结构的表面上形成第一外电极215和第二外电极216，以获得图12中示出的电容器组件200。可通过执行诸如导电膏的涂敷工艺、导电聚合物的涂敷工艺以及镀覆工艺的工艺中的至少一种来形成第一外电极215和第二外电极216。
如以上阐述，根据本公开的示例性实施例，电极层和介电层的表面面积可增大，以实现具有增大的电容的电容器组件。另外，可通过使半导体工艺的数量最小化而有效地制造电容器组件。
虽然以上已示出并描述了示例性实施例，但对本领域的技术人员将显而易见的是，在不脱离本发明的由所附的权利要求限定的范围的情况下，可做出修改和变型。

Claims (24)

1.一种电容器组件，包括：
多孔主体；
第一电极层，覆盖所述多孔主体的孔的表面；
介电层，覆盖所述第一电极层；以及
第二电极层，填充所述多孔主体的所述孔，并覆盖所述介电层。
2.根据权利要求1所述的电容器组件，其中，所述多孔主体的所述孔贯穿所述多孔主体。
3.根据权利要求2所述的电容器组件，其中，所述多孔主体的所述孔呈圆柱形形状。
4.根据权利要求2所述的电容器组件，其中，所述多孔主体的所述孔布置为阵列。
5.根据权利要求1所述的电容器组件，所述电容器组件还包括：
第一共电极层，连接到所述第一电极层的通过所述介电层暴露的暴露区域。
6.根据权利要求5所述的电容器组件，所述电容器组件还包括：
绝缘层，形成在所述第一共电极层和所述第二电极层之间。
7.根据权利要求1所述的电容器组件，其中，所述第一电极层覆盖所述多孔主体的整个表面。
8.根据权利要求1所述的电容器组件，所述电容器组件还包括：
金属层，连接到所述多孔主体的通过所述第一电极层暴露的暴露区域。
9.根据权利要求8所述的电容器组件，其中，所述金属层与所述多孔主体的上表面和下表面中的一个表面以及所述多孔主体的侧表面接触。
10.根据权利要求8所述的电容器组件，其中，所述多孔主体是形成所述金属层的材料的阳极氧化件。
11.根据权利要求8所述的电容器组件，其中，所述第一电极层和所述介电层延伸到所述金属层与所述第二电极层之间的区域。
12.根据权利要求11所述的电容器组件，其中，粗糙部形成在所述金属层中的与所述第一电极层和所述介电层延伸的所述区域对应的区域中，并且所述第一电极层和所述介电层沿着所述金属层的所述粗糙部形成。
13.根据权利要求8所述的电容器组件，所述电容器组件包括彼此叠置的多个叠置单元，每个叠置单元包括所述多孔主体、所述第一电极层、所述介电层、所述第二电极层和所述金属层。
14.根据权利要求13所述的电容器组件，其中，每个叠置单元还包括覆盖所述金属层的一个侧表面的绝缘层。
15.根据权利要求14所述的电容器组件，其中，所述多个叠置单元中的一个叠置单元的所述绝缘层设置在与所述一个叠置单元相邻的另一叠置单元的绝缘层相对的位置。
16.根据权利要求13所述的电容器组件，所述电容器组件还包括：
第一外电极和第二外电极，覆盖所述多个叠置单元的侧表面。
17.根据权利要求1所述的电容器组件，其中，所述第二电极层包括导电聚合物。
18.根据权利要求1所述的电容器组件，其中，所述第二电极层是镀层。
19.一种电容器组件，包括：
主体，具有多个孔，所述主体的位于所述多个孔中的两个相邻孔之间的壁的上部的厚度小于所述主体的位于所述两个相邻孔之间的所述壁的下部的厚度；
第一电极层，覆盖所述主体的表面；
介电层，覆盖所述第一电极层；以及
第二电极层，填充所述主体中的所述多个孔，
其中，所述介电层设置在所述第一电极层和所述第二电极层之间，以使所述第一电极层和所述第二电极层彼此绝缘。
20.根据权利要求19所述的电容器组件，其中，所述主体的所述壁包括金属氧化物层。
21.根据权利要求20所述的电容器组件，其中，所述主体还包括支撑所述壁的基底，并且
所述主体的所述基底利用金属制成。
22.根据权利要求21所述的电容器组件，其中，所述基底与所述第一电极层接触。
23.根据权利要求19所述的电容器组件，其中，所述第一电极层完全围绕所述主体。
24.根据权利要求19所述的电容器组件，其中，所述第二电极层包括导电聚合物。
CN202210996546.1A 2017-09-21 2018-09-17 电容器组件 Pending CN115360175A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2017-0121757 2017-09-21
KR1020170121757A KR102460748B1 (ko) 2017-09-21 2017-09-21 커패시터 부품
CN201811085958.XA CN109545778B (zh) 2017-09-21 2018-09-17 电容器组件

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201811085958.XA Division CN109545778B (zh) 2017-09-21 2018-09-17 电容器组件

Publications (1)

Publication Number Publication Date
CN115360175A true CN115360175A (zh) 2022-11-18

Family

ID=65719425

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201811085958.XA Active CN109545778B (zh) 2017-09-21 2018-09-17 电容器组件
CN202210996546.1A Pending CN115360175A (zh) 2017-09-21 2018-09-17 电容器组件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201811085958.XA Active CN109545778B (zh) 2017-09-21 2018-09-17 电容器组件

Country Status (4)

Country Link
US (1) US10811193B2 (zh)
JP (1) JP7259173B2 (zh)
KR (1) KR102460748B1 (zh)
CN (2) CN109545778B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3723148A1 (en) * 2019-04-08 2020-10-14 Murata Manufacturing Co., Ltd. Three-dimensional capacitive structures and their manufacturing methods
JPWO2021079566A1 (zh) 2019-10-24 2021-04-29
CN112151536B (zh) * 2020-08-17 2022-04-12 复旦大学 一种纳米电容三维集成结构及其制备方法
CN112151539B (zh) * 2020-09-10 2022-04-26 复旦大学 一种高存储容量纳米电容三维集成结构及其制备方法
CN112201655B (zh) * 2020-09-10 2022-04-29 复旦大学 一种纳米电容三维集成结构及其制作方法
KR102519283B1 (ko) * 2021-02-01 2023-04-17 (주)포인트엔지니어링 커패시터 및 그 제조방법
KR20220111141A (ko) * 2021-02-01 2022-08-09 (주)포인트엔지니어링 커패시터, 그 제조방법 및 커패시터용 전극
KR102460449B1 (ko) * 2021-03-31 2022-10-31 한국전자기술연구원 고주파 캐패시터 및 이의 제조방법
KR20230091307A (ko) 2021-12-16 2023-06-23 삼성전기주식회사 커패시터 부품

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6489385A (en) * 1987-09-29 1989-04-03 Toshiba Corp Thick film hybrid integrated circuit board
JP2001015706A (ja) * 1999-06-30 2001-01-19 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR20020078307A (ko) * 2001-04-09 2002-10-18 주식회사 하이닉스반도체 반도체 소자의 커패시터 제조 방법
JP2003249417A (ja) * 2002-02-25 2003-09-05 Tdk Corp コンデンサ構造体およびその製造方法
KR20050051140A (ko) * 2003-11-27 2005-06-01 삼성에스디아이 주식회사 커패시터 및 이를 구비한 평판표시장치
KR100568306B1 (ko) 2004-07-23 2006-04-05 삼성전기주식회사 박막형 다층 세라믹 캐패시터 및 그 제조방법
US7943518B2 (en) 2006-09-21 2011-05-17 Panasonic Corporation Semiconductor chip, semiconductor mounting module, mobile communication device, and process for producing semiconductor chip
KR100957763B1 (ko) * 2006-11-13 2010-05-12 재단법인서울대학교산학협력재단 박막형 다층 세라믹 커패시터 및 그 제조 방법
JP4972502B2 (ja) * 2006-11-24 2012-07-11 太陽誘電株式会社 コンデンサ及びコンデンサの製造方法
EP2396817A4 (en) * 2009-02-12 2014-08-20 Laor Consulting Llc SINTERED NANOPORENE ELECTROCONDENSOR, ELECTROCHEMICAL CAPACITOR AND BATTERY THEREFOR, AND METHOD OF MANUFACTURING THEREOF
US8912522B2 (en) * 2009-08-26 2014-12-16 University Of Maryland Nanodevice arrays for electrical energy storage, capture and management and method for their formation
JP5432002B2 (ja) * 2010-02-25 2014-03-05 太陽誘電株式会社 コンデンサ及びその製造方法
JP5644340B2 (ja) 2010-10-04 2014-12-24 株式会社デンソー キャパシタ構造体およびその製造方法
JP5665618B2 (ja) 2011-03-17 2015-02-04 太陽誘電株式会社 コンデンサ構成用ユニット及びコンデンサ
KR101422923B1 (ko) * 2012-09-28 2014-07-23 삼성전기주식회사 커패시터 및 이의 제조 방법
JP6218558B2 (ja) * 2013-10-30 2017-10-25 太陽誘電株式会社 コンデンサ
JPWO2016181865A1 (ja) 2015-05-12 2018-03-15 株式会社村田製作所 コンデンサおよびその製造方法

Also Published As

Publication number Publication date
US10811193B2 (en) 2020-10-20
JP7259173B2 (ja) 2023-04-18
CN109545778A (zh) 2019-03-29
JP2019057703A (ja) 2019-04-11
KR102460748B1 (ko) 2022-10-31
CN109545778B (zh) 2022-09-09
US20190088419A1 (en) 2019-03-21
KR20190033239A (ko) 2019-03-29

Similar Documents

Publication Publication Date Title
CN109545778B (zh) 电容器组件
JP6329977B2 (ja) 高密度３次元集積コンデンサ
US10867752B2 (en) Capacitor and method of manufacturing the same
JP2008507847A (ja) 高エネルギー貯蔵密度及び低ｅｓｒを有するコンデンサ
US10998136B2 (en) Three-dimensional capacitor
CN113165868B (zh) 用于堆叠体沉积的增强的纳米线结构
KR101973438B1 (ko) 커패시터 부품
JP3873133B2 (ja) キャパシタ構造
TWI625748B (zh) Capacitor
WO2021085573A1 (ja) トレンチキャパシタ及びトレンチキャパシタの製造方法
KR102004806B1 (ko) 커패시터 및 그 제조 방법
TW201721685A (zh) 電容器、以及該電容器之製造方法
US10290426B2 (en) Capacitor component
WO2018021115A1 (ja) コンデンサ、及び該コンデンサの製造方法
US11978595B2 (en) Capacitor component including through-hole structure to increase capacitance
WO2015076079A1 (ja) コンデンサ
CN114556507B (zh) 低缺陷高电容薄固态电解质电容器及其制造方法
KR20220111142A (ko) 커패시터 및 그 제조방법
KR20190003031A (ko) 커패시터 부품
JP2016004827A (ja) コンデンサ、回路モジュール及び移動体通信機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination