JPWO2016181865A1 - コンデンサおよびその製造方法 - Google Patents

コンデンサおよびその製造方法 Download PDF

Info

Publication number
JPWO2016181865A1
JPWO2016181865A1 JP2017517891A JP2017517891A JPWO2016181865A1 JP WO2016181865 A1 JPWO2016181865 A1 JP WO2016181865A1 JP 2017517891 A JP2017517891 A JP 2017517891A JP 2017517891 A JP2017517891 A JP 2017517891A JP WO2016181865 A1 JPWO2016181865 A1 JP WO2016181865A1
Authority
JP
Japan
Prior art keywords
capacitor
upper electrode
dielectric layer
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017517891A
Other languages
English (en)
Inventor
康一 神凉
康一 神凉
徳之 井上
徳之 井上
洋昌 佐伯
洋昌 佐伯
建夫 荒川
建夫 荒川
服部 和生
和生 服部
伊藤 賢
賢 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2016181865A1 publication Critical patent/JPWO2016181865A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/15Solid electrolytic capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/10Metal-oxide dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/0029Processes of manufacture
    • H01G9/0032Processes of manufacture formation of the dielectric layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/0029Processes of manufacture
    • H01G9/0036Formation of the solid electrolyte layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004Details
    • H01G9/008Terminals
    • H01G9/012Terminals specially adapted for solid capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/26Structural combinations of electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices with each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/75Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004Details
    • H01G9/022Electrolytes; Absorbents
    • H01G9/025Solid electrolytes
    • H01G9/028Organic semiconducting electrolytes, e.g. TCNQ

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Ceramic Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本発明は、多孔部を有する導電性金属基材と、多孔部上に位置する誘電体層と、誘電体層上に位置する上部電極とを有して成り、一方の主面側にのみ静電容量形成部を有するコンデンサを提供する。

Description

本発明は、コンデンサおよびその製造方法に関する。
近年、電子機器の高密度実装化に伴って、より高静電容量を有するコンデンサが求められている。このようなコンデンサとして、例えば、特許文献1には、弁作用金属からなる陽極基体の表面に誘電体酸化皮膜層を有し、誘電体酸化皮膜層上に固体電解質層、さらに導電体層が形成された単板コンデンサ素子を積層した積層型固体電解コンデンサが開示されている。また、コンデンサの製造方法として、特許文献2には、弁作用金属からなる多孔質の陽極体を所定の間隔で連続して設けたフープ状とし、この陽極体の表面に誘電体酸化皮膜層を形成し、続いてこの誘電体酸化皮膜層上に固体電解質層を形成した後、この固体電解質層上にカーボンと銀ペイントからなる陰極層を形成してコンデンサ素子を作製する固体電解コンデンサの製造方法が開示されている。
特開2010−28139号公報 特開2002−15957号公報
特許文献1のコンデンサは、陽極基板の周囲を覆うように誘電体酸化皮膜層、固体電解質層および電極層が形成された構造となっており、陽極基板の2つの主面および4つの側面の内、1つの側面を除く5面に上記の層を形成する必要があることから、製造方法が困難となる。
同様に、特許文献2のコンデンサの製造方法も、陽極体としての板の5面に誘電体層および電極層を形成する必要があり、1面を非露出、5面を露出状態とするために、素体を櫛歯形状につなげた構造体として加工する必要がある。この場合、櫛歯形状は平板と比べて取扱いが難しく、また、櫛歯の桟部(櫛歯を連結する部分)が必要となり、取り個数も少なくなる。
本発明の目的は、製造が容易であり、かつ基板の単位面積あたりの取り個数を多くすることができるコンデンサおよびその製造方法を提供することにある。
本発明者らは、上記問題を解消すべく鋭意検討した結果、コンデンサにおいて、導電性金属基材の一方の主面上にのみ静電容量形成部を形成することにより、例えば誘電体層を形成することにより、より容易かつ効率的にコンデンサを製造することが可能になることを見出した。
本発明の第1の要旨によれば、
多孔部を有する導電性金属基材と、
多孔部上に位置する誘電体層と、
誘電体層上に位置する上部電極と
を有して成り、
一方の主面側にのみ静電容量形成部を有するコンデンサが提供される。
本発明の第2の要旨によれば、
多孔金属層を有する導電性基板を準備し、
上記導電性基板の一方の主面において、
前記多孔金属層を分断する溝部を形成して、複数の多孔部を形成し、
前記多孔部を覆うように誘電体層を形成し、
前記誘電体層上に上部電極を形成する
ことを含む、コンデンサの製造方法が提供される。
本発明によれば、コンデンサの側面に、誘電体層、電極等を形成する必要がなく、製造時に基材の側面を露出させる必要がないので、従来のように基材を櫛歯形状にする必要がなく、製造が容易であり、かつ基材の単位面積あたりの素子の取り個数が多くなる。
図1(a)は、本発明の1つの実施形態におけるコンデンサ1の概略断面図であり、図1(b)は、コンデンサ1の導電性金属基板の概略平面図である。 図2(a)は、図1のコンデンサの高空隙率部の拡大図であり、図2(b)は、高空隙率部における層構造を模式的に示す図である。 図3は、図1に示すコンデンサ1の製造方法を説明する図である。図3(a)は、集合基板の概略斜視図であり、図3(b)はx−x線に沿った概略断面図である。 図4は、図3に続く工程を説明する図である。図4(a)は、集合基板の概略斜視図であり、図4(b)はx−x線に沿った概略断面図である。 図5は、図4に続く工程を説明する図である。図5(a)は、集合基板の概略斜視図であり、図5(b)はx−x線に沿った概略断面図である。 図6は、図5に続く工程を説明する図である。図6(a)は、集合基板の概略斜視図であり、図6(b)はx−x線に沿った概略断面図である。 図7は、図6に続く工程を説明する図である。図7(a)は、集合基板の概略斜視図であり、図7(b)はx−x線に沿った概略断面図である。 図8は、図7に続く工程を説明する図である。図8(a)は、集合基板の概略斜視図であり、図8(b)はx−x線に沿った概略断面図である。 実施例1のコンデンサの概略断面図である。 実施例3のコンデンサの概略断面図である。 実施例4のコンデンサの概略断面図である。
本発明のコンデンサについて、以下、図面を参照しながら詳細に説明する。但し、本実施形態のコンデンサおよび各構成要素の形状および配置等は、図示する例に限定されない。
本実施形態のコンデンサ1の概略断面図を図1(a)に示し、導電性金属基材2の概略平面図を図1(b)に示す。また、導電性金属基材2の高空隙率部12の拡大概略断面図を図2(a)に示し、高空隙率部12、誘電体層4および上部電極6の層構造を図2(b)に模式的に示す。
図1(a)、図1(b)、図2(a)および図2(b)に示されるように、本実施形態のコンデンサ1は、略直方体形状を有しており、概略的には、導電性金属基材2と、導電性金属基材2上に形成された誘電体層4と、誘電体層4上に形成された上部電極6とを有して成る。導電性金属基材2は、一方の主面側に相対的に空隙率が高い高空隙率部12と、相対的に空隙率が低い低空隙率部14を有する。高空隙率部12は、導電性金属基材2の第1面の中央部に位置し、その周囲には、低空隙率部14が位置している。つまり、低空隙率部14は、高空隙率部12を囲んでいる。高空隙率部12は、多孔構造を有しており、即ち、本発明の多孔部に相当する。また、導電性金属基材2は、他方の主面側に支持部10を有する。つまり、高空隙率部12および低空隙率部14は導電性金属基材2の第1面を構成し、支持部10は導電性金属基材2の第2面を構成する。第1面は上記一方の主面であり、第2面は上記他方の主面である。第2面は、第1面と反対側の面である。図1(a)において、第1面は、導電性金属基材2の上面であり、第2面は、導電性金属基材2の下面である。コンデンサ1の末端部において、誘電体層4と上部電極6の間には絶縁部16が存在する。コンデンサ1は、上部電極6上に第1外部電極18、および導電性金属基材2の支持部10側の主面上に第2外部電極20を備える。本実施形態のコンデンサ1において、第1外部電極18と上部電極6とは電気的に接続されており、第2外部電極20と導電性金属基材2とは電気的に接続されている。上部電極6と、導電性金属基材2の高空隙率部12は、誘電体層4を介して向かい合って静電容量形成部を形成し、上部電極6と導電性基材2に通電すると、誘電体層4に電荷を蓄積することができる。
上記導電性金属基材2を構成する材料としては、金属であれば特に限定されないが、例えばアルミニウム、タンタル、ニッケル、銅、チタン、ニオブおよび鉄、ならびにステンレス、ジュラルミン等の合金等が挙げられる。好ましくは、導電性金属基材2を構成する材料は、アルミニウムである。
上記導電性金属基材2は、一方の主面側に高空隙率部12および低空隙率部14、ならびに他の主面側に支持部10を有する。
本明細書において、「空隙率」とは、導電性金属基材において空隙が占める割合を言う。当該空隙率は、下記のようにして測定することができる。尚、上記多孔部の空隙は、コンデンサを作製するプロセスにおいて、最終的に誘電体層および上部電極などで充填され得るが、上記「空隙率」は、このように充填された物質は考慮せず、充填された箇所も空隙とみなして算出する。
まず、多孔金属基材を、収束イオンビーム(FIB:Focused Ion Beam)加工で60nm以下の厚みの薄片に加工する。この薄片試料の所定の領域(3μm×3μm)を、透過型電子顕微鏡(TEM:Transmission Electron Microscope)を用いて撮影する。得られた画像を画像解析することにより、多孔金属基材の金属が存在する面積を求める。そして、下記等式から空隙率を計算することができる。
空隙率=((測定面積−基材の金属が存在する面積)/測定面積)×100
本明細書において、「高空隙率部」とは、導電性金属基材の支持部および低空隙率部よりも空隙率が高い部分を意味する。
上記高空隙率部12は、多孔構造を有する。多孔構造を有する高空隙率部12は、導電性金属基材の比表面積を大きくし、コンデンサの静電容量をより大きくする。
高空隙率部の空隙率は、比表面積を大きくして、コンデンサの静電容量をより大きくする観点から、好ましくは20%以上、より好ましくは30%以上、さらにより好ましくは35%以上であり得る。また、機械的強度を確保する観点から、90%以下が好ましく、80%以下がより好ましい。
高空隙率部は、特に限定されないが、好ましくは30倍以上10,000倍以下、より好ましくは50倍以上5,000倍以下、例えば300倍以上600倍以下の拡面率を有する。ここに、拡面率とは、単位投影面積あたりの表面積を意味する。単位投影面積あたりの表面積は、BET比表面積測定装置を用いて、液体窒素温度における窒素の吸着量から求めることができる。
本明細書において、「低空隙率部」とは、高空隙率部と比較して、空隙率が低い部分を意味する。好ましくは、低空隙率部の空隙率は、高空隙率部の空隙率よりも低く、支持部の空隙率以上である。
低空隙率部の空隙率は、好ましくは20%以下、より好ましくは10%以下である。また、低空隙率部は、空隙率が0%であってもよい。即ち、低空隙率部は、多孔構造を有していてもよいが、有していなくてもよい。低空隙率部の空隙率が低いほど、コンデンサの機械的強度が向上する。
尚、低空隙率部は、本発明において必須の構成要素ではなく、存在しなくてもよい。例えば、図1(a)において低空隙率部14が存在せず、支持部10が上方に露出していてもよい。
本実施形態においては、導電性金属基材は、一方の主面に高空隙率部およびその周囲に存在する低空隙率部から成るが、本発明はこれに限定されない。即ち、高空隙率部および低空隙率部の存在位置、設置数、大きさ、形状、両者の比率等は、特に限定されない。例えば、導電性金属基材の一方の主面は、高空隙率部のみからなってもよい。また、導電性金属基材の両主面に、高空隙率部が存在してもよい。また、高空隙率部と低空隙率部の比率を調整することにより、コンデンサの静電容量を制御することができる。
上記高空隙率部12の厚みは、特に限定されず、目的に応じて適宜選択することができ、例えば10μm以上1000μm以下、好ましくは30μm以上であって、300μm以下、好ましくは150μm以下、より好ましくは80μm以下、さらに好ましくは40μm以下であってもよい。
導電性金属基材の支持部の空隙率は、支持体としての機能を発揮するためにより小さいことが好ましく、具体的には10%以下であることが好ましく、実質的に空隙が存在しないことがより好ましい。
上記支持部10の厚みは、特に限定されないが、コンデンサの機械的強度を高めるために、10μm以上であることが好ましく、例えば100μm以上または500μm以上であり得る。また、コンデンサの低背化の観点からは、1000μm以下であることが好ましく、例えば500μm以下、好ましくは100μm以下、より好ましくは50μm以下、さらに好ましくは30μm以下であり得る。
導電性金属基材2の厚みは、特に限定されないが、目的に応じて適宜選択することができ、例えば200μm以下、好ましくは80μm以下、さらに好ましくは40μm以下であり、下限は30μm以上が好ましい。
導電性金属基材2の製造方法は、特に限定されない。例えば、導電性金属基材2は、適当な金属材料を、多孔構造を形成する方法、多孔構造を潰す(埋める)方法、または多孔構造部分を除去する方法、あるいはこれらを組み合わせた方法で処理することにより製造することができる。
導電性金属基材を製造するための金属材料は、多孔質金属材料(例えば、エッチド箔)、または多孔構造を有しない金属材料(例えば、金属箔)、あるいはこれらの材料を組み合わせた材料であり得る。組み合わせる方法は、特に限定されず、例えば、溶接または導電性接着材等により貼り合わせる方法が挙げられる。
多孔構造を形成する方法としては、特に限定されないが、例えば、エッチング処理が挙げられる。
多孔構造を潰す(埋める)方法としては、特に限定されないが、例えば、レーザー照射等により金属を溶融させて孔を潰す方法、あるいは、金型加工、プレス加工により圧縮して孔を潰す方法が挙げられる。上記レーザーとしては、特に限定されないが、COレーザー、YAGレーザー、エキシマレーザー、ならびにフェムト秒レーザー、ピコ秒レーザーおよびナノ秒レーザー等の全固体パルスレーザーが挙げられる。より精細に形状および空隙率を制御できることから、フェムト秒レーザー、ピコ秒レーザーおよびナノ秒レーザー等の全固体パルスレーザーが好ましい。
多孔構造部分を除去する方法としては、特に限定されないが、例えば、ダイサー加工や、レーザーアブレーション加工が挙げられる。レーザーアブレーションに好ましいレーザーとしては、フェムト秒レーザー、ピコ秒レーザーおよびナノ秒レーザー等の全固体パルスレーザーが挙げられる。これらのレーザーを用いることで、より詳細に形状および空隙率を制御することができる。
一の方法において、導電性金属基材2は、多孔質金属材料を準備し、この多孔質金属基材の支持部10および低空隙率部14に対応する箇所の孔を潰す(埋める)ことによって製造することができる。
支持部10および低空隙率部14は、同時に形成する必要はなく、別個に形成してもよい。例えば、まず、多孔金属基材の支持部10に対応する箇所を処理して、支持部10を形成し、次いで、低空隙率部14に対応する箇所を処理して、低空隙率部14を形成してもよい。
別の方法において、導電性金属基材2は、多孔構造を有しない金属基材(例えば、金属箔)の高空隙率部に対応する箇所を処理して、多孔構造を形成することにより製造することができる。
さらに別の方法において、低空隙率部14を有しない導電性金属基材2は、多孔質金属材料の支持部10に対応する箇所の孔を潰し、次いで、低空隙率部14に対応する箇所を除去することにより製造することができる。
本実施形態のコンデンサ1において、高空隙率部12および低空隙率部14上には、誘電体層4が形成されている。
上記誘電体層4を形成する材料は、絶縁性であれば特に限定されないが、好ましくは、AlO(例えば、Al)、SiO(例えば、SiO)、AlTiO、SiTiO、HfO、TaO、ZrO、HfSiO、ZrSiO、TiZrO、TiZrWO、TiO、SrTiO、PbTiO、BaTiO、BaSrTiO、BaCaTiO、SiAlO等の金属酸化物;AlN、SiN、AlScN等の金属窒化物;またはAlO、SiO、HfSiO、SiCNz等の金属酸窒化物が挙げられ、AlO、SiO、SiO、HfSiOが好ましい。なお、上記の式は、単に材料の構成を表現するものであり、組成を限定するものではない。即ち、OおよびNに付されたx、yおよびzは0より大きい任意の値であってもよく、金属元素を含む各元素の存在比率は任意である。
誘電体層の厚みは、特に限定されないが、例えば5nm以上100nm以下が好ましく、10nm以上50nm以下がより好ましい。誘電体層の厚みを5nm以上とすることにより、絶縁性を高めることができ、漏れ電流を小さくすることが可能になる。また、誘電体層の厚みを100nm以下とすることにより、より大きな静電容量を得ることが可能になる。
上記誘電体層は、好ましくは、気相法、例えば真空蒸着法、化学蒸着(CVD:Chemical Vapor Deposition)法、スパッタ法、原子層堆積(ALD:Atomic Layer Deposition)法、パルスレーザー堆積法(PLD:Pulsed Laser Deposition)等により形成される。多孔部材の細孔の細部にまでより均質で緻密な膜を形成できることから、ALD法がより好ましい。
本実施形態のコンデンサ1において、誘電体層4の末端部には、絶縁部16が設けられている。絶縁部16を設置することにより、その上に設置される上部電極6と導電性金属基材2間での短絡(ショート)を防止することができる。
尚、本実施形態においては、絶縁部16は、低空隙率部14上の全体に存在するが、これに限定されず、低空隙率部14の一部のみに存在してもよく、また、低空隙率部を超えて、高空隙率部上にまで存在してもよい。
また、本実施形態においては、絶縁部16は、誘電体層4と上部電極6の間に位置しているが、これに限定されない。絶縁部16は、導電性金属基材2と上部電極6の間に位置していればよく、例えば低空隙率部14と誘電体層4の間、または、低空隙率部14が存在しない場合、支持部10と誘電体層4の間に位置していてもよい。
絶縁部16を形成する材料は、絶縁性であれば特に限定されないが、後に原子層堆積法を利用する場合、耐熱性を有する樹脂が好ましい。絶縁部16を形成する絶縁性材料としては、各種ガラス材料、セラミック材料、ポリイミド樹脂、フッ素樹脂が好ましい。
絶縁部16の厚みは、特に限定されないが、端面放電をより確実に防止する観点から、1μm以上であることが好ましく、例えば3μm以上または5μm以上であることがより好ましい。また、コンデンサの低背化の観点からは、100μm以下であることが好ましく、例えば50μm以下、好ましくは20μm以下、より好ましくは10μm以下であり得る。尚、絶縁体部の厚みは、コンデンサ端部における厚みを意味する。
絶縁部16の幅は、特に限定されないが、例えば製造工程における静電容量形成部または絶縁部でのクラックの発生を抑制する観点から、好ましくは3μm以上、より好ましくは5μm以上、さらに好ましくは10μm以上であり得る。また、より静電容量を大きくする観点からは、絶縁部16の幅は、好ましくは100μm以下、より好ましくは50μm以下であり得る。尚、絶縁体部の幅は、コンデンサ端部からのコンデンサ中央方向への幅、例えば、図1の断面図における、コンデンサ端部から誘電体層4との接触箇所までの最大の距離を意味する。
尚、本発明のコンデンサにおいて、絶縁部16は必須の要素ではなく、存在しなくてもよい。
本実施形態のコンデンサ1において、上記誘電体層4および絶縁部16上には、上部電極6が形成されている。
上記上部電極6を構成する材料は、導電性であれば特に限定されないが、Ni、Cu、Al、W、Ti、Ag、Au、Pt、Zn、Sn、Pb、Fe、Cr、Mo、Ru、Pd、Taおよびそれらの合金、例えばCuNi、AuNi、AuSn、ならびにTiN、TiAlN、TiON、TiAlON、TaN等の金属酸化物、金属酸窒化物、導電性高分子(例えば、PEDOT(ポリ(3,4−エチレンジオキシチオフェン))、ポリピロール、ポリアニリン)などが挙げられ、TiN、TiONが好ましい。
上部電極の厚みは、特に限定されないが、例えば3nm以上が好ましく、10nm以上がより好ましい。上部電極の厚みを3nm以上とすることにより、上部電極自体の抵抗を小さくすることができる。
上部電極は、ALD法により形成してもよい。ALD法を用いることにより、コンデンサの静電容量をより大きくすることができる。別法として、誘電体層を被覆し、多孔金属基材の細孔を実質的に埋めることのできる、化学蒸着(CVD:Chemical Vapor Deposition)法、めっき、バイアススパッタ、Sol−Gel法、導電性高分子充填などの方法で、上部電極を形成してもよい。好ましくは、誘電体層上にALD法で導電性膜を形成し、その上から他の手法により、導電性物質、好ましくはより電気抵抗の小さな物質で細孔を充填して上部電極を形成してもよい。このような構成とすることにより、効率的により高い静電容量密度および低い等価直列抵抗(ESR:Equivalent Series Resistance)を得ることができる。
なお、上部電極を形成後、上部電極がコンデンサ電極としての十分な導電性を有していない場合には、スパッタ法、蒸着、めっき等の方法で、上部電極の表面に追加でAl、Cu、Ni等からなる引き出し電極層を形成してもよい。
本実施形態において、上部電極6上には、第1外部電極18が形成されている。
本実施形態において、導電性金属基材2の支持部10側の主表面上には、第2外部電極20が形成されている。
上記第1および第2外部電極18,20を構成する材料は、特に限定されないが、例えば、Au、Pb、Ag、Sn、Ni、Cu等の金属および合金、ならびに導電性高分子などが挙げられる。
密着性、はんだ付け性、はんだ食われ性、導電性、ワイヤボンディング性、レーザー耐性等を考慮して、導電性金属基材2を構成する材料がアルミニウムの場合は、第1および第2外部電極18,20を構成する材料は、Cu、Ti/Al、Ni/Au、Ti/Cu、Cu/Ni/Au、Ni/Sn、Cu/Ni/Snが好ましい(ここで、例えば、Ti/AlはTi皮膜を形成した上にAl皮膜が形成されていることを表わす)。導電性金属基材2を構成する材料が銅の場合は、第1および第2外部電極18,20を構成する材料は、Al、Ti/Al、Ni/Cuが好ましい。また、導電性金属基材2を構成する材料がニッケルの場合は、第1および第2外部電極18,20を構成する材料は、Al、Ti/Al、Cu、Au、Snが好ましい。
外部電極の形成方法は、特に限定されず、例えばCVD法、電解めっき、無電解めっき、蒸着、スパッタ法、導電性ペーストの焼き付け等を用いることができ、電解めっき、無電解めっき、蒸着、スパッタ法等が好ましい。
尚、上記第1外部電極18および第2外部電極20は、コンデンサの上面および下面の全体に設置しているが、これに限定されず、各面の一部のみに、任意の形状および大きさで設置することができる。また、上記第1外部電極18および第2外部電極20は、必須の要素ではなく、存在しなくてもよい。この場合、上部電極6が第1外部電極としても機能し、支持部10が第2外部電極としても機能する。つまり、上部電極6と支持部10とが一対の電極として機能してもよい。この場合、上部電極6がアノードとして機能し、支持部10がカソードとして機能してもよい。あるいは、上部電極6がカソードとして機能し、支持部10がアノードとして機能してもよい。
本実施形態において、コンデンサの末端部(好ましくは周辺部)の厚みは、中央部の厚みと同一であるか、もしくはそれよりも小さく、好ましくは同一である。末端部は、積層する層の数が多く、また、切断によるバリ等の発生による厚みの変化も生じ易いので、厚みのばらつきが大きくなり得る。従って、末端部の厚みを小さくすることにより、コンデンサの外形サイズ(特に厚み)への影響を小さくすることができる。
本発明のコンデンサは、低背化に有利であり、コンデンサの厚みは、特に限定されないが、例えば100μm以下、好ましくは50μm以下とすることができる。
本実施形態において、コンデンサは略直方体形状であるが、本発明はこれに限定されない。本発明のコンデンサは、任意の形状とすることができ、例えば、平面形状が円状、楕円状、また角が丸い四角形等であってもよい。
以上、本実施形態のコンデンサ1について説明したが、本発明のコンデンサは、種々の改変が可能である。
例えば、各層の間に、層間の密着性を高める為の層、または、各層間の成分の拡散を防止するためのバッファー層等を有していてもよい。また、コンデンサの側面等に、保護層を有していてもよい。
また、上記実施形態においては、コンデンサの末端部は、導電性金属基材2、誘電体層4、絶縁部16、上部電極6の順に設置されているが、本発明はこれに限定されない。例えば、その設置順は、絶縁部16が、上部電極6と導電性金属基材2の間に位置する限り特に限定されず、例えば、導電性金属基材2、絶縁部16、誘電体層4、上部電極6の順に設置してもよい。コンデンサの末端部における導電性金属基材2は、高空隙率部12、低空隙率部14または支持部10のいずれか、あるいはこれらの組み合わせであってもよい。例えば、コンデンサの末端部において、
支持部10、低空隙率部14、絶縁部16、誘電体層4、上部電極6の順、
支持部10、低空隙率部14、誘電体層4、絶縁部16、上部電極6の順、
支持部10、絶縁部16、誘電体層4、上部電極6の順、
支持部10、誘電体層4、絶縁部16、上部電極6の順
に設置してもよい。
さらに、上記実施形態のコンデンサ1は、コンデンサの縁部にまで上部電極および外部電極が存在するが、本発明はこれに限定されない。一の態様において、上部電極(好ましくは、上部電極および第1外部電極)は、コンデンサの縁部から離隔して設置される。このように設置することにより端面放電を防止することができる。つまり、上部電極は多孔部の全てを覆うように形成されていなくともよく、上部電極は高空隙率部のみを覆うように形成されていてもよい。
本発明のコンデンサは、構成がシンプルであることから製造が容易である。特に、従来のように基材の5つの面を露出させ、1つの面を露出しないようにして加工する必要がない。従って、基板を櫛歯形状とする必要がなく、1つの擬似集合基板として製造することができるので、製造中の取り扱いが容易であり、また基板の単位面積あたりの取り個数も多くなる。また、本発明のコンデンサは、必須の要素が、一方の主面にのみ多孔部を有する導電性金属基材と、多孔部上に位置する誘電体層と、誘電体層上に位置する上部電極のみであるので、積層する層の数を少なくすることができ、低背化、小型化が容易である。さらに、本発明のコンデンサは、外部電極をコンデンサの主表面に形成することができるので、電極面積を大きくすることができる。また、外部電極と誘電体層までの導通路の長さが短く、抵抗を小さくすることができる点でも有利である。
本発明のコンデンサは、回路基板への内蔵用部品として好適に使用することができる。本発明のコンデンサは、電極がコンデンサの主表面にあり、大きな電極面積を確保できるので、回路基板への内蔵用部品として使用した場合、電気接続のためのレーザー穴加工が容易になる。
本発明のコンデンサは、
一方の主面に多孔金属層を有する板状の導電性基板を準備し、
前記多孔金属層を分断する溝部を形成して、複数の多孔部を形成し、
前記多孔部を覆うように誘電体層を形成し、
前記誘電体層上に上部電極を形成する
ことを含む方法により製造することができる。
以下に、図面を参照して、上記した実施形態のコンデンサ1の製造プロセスを具体的に説明する。尚、図3〜8において、(a)はコンデンサ素体の集合基板の斜視図を模式的に示し、(b)は集合基板のx−x線に沿った断面図を模式的に示す。
図3に示されるように、まず、導電性基板22を準備する。導電性基板22を構成する材料としては、例えばアルミニウム、タンタル、ニッケル、銅、チタン、ニオブおよび鉄、ならびにステンレス、ジュラルミン等の合金等が挙げられる。好ましくは、導電性金属基板22を構成する材料は、アルミニウムである。導電性基板22は、一方の主面側に多孔金属層24を有し、他の主面側に支持層26を有する。つまり、導電性基板22の一面は、多孔金属層24で構成され、導電性基板22の前記一面と反対側の面は、支持層26で構成されている。多孔金属層24の空隙率は、支持層26の空隙率よりも大きい。また、多孔金属層24の拡面率は、支持層26の拡面率よりも大きい。つまり、多孔金属層24は、支持層26よりも比表面積が大きい。
次に、図4に示されるように、多孔金属層24の一部の領域の孔を潰し、溝部28を形成し、多孔金属層を分断する。分断された多孔金属層は高空隙率部12に対応する。溝部は、高空隙率部12同士の間に形成され、溝部の底面は多孔金属層24を潰すことで形成された低空隙率部14で構成される。溝部の形成方法は、上記した孔を潰す方法として記載したものを用いることができる。即ち、溝部の形成方法は、金型加工、プレス加工により圧縮して潰す方法、レーザー等で金属を溶融させて孔を潰す方法を用いることができる。また、別の態様において、多孔金属層24の一部を除去して溝部を形成する場合には、ダイサー、レーザー等で除去する方法を用いることができる。
次に、図5に示されるように、上記で得られた基板上に、気相法、好ましくはALD法により、誘電体層30を形成する。
次に、図6に示されるように、溝部28に絶縁部32を形成する。絶縁部32の形成方法は、溝部28に、エアー式ディスペンサー、ジェットディスペンサー、インクジェット、スクリーン印刷、静電塗布方法等を用いて絶縁性材料(例えば樹脂)を溝部28に充填あるいは溝部28の底面に塗布することにより行うことができる。絶縁性材料の充填は、溝部の深さ途中までの充填が好ましい。このように充填量を調整することにより、塗布量のばらつきが発生した場合であっても、溝部から絶縁材料があふれるのを防ぎ、厚みばらつきを防止することができる。
次に、図7に示されるように、上記で得られた基板上全体に、上部電極34を形成する。上部電極34は、ALD法、CVD法、めっき、バイアススパッタ、Sol−Gel法、導電性高分子充填などの方法で形成することができる。また、これらの方法は、組み合わせて用いることができる。例えば、まずALD法で導電性膜を形成し、その上から他の方法により細孔を充填して上部電極を形成してもよい。
次に、図8に示されるように、上記で得られた基板全体に、外部電極36を形成する。外部電極の形成方法としては、特に限定されないが、例えばスパッタ法、蒸着、電解めっき、無電解めっき等が挙げられる。図8では、多孔部の孔は外部電極36により充填されているが、孔の一部または全部は空隙のままであってもよい。
上記で得られた基板を、図8に示すy−y線に沿って切断することにより、本発明のコンデンサを得ることができる。切断方法は、特に限定されないが、例えばレーザーによる切断、金型による抜き加工、ダイサー、超硬刃、スリッター、ピナクル刃でのカットなどの単独および組み合わせにより切断することができる。なお、この切断により外部電極36も分断されて、第1外部電極と第2外部電極とが形成される。
尚、本発明のコンデンサは、絶縁部および外部電極は、任意の要素であるので、これらが存在しない場合、本発明のコンデンサの製造方法は、当然、絶縁部および外部電極の形成工程を含まない。
図3〜8から明らかなように、本発明のコンデンサの製造方法によれば、第2外部電極の形成以外は導電性基板の片面のみを加工することにより製造することができる。従って、導電性基板を櫛歯状にする必要はなく、集合基板状とすることができるので、製造時の取り扱いが容易であり、また、基板の単位面積あたりのコンデンサの取り個数が多くなる。
以上、本発明のコンデンサおよびその製造方法を、上記実施形態のコンデンサ1について説明したが、本発明はこれに限定されるものではなく、種々の改変が可能である。
(実施例1)
導電性基板として、厚み80μm、片側の面のみ60μmの厚みの多孔金属層が形成された、拡面率約200倍の市販のアルミ電解コンデンサ用アルミニウムエッチド箔を準備した(図3に対応)。即ち、本実施例においては、支持層および多孔金属層はアルミニウムで形成されている。上記アルミニウムエッチド箔を、ナノ秒パルスファイバーレーザー装置を用いて処理し、多孔金属層の一部を除去して、溝部を形成した(図4に対応:ただし、低空隙率部14はレーザーにより除去され実質的に存在しない)。
次に、原子層堆積法により、20nmのAlOxの成膜を行い、誘電体層を形成した(図5に対応)。次いで、溝内にポリイミド樹脂を、エアー式ディスペンサー装置を用いて、溝部の深さ20μmを残して充填し、絶縁部(厚み40μm)を形成した(図6に対応)。
次いで、基板上全体に、原子層堆積法を用いて、上部電極としてTiN膜を形成した(図7に対応)。次に、めっきの前処理として、得られた基板の下面(支持部側)を、ジンケート処理し、次いで、無電解Niめっきを形成した。次いで、無電解めっき法により、基板全体をCuめっきし、第1及び第2外部電極を形成した(図8に対応)。
得られた基板は、複数のコンデンサが存在した集合基板となっており、これを溝部の中心部(図8のy−y線に対応)を、ナノ秒パルスファイバーレーザー装置を用いてカットすることにより、図9に示すような個別のコンデンサを得た。得られたコンデンサの大きさは、高さ寸法が97μm、幅および長さ寸法が0.7mmであった。
(実施例2)
溝部の形成を、金型で圧縮することにより形成した以外は、実施例1と同様にして、図1に示されるコンデンサを作製した。実施例2のコンデンサは、溝部を、多孔金属層を圧縮することにより形成しているので、溝部に対応する箇所に、低空隙率部が存在する。
(実施例3)
絶縁部を形成し、次いで、誘電体層を形成した以外は、実施例1と同様にして、図10に示されるコンデンサを作製した。実施例3のコンデンサは、コンデンサ末端部において、支持部、絶縁部、誘電体層、上部電極の順に積層されている。
(実施例4)
絶縁部を形成し、次いで、誘電体層を形成した以外は、実施例2と同様にして、図11に示されるコンデンサを作製した。実施例4のコンデンサは、コンデンサ末端部において、支持部、低空隙率部、絶縁部、誘電体層、上部電極の順に積層されている。
(実施例5〜13)
導電性基板として、厚み30μm、片側の面に20μmの厚みの多孔金属層が形成された、拡面率約200倍の市販のアルミ電解コンデンサ用アルミニウムエッチド箔を準備した。即ち、本実施例においては、支持層および多孔金属層はアルミニウムで形成されている。上記アルミニウムエッチド箔を、ナノ秒パルスファイバーレーザー装置を用いてアブレーション処理し、多孔金属層の一部を除去して、溝部を形成した(ただし、低空隙率部はレーザーにより除去され実質的に存在しない)。形成した溝部の幅(絶縁部の幅)は個片化後に3μm、5μm、または10μmとなるように調整し、3種の集合基板を得た。
次いで、各種の集合基板の溝内にポリイミド樹脂を、エアー式ディスペンサー装置を用いて、絶縁層を形成した。絶縁層の厚みを、3μm、5μm、または10μmとなるように塗布し、上記の3種の集合基板について、それぞれ3種の集合基板を得た(合計9種)。
次に、原子層堆積法により、20nmのAlOxの成膜を行い、誘電体層を形成した。次いで、基板上全体に、原子層堆積法を用いて、上部電極としてTiN膜を形成した。
次に、めっきの前処理として、得られた基板の下面(支持部側)を、ジンケート処理し、次いで、無電解めっき法により、上部電極上に膜厚5μmのNi皮膜、さらにその上に膜厚3μmのSn皮膜を形成し、第1および第2外部電極を形成した。
得られた基板は、複数のコンデンサが存在した集合基板となっており、これを、溝部の中心部をナノ秒パルスファイバーレーザー装置を用いてカットすることにより、図10に示すような構造を有する、実施例5〜13の試料(コンデンサ)を得た。得られたコンデンサの大きさは、高さ寸法が47μm、幅および長さ寸法が0.7mmであった。
(評価)
・空隙率
上記で得られた実施例5〜13の各試料から任意に2個を抽出し、導電性金属基材の空隙率を次のようにして測定した。
まず、FIB(Focused Ion Beam;集束イオンビーム)装置(セイコーインスツル社製、SMI 3050SE)を使用し、FIBピックアップ法で導電性金属基材の高空隙率部の略中央部を加工し、厚みが約50nmとなるように薄片化することにより、測定試料を作製した。尚、薄片化する際に生成されるFIBダメージ層は、Arイオンミリング装置(GATAN社製、PIPS model691)を使用して除去した。
次いで、走査透過電子顕微鏡(日本電子社製 JEM-2200FS)を使用し、縦:3μm、横:3μmを撮像域とし、各試料の任意の5箇所について撮像した。そして、この撮像された画像を解析し、Alの存在領域の面積(以下、「存在面積」という。)a1を求め、この存在面積a1と測定面積a2(=3μm×3μm)とから数式(1)に基づき、高空隙率部の領域の個別空隙率xを算出した。
x={(a2−a1)/a2}×100 …(1)
そして、5箇所の個別空隙率xの平均値を求め、さらに試料2個の平均を求め、この平均値を各試料の高空隙部の空隙率とした。結果を表1に示す。
・良品率
実施例5〜13の各試料100個について、コンデンサの端子間にDC1Vの直流電圧を印加し、ショートの有無を確認し、ショートが発生していない試料を良品として、その良品率を求めた。結果を表1に示す。
・絶縁破壊電圧
実施例5〜13の各試料5個について、コンデンサの端子間に印加される直流電圧を徐々に昇圧させ、試料に流れる電流が1mAを超えたときの電圧、即ち絶縁破壊電圧を測定した。試料5個の平均を求め、この平均値を各試料の絶縁破壊電圧とした。結果を表1に示す。
Figure 2016181865
上記の結果から、絶縁部を導電性金属基材と上部電極の間に形成することにより、良品率を高めることができ、さらに、導電性金属基材と上部電極の間の絶縁性を高めることができることが確認された。また、絶縁部の幅寸法を5μm以上とすることにより、良品率を高めることができることが確認された。さらに、絶縁部の厚み寸法を5μm以上とすることにより、導電性金属基材と上部電極の間の絶縁性を高めることができることが確認された。
本発明のコンデンサは、非常に安定で信頼性が高いので、種々の電子機器に好適に用いられる。本発明のコンデンサは、基板上に実装されて電子部品として使用される。あるいは、本発明のコンデンサは、基板やインタポーザー内に埋め込まれて電子部品として使用される。
1…コンデンサ
2…導電性金属基材
4…誘電体層
6…上部電極
10…支持部
12…高空隙率部
14…低空隙率部
16…絶縁部
18…第1外部電極
20…第2外部電極
22…導電性基板
24…多孔金属層
26…支持層
28…溝部
30…誘電体層
32…絶縁部
34…上部電極
36…外部電極

Claims (10)

  1. 多孔部を有する導電性金属基材と、
    多孔部上に位置する誘電体層と、
    誘電体層上に位置する上部電極と
    を有して成り、
    一方の主面側にのみ静電容量形成部を有するコンデンサ。
  2. 一方の主面にのみ多孔部を有する導電性金属基材と、
    多孔部上に位置する誘電体層と、
    誘電体層上に位置する上部電極と
    を有して成ることを特徴とする、請求項1に記載のコンデンサ。
  3. 誘電体層が、原子層堆積法により形成されていることを特徴とする、請求項1または2に記載のコンデンサ。
  4. 上部電極が、原子層堆積法により形成されていることを特徴とする、請求項1〜3のいずれか1項に記載のコンデンサ。
  5. 導電性金属基材は多孔部よりも空隙率の低い低空隙率部を有する、請求項1〜4のいずれか1項に記載にコンデンサ。
  6. 上部電極が、コンデンサの縁部から離隔していることを特徴とする、請求項1〜5のいずれか1項に記載のコンデンサ。
  7. コンデンサの末端部において、導電性金属基材と上部電極の間のいずれかの箇所に、絶縁部が存在することを特徴とする、請求項1〜6のいずれか1項に記載のコンデンサ。
  8. コンデンサの末端部において、導電性金属基材、誘電体層、絶縁部および上部電極が、この順で配置されていることを特徴とする、請求項7に記載のコンデンサ。
  9. コンデンサの末端部において、導電性金属基材、絶縁部、誘電体層および上部電極が、この順で配置されていることを特徴とする、請求項7に記載のコンデンサ。
  10. 多孔金属層を有する導電性基板を準備し、
    上記導電性基板の一方の主面において、
    前記多孔金属層を分断する溝部を形成して、複数の多孔部を形成し、
    前記多孔部を覆うように誘電体層を形成し、
    前記誘電体層上に上部電極を形成する
    ことを含む、コンデンサの製造方法。
JP2017517891A 2015-05-12 2016-04-28 コンデンサおよびその製造方法 Pending JPWO2016181865A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015097538 2015-05-12
JP2015097538 2015-05-12
PCT/JP2016/063418 WO2016181865A1 (ja) 2015-05-12 2016-04-28 コンデンサおよびその製造方法

Publications (1)

Publication Number Publication Date
JPWO2016181865A1 true JPWO2016181865A1 (ja) 2018-03-15

Family

ID=57248008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017517891A Pending JPWO2016181865A1 (ja) 2015-05-12 2016-04-28 コンデンサおよびその製造方法

Country Status (7)

Country Link
US (1) US20180047517A1 (ja)
EP (1) EP3297008A4 (ja)
JP (1) JPWO2016181865A1 (ja)
KR (1) KR20170136614A (ja)
CN (1) CN107533918A (ja)
TW (1) TWI616912B (ja)
WO (1) WO2016181865A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI698892B (zh) * 2017-03-24 2020-07-11 日商村田製作所股份有限公司 電容器
KR101973438B1 (ko) * 2017-07-19 2019-04-29 삼성전기주식회사 커패시터 부품
KR102460748B1 (ko) * 2017-09-21 2022-10-31 삼성전기주식회사 커패시터 부품
JP7151764B2 (ja) * 2018-06-11 2022-10-12 株式会社村田製作所 コンデンサアレイ、複合電子部品、コンデンサアレイの製造方法、及び、複合電子部品の製造方法
US11222754B2 (en) * 2018-11-19 2022-01-11 KYOCERA AVX Components Corporation Solid electrolytic capacitor for a tantalum embedded microchip
WO2021039053A1 (ja) 2019-08-27 2021-03-04 株式会社村田製作所 コンデンサ、接続構造及びコンデンサの製造方法
JPWO2022009799A1 (ja) * 2020-07-07 2022-01-13
CN113436889A (zh) * 2021-04-28 2021-09-24 西安交通大学 一种固态铝电解电容器阴极导电薄膜及其制备方法和应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009081429A (ja) * 2007-09-05 2009-04-16 Tosoh Corp 高誘電体薄膜コンデンサ及びその製造方法
JP2010520647A (ja) * 2007-03-07 2010-06-10 ケメット エレクトロニクス コーポレーション 基板内に埋め込み可能な薄型固体電解コンデンサ
JP2012043960A (ja) * 2010-08-19 2012-03-01 Panasonic Corp 電解コンデンサの製造方法および電解コンデンサ
WO2012144316A1 (ja) * 2011-04-20 2012-10-26 株式会社村田製作所 固体電解コンデンサの製造方法および固体電解コンデンサ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7398762B2 (en) * 2001-12-18 2008-07-15 Ford Global Technologies, Llc Vehicle control system
CA2557796C (en) * 2004-03-17 2012-10-23 Dsm Ip Assets B.V. Polymerization catalyst comprising an amidine ligand
WO2006014753A1 (en) * 2004-07-23 2006-02-09 Sundew Technologies, Llp Capacitors with high energy storage density and low esr
JP4461386B2 (ja) * 2005-10-31 2010-05-12 Tdk株式会社 薄膜デバイスおよびその製造方法
US20090122460A1 (en) * 2007-11-12 2009-05-14 Alexander Gschwandtner Semiconductor Device and Method for Producing the Same
JP2009267232A (ja) * 2008-04-28 2009-11-12 Shin Etsu Polymer Co Ltd コンデンサ及びその製造方法
JP5294900B2 (ja) * 2009-01-23 2013-09-18 三洋電機株式会社 固体電解コンデンサ
US8912522B2 (en) * 2009-08-26 2014-12-16 University Of Maryland Nanodevice arrays for electrical energy storage, capture and management and method for their formation
DE102010063718A1 (de) * 2010-12-21 2012-06-21 Siemens Aktiengesellschaft Dielektrische Schicht für ein elektrisches Bauelement, elektrisches Bauelement mit dielektrischer Schicht und Verfahren zum Herstellen eines elektrischen Bauelements mit dielektrischer Schicht

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010520647A (ja) * 2007-03-07 2010-06-10 ケメット エレクトロニクス コーポレーション 基板内に埋め込み可能な薄型固体電解コンデンサ
JP2009081429A (ja) * 2007-09-05 2009-04-16 Tosoh Corp 高誘電体薄膜コンデンサ及びその製造方法
JP2012043960A (ja) * 2010-08-19 2012-03-01 Panasonic Corp 電解コンデンサの製造方法および電解コンデンサ
WO2012144316A1 (ja) * 2011-04-20 2012-10-26 株式会社村田製作所 固体電解コンデンサの製造方法および固体電解コンデンサ

Also Published As

Publication number Publication date
WO2016181865A1 (ja) 2016-11-17
US20180047517A1 (en) 2018-02-15
TW201703077A (zh) 2017-01-16
TWI616912B (zh) 2018-03-01
KR20170136614A (ko) 2017-12-11
CN107533918A (zh) 2018-01-02
EP3297008A1 (en) 2018-03-21
EP3297008A4 (en) 2018-11-21

Similar Documents

Publication Publication Date Title
WO2016181865A1 (ja) コンデンサおよびその製造方法
US10256045B2 (en) Capacitor
KR101887793B1 (ko) 콘덴서
JP6583220B2 (ja) コンデンサ及びコンデンサの製造方法
JP6558439B2 (ja) コンデンサおよびその製造方法
JP6432685B2 (ja) コンデンサ
JPWO2018092722A1 (ja) コンデンサ及びコンデンサの実装構造
WO2017014020A1 (ja) コンデンサおよびその製造方法
US9865400B2 (en) Capacitor
WO2018174132A1 (ja) コンデンサ
TWI621222B (zh) Capacitor film

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190226

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20191001