CN107533918A - 电容器及其制造方法 - Google Patents

电容器及其制造方法 Download PDF

Info

Publication number
CN107533918A
CN107533918A CN201680026525.XA CN201680026525A CN107533918A CN 107533918 A CN107533918 A CN 107533918A CN 201680026525 A CN201680026525 A CN 201680026525A CN 107533918 A CN107533918 A CN 107533918A
Authority
CN
China
Prior art keywords
capacitor
dielectric layer
upper electrode
base material
metal base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680026525.XA
Other languages
English (en)
Inventor
神凉康
神凉康一
井上德之
佐伯洋昌
荒川建夫
服部和生
伊藤贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN107533918A publication Critical patent/CN107533918A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/15—Solid electrolytic capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/10—Metal-oxide dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/0029—Processes of manufacture
    • H01G9/0032—Processes of manufacture formation of the dielectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/0029—Processes of manufacture
    • H01G9/0036—Formation of the solid electrolyte layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/008—Terminals
    • H01G9/012—Terminals specially adapted for solid capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/26—Structural combinations of electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices with each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/022—Electrolytes; Absorbents
    • H01G9/025—Solid electrolytes
    • H01G9/028—Organic semiconducting electrolytes, e.g. TCNQ

Abstract

本发明提供一种电容器，该电容器是具有如下构件而成：导电性金属基材，具有多孔部；电介质层，位于多孔部上；和上部电极，位于电介质层上，仅在一个主面侧具有静电电容形成部。

Description

电容器及其制造方法
技术领域
本发明涉及一种电容器及其制造方法。
背景技术
近年来，伴随着电子设备的高密度安装化，要求具有更高静电电容的电容器。作为此种电容器，例如，在专利文献1中公开有将单板电容器元件层叠而成的层叠型固体电解电容器，该单板电容器元件在由阀作用金属构成的阳极基体的表面具有电介质氧化皮膜层，且在电介质氧化皮膜层上形成有固体电解质层，进而形成有导电体层。此外，作为电容器的制造方法，在专利文献2中公开有如下固体电解电容器的制造方法：将由阀作用金属构成的多孔质的阳极体设为以规定之间隔连续而设置的环带状，且在该阳极体的表面形成电介质氧化皮膜层，接着在该电介质氧化皮膜层上形成固体电解质层后，在该固体电解质层上形成由碳和银涂料构成的阴极层而制作电容器元件。
在先技术文献
专利文献
专利文献1：JP特开2010-28139号公报
专利文献2：JP特开2002-15957号公报
发明内容
-发明要解决的课题-
专利文献1的电容器成为形成有电介质氧化皮膜层、固体电解质层及电极层以使得覆盖阳极基板的周围的构造，且必须在阳极基板的2个主面及4个侧面中除了1个侧面以外的5个面形成上述层，因此制造方法变得困难。
同样地，专利文献2的电容器的制造方法也必须在作为阳极体的板的5个面形成电介质层及电极层，为了使1个面为不露出状态，使5个面为露出状态，必须作为将坯体连接成梳齿形状的构造体进行加工。在该情况下，梳齿形状与平板相比难以处理，此外必需要有梳齿的杆部(将梳齿连结的部分)，获取个数也变少。
本发明的目的在于，提供一种制造容易且可增多基板的每单位面积的获取个数的电容器及其制造方法。
-解决课题的手段-
本发明人为解决上述问题而积极研讨，结果发现在电容器中，通过仅在导电性金属基材的一个主面上形成静电电容形成部而形成例如电介质层，能够更容易且有效地制造电容器。
根据本发明的第1主旨，提供一种电容器，其具有如下构件而成：
导电性金属基材，具有多孔部；
电介质层，位于多孔部上；和
上部电极，位于电介质层上，
仅在一个主面侧具有静电电容形成部。
根据本发明的第2主旨，提供一种电容器的制造方法，其包含如下步骤：
准备具有多孔金属层的导电性基板；
在上述导电性基板的一个主面，
形成将所述多孔金属层分断的槽部，形成多个多孔部；
形成电介质层以使得覆盖所述多孔部；和
在所述电介质层上形成上部电极。
-发明效果-
根据本发明，无需在电容器的侧面形成电介质层、电极等，无需在制造时使基材的侧面露出，因此无需如以往那样将基材设为梳齿形状，因此制造较容易，且基材的每单位面积的元件的获取个数增多。
附图说明
图1(a)是本发明的1个实施方式的电容器1的示意剖面图，图1(b)是电容器1的导电性金属基板的示意俯视图。
图2(a)是图1的电容器的高空隙率部的放大图，图2(b)是示意性表示高空隙率部的层构造的图。
图3是说明图1所示的电容器1的制造方法的图。图3(a)是集合基板的示意立体图，图3(b)是沿着x-x线的示意剖视图。
图4是说明继图3后的步骤的图。图4(a)是集合基板的示意立体图，图4(b)是沿着x-x线的示意剖视图。
图5是说明继图4后的步骤的图。图5(a)是集合基板的示意立体图，图5(b)是沿着x-x线的示意剖视图。
图6是说明继图5后的步骤的图。图6(a)是集合基板的示意立体图，图6(b)是沿着x-x线的示意剖视图。
图7是说明继图6后的步骤的图。图7(a)是集合基板的示意立体图，图7(b)是沿着x-x线的示意剖视图。
图8是说明继图7后的步骤的图。图8(a)是集合基板的示意立体图，图8(b)是沿着x-x线的示意剖视图。
图9是实施例1的电容器的示意剖视图。
图10是实施例3的电容器的示意剖视图。
图11是实施例4的电容器的示意剖视图。
具体实施方式
以下，参照附图来对本发明的电容器详细地进行说明。但是，本实施方式的电容器及各构成要素的形状及配置等并不限定于图示的例子。
在图1(a)中表示本实施方式的电容器1的示意剖视图，在图1(b)中表示导电性金属基材2的示意俯视图。此外，在图2(a)中表示导电性金属基材2的高空隙率部12的放大示意剖视图，在图2(b)中示意性表示高空隙率部12、电介质层4及上部电极6的层构造。
如图1(a)、图1(b)、图2(a)及图2(b)所示，本实施方式的电容器1具有大致长方体形状，示意地具有导电性金属基材2、形成在导电性金属基材2上的电介质层4、和形成在电介质层4上的上部电极6而成。导电性金属基材2在一个主面侧具有空隙率相对较高的高空隙率部12、和空隙率相对较低的低空隙率部14。高空隙率部12位于导电性金属基材2的第1面的中央部，低空隙率部14位于该高空隙率部12的周围。即，低空隙率部14将高空隙率部12包围。高空隙率部12具有多孔构造，即相当在本发明的多孔部。此外，导电性金属基材2在另一个主面侧具有支撑部10。即，高空隙率部12及低空隙率部14构成导电性金属基材2的第1面，支撑部10构成导电性金属基材2的第2面。第1面是上述一个主面，第2面是上述另一个主面。第2面是与第1面相反的一侧的面。在图1(a)中，第1面是导电性金属基材2的上表面，第2面是导电性金属基材2的下表面。在电容器1的末端部，在电介质层4与上部电极6之间存在绝缘部16。电容器1是在上部电极6上具备第1外部电极18，及在导电性金属基材2的支撑部10侧的主面上具备第2外部电极20。在本实施方式的电容器1中，将第1外部电极18与上部电极6电连接，且将第2外部电极20与导电性金属基材2电连接。上部电极6与导电性金属基材2的高空隙率部12隔着电介质层4对置而形成静电电容形成部，若将上部电极6与导电性基材2通电，则可在电介质层4蓄积电荷。
作为构成上述导电性金属基材2的材料，若为金属则并不特别限定，可举出例如铝、钽、镍、铜、钛、铌及铁、以及不锈钢、杜拉铝等合金等。构成导电性金属基材2的材料优选为铝。
上述导电性金属基材2在一个主面侧具有高空隙率部12及低空隙率部14，以及在另一个主面侧具有支撑部10。
在本说明书中，所谓“空隙率”是指在导电性金属基材中空隙所占的比率。该空隙率可以下述方式测定。另外，上述多孔部的空隙在制作电容器的工程中，最终可由电介质层及上部电极等填充，但上述“空隙率”是不考虑如此被填充的物质，将被填充的部位也视为空隙而算出的。
首先，将多孔金属基材利用聚焦离子束(FIB：Focused Ion Beam)加工而加工成厚度为60nm以下的薄片。使用透射型电子显微镜(TEM：Transmission Electron Microscope)来拍摄该薄片试样的规定的区域(3μm×3μm)。通过将获得的图像进行图像解析，求出多孔金属基材的存在有金属的面积。然后，可根据下述等式计算空隙率。
空隙率＝((测定面积-基材的存在有金属的面积)/测定面积)×100
在本说明书中，所谓“高空隙率部”是指导电性金属基材的空隙率比支撑部及低空隙率部高的部分。
上述高空隙率部12具有多孔构造。具有多孔构造的高空隙率部12使导电性金属基材的比表面积增大，使电容器的静电电容进一步增大。
从增大比表面积、进一步增大电容器的静电电容的观点出发，高空隙率部的空隙率可优选为20％以上，更优选为30％以上，进而更优选为35％以上。此外，从确保机械强度的观点出发，优选为90％以下，更优选为80％以下。
高空隙率部虽并不特别限定，但具有优选为30倍以上且10,000倍以下，更优选为50倍以上且5,000倍以下，例如具有300倍以上且600倍以下的扩面率。此处，所谓扩面率是指每单位投影面积的表面积。每单位投影面积的表面积可使用BET(Brunauer-Emmett-Teller)比表面积测定装置而根据液态氮温度下的氮的吸附量而求出。
在本说明书中，所谓“低空隙率部”是指与高空隙率部相比，空隙率较低的部分。低空隙率部的空隙率优选为低于高空隙率部的空隙率且为支撑部的空隙率以上。
低空隙率部的空隙率优选为20％以下，更优选为10％以下。此外，低空隙率部的空隙率也可为0％。即，低空隙率部可具有多孔构造，但也可不具有。低空隙率部的空隙率越低，电容器的机械强度越提高。
另外，低空隙率部在本发明中并非必须的构成要素，也可不存在。例如，也可在图1(a)中不存在低空隙率部14，支撑部10在上方露出。
在本实施方式中，导电性金属基材在一个主面由高空隙率部及存在于其周围的低空隙率部构成，但本发明并非限定于此。即，高空隙率部及低空隙率部的存在位置、设置数、大小、形状、及两者的比率并不特别限定。例如，导电性金属基材的一个主面也可仅由高空隙率部构成。此外，也可在导电性金属基材的两个主面存在高空隙率部。此外，通过调整高空隙率部与低空隙率部的比率，可控制电容器的静电电容。
上述高空隙率部12的厚度并不特别限定，可根据目的适当选择，例如为10μm以上且1000μm以下，优选为30μm以上，且为300μm以下，优选为150μm以下，更优选为80μm以下，进而更优选为40μm以下。
为了发挥作为支撑体的功能，导电性金属基材的支撑部的空隙率优选为较小，具体而言优选为10％以下，更优选为实质上不存在空隙。
上述支撑部10的厚度并不特别限定，但为了提高电容器的机械强度，优选为10μm以上，例如可为100μm以上或500μm以上。此外，从电容器的低矮化的观点出发，可优选为1000μm以下，例如500μm以下，优选为100μm以下，更优选为50μm以下，进而更优选为30μm以下。
导电性金属基材2的厚度并不特别限定，可根据目的适当选择，例如为200μm以下，优选为80μm以下，进而更优选为40μm以下，且下限优选为30μm以上。
导电性金属基材2的制造方法并不特别限定。例如，导电性金属基材2可通过利用形成多孔构造的方法、填平(填埋)多孔构造的方法、或去除多孔构造部分的方法、或者将该等方法组合而成的方法对适当的金属材料进行处理而制造。
用于制造导电性金属基材的金属材料可为多孔质金属材料(例如蚀刻成的有凹坑箔)、或不具有多孔构造的金属材料(例如金属箔)，或将该等材料组合而成的材料。组合方法并不特别限定，可举出例如通过焊接或导电性接着材等贴合的方法。
作为形成多孔构造的方法，并不特别限定，可举出例如蚀刻处理。
作为填平(填埋)多孔构造的方法，并不特别限定，可举出例如通过激光照射等使金属熔融而将孔填平的方法，或通过模具加工、冲压加工进行压缩而将孔填平的方法。作为上述激光，并不特别限定，可举出CO2激光、YAG(Yttrium Aluminum Garnet，钇-铝-石榴石)激光、准分子激光、以及飞秒激光、微微秒激光及毫微秒激光等全固体脉冲激光。自可进一步精细地控制形状及空隙率而言，优选为飞秒激光、微微秒激光及毫微秒激光等全固体脉冲激光。
作为去除多孔构造部分的方法，并不特别限定，可举出例如切割机加工、或激光剥蚀加工。作为对在激光剥蚀较佳的激光，可举出飞秒激光、微微秒激光及毫微秒激光等全固体脉冲激光。通过使用该等激光，可进一步详细地控制形状及空隙率。
在一个方法中，导电性金属基材2可通过准备多孔质金属材料且将该多孔质金属基材的支撑部10及低空隙率部14所对应的部位的孔填平(填埋)而制造。
支撑部10及低空隙率部14无需同时形成，也可个别地形成。例如，也可首先处理多孔金属基材的支撑部10所对应的部位，形成支撑部10，接着处理与低空隙率部14对应的部位，形成低空隙率部14。
在另一方法中，导电性金属基材2可通过对不具有多孔构造的金属基材(例如金属箔)的高空隙率部所对应的部位进行处理，形成多孔构造而制造。
在又一方法中，不具有低空隙率部14的导电性金属基材2可通过将多孔质金属材料的支撑部10所对应的部位的孔填平，接着将与低空隙率部14所对应的部位去除而制造。
在本实施方式的电容器1中，在高空隙率部12及低空隙率部14上，形成有电介质层4。
形成上述电介质层4的材料若具有绝缘性则并不特别限定，优选为可举出AlOx(例如Al2O3)、SiOx(例如SiO2)、AlTiOx、SiTiOx、HfOx、TaOx、ZrOx、HfSiOx、ZrSiOx、TiZrOx、TiZrWOx、TiOx、SrTiOx、PbTiOx、BaTiOx、BaSrTiOx、BaCaTiOx、SiAlOx等金属氧化物；AlNx、SiNx、AlScNx等金属氮化物；或AlOxNy、SiOxNy、HfSiOxNy、SiCxOyNz等金属氮氧化物；优选为AlOx、SiOx、SiOxNy、HfSiOx。另外，上述的式是仅表现材料的构成者，并非限定组成者。即，附注在O及N的x、y及z可为大于0的任意值，且含有金属元素的各元素的存在比率为任意。
电介质层并不特别限定，优选为例如5nm以上且100nm以下，更优选为10nm以上且50nm以下。通过将电介质层的厚度设为5nm以上，可提高绝缘性，且能够减少漏电流。此外，通过将电介质层的厚度设为100nm以下，能够获得更大的静电电容。
上述电介质层优选为通过气相法、例如真空蒸镀法、化学蒸镀(CVD：ChemicalVapor Deposition)法、溅镀法、原子层堆积(ALD：Atomic Layer Deposition)法、脉冲激光堆积法(PLD：Pulsed Laser Deposition)等形成。自能够形成更均质且致密的膜直至多孔构件的细孔的细部为止而言，更优选为ALD法。
在本实施方式的电容器1中，在电介质层4的末端部设置有绝缘部16。通过设置绝缘部16，可防止设置在其上的上部电极6与导电性金属基材2间的短路(short)。
另外，在本实施方式中，绝缘部16存在于低空隙率部14上的整体，但并非限定于此，也可仅存在于低空隙率部14的一部分，此外，也可超过低空隙率部而以至存在于高空隙率部上。
此外，在本实施方式中，绝缘层16位于电介质层4与上部电极6之间，但并非限定于此。绝缘层16只要位于导电性金属基材2与上部电极6之间即可，例如也可位于低空隙率部14与电介质层4之间，或在不存在低空隙率部14的情况下，位于支撑部10与电介质层4之间。
形成绝缘部16的材料只要具有绝缘性则并不特别限定，但在之后利用原子层堆积法的情况下，优选为具有耐热性的树脂。作为形成绝缘部16的绝缘性材料，优选为各种玻璃材料、陶瓷材料、聚酰亚胺树脂、及氟树脂。
绝缘层16的厚度并非特别限定，但从进一步确实地防止端面放电的观点出发，优选为1μm以上，更优选为例如3μm以上或5μm以上。此外，从电容器的低矮化的观点出发，优选为100μm以下，例如可为50μm以下，优选为20μm以下，更优选为10μm以下。另外，绝缘体部的厚度是指电容器端部的厚度。
绝缘部16的宽度并不特别限定，但从例如抑制在制造步骤的静电电容形成部或绝缘部产生龟裂的观点出发，可优选为3μm以上，更优选为5μm以上，进而优选为10μm以上。此外，从进一步增大静电电容的观点出发，绝缘部16的宽度可优选为100μm以下，更优选为50μm以下。另外，绝缘体部的宽度是指自电容器端部向电容器中央方向的宽度，例如图1的剖视图中的自电容器端部至与电介质层4的接触部位为止的最大距离。
另外，在本发明的电容器中，绝缘部16并非必须的要素，也可不存在。
在本实施方式的电容器1中，在上述电介质层4及绝缘部16上，形成有上部电极6。
构成上述上部电极6的材料只要具有导电性则并不特别限定，可举出Ni、Cu、Al、W、Ti、Ag、Au、Pt、Zn、Sn、Pb、Fe、Cr、Mo、Ru、Pd、Ta及其等的合金，例如CuNi、AuNi、AuSn、以及TiN、TiAlN、TiON、TiAlON、TaN等金属氧化物、金属氮氧化物、导电性高分子(例如PEDOT(聚(3，4-伸乙基二氧噻吩))、聚吡咯、聚苯胺)等，优选为TiN、TiON。
上部电极的厚度并不特别限定，但优选为例如3nm以上，更优选为10nm以上。通过将上部电极的厚度设为3nm以上，可减少上部电极自身的电阻。
上部电极也可通过ALD法形成。通过使用ALD法，可进一步增大电容器的静电电容。作为其他方法，也可利用可被覆电介质层且实质性填埋多孔金属基材的细孔的化学蒸镀(CVD：Chemical Vapor Deposition)法、镀敷、偏压溅镀、Sol-Gel法(溶胶-凝胶法)、导电性高分子填充等方法形成上部电极。也可优选为在电介质层上以ALD法形成导电性膜，且自其上通过其他方法以导电性物质、优选为电阻更小的物质填充细孔而形成上部电极。通过设为此种构成，可有效地获得更高的静电电容密度及更低的等效串联电阻(ESR：EquivalentSeries Resistance)。
另外，在形成上部电极后，在上部电极不具有作为电容器电极的充分的导电性的情况下，也可利用溅镀法、蒸镀、镀敷等方法在上部电极的表面追加形成包含Al、Cu、Ni等的引出电极层。
在本实施方式中，在上部电极6上形成有第1外部电极18。
在本实施方式中，在导电性金属基材2的支撑部10侧的主表面上形成有第2外部电极20。
构成上述第1及第2外部电极18、20的材料并不特别限定，可举出例如Au、Pb、Ag、Sn、Ni、Cu等金属及合金、以及导电性高分子等。
考虑密接性、焊接性、焊料腐蚀性、导电性、导线接合性、激光耐性等，在构成导电性金属基材2的材料为铝的情况下，构成第1及第2外部电极18、20的材料优选为Cu、Ti/Al、Ni/Au、Ti/Cu、Cu/Ni/Au、Ni/Sn、Cu/Ni/Sn(此处，例如Ti/Al是表示在形成有Ti皮膜的基础上形成Al皮膜)。在构成导电性金属基材2的材料为铜的情况下，构成第1及第2外部电极18、20的材料优选为Al、Ti/Al、Ni/Cu。此外，在构成导电性金属基材2的材料为镍的情况下，构成第1及第2外部电极18、20的材料优选为Al、Ti/Al、Cu、Au、Sn。
外部电极的形成方法并不特别限定，可使用例如CVD法、电解电镀、无电解电镀、蒸镀、溅镀法、导电膏的烧接等，优选为电解电镀、无电解电镀、蒸镀、溅镀法等。
另外，上述第1外部电极18及第2外部电极20设置在电容器的上表面及下表面的整体，但并非限定于此，可仅在各面的一部分，以任意的形状及大小设置。此外，上述第1外部电极18及第2外部电极20并非必须的要素，也可不存在。在该情况下，上部电极6也作为第1外部电极发挥功能，支撑部10也作为第2外部电极发挥功能。即，也可为上部电极6与支撑部10作为一对电极发挥功能。在该情况下，也可为上部电极6作为阳极发挥功能，支撑部10作为阴极发挥功能。或，也可为上部电极6作为阴极发挥功能，支撑部10作为阳极发挥功能。
在本实施方式中，电容器的末端部(优选为周边部)的厚度与中央部的厚度相同或较其小，优选为相同。末端部由在层叠的层的数量较多且因产生切断所致的毛边等而也容易发生厚度变化，因此厚度的偏差会变大。因此，通过将末端部的厚度减小，可将降低对电容器的外形尺寸(尤其厚度)的影响。
本发明的电容器有利在低矮化，电容器的厚度并非特别限定，可设为例如100μm以下，较佳设为50μm以下。
在本实施方式中，电容器为大致长方体形状，但本发明并非限定于此。本发明的电容器可设为任意的形状，也可为例如平面形状为圆状、椭圆状且角为圆形的四边形等。
以上，对本实施方式的电容器1进行了说明，但本发明的电容器可进行各种改变。
例如，也可在各层之间，具有用以提高层间的密接性的层、或用以防止各层间的成分扩散的缓冲层等。此外，也可在电容器的侧面等具有保护层。
此外，在上述实施方式中，电容器的末端部是以导电性金属基材2、电介质层4、绝缘部16、上部电极6的顺序设置，但本发明并非限定于此。例如，该设置顺序是只要绝缘部16位于上部电极6与导电性金属基材2之间则不特别限定，例如，也可以导电性金属基材2、绝缘部16、电介质层4、上部电极6的顺序设置。电容器的末端部的导电性金属基材2也可为高空隙率部12、低空隙率部14或支撑部10的任一者，或其等的组合。例如，在电容器的末端部中，也可按照如下顺序设置：
支撑部10、低空隙率部14、绝缘部16、电介质层4、上部电极6，
支撑部10、低空隙率部14、电介质层4、绝缘部16、上部电极6，
支撑部10、绝缘部16、电介质层4、上部电极6，
支撑部10、电介质层4、绝缘部16、上部电极6。
进而，上述实施方式的电容器1是存在上部电极及外部电极直至电容器的缘部为止，但本发明并非限定于此。在一方式中，上部电极(优选为上部电极及第1外部电极)是与电容器的缘部相离而设置。通过如此设置，可防止端面放电。即，上部电极也可不以覆盖多孔部的整体的方式形成，上部电极也可以仅覆盖高孔隙率部的方式形成。
本发明的电容器因构成简单而容易制造。尤其，无需如先前般以使基材的5个面露出、使1个面不露出的方式进行加工。因此，无需将基板设为梳齿形状，可作为1个虚拟集合基板制造，因此制造中的处理较容易，且基板的每单位面积的获取个数也变多。此外，本发明的电容器中，必需要素仅为只在一个主面具有多孔部的导电性金属基材、位于多孔部上的电介质层、及位于电介质层上的上部电极，因此可减少层叠的层的数量，容易实现低矮化、小型化。进而，本发明的电容器是可在电容器的主表面形成外部电极，因此可增大电极面积。此外，在可缩短外部电极及电介质层为止的导通路径的长度，减少电阻的方面也有利。
本发明的电容器可较佳地用作内置在电路基板用零件。本发明的电容器是电极位于电容器的主表面，可确保较大的电极面积，因此在作为内置在电路基板用零件使用的情况下，容易进行用在电连接的激光孔加工。
本发明的电容器可通过包含以下步骤的方法制造：
准备在一个主面具有多孔金属层的板状的导电性基板；
形成将上述多孔金属层分断的槽部，而形成多个多孔部；
以覆盖上述多孔部的方式形成电介质层；且
在上述电介质层上形成上部电极。
以下，参照附图，具体地说明上述实施方式的电容器1的制造工程。另外，在图3～8中，(a)是示意性表示电容器元件的集合基板的立体图，(b)是示意性表示沿着集合基板的x-x线的剖视图。
在图3中所示，首先，准备导电性基板22。作为构成导电性基板22的材料，可举出例如铝、钽、镍、铜、钛、铌及铁、以及不锈钢、杜拉铝等合金等。构成导电性金属基板22的材料优选为铝。导电性基板22在一个主面侧具有多孔金属层24，且在另一个主面侧具有支撑层26。即，导电性基板22的一面是由多孔金属层24构成，且导电性基板22的与上述一面为相反侧的面是由支撑层26构成。多孔金属层24的空隙率大于支撑层26的空隙率。此外，多孔金属层24的扩面率大于支撑层26的扩面率。即，多孔金属层24的比表面积大于支撑层26。
接着，如图4所示，将多孔金属层24的一部分的区域的孔填平，形成槽部28，且将多孔金属层分断。经分断的多孔金属层与高空隙率部12对应。槽部形成于高空隙率部12彼此之间，槽部的底面是由通过填平多孔金属层24而形成的低空隙率部14构成。槽部的形成方法可使用作为填平上述的孔的方法而记载的方法。即，槽部的形成方法可使用通过模具加工、冲压加工进行压缩而填平的方法、通过激光等使金属熔融而将孔填平的方法。此外，在其他方式中，在去除多孔金属层24的一部分而形成槽部的情况下，可使用通过切割机、激光等去除的方法。
接着，如图5所示，通过气相法、优选为ALD法，在上述获得的基板上形成电介质层30。
接着，如图6所示，在槽部28形成绝缘部32。绝缘部32的形成方法可通过在槽部28使用空气式分注器、喷射分注器、喷墨、网版印刷、静电涂敷方法等，将绝缘性材料(例如树脂)填充至槽部28或涂敷在槽部28的底面而进行。绝缘性材料的填充优选为填充至槽部的深度中途。通过如此调整填充量，即便在产生涂敷量的不均的情况下，也可防止绝缘材料自槽部溢出，且可防止厚度偏差。
接着，如图7所示，在上述获得的基板上整体形成上部电极34。上部电极34可通过ALD法、CVD法、镀敷、偏压溅镀、Sol-Gel法、导电性高分子填充等方法形成。此外，该等的方法也可组合使用。例如，也可首先以ALD法形成导电性膜，且自其上通过其他的方法填充细孔而形成上部电极。
接着，如图8所示，在上述获得的基板整体，形成外部电极36。作为外部电极的形成方法，并非特别限定，但可举出例如溅镀法、蒸镀、电解电镀、无电解电镀等。在图8中，多孔部的孔是通过外部电极36填充，但孔的一部分或全部也可维持为空隙。
通过将在上述获得的基板沿着图8所示的y-y线切断，可获得本发明的电容器。切断方法并不特别限定，可通过例如利用激光的切断、利用模具的模切加工、利用切割机、超硬刀、切条机、尖锋型刀进行的切割等的单独及组合而切断。另外，通过该切断也将外部电极36分断，而形成第1外部电极与第2外部电极。
另外，本发明的电容器中，绝缘部及外部电极为任意的要素，因此在不存在该等的情况下，本发明的电容器的制造方法当然不包含绝缘部及外部电极的形成步骤。
根据图3～8可明确，根据本发明的电容器的制造方法，除了第2外部电极的形成以外可通过仅加工导电性基板的单面而制造。因此，无需将导电性基板设为梳齿状，可设为集合基板状，因此制造时的处理较容易，此外，基板的每单位面积的电容器的获取个数变多。
以上，关在本发明的电容器及其制造方法，对上述实施方式的电容器1进行了说明，但本发明并非限定于此，可进行各种改变。
实施例
(实施例1)
作为导电性基板，准备厚度80μm、仅单侧的面形成有厚度60μm的多孔金属层的扩面率约200倍的市售的铝电解电容器用铝蚀刻成的有凹坑箔(与图3对应)。即，在本实施例中，支撑层及多孔金属层是以铝形成。将上述铝蚀刻成的有凹坑箔使用毫微秒脉冲光纤激光装置处理，去除多孔金属层的一部分，而形成槽部(与图4对应，其中，低空隙率部14是通过激光去除且实质上不存在)。
接着，通过原子层堆积法，进行20nm的AlOx的成膜，形成电介质层(与图5对应)。接着，使用空气式分注器装置，将聚酰亚胺树脂保留槽部的深度20μm而填充至槽内，且形成绝缘部(厚度40μm)(与图6对应)。
接着，使用原子层堆积法，在基板上整体形成TiN膜作为上部电极(与图7对应)。接着，作为镀敷的预处理，将获得的基板的下表面(支撑部侧)进行锌酸盐处理，接着形成无电解镀镍。接着，通过无电解电镀法，将基板整体进行Cu电镀，且形成第1及第2外部电极(与图8对应)。
获得的基板成为存在多个电容器的集合基板，对在该基板，使用毫微秒脉冲光纤激光装置将槽部的中心部(与图8的y-y线对应)切割，获得如图9所示的个别的电容器。获得的电容器的大小是高度尺寸为97μm，且宽度及长度尺寸为0.7mm。
(实施例2)
除了通过以模具进行压缩而形成槽部的形成以外，与实施例1同样地制作图1所示的电容器。实施例2的电容器是通过压缩多孔金属层而形成槽部，因此在与槽部对应的部位存在低空隙率部。
(实施例3)
除了形成绝缘部，接着形成电介质层以外，与实施例1同样地制作图10所示的电容器。实施例3的电容器是在电容器末端部以支撑部、绝缘部、电介质层、上部电极的顺序层叠。
(实施例4)
除了形成绝缘部，接着形成电介质层以外，与实施例2同样地制作图11所示的电容器。实施例4的电容器是在电容器末端部以支撑部、低空隙率部、绝缘部、电介质层、上部电极的顺序层叠。
(实施例5～13)
作为导电性基板，准备厚度30μm、在单侧的面形成有厚度20μm的多孔金属层的扩面率约200倍的市售的铝电解电容器用铝蚀刻成的有凹坑箔。即，在本实施例中，支撑层及多孔金属层是以铝形成。将上述铝蚀刻成的有凹坑箔使用毫微秒脉冲光纤激光装置进行激光剥蚀处理，去除多孔金属层的一部分，而形成槽部(其中，低空隙率部是通过激光去除而实质上不存在)。形成的槽部的宽度(绝缘部的宽度)是以在单片化后成为3μm、5μm或10μm的方式进行调整，获得3种集合基板。
接着，使用空气式分注器装置，利用聚酰亚胺树脂在各种集合基板的槽内形成绝缘层。以绝缘层的厚度成为3μm、5μm、或10μm的方式涂敷绝缘层，对上述3种集合基板，分别获得3种集合基板(合计9种)。
接着，通过原子层堆积法，进行20nm的AlOx的成膜，形成电介质层。接着，在基板上整体，使用原子层堆积法，形成TiN膜作为上部电极。
接着，作为镀敷的预处理，将获得的基板的下表面(支撑部侧)进行锌酸盐处理，接着，通过无电解电镀法，在上部电极上形成膜厚5μm的Ni皮膜，进而在其上形成膜厚3μm的Sn皮膜，且形成第1及第2外部电极。
获得的基板成为存在多个电容器的集合基板，对在该基板，使用毫微秒脉冲光纤激光装置将槽部的中心部切割，获得具有如图10所示的构造的实施例5～13的试样(电容器)。获得的电容器的大小是高度尺寸为47μm、宽度及长度尺寸为0.7mm。
(评价)
·空隙率
从上述获得的实施例5～13的各试样任意地抽出2个，且以下述方式而测定导电性金属基材的空隙率。
首先，使用FIB(Focused Ion Beam：聚焦离子束)装置(精工电子公司制造、SMI3050SE)，以FIB拾取法加工导电性金属基材的高空隙率部的大致中央部，且以厚度成为约50nm的方式薄片化，藉此制作测定试样。另外，在薄片化时产生的FIB损伤层是使用Ar离子研磨装置(GATAN公司制造、PIPS模型691)而去除。
接着，使用扫描透射电子显微镜(日本电子公司制造JEM-2200FS)，将纵：3μm、横：3μm作为摄像区域，对各试样的任意5部位进行拍摄。然后，将该拍摄到的图像进行解析，求出Al的存在区域的面积(以下称为“存在面积”)a1，且自该存在面积a1与测定面积a2(＝3μm×3μm)，基在数式(1)算出高空隙率部的区域的个别空隙率x。
x＝{(a2-a1)/a2}×100 (1)
然后，求出5个部位的个别空隙率x的平均值，进而求出试样2个的平均，将该平均值设为各试样的高空隙率部的空隙率。将结果在表1显示。
·良品率
针对实施例5～13的各试样100个，对电容器的端子间施加DC1 V的直流电压，确认有无短路，将未产生短路的试样设为良品，求出其良品率。将结果示在表1。
·绝缘破坏电压
针对实施例5～13的各试样5个，测定使对电容器的端子间施加的直流电压逐渐升压且流动在试样的电流超过1mA时的电压，即绝缘破坏电压。求出试样5个的平均，且将该平均值设为绝缘破坏电压。将结果示在表1。
[表1]
根据上述结果可确认，通过在导电性金属基材与上部电极之间形成绝缘部，可提高良品率，进而，可提高导电性金属基材与上部电极之间的绝缘性。此外，可确认通过将绝缘部的宽度尺寸设为5μm以上，可提高良品率。进而，可确认通过将绝缘部的厚度尺寸设为5μm以上，可提高导电性金属基材与上部电极之间的绝缘性。
产业上的可利用性
本发明的电容器非常稳定且可靠性较高，因此可适当地使用于各种电子设备。本发明的电容器被安装在基板上而作为电子零件使用。或者，本发明的电容器被埋入在基板或内插器内而作为电子零件使用。
-符号说明-
1 电容器
2 导电性金属基材
4 电介质层
6 上部电极
10 支撑部
12 高空隙率部
14 低空隙率部
16 绝缘部
18 第1外部电极
20 第2外部电极
22 导电性基板
24 多孔金属层
26 支撑层
28 槽部
30 电介质层
32 绝缘部
34 上部电极
36 外部电极

Claims (10)

1.一种电容器，其具有如下构件而成：
导电性金属基材，具有多孔部；
电介质层，位于多孔部上；和
上部电极，位于电介质层上，
仅在一个主面侧具有静电电容形成部。
2.根据权利要求1所述的电容器，其特征在于，
具有如下构件而成：
导电性金属基材，仅在一个主面具有多孔部；
电介质层，位于多孔部上；和
上部电极，位于电介质层上。
3.根据权利要求1或2所述的电容器，其特征在于，
电介质层是通过原子层堆积法而形成的。
4.根据权利要求1～3的任一项所述的电容器，其特征在于，
上部电极是通过原子层堆积法而形成的。
5.根据权利要求1～4的任一项所述的电容器，其特征在于，
导电性金属基材具有空隙率低于多孔部的低空隙率部。
6.根据权利要求1～5的任一项所述的电容器，其特征在于，
上部电极与电容器的缘部相离。
7.根据权利要求1～6的任一项所述的电容器，其特征在于，
在电容器的末端部，在导电性金属基材与上部电极之间的任意部位存在绝缘部。
8.根据权利要求7所述的电容器，其特征在于，
在电容器的末端部，导电性金属基材、电介质层、绝缘部及上部电极被依次配置。
9.根据权利要求7所述的电容器，其特征在于，
在电容器的末端部，导电性金属基材、绝缘部、电介质层及上部电极被依次配置。
10.一种电容器的制造方法，其包含如下步骤：
准备具有多孔金属层的导电性基板；
在上述导电性基板的一个主面，
形成将所述多孔金属层分断的槽部，形成多个多孔部；
形成电介质层以使得覆盖所述多孔部；和
在所述电介质层上形成上部电极。
CN201680026525.XA 2015-05-12 2016-04-28 电容器及其制造方法 Pending CN107533918A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015097538 2015-05-12
JP2015-097538 2015-05-12
PCT/JP2016/063418 WO2016181865A1 (ja) 2015-05-12 2016-04-28 コンデンサおよびその製造方法

Publications (1)

Publication Number Publication Date
CN107533918A true CN107533918A (zh) 2018-01-02

Family

ID=57248008

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680026525.XA Pending CN107533918A (zh) 2015-05-12 2016-04-28 电容器及其制造方法

Country Status (7)

Country Link
US (1) US20180047517A1 (zh)
EP (1) EP3297008A4 (zh)
JP (1) JPWO2016181865A1 (zh)
KR (1) KR20170136614A (zh)
CN (1) CN107533918A (zh)
TW (1) TWI616912B (zh)
WO (1) WO2016181865A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113436889A (zh) * 2021-04-28 2021-09-24 西安交通大学 一种固态铝电解电容器阴极导电薄膜及其制备方法和应用

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI698892B (zh) 2017-03-24 2020-07-11 日商村田製作所股份有限公司 電容器
KR101973438B1 (ko) * 2017-07-19 2019-04-29 삼성전기주식회사 커패시터 부품
KR102460748B1 (ko) * 2017-09-21 2022-10-31 삼성전기주식회사 커패시터 부품
CN112243529B (zh) * 2018-06-11 2022-06-28 株式会社村田制作所 电容器阵列、复合电子部件、电容器阵列的制造方法以及复合电子部件的制造方法
WO2020106406A1 (en) * 2018-11-19 2020-05-28 Avx Corporation Solid electrolytic capacitor for a tantalum embedded microchip
JP7028374B2 (ja) 2019-08-27 2022-03-02 株式会社村田製作所 コンデンサ、接続構造及びコンデンサの製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070097596A1 (en) * 2005-10-31 2007-05-03 Tdk Corporation Thin-film device and method of manufacturing same
CN101088131A (zh) * 2004-07-23 2007-12-12 桑德夫技术有限公司 具有高蓄能密度和低等效串联电阻的电容器
JP2009081429A (ja) * 2007-09-05 2009-04-16 Tosoh Corp 高誘電体薄膜コンデンサ及びその製造方法
US20090122460A1 (en) * 2007-11-12 2009-05-14 Alexander Gschwandtner Semiconductor Device and Method for Producing the Same
CN101627449A (zh) * 2007-03-07 2010-01-13 凯米特电子公司 可嵌入到基板中的薄固态电解电容器
US20110073827A1 (en) * 2009-08-26 2011-03-31 University Of Maryland Nanodevice arrays for electrical energy storage, capture and management and method for their formation
JP2012043960A (ja) * 2010-08-19 2012-03-01 Panasonic Corp 電解コンデンサの製造方法および電解コンデンサ
WO2012084536A1 (de) * 2010-12-21 2012-06-28 Siemens Aktiengesellschaft Dielektrische schicht für ein elektrisches bauelement, elektrisches bauelement mit dielektrischer schicht und verfahren zum herstellen eines elektrischen bauelements mit dielektrischer schicht
WO2012144316A1 (ja) * 2011-04-20 2012-10-26 株式会社村田製作所 固体電解コンデンサの製造方法および固体電解コンデンサ
JP5294900B2 (ja) * 2009-01-23 2013-09-18 三洋電機株式会社 固体電解コンデンサ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7398762B2 (en) * 2001-12-18 2008-07-15 Ford Global Technologies, Llc Vehicle control system
US7956140B2 (en) * 2004-03-17 2011-06-07 Dsm Ip Assets B.V. Polymerization catalyst comprising amidine ligand
JP2009267232A (ja) * 2008-04-28 2009-11-12 Shin Etsu Polymer Co Ltd コンデンサ及びその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101088131A (zh) * 2004-07-23 2007-12-12 桑德夫技术有限公司 具有高蓄能密度和低等效串联电阻的电容器
US20070097596A1 (en) * 2005-10-31 2007-05-03 Tdk Corporation Thin-film device and method of manufacturing same
CN101627449A (zh) * 2007-03-07 2010-01-13 凯米特电子公司 可嵌入到基板中的薄固态电解电容器
JP2009081429A (ja) * 2007-09-05 2009-04-16 Tosoh Corp 高誘電体薄膜コンデンサ及びその製造方法
US20090122460A1 (en) * 2007-11-12 2009-05-14 Alexander Gschwandtner Semiconductor Device and Method for Producing the Same
JP5294900B2 (ja) * 2009-01-23 2013-09-18 三洋電機株式会社 固体電解コンデンサ
US20110073827A1 (en) * 2009-08-26 2011-03-31 University Of Maryland Nanodevice arrays for electrical energy storage, capture and management and method for their formation
JP2012043960A (ja) * 2010-08-19 2012-03-01 Panasonic Corp 電解コンデンサの製造方法および電解コンデンサ
WO2012084536A1 (de) * 2010-12-21 2012-06-28 Siemens Aktiengesellschaft Dielektrische schicht für ein elektrisches bauelement, elektrisches bauelement mit dielektrischer schicht und verfahren zum herstellen eines elektrischen bauelements mit dielektrischer schicht
WO2012144316A1 (ja) * 2011-04-20 2012-10-26 株式会社村田製作所 固体電解コンデンサの製造方法および固体電解コンデンサ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113436889A (zh) * 2021-04-28 2021-09-24 西安交通大学 一种固态铝电解电容器阴极导电薄膜及其制备方法和应用

Also Published As

Publication number Publication date
TWI616912B (zh) 2018-03-01
WO2016181865A1 (ja) 2016-11-17
KR20170136614A (ko) 2017-12-11
EP3297008A1 (en) 2018-03-21
US20180047517A1 (en) 2018-02-15
EP3297008A4 (en) 2018-11-21
JPWO2016181865A1 (ja) 2018-03-15
TW201703077A (zh) 2017-01-16

Similar Documents

Publication Publication Date Title
CN107533918A (zh) 电容器及其制造方法
KR101887793B1 (ko) 콘덴서
US10256045B2 (en) Capacitor
CN108074738A (zh) 电容器以及电容器的制造方法
US10204744B2 (en) Capacitor
CN107710362B (zh) 电容器
US20180158611A1 (en) Capacitor and method for manufacturing the same
US20180114647A1 (en) Capacitor and method for manufacturing the capacitor
US20180114640A1 (en) Capacitor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180102