JP7259173B2 - キャパシタ部品 - Google Patents

キャパシタ部品 Download PDF

Info

Publication number
JP7259173B2
JP7259173B2 JP2018085866A JP2018085866A JP7259173B2 JP 7259173 B2 JP7259173 B2 JP 7259173B2 JP 2018085866 A JP2018085866 A JP 2018085866A JP 2018085866 A JP2018085866 A JP 2018085866A JP 7259173 B2 JP7259173 B2 JP 7259173B2
Authority
JP
Japan
Prior art keywords
electrode layer
porous body
layer
pores
capacitor component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018085866A
Other languages
English (en)
Other versions
JP2019057703A (ja
Inventor
フン リョウ、ジョン
ホ シン、ヒュン
チョル ムーン、ビョン
ソー ジャン、チャン
ユーン パク、テ
ヒー キム、ユン
ヨル リー、キョ
モ リム、セウン
Original Assignee
サムソン エレクトロ-メカニックス カンパニーリミテッド.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サムソン エレクトロ-メカニックス カンパニーリミテッド. filed Critical サムソン エレクトロ-メカニックス カンパニーリミテッド.
Publication of JP2019057703A publication Critical patent/JP2019057703A/ja
Application granted granted Critical
Publication of JP7259173B2 publication Critical patent/JP7259173B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/75Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • H01G4/306Stacked capacitors made by thin film techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/88Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by patterning layers, e.g. by etching conductive layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、キャパシタ部品に関する。
キャパシタは、液晶表示装置(LCD:Liquid Crystal Display)、及びプラズマディスプレイパネル(PDP:Plasma Display Panel)などの映像機器、コンピュータ、スマートフォン、及び携帯電話などの様々な電子製品の印刷回路基板に装着されて、電気を充電又は放電させる役割を果たす。最近では、スマートフォン、ウェアラブル装備などの携帯用IT製品の薄型化が進められており、これによって、全体的なパッケージの厚さ減少のために、受動素子を薄型化する必要性も高まっている。
このような傾向に伴い、より薄い厚さを実現できる薄膜キャパシタの需要も増えているが、薄膜キャパシタは、薄膜(Thin Film)技術を使用して薄型のキャパシタを実現することができるという長所を有する。また、薄膜キャパシタは、従来の積層セラミックキャパシタとは異なり、低いESLを有するという長所があるため、近年では、AP(Applicaion Processor)用デカップリングキャパシタ(Decoupling Capacitor)への適用が検討されている。また、薄膜キャパシタは、このようなAP用デカップリングキャパシタとして使用するために、LSC(Land-side Capacitor)の形態で製作されている。
一方、限定された空間においてキャパシタの容量を増加させるために、トレンチ(trench)型のキャパシタが開発されており、これは、シリコン基板にトレンチを形成した後、キャパシタ構造を形成する方式である。このようなトレンチキャパシタの場合、電極の表面積を増加させ、容量を増加させるのに適しているが、複雑な半導体工程技術が要求されるだけでなく、耐電圧条件を満たす誘電体の厚さを考慮すると、トレンチ内に多数の誘電体を形成することが困難であるため、超高容量の実現も容易ではない実情である。
本発明は、電極層と誘電体層の表面積を増加させることで超高容量を実現することができ、さらに、半導体工程数を最小限に抑えて用いることで、効率良く製造することができるキャパシタ部品を提供することを目的とする。
上述した課題を解決すべく、本発明では、一実施形態において新規なキャパシタ部品を提案しており、具体的には、多孔性本体と、上記多孔性本体の空孔の表面をカバーする第1電極層と、上記第1電極層をカバーする誘電体層と、上記誘電体層をカバーし、且つ上記多孔性本体の空孔に充填された形態の第2電極層と、を含む。
一実施例において、上記多孔性本体の空孔は、上記多孔性本体を厚さ方向に貫通する形態であることができる。
一実施例において、上記多孔性本体の空孔は、円筒状であることができる。
一実施例において、上記多孔性本体の空孔は、規則的に配列された形態であることができる。
一実施例において、上記第1電極層の一部は、上記誘電体層によりカバーされずに露出しており、上記第1電極層の露出した領域と連結された第1共通電極層をさらに含むことができる。
一実施例において、上記第1共通電極層と上記第2電極層との間に形成された絶縁層をさらに含むことができる。
一実施例において、上記第1電極層は、上記多孔性本体の空孔の表面全体をカバーする形態であることができる。
一実施例において、上記多孔性本体の一部は、上記第1電極層によりカバーされずに露出しており、上記多孔性本体の露出した領域と連結された金属層をさらに含むことができる。
一実施例において、上記金属層は、上記多孔性本体の上面及び下面のうち一方の面、並びに側面と接触する形態であることができる。
一実施例において、上記多孔性本体は、上記金属層をなす物質の陽極酸化体であることができる。
一実施例において、上記第1電極層及び上記誘電体層は、上記金属層と上記第2電極層との間に該当する領域まで延設されることができる。
一実施例において、上記金属層において上記第1電極層及び上記誘電体層が延設された領域に対応する領域には凹凸が形成され、上記第1電極層及び上記誘電体層は上記金属層の凹凸に沿って形成されることができる。
一実施例において、上記多孔性本体、第1電極層、誘電体層、第2電極層、及び金属層を一つの積層単位とした場合、上記積層単位は複数積層された形態であることができる。
一実施例において、上記積層単位は、上記金属層の一側面をカバーする絶縁層をさらに含むことができる。
一実施例において、上記積層単位の絶縁層は、隣接する他の積層単位の絶縁層と互いに対向する位置に配置されることができる。
一実施例において、上記複数の積層単位の側面をカバーする第1及び第2外部電極をさらに含むことができる。
一実施例において、上記第2電極層は伝導性ポリマーを含むことができる。
一実施例において、上記第2電極層はめっき層であることができる。
一方、本発明の他の側面は、多数の空孔を有する本体と、上記本体の表面をカバーする第1電極層と、上記第1電極層をカバーする誘電体層と、上記本体の多数の空孔を充填する第2電極層と、を含み、上記本体において上記多数の空孔のうち互いに隣接したものの間の壁は、上部の厚さが下部の厚さよりも薄い形態であり、上記誘電体層は、上記第1電極層と第2電極層との間に配置され、これらを分離させるキャパシタ部品を提供する。
一実施例において、上記本体の壁は、金属酸化層を含むことができる。
一実施例において、上記本体は上記壁を支持するベースをさらに含み、上記本体のベースは金属からなることができる。
一実施例において、上記本体のベースは、上記第1電極層と接触することができる。
一実施例において、上記第1電極層は、上記本体を完全に取り囲むことができる。
一実施例において、上記第2電極層は伝導性ポリマーを含むことができる。
本発明の多様な効果のうちの一つとして、表面積が増加した電極層と誘電体層を有することで、電気容量が増加したキャパシタ部品を実現することができる。また、このようなキャパシタ部品は、半導体工程数を最小限に抑えて用いることで、効率良く製造されることができる。
但し、本発明の多様且つ有益な長所及び効果は、上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解されることができる。
本発明の一実施形態に係るキャパシタ部品を概略的に示した断面図である。 図1のキャパシタ部品を製造する方法の一例を示す図面である。 図1のキャパシタ部品を製造する方法の一例を示す図面である。 図1のキャパシタ部品を製造する方法の一例を示す図面である。 図1のキャパシタ部品を製造する方法の一例を示す図面である。 図1のキャパシタ部品を製造する方法の一例を示す図面である。 図1のキャパシタ部品を製造する方法の一例を示す図面である。 図1のキャパシタ部品を製造する方法の一例を示す図面である。 図1のキャパシタ部品を製造する方法の一例を示す図面である。 図1のキャパシタ部品を製造する方法の一例を示す図面である。 図1のキャパシタ部品を製造する方法の一例を示す図面である。 本発明の他の実施形態に係るキャパシタ部品を概略的に示す断面図である。 図12のキャパシタ部品を製造する方法の一例を示す図面である。 図12のキャパシタ部品を製造する方法の一例を示す図面である。 図12のキャパシタ部品を製造する方法の一例を示す図面である。 図12のキャパシタ部品を製造する方法の一例を示す図面である。 図12のキャパシタ部品を製造する方法の一例を示す図面である。 図12のキャパシタ部品を製造する方法の一例を示す図面である。 図12のキャパシタ部品を製造する方法の一例を示す図面である。 図12のキャパシタ部品を製造する方法の一例を示す図面である。 図12のキャパシタ部品を製造する方法の一例を示す図面である。
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示(または強調表示や簡略化表示)がされることがある。
なお、本発明を明確に説明すべく、図面において説明と関係ない部分は省略し、様々な層及び領域を明確に表現するために厚さを拡大して示し、同一思想の範囲内において機能が同一である構成要素に対しては同一の参照符号を用いて説明する。
さらに、明細書全体において、ある構成要素を「含む」というのは、特に異なる趣旨の説明がされていない限り、他の構成要素を除外する趣旨ではなく、他の構成要素をさらに含むことができるということを意味する。
図1は本発明の一実施形態に係るキャパシタ部品を概略的に示した断面図である。図2~図11は図1のキャパシタ部品を製造する方法の一例を示す図面である。
図1を参照すると、本発明の一実施形態に係るキャパシタ部品100は、多孔性本体111、第1電極層112、誘電体層113、及び第2電極層114を含む構造であり、さらに、第1電極層112の上部には、これに連結されるように、第1共通電極層115が形成されることができる。この場合、第1共通電極層115と第2電極層114との間に、絶縁層116を配置することで、これらを互いに電気的に分離させることができる。
多孔性本体111は、空孔を備えており、広い表面積を有する。この場合、上記空孔は、多孔性本体111を厚さ方向に貫通するように形成されることができる。図示されたように、多孔性本体111において多数の空孔のうち互いに隣接したものの間の壁は、上部の厚さが下部の厚さよりも薄い形態であることができる。例えば、円筒状に実現されることができる。また、多孔性本体111の空孔は規則的に配列されてもよいが、これに対する具体的な例としては、図6(aは断面図であり、bは平面図である。)に示した空孔H1の形態を参照することができる。
本実施形態において、多孔性本体111は、金属を陽極酸化して得られた陽極酸化体であることができる。アルミニウム(Al)、ジルコニウム(Zr)、チタン(Ti)、タングステン(W)などのバルブ(valve)金属の場合、電解質内で電圧を印加すると、金属と電解質の界面ではイオンの移動が誘発され、これによって、金属の表面に陽極酸化層が形成される。また、陽極酸化過程において、酸化層に数多くの空孔が形成され、表面積が大きく増加するようになる。このような陽極酸化工程において、電解質と印加される電圧などの工程条件を適宜設定することで、空孔の大きさと密度などを調節することができる。また、空孔は継続的な酸化が進行するにつれて深くなり、これによって、直径約数十~数百nm水準の空孔を有する多孔性本体111を実現できるようになる。
第1電極層112は、多孔性本体111の空孔の表面をカバーし、且つキャパシタの電極部の一部を構成する。第1電極層112は、Ag、Cu、Pt、Niなどのように電気伝導性に優れた金属を使用することができ、微細なポア形態である上記空孔の表面に効果的に形成されるために、原子層蒸着(ALD)のような工程を用いることができる。この場合、図1に示すように、第1電極層112は、多孔性本体111の空孔の表面全体をカバーする形態であることができる。
誘電体層113は、第1電極層112をカバーする形態であり、誘電物質、例えば、アルミナ(Al)、SiO、Sn、ZrO、CaTiO、SrTiO、(Ba、Sr)TiO、BaTiOなどの物質で形成されることができる。この場合、誘電体層113を複数の物質で形成することによって、絶縁特性を高めることもできる。本実施形態では、図1に示すように、第1電極層112の一部が誘電体層113によりカバーされずに露出しており、第1電極層112の露出した領域と連結されるように、第1共通電極層115が配置されることができる。
第2電極層114は、誘電体層113をカバーし、且つ多孔性本体111の空孔に充填された形態である。第2電極層114は、キャパシタ部の電極部を構成しており、上記空孔に充填されて広い表面積を有することができるため、キャパシタ部品100の容量を上昇させることができる。本実施形態において、第2電極層114は、伝導性ポリマーを含んで構成されることができる。このような伝導性ポリマーは、例えば、ポリマーに導電性粒子が分散された形態で実現されることができる。伝導性ポリマーを用いて第2電極層114を形成する場合、流動性を有する状態で、伝導性ポリマーを多孔性本体111の空孔に適用することができる。この場合、毛細管効果によって、伝導性ポリマーが多孔性本体111の微細な空孔に効果的に充填されるようになる。金属などの物質から原子層蒸着によって第2電極層114を形成する場合、工程時間が長くなり、微細な空孔の内部まで効果的に形成できなくなる恐れがある。そこで、本実施形態では、伝導性ポリマーによって微細な空孔に浸透する方式を用いて第2電極層114を形成することで、第2電極層114の充電効果を高めることによって十分な電気容量を確保することができた。また、上述したように、空孔が多孔性本体111を貫通する形状を有する場合、第2電極層114がより容易に形成でき、未充填領域が低減されるようになる。但し、微細な空孔に効果的に充填する方法は、伝導性ポリマーを用いる方法に限らない。例えば、めっき工程を用いてもよいが、この場合、第2電極層114は、Cuなどのような物質を含むめっき層であってもよい。
第1共通電極層115は、第1電極層112と接続されるが、例えば、金属などを含む導電性ペーストを塗布する方式によって形成されることができる。また、第1共通電極層115と第2電極層114との間に配置された絶縁層116は、SiO、TiO、Alなどの物質で形成されることができる。
以下、図2~図11を参照して、上述した構造を有するキャパシタ部品を製造できる工程の一例について説明する。キャパシタ部品の構造的特徴は、後述する製造工程の説明から、より明らかに理解されるであろう。
先ず、図2に示すように、陽極基板120上に金属層121を形成する。これは、陽極酸化工程の陽極をなす。金属層121は、陽極酸化工程に適したバルブ金属であり、例えば、アルミニウム(Al)、ジルコニウム(Zr)、チタン(Ti)、タングステン(W)などを用いることができる。但し、金属層121自体を陽極として用いてもよいが、この場合、陽極基板120を必要としない。
次に、図3に示すように、陽極酸化工程を用いて多孔性本体111を形成し、多孔性本体111は金属酸化層で形成される。陽極酸化工程が行われるにつれて、多孔性本体111の空孔が拡張され、深く形成されるようになる。陽極酸化工程の仕上げ段階では、印加電圧を下げているが、この場合、図4に示すように、多孔性本体111の底面に多数の微細気孔が形成されるようになる。また、陽極酸化工程後には、図5に示すように、多孔性本体111を酸性溶液130、例えば、リン酸溶液(phosphoric acid)に浸して空孔をさらに拡張し、上記多数の微細気孔をエッチングする。このような一連の過程により、図6に示すような多数の空孔H1を有する多孔性本体111を形成することができる。多孔性本体111が得られた後は、陽極基板120を多孔性本体111から分離することができる。但し、上述した陽極酸化工程は、多孔性本体111を形成するための一例であり、空孔の形成方法は、他の適切な工程に代替されることができる。
次いで、図7に示すように、多孔性本体111の表面、具体的には、空孔の表面に、第1電極層112と誘電体層113を順次に形成する。本工程は、上述したように、原子層蒸着を用いて効果的に行われることができるが、必ずしも原子層蒸着を用いなくてもよく、必要に応じて他の蒸着工程が使用されてもよい。
次いで、図8に示すように、多孔性本体111の空孔を充填する形態の第2電極層114を形成する。第2電極層114は、伝導性ポリマーを含むことができ、流動性を有する状態で多孔性本体111に塗布される場合、毛細管現象によって微細な空孔に充填されることができる。この場合、流動性を有する伝導性ポリマーは、多孔性本体111の上部と下部に開放された空孔を介して効果的に浸透されることができる。但し、上述したように、伝導性ポリマーを用いずに、めっき工程を用いて第2電極層114を形成してもよい。
次に、図9に示すように、多孔性本体111の空孔を閉鎖するために絶縁層116を形成しているが、SiOなどを蒸着又は塗布して形成することができる。この場合、多孔性本体111をより容易にハンドリングするために、第2電極層114の下部にキャリア131を付着してもよい。次いで、絶縁層116の上端をエッチングして第1電極層112を露出させることができるが、これは、図10に示す通りである。その後、図11に示すように、第1共通電極層115を多孔性本体111の上部に形成することで、第1電極層112と連結させる。第1共通電極層115は、導電性ペーストを塗布した後、これを硬化する方式などによって得ることができる。その後、キャリア131を除外することで、図1に示すキャパシタ部品100を得ることができる。
図12は、本発明の他の実施形態に係るキャパシタ部品を概略的に示す断面図である。また、図13~図21は、図12のキャパシタ部品を製造する方法の一例を示す図面である。
図12を参照すると、本発明の一実施形態に係るキャパシタ部品200は、多孔性本体211、第1電極層212、誘電体層213、第2電極層214、及び金属層221を含む構造であり、これらを一つの積層単位210として、多数の積層単位210が積層された形態である。また、それぞれの積層単位210において金属層221の上面には絶縁層222が形成され、最上部と最下部の積層単位210においても絶縁層223が配置されることができる。このように、本実施形態では、多孔性キャパシタを複数積層した構造を採用することで、より高い容量を効果的に確保できるようにした。
上述したように、多孔性本体211において多数の空孔のうち互いに隣接したものの間の壁は、上部の厚さが下部の厚さよりも薄い形態であることができる。この場合、多孔性本体211は上記壁を支持するベースをさらに含み、本体211のベースは金属からなることができる。また、本体211のベースは、第1電極層212と接触することができる。さらに、第1電極層212は、多孔性本体211を完全に取り囲むことができる。
上述した実施形態とは異なり、多孔性本体211の一部は、第1電極層212によりカバーされずに露出しており、金属層221は多孔性本体211の露出した領域と連結される。具体的には、金属層221が多孔性本体211の上面及び下面のうち一方の面、並びに側面と接触する形態であることができる。これは、金属層221の一部を陽極酸化することで得ることができる。言い換えれば、多孔性本体211は、バルブ金属に該当する金属層221をなす物質の陽極酸化体であってもよく、金属層221は、陽極酸化されずに残存した領域であってもよい。本実施形態のように、金属層221の一部を陽極酸化させない場合は、これらを電極層として活用することもできる。
金属層221が残存していることから、第1電極層212、誘電体層213の形状も一部変わることができる。図12に示すように、第1電極層212及び誘電体層213は、第2電極層214が浸透した領域、即ち、金属層221と第2電極層214との間に該当する領域まで延設されることができる。この場合、金属層221において、第1電極層212及び誘電体層213が延設された領域に対応する領域には凹凸が形成されることができ、これは、上述した陽極酸化工程のうち、印加電圧の大きさを低減する過程で形成されることができる。また、第1電極層212及び誘電体層213は、金属層221のこのような凹凸に沿って形成され、表面積がさらに増加するようになる。
第1及び第2外部電極215、216は、複数の積層単位210の側面をカバーしており、各積層単位210の第1電極層212、第2電極層214、及び金属層221と電気的に連結されることができる。また、積層単位210は、金属層221の一側面をカバーする絶縁層231を含むことができる。この場合、図12に示すように、各積層単位210の絶縁層231は、隣接する他の積層単位210の絶縁層231と互いに対向する位置に配置されることができ、これによって、金属層221と外部電極215、216との連結方式を適宜調節することができる。
以下、図13~図21を参照して、図12の構造を有するキャパシタ部品を製造できる工程の一例について説明する。キャパシタ部品の構造的特徴は、後述する製造工程の説明から、より明らかに理解されるであろう。
先ず、図13に示すように、陽極基板220上に金属層221を形成する。これは、陽極酸化工程の陽極をなす。金属層221は、陽極酸化工程に適したバルブ金属であり、例えば、アルミニウム(Al)、ジルコニウム(Zr)、チタン(Ti)、タングステン(W)などを用いることができる。但し、金属層221自体を陽極として用いてもよいが、この場合、陽極基板220は必要ではない。
次に、図14(aは断面図であり、bは斜視図である。)に示すように、金属層221上にパターン形態の絶縁層222を形成し、後続工程において、パターン化されたラインに沿って各素子単位でダイシングされることができる。但し、図14の段階は、場合によって省略されてもよい。
次に、図15に示すように、陽極酸化工程を用いて多孔性本体211を形成し、多孔性本体211は金属酸化層で形成される。陽極酸化工程が行われるにつれて、多孔性本体211の空孔が拡張され、深く形成されるようになる。陽極酸化工程の仕上げ段階では印加電圧を下げているが、この場合、図16に示すように、多孔性本体211の底面に多数の微細気孔が形成されるようになる。また、陽極酸化工程後には、図17に示すように、多孔性本体211を酸性溶液230に浸して空孔をさらに拡張し、上記多数の微細気孔をエッチングする。このような一連の過程により、図18に示すような多数の空孔H2を有する多孔性本体211を形成することができる。この過程で金属層221の表面が露出するようになり、この場合、金属層221の表面に凹凸が残っていることがある。また、金属層211が残存しているため、多孔性本体211の空孔H2は下部方向に閉鎖された形態で実現されることができる。
次いで、図19に示すように、多孔性本体211の表面、具体的には、空孔の表面、並びに金属層221の表面に、第1電極層212と誘電体層213を順次に形成する。本工程は、上述したように、原子層蒸着を用いて効果的に行われることができるが、必ずしも原子層蒸着を用いなくてもよく、必要に応じて他の蒸着工程が使用されてもよい。
次いで、図20に示すように、多孔性本体211の空孔を充填する形態の第2電極層214を形成する。第2電極層214は、伝導性ポリマーを含むことができ、流動性を有する状態で多孔性本体211に塗布される場合、毛細管現象によって微細な空孔に充填されることができる。但し、上述したように、伝導性ポリマーを用いずに、めっき工程を用いて第2電極層214を形成してもよい。
次に、パターン形態の絶縁層222に沿って素子単位で切断し、金属層221における切断された面のうち、一つに絶縁層231を形成する。その後、絶縁層231の位置が互いにずれるように、単位素子、即ち上述した積層単位210を積層することで、図21のような積層体を得ることができる。この場合、積層単位210を積層するとき、金属層221の切断された面を整列(alignment)に用いることができる。その後、複数の積層単位210の積層構造の表面に外部電極215、216を形成することで、図12に示すキャパシタ部品200を得ることができる。外部電極215、216は、導電性ペーストの塗布、伝導性ポリマーの塗布、めっき工程などを一つ以上行うことで、形成することができる。
以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
100 キャパシタ部品
111、211 本体
112、212 第1電極層
113、213 誘電体層
114、214 第2電極層
115 第1共通電極層
116、222、223、231 絶縁層
120 陽極基板
121、221 金属層
130、230 酸性溶液
131 キャリア
210 積層単位
215、216 外部電極
H1、H2 空孔

Claims (6)

  1. キャパシタ部品であって、
    前記キャパシタ部品の厚さ方向の一側の第1端面が他側の第2端面より大きい多孔性本体と、
    前記多孔性本体の空孔の表面及び前記第1端面をカバーする第1電極層と、
    前記第1電極層の少なくとも一部をカバーする誘電体層と、
    前記誘電体層をカバーし、且つ前記多孔性本体の空孔に充填された形態の第2電極層と、を含み、
    前記第2電極層は伝導性ポリマーを含
    前記第1電極層のうちの前記第1端面をカバーする部分は、前記誘電体層によりカバーされずに露出しており、
    前記第1電極層の露出した領域と連結された第1共通電極層をさらに含む、
    キャパシタ部品。
  2. 前記多孔性本体の空孔は、前記多孔性本体を厚さ方向に貫通する形態である、請求項1に記載のキャパシタ部品。
  3. 前記多孔性本体の空孔は円筒状である、請求項2に記載のキャパシタ部品。
  4. 前記多孔性本体の空孔は、規則的に配列された形態である、請求項2または3に記載のキャパシタ部品。
  5. 前記第1共通電極層と前記第2電極層との間に形成された絶縁層をさらに含む、請求項1から4のいずれか一項に記載のキャパシタ部品。
  6. 前記第1電極層は、前記多孔性本体の空孔の表面全体をカバーする形態である、請求項1からのいずれか一項に記載のキャパシタ部品。
JP2018085866A 2017-09-21 2018-04-26 キャパシタ部品 Active JP7259173B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170121757A KR102460748B1 (ko) 2017-09-21 2017-09-21 커패시터 부품
KR10-2017-0121757 2017-09-21

Publications (2)

Publication Number Publication Date
JP2019057703A JP2019057703A (ja) 2019-04-11
JP7259173B2 true JP7259173B2 (ja) 2023-04-18

Family

ID=65719425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018085866A Active JP7259173B2 (ja) 2017-09-21 2018-04-26 キャパシタ部品

Country Status (4)

Country Link
US (1) US10811193B2 (ja)
JP (1) JP7259173B2 (ja)
KR (1) KR102460748B1 (ja)
CN (2) CN109545778B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3723148A1 (en) 2019-04-08 2020-10-14 Murata Manufacturing Co., Ltd. Three-dimensional capacitive structures and their manufacturing methods
WO2021079566A1 (ja) 2019-10-24 2021-04-29 株式会社村田製作所 複合キャパシタ
CN112151536B (zh) * 2020-08-17 2022-04-12 复旦大学 一种纳米电容三维集成结构及其制备方法
CN112151539B (zh) * 2020-09-10 2022-04-26 复旦大学 一种高存储容量纳米电容三维集成结构及其制备方法
CN112201655B (zh) * 2020-09-10 2022-04-29 复旦大学 一种纳米电容三维集成结构及其制作方法
KR20220111141A (ko) * 2021-02-01 2022-08-09 (주)포인트엔지니어링 커패시터, 그 제조방법 및 커패시터용 전극
KR102519283B1 (ko) * 2021-02-01 2023-04-17 (주)포인트엔지니어링 커패시터 및 그 제조방법
KR102460449B1 (ko) * 2021-03-31 2022-10-31 한국전자기술연구원 고주파 캐패시터 및 이의 제조방법
KR20230091307A (ko) 2021-12-16 2023-06-23 삼성전기주식회사 커패시터 부품

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041474A (ja) 2004-07-23 2006-02-09 Samsung Electro Mech Co Ltd 薄膜型多層セラミックキャパシター及びその製造方法
WO2008035536A1 (fr) 2006-09-21 2008-03-27 Panasonic Corporation Puce de semi-conducteur, module de montage de semi-conducteur, dispositif de communication mobile, et procédé de production d'une puce de semi-conducteur
US20110073827A1 (en) 2009-08-26 2011-03-31 University Of Maryland Nanodevice arrays for electrical energy storage, capture and management and method for their formation
JP2012079960A (ja) 2010-10-04 2012-04-19 Denso Corp キャパシタ構造体およびその製造方法
JP2012517717A (ja) 2009-02-12 2012-08-02 ラオール・コンサルティング・エルエルシー 焼結ナノ細孔電気キャパシタ、電気化学キャパシタおよびバッテリーならびにその製造方法
JP2012195482A (ja) 2011-03-17 2012-10-11 Taiyo Yuden Co Ltd コンデンサ構成用ユニット及びコンデンサ
WO2016181865A1 (ja) 2015-05-12 2016-11-17 株式会社村田製作所 コンデンサおよびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6489385A (en) * 1987-09-29 1989-04-03 Toshiba Corp Thick film hybrid integrated circuit board
JP2001015706A (ja) * 1999-06-30 2001-01-19 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR20020078307A (ko) * 2001-04-09 2002-10-18 주식회사 하이닉스반도체 반도체 소자의 커패시터 제조 방법
JP2003249417A (ja) * 2002-02-25 2003-09-05 Tdk Corp コンデンサ構造体およびその製造方法
KR20050051140A (ko) * 2003-11-27 2005-06-01 삼성에스디아이 주식회사 커패시터 및 이를 구비한 평판표시장치
KR100957763B1 (ko) * 2006-11-13 2010-05-12 재단법인서울대학교산학협력재단 박막형 다층 세라믹 커패시터 및 그 제조 방법
JP4972502B2 (ja) * 2006-11-24 2012-07-11 太陽誘電株式会社 コンデンサ及びコンデンサの製造方法
JP5432002B2 (ja) * 2010-02-25 2014-03-05 太陽誘電株式会社 コンデンサ及びその製造方法
KR101422923B1 (ko) * 2012-09-28 2014-07-23 삼성전기주식회사 커패시터 및 이의 제조 방법
JP6218558B2 (ja) * 2013-10-30 2017-10-25 太陽誘電株式会社 コンデンサ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041474A (ja) 2004-07-23 2006-02-09 Samsung Electro Mech Co Ltd 薄膜型多層セラミックキャパシター及びその製造方法
WO2008035536A1 (fr) 2006-09-21 2008-03-27 Panasonic Corporation Puce de semi-conducteur, module de montage de semi-conducteur, dispositif de communication mobile, et procédé de production d'une puce de semi-conducteur
JP2012517717A (ja) 2009-02-12 2012-08-02 ラオール・コンサルティング・エルエルシー 焼結ナノ細孔電気キャパシタ、電気化学キャパシタおよびバッテリーならびにその製造方法
US20110073827A1 (en) 2009-08-26 2011-03-31 University Of Maryland Nanodevice arrays for electrical energy storage, capture and management and method for their formation
JP2012079960A (ja) 2010-10-04 2012-04-19 Denso Corp キャパシタ構造体およびその製造方法
JP2012195482A (ja) 2011-03-17 2012-10-11 Taiyo Yuden Co Ltd コンデンサ構成用ユニット及びコンデンサ
WO2016181865A1 (ja) 2015-05-12 2016-11-17 株式会社村田製作所 コンデンサおよびその製造方法

Also Published As

Publication number Publication date
JP2019057703A (ja) 2019-04-11
KR102460748B1 (ko) 2022-10-31
KR20190033239A (ko) 2019-03-29
CN109545778A (zh) 2019-03-29
CN115360175A (zh) 2022-11-18
US20190088419A1 (en) 2019-03-21
CN109545778B (zh) 2022-09-09
US10811193B2 (en) 2020-10-20

Similar Documents

Publication Publication Date Title
JP7259173B2 (ja) キャパシタ部品
JP6543622B2 (ja) 改良型コンデンサを有する構造
US10867752B2 (en) Capacitor and method of manufacturing the same
JP2008507847A (ja) 高エネルギー貯蔵密度及び低esrを有するコンデンサ
US10998136B2 (en) Three-dimensional capacitor
JP7043718B2 (ja) キャパシタ部品
CN113165868B (zh) 用于堆叠体沉积的增强的纳米线结构
JP3873133B2 (ja) キャパシタ構造
JP7034678B2 (ja) キャパシター及び実装基板
TWI625748B (zh) Capacitor
US10290426B2 (en) Capacitor component
KR20220111141A (ko) 커패시터, 그 제조방법 및 커패시터용 전극
KR102004806B1 (ko) 커패시터 및 그 제조 방법
JP2023089898A (ja) キャパシタ部品
WO2018021115A1 (ja) コンデンサ、及び該コンデンサの製造方法
WO2015076079A1 (ja) コンデンサ
KR101222436B1 (ko) 얇고 다층인 고용량 필름콘덴서용 알루미늄 전극 및 이의 제조방법
KR101551117B1 (ko) 적층 커패시터 및 이의 제조 방법
KR101994753B1 (ko) 커패시터 부품
KR20220111142A (ko) 커패시터 및 그 제조방법
JP2022181177A (ja) 積層型電子部品
JP2013038197A (ja) キャパシタ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220411

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221222

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20221222

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230106

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20230110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230313

R150 Certificate of patent or registration of utility model

Ref document number: 7259173

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150