CN113346019A - 电容性装置 - Google Patents
电容性装置 Download PDFInfo
- Publication number
- CN113346019A CN113346019A CN202110190049.8A CN202110190049A CN113346019A CN 113346019 A CN113346019 A CN 113346019A CN 202110190049 A CN202110190049 A CN 202110190049A CN 113346019 A CN113346019 A CN 113346019A
- Authority
- CN
- China
- Prior art keywords
- layer
- capacitive
- nanotubes
- bundles
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002071 nanotube Substances 0.000 claims abstract description 109
- 229910052751 metal Inorganic materials 0.000 claims abstract description 69
- 239000002184 metal Substances 0.000 claims abstract description 69
- 238000002955 isolation Methods 0.000 claims abstract description 32
- 239000002070 nanowire Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 16
- 230000007935 neutral effect Effects 0.000 claims description 16
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 12
- 239000002041 carbon nanotube Substances 0.000 claims description 12
- 229910021393 carbon nanotube Inorganic materials 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 6
- 239000011810 insulating material Substances 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 238000005538 encapsulation Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000002048 anodisation reaction Methods 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000000151 deposition Methods 0.000 description 9
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 8
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 5
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 239000002253 acid Substances 0.000 description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 4
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000005272 metallurgy Methods 0.000 description 2
- 235000006408 oxalic acid Nutrition 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- QYHFIVBSNOWOCQ-UHFFFAOYSA-N selenic acid Chemical compound O[Se](O)(=O)=O QYHFIVBSNOWOCQ-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000002086 nanomaterial Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000004626 scanning electron microscopy Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
- H01L29/0669—Nanowires or nanotubes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Inorganic Chemistry (AREA)
- Carbon And Carbon Compounds (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electric Double-Layer Capacitors Or The Like (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
本发明涉及一种电容性装置(10)，该电容性装置包括：金属层(20)；从金属层的面延伸的纳米管或纳米线束(40)的网络；以一致性的方式覆盖金属层(20)和纳米管束(40)的电容性叠组(50)，所述叠组包括上导电层(51)和隔离层(52)，该装置包括电容性区域(ZC)和下接触区(ZCI)，电容性区域(ZC)是上导电层(51)围封纳米管束(40)和隔离层(52)的区域，而下接触区域(ZCI)是电容性叠组(50)允许自由端被暴露的区域，并且是隔离层(52)围封上导电层(51)的区域。
Description
技术领域
本发明涉及纳米结构及其制造方法的领域。特别地，本发明涉及纳米管，特别是碳纳米管在电容性装置中的应用。
在这方面，本发明涉及一种高密度电容性装置，该电容性装置包括以一致的方式(conforming manner)覆盖纳米管网络的电容性叠组。与现有技术中的已知装置相比，本发明中公开的装置的构型和/或布局使得本发明的装置更加紧凑。利用所提出的构型，还简化了制造电容性装置的方法，并且使得能够维持纳米管的完整性。
背景技术
目前，高密度电容器正在得到大力的发展。特别地，这些发展包括被称为电容性叠组的叠组，该叠组由两层或三层组成，并且形成在具有高形状因子的表面或结构上以限制所述电容器的尺寸。
在这方面，纳米线或纳米管，更特别地，具有高表面积/体积比的碳纳米管，是制造具有高形状因子的这些结构的理想候选物。更特别地，是在说明书末尾提到的文献[1]中，作者提议形成的碳纳米管束，该碳纳米管束垂直于支撑表面并以矩阵构型延伸。
然后，可以执行一组工艺步骤以获得电容性装置。这些步骤例如可以包括执行使用原子层沉积(ALD)技术在纳米管束的网络上形成电容性叠组的步骤。执行电极形成和/或刻蚀的步骤。然而，目前考虑的电容性装置的构型或排列在制造方法的执行期间不能保持纳米管束的完整性。
此外，特别地，文献[1]中所述的纳米管束的制造方法需要以下步骤：
a0)提供硅基底，该硅基底的主面被二氧化硅层覆盖，该二氧化硅层例如由等离子体增强气相沉积形成；
b0)形成下电极，该下电极例如使用钛和/或铜蒸发技术形成；
c0)形成下电极中的通孔，所述通孔被排列为矩阵形式；
d0)根据说明书末尾引用的文献[2]中所述的条件形成碳纳米管束，每束起始于通孔。
然而，该碳纳米管束的制造方法不令人满意。
实际上，通孔的形成需要使用硬掩模。
此外，在一定程度上，需要形成紧密间隔的小开口，这些开口不能使用标准的光刻技术来形成，因此，必须使用刻蚀或电子束光刻来形成。但是，该技术的速度和成本与微电子工业的要求不兼容。
因此，本发明的一个目的是公开一种电容性装置，该电容性装置具有使得能够设想一种保护纳米管束的完整性的制造方法的排列。
本发明的另一个目的是公开一种电容性装置，该电容性装置的制造方法比现有技术中已知的方法更容易执行。
发明内容
本发明的目的至少部分地由电容装性置来实现，该电容性装置包括：
-金属层，该金属层具有两个主面，两个主面分别被称为正面和背面；
-纳米管或纳米线束的网络，该纳米管或纳米线束网络从正面延伸，并以基本上垂直于所述正面的方式从基部朝向自由端延伸；
-连续的电容性叠组，该电容性叠组从其基部到其自由端以一致的方式覆盖金属层和纳米管或纳米线束，所述叠组包括上导电层和隔离层，该隔离层使上导电层与每个纳米管束以及金属层隔离，
该装置包括电容性区域和下接触区域，
在电容性区域中，上导电层围封纳米管或纳米线束和隔离层，而在下接触区域中，首先电容性叠组允许自由端被暴露，并且其次隔离层围封上导电层。
根据一个实施例，所述装置包括覆盖电容性区域的上电极，以便与上导电层电接触。
根据一个实施例，所述装置包括覆盖下接触区域的下电极，以便在下接触区域中电接触纳米管或纳米线束的自由端。
根据一个实施例，电容性叠组还包括插入在隔离层和纳米管或纳米线束之间的下导电层，下导电层将隔离层围封在下接触区域中。
根据一个实施例，下电极也与下导电层电接触。
根据一个实施例，下导电层包括氮化钛。
根据一个实施例，上导电层包括氮化钛。
根据一个实施例，隔离层包括氧化铝。
根据一个实施例，所述装置还包括插入在电容性区域和下接触区域之间的中性区域，并且在所述中性区域中，下隔离层被插入在金属层和纳米管或纳米线束之间。
根据一个实施例，中性区域被至少一层由绝缘材料制成的围封层覆盖。
根据一个实施例，至少一层的围封层包括氧化硅层和氮化硅层。
根据一个实施例，纳米管或纳米线束的长度在2μm到40μm之间，并且优选地，纳米管或纳米线束的长度在2μm到12μm之间。
根据一个实施例，金属层通过与金属层的正面相对的面中一个面被支撑在支撑基底上，有利地，介电层被插入在支撑基底和金属层之间。
本发明还涉及一种制造根据本发明的电容性装置的方法，所述方法包括以下步骤：
a)具有第一厚度E1的金属层的阳极氧化步骤，从所述金属层的正面开始，并且经过小于第一厚度的第二厚度，形成氧化物层；
b)对步骤a)中形成的氧化物层的选择性刻蚀步骤；
d)纳米管或纳米线束的网络的生长步骤
步骤a)被执行，使得步骤b)之后的金属层的暴露面具有纹理，所述纹理由具有平均深度P和平均横向尺寸D的凹腔的网络而形成，所述平均深度P和所述平均横向尺寸D被调整成：使得每个纳米管束起始于凹腔中，从所述凹腔延伸，并从基部朝向自由端以基本上垂直于所述金属层的方式延伸；
e)电容性区域的限定步骤，该步骤包括形成覆盖纳米管束的网络的第一介电层和第二介电层的叠组，以及在所述叠组中形成第一通孔，该第一通孔界定了接触区域；
f)连续的电容性叠组的形成步骤，该连续的电容性叠组以一致的方式从其基部到其自由端覆盖金属层和纳米管或纳米线束，所述叠组包括上导电层和隔离层，该隔离层使上导电层与每个纳米管束以及金属层隔离，
上导电层将纳米管或纳米线束和隔离层围封在电容性区域中；而在与电容性区域不同的下接触区域中，电容性叠组允许自由端被暴露，并且隔离层围封上导电层。
附图说明
在以下作为非限制性示例给出的根据本发明的电容性装置的描述中，其他特征和优点将变得清楚，在参考附图中：
图1是根据本发明的在垂直于金属层的正面的截面平面中的电容性装置的示意图；
图2示出了在纳米管束处的电容性叠组的细节的示意图；
图3是被支撑在支撑基底上的金属层的示意图；
图4示出了根据本发明的金属层的阳极氧化步骤；
图5示出了根据本发明的阳极氧化步骤期间形成的氧化物层的刻蚀步骤；
图6是使用扫描电子显微镜获得的图像，利用该图像能够在根据本发明的氧化物层的刻蚀步骤b)之后，观察导电材料层的暴露面的纹理；
图7示出了根据本发明的限定电容性区域、中性区域和下接触区域的步骤；
图8示出了根据本发明的纳米管束的网络的形成步骤；
图9是使用扫描电子显微镜获得的图像，该图像能够用于观察碳纳米管束，每个碳纳米管束起始于盘状物中并且基本上垂直于导电材料层延伸；
图10示出了根据本发明的纳米管束的网络的围封步骤d)；
图11示出了由在步骤d)期间形成的第一介电层对纳米管束的受保护部分的涂覆；
图12示出了根据本发明的接触区域对外部环境的暴露步骤e)；
图13示出了根据本发明的电容性叠组的形成步骤f)；
图14示出了在电容性区域和中性区域中的纳米管束的自由端处的电容性叠组的排列；
图15示出了在形成电容性叠组之后，纳米管束的倾斜截面，位置A、B、C和D示出了不同的高度；
图16A、图16B、图16C和图16D是由扫描电子显微镜在图15所示的位置A、B、C和D处获得的图像；
图17示出了根据本发明的上电极的形成步骤g)；
图18示出了根据本发明的下接触区域对外部环境的暴露步骤h)；
图19示出了根据本发明的下电极的形成步骤；
图20示出了在根据本发明的上电极和下电极处进行接触；
图21是在铝层的阳极氧化步骤期间，并且在存在磷酸(“A”点)、或存在硫酸(“B”点)、或存在草酸(“C”点)、或存在硒酸(“D”点)的情况下，盘状物或空腔的平均横向尺寸(垂直轴，以“nm”为单位)随施加的电势U(水平轴，以“V”表示)的函数的图形表示。
具体实施方式
本发明涉及一种电容性装置，该电容性装置具有以一致的方式沉积到纳米管束，特别是碳纳米管束的网络的电容性叠组。在这方面，纳米管束从金属层的正面延伸，并以基本上垂直于所述正面的方式从基部朝向自由端延伸，基本上垂直于所述正面。
连续的电容性叠组包括上导电层和隔离层，该隔离层使上导电层与每个纳米管束和金属层隔离。
电容性叠组的排列能够在电容性装置内限定电容性区域和下接触区域。特别地，电容性区域是上导电层围封纳米管束和隔离层的区域，而下接触区域首先是电容性叠组允许自由端被暴露的区域，其次是隔离层围封上导电层的区域。
图1示出了根据本发明的电容性装置10的示例。
电容性装置10具有金属层20，该金属层包括正面21和基本上平行于正面21的相对的背面22。
金属层20可以包括铝或铜。
金属层20的厚度能够在0.5μm到3μm之间。
根据一个特定实施例，金属层20的背面可以被支撑在支撑基底30上。有利地，介电层31能够被插入在支撑基底30和金属层20之间。
根据本发明的电容性装置还包括纳米管束40的网络，该纳米管束从正面21延伸，并以基本上垂直于所述正面的方式从基部41向自由端42延伸。
术语“网络”是指纳米管束的密集排列，特别是彼此之间的间隔等于50nm到500nm之间的平均距离D，有利地，等于50nm到300nm之间，特别是等于150nm。
术语“纳米管束”是指基本上彼此平行并且能够交织的一组纳米管。
该描述仅提到纳米管束，然而，本发明也能够使用纳米线来执行，并且更特别地使用镍纳米线和硅纳米线来执行。
纳米管束可以包括碳纳米管束。然而，本发明不限于此方面，并且本领域的专家可以考虑能够形成纳米管束的任何其他种类。
纳米管束的长度能够在2μm到40μm之间，并且优选地在2μm到12μm之间。
每个纳米管束能够起始于凹腔中，形成于金属层的正面上。在这方面，金属层20能够在其正面21上纹理化，所述纹理由具有平均深度P和平均横向尺寸D的凹腔网络的存在而形成，每个纳米管束从该凹腔网络开始延伸。有利地，平均横向尺寸D在50nm到500nm之间，有利地，在50nm到300nm之间，并且特别地等于150nm。同样有利地，平均深度P在10nm到20nm之间。
因此，考虑以凹腔形式的纹理化使得能够设想相对密集的纳米管束的网络，并且更特别地，获得纳米管束的横截面积与占用的表面积之比约为0.3的量级。特别地，该密度使得能够获得电容器的优化配置。
根据本发明的电容性装置10还包括电容性叠组50。电容性叠组50是连续的，并且从其基部41到其自由端42以一致的方式覆盖金属层20和纳米管束40。
换句话说，电容性叠组50至少部分地填充纳米管束之间的空间。更特别地，电容性叠组50覆盖金属层20(在纳米管束之间)和纳米管束的侧面。
电容性叠组50包括上导电层51和隔离层52，该隔离层使上导电层与每个纳米管束40和金属层20绝缘。
隔离层52可以包括氧化铝(Al2O3)。
上导电层51可以包括氮化钛(TiN)。
装置10包括电容性区域ZC和下接触区域ZCI。
电容性区域ZC是上导电层51围封纳米管束40和隔离层52的区域。换句话说，在该电容性区域ZC中，纳米管束40的自由端42被上导电层51覆盖(应当理解的是，在该区域中，隔离层52被插入在所述纳米管束和上导电层51之间)。图2示出了在纳米管束40的自由端处的电容性叠组50的层的排列。
电容性装置10可以包括覆盖电容性区域ZC的上电极60。因此，电容性区域ZC的排列使得上电极60能够与上导电层51直接电接触。上电极60能够被一层或多层绝缘材料66c、66d覆盖。能够通过层66c、66d形成金属螺柱61形式的接触(“上凸块冶金”-UBM)。
下接触区ZCI首先是电容性叠组50允许自由端42被暴露的区域，并且其次是隔离层52围封上导电层51的区域。
电容性装置10可以包括覆盖下接触区域ZCI的下电极70，以便在所述下接触区域ZCI中电接触纳米管束40的自由端42。由隔离层52对上导电层51的围封使得能够将上导电层51与下电极70电隔离。
下电极70能够被绝缘材料层66d覆盖。能够通过层66d形成金属螺柱71形式的接触(“上凸块冶金”-“UBM”)。
根据一个有利地实施例，电容性叠组可以包括例如由氮化钛制成的下导电层53，该下导电层被插入在隔离层和纳米管束之间，下导电层将隔离层围封在下接触区域中。因此，根据该变体，下电极也能够与下导电层电接触。
电容性装置10还可以包括被插入在电容性区域ZC和下接触区域ZCI之间的中性区域ZN。特别地，中性区域的特征在于存在下隔离层65，该下隔离层被插入在金属层20和纳米管束40之间。
一旦考虑，中性区域ZN能够被至少一层由绝缘材料制成的围封层66a、66b覆盖。特别地，至少一层围封层能够包括氧化硅层66a和覆盖氧化硅层66a的氮化硅层66b。
因此，所描述的电容性装置10具有的排列，使得能够在制造所述装置的方法期间保护纳米管束的完整性。在本说明书的其余部分中也描述了构成本发明一部分的方法。
因此，图3到图20示出了根据本发明的电容性装置的制造方法的示例。
特别地，该方法包括金属层20的提供，该金属层具有基本上平行的正面21和背面22(图3)。
金属层20可以包括金属，特别地，金属是选自铝、铜中的至少一种元素。
金属层20可以具有被称为第一厚度E1的初始厚度，该初始厚度等于或大于1.5μm，并且特别地，在1.5μm到4μm之间，例如等于4μm。
金属层20可以通过其背面22被支撑在支撑基底30上，特别是被支撑在硅基底上。
金属层20可以使用沉积或蒸发技术形成。
也能够在沉积金属层20之前形成介电层31，例如氧化硅层31。换句话说，如果经过考虑，介电层31被插入在金属层20和支撑基底30之间。
在图4中示出了根据本发明的方法包括的阳极氧化步骤a)，该步骤将由该金属层20的氧化反应，从金属层20的正面21开始形成氧化层20a。
阳极氧化步骤a)可以在酸浴中进行，特别是在包含选自硒酸、硫酸、草酸和磷酸中的至少一种酸的酸浴中进行。在这方面，可以将酸浴的温度保持在2℃到3.5℃之间，例如等于3℃。
在该阳极氧化步骤a)期间，通过氧化从正面21开始消耗金属层20，消耗的第二厚度E2小于第一厚度E1，从而形成氧化物层20a。有利地，第二厚度E2在0.5μm到3μm之间，例如1μm。
由于金属的阳极氧化，特别是铝的阳极氧化，是本领域技术人员已知的，并且在说明书末尾引用的文献[3]中进行了更特别地介绍，因此在本说明书的其余部分将不在详细描述该步骤。
阳极氧化步骤a)之后是液体刻蚀步骤b)，能够选择性地刻蚀在步骤a)中形成的氧化物层20a。
“选择性刻蚀”是指优先刻蚀面对金属层20的氧化物层20a的刻蚀。在这方面，如果金属层20由铝制成，可以使用磷酸或者甚至使用磷酸缓冲液选择性地刻蚀形成的包含氧化铝的氧化物层。
用扫描电子显微镜的观察(图6)，使发明人能够在步骤b)结束时观察金属层20的暴露面的纹理。该暴露面的纹理化特别地导致盘状物29或凹腔29的存在。
“盘状物”或“凹腔”是指存在于暴露面上的凹陷，该凹陷具有平均深度P和平均横向尺寸D。
特别地，平均横向尺寸D是盘状物开口的尺寸。
特别地，这两个参数P和D的调整取决于在阳极氧化步骤a)期间施加的条件和金属层20的性质。
本领域的专家知道如何调整阳极氧化条件以获得良好限定的P值和D值，因此在本专利申请中将不对其进行详细描述。
在这方面，图21是对于不同类型的电解质，平均横向尺寸D随施加的阳极氧化电势的函数的图形表示。该图非常清晰地表明，取决于所施加的阳极氧化条件，D能够等于30nm到550nm之间的任何值。
根据本发明的方法还可以包括电容性区域ZC、下接触区域ZCI以及可能地中性区域ZN的限定步骤c)(图7)。
特别地，步骤c)可以包括以下子步骤：
c1)使得下隔离层一致的沉积的子步骤；
c2)旨在将下隔离层仅保持在中性区域ZN中的光刻/刻蚀步骤。
在这方面，步骤c1)可以包括使用原子层沉积(ALD)技术或由铝层的阳极氧化形成例如由氧化铝制成的下隔离层。该技术使得能够在其被支撑的表面上形成相对一致的层，从而最佳地再现由金属层30的表面施加的纹理，特别是凹腔29的排列。
下隔离层65的厚度可以在例如10nm到100nm之间。
然后，在步骤c)之后是纳米管束40的生长步骤d)(图8)。纳米管束40使用标准技术形成。
特别地，碳纳米管束能够使用不同的前体和催化剂由DC-PECVD或DCVD在400℃的温度下形成。在这方面，说明书末尾引用的文献[4]、[5]、[6]和[7]描述了碳纳米管生长的条件。
纳米管束的平均长度L可以在2μm到40μm之间，并且有利地，在2μm到12μm之间。
图9是使用扫描电子显微镜对使用根据本发明的方法获得的纳米管束的观察。该图像清楚地示出了沿着基本上垂直于金属层20的方向以网状排列的纳米管束40，并且该纳米管束40起始于凹腔29中。基于此观察，发明人发现凹腔29有助于确定纳米管束的形成方向。
因此，根据本发明，调整平均深度P和平均横向尺寸D，使得每个纳米管束40起始于凹腔29中并且沿着基本垂直于金属层20的方向延伸。
有利地，步骤a)可以在一定条件下执行，以获得平均横向尺寸D在50nm到500nm之间，有利地，在50nm到300nm之间，特别地，等于150nm。
仍然有利地，步骤a)可以在一定条件下执行，以获得平均深度P在10nm到150nm之间。
步骤d)之后可以直接对纳米管束40的自由端进行等离子体处理步骤d1)，以调整纳米管束的延伸长度。
根据本发明的方法还包括围封网络的步骤e)。
特别地，图10示出的围封步骤包括形成第一介电层66a，然后形成覆盖网络(并且更特别地，覆盖纳米管束的自由端)的第二介电层66b。
第一介电层66a可以包括TEOS，并且第一介电层的厚度可以在100nm到1000nm之间，例如等于500nm。
第一介电层66a在其沉积期间(尽管不一致)涂覆从所述纳米管束40的自由端42延伸的每个纳米管束的被称为受保护部分40b的部分(图11)。特别地，可以形成第一介电层66a，使得该部分的长度不超过100nm。因此，可以理解，该部分的长度比纳米管束40的总长度短得多。
在本说明书的其余部分中，该方面的特别有利的性质将更加清楚地显现。
第二介电层66b，覆盖第一介电层66a形成，第二介电层可以包括氮化硅，并且第二介电层的厚度可以在100nm到500nm之间。
根据本发明的方法包括将电容性区域ZC暴露于外部环境的步骤e)(图12)。
特别地，该步骤e)包括在第二介电层66b中限定第一图案67，使得该层形成硬掩模。可以理解，第一图案67仅仅是在第二介电层66b中形成的通孔。特别地，该第一图案67界定了电容性区域ZC。
该第一图案67的形成可以包括光刻和刻蚀步骤，以及用于去除光敏树脂的剥离步骤。
步骤e)还包括刻蚀，特别是干法刻蚀，通过由第二介电层66b形成的硬掩模刻蚀第一介电层66a，从而形成与第一图案67一致的第一开口67a，因此，将电容区ZC暴露在外部环境中。
然后，在步骤e)之后进行步骤f)，使用原子层沉积技术形成电容性叠组50(图13)。该沉积技术，特别是一致性的沉积技术，将所述叠组沉积在纳米管束之间的空间之间，并且更特别地，将所述叠组沉积在仍然被第一介电层和第二介电层掩盖的中性区域和下接触区域中。
因此，步骤f)依次包括形成下导电层53(对于使用导电材料获得的结构，可以不考虑该层)、隔离层52和上导电层51。
可以理解的是，在一致性的沉积步骤f)之后，电容性叠组覆盖纳米管束40之间的金属层，但是也从基部到自由端覆盖了这些纳米管束。
在这方面，为了验证在纳米管束上的电容性叠组的一致性，发明人已经通过扫描电子显微镜在图15所示的不同位置A、B、C和D上对纳米管束进行了观察。在图16A、图16B、图16C和图16D中给出了用扫描电子显微镜观察的结果。这些图证实了以一致性的方式在纳米管束40上形成电容性叠组50的可能性。
在该沉积期间未被保护的第二电介质层66b也被电容性叠组50覆盖。
同样重要的是，在下接触区域ZCI和中性区域ZN，纳米管束的被保护部分40b未被电容性叠组50覆盖。更特别地，在这两个区域中，隔离层52和下导电层53(如果考虑的话)围封上导电层51。
因此，图14示出了由上导电层51、隔离层52和下导电层53形成的电容叠层50的排列。因此，如该图14所示，在电容性区域ZC中，电容性叠组50完全涂覆纳米管束(特别是自由端)。另一方面，在中性区域ZN中(在下接触区域ZCI中效果相同)，被保护的部分未被电容性叠组50覆盖。更特别地，在该区域中，上导电层51被隔离层52和下导电层51完全围封。
如下所述的这种排列使得能够分别在上导电层51和下导电层53中进行电接触，而无需使纳米管束40暴露于可能损坏它们的方法步骤中。
因此，根据本发明的方法包括在步骤g)期间形成覆盖电容性区域ZC的上电极60。上电极60能够轻微地覆盖在中性区域ZN中的层66a和66b。上电极60的形成是本领域技术人员已知的，因此不再进一步详细描述。步骤g)还可以包括在形成上电极60之后剥离覆盖第二介电层66b的电容性叠组。然而，应当理解，电容性叠组的被上部电极60覆盖的部分被保留。
图18示出了旨在将下接触区ZCI暴露于外部环境的步骤h)。
特别地，该步骤h)包括以下步骤：
h1)形成覆盖上电极和第二介电层66b的第三介电层66c；
h2)在第二介电层66b和第三介电层中限定第二图案68，使得后者形成硬掩模。可以理解的是，第二图案68仅仅是在第二介电层66b和第三介电层中形成的通孔。特别地，该第二图案68限定了下接触区域ZCI。
该第二图案68的形成可以包括光刻和刻蚀步骤，以及用于去除光敏树脂的剥离步骤。
步骤h)还包括刻蚀子步骤h3)，特别是干法刻蚀，通过由第二介电层66b和第三介电层形成的硬掩模刻蚀第一介电层66a，从而形成与第二图案68一致的第二开口68a，因此，将下接触区域ZCI暴露在外部环境。
然后，在步骤h)之后，按照与用于形成上电极60的相似的流程形成下电极70(图19)。
最后，通过形成钝化层66d，终止制造电容性装置的方法，并在两个接触点打开该钝化层，从而提供到上电极60到下电极70的电通路。
特别地，接触点是金属螺柱61和71(“上凸块冶金”(UBM))。
参考文献
[1]A.M.Saleem et al.,“Fully solid-state integrated capacitors basedon carbon nanofibers and dielectrics with specific capacitances higher than200nF/mm2”,IEEE 69th electronic Components and Technology conference,pages1870-1876,2019；
[2]A.M.Saleem et al.,“Low temperature and cost-effective growth ofvertically aligned carbon nanofibers using spin-coated polymer-stabilizedpalladium nanocatalyst”,Sci.Technol.Adv.Mater.,vol.16,No.1,page 015007,2015；
[3]Kikuchi Tatsuya et al.,“Porous Aluminium Oxide formed by Anodizingin Various Electrolyte Species”,Current Nanoscience,11(5),560-571,2015；
[4]J.Dijon et al.,“How to switch from a tip to base growth mechanismin carbon nanotube growth by catalytic chemical vapour deposition”,Carbon,Vol.48,Issue 13,pages 3953-3963,2010；
[5]S.Liatard et al.,“Vertically-aligned carbon nanotubes on aluminumas a light-weight positive electrode for lithium-polysulfide batteries”,Chem.Commun.,51,7749,2015；
[6]US 10370759；
[7]R.Ramos et al.,《Nanocarbon interconnects combining vertical CNTinterconnects and horizontal graphene lines》,IEEE International Interconnecttechnology conference/Advanced Metallization Conference,23-26 May 2016.
Claims (18)
1.一种电容性装置(10)，包括：
-金属层(20)，所述金属层具有两个主面，所述两个主面分别被称为正面(21)和背面(22)；
-纳米管或纳米线束(40)的网络，所述纳米管或纳米线束的网络从所述正面(21)延伸，并以基本上垂直于所述正面的方式从基部(41)向自由端(42)延伸；
-连续的电容性叠组(50)，所述电容性叠组从所述基部(41)到所述自由端(42)以一致的方式覆盖所述金属层(20)和所述纳米管或纳米线束(40)，所述叠组包括上导电层(51)和隔离层(52)，所述隔离层使所述上导电层(51)与所述每个纳米管束以及所述金属层(20)隔离，
所述装置包括电容性区域(ZC)和下接触区域(ZCI)，
在所述电容性区域(ZC)中，所述上导电层(51)围封所述纳米管或纳米线束(40)和所述隔离层(52)；而在所述下接触区(ZCI)中，所述电容性叠组(50)允许所述自由端暴露，并且所述隔离层(52)围封所述上导电层(51)。
2.根据权利要求1所述的装置，其中，所述装置包括覆盖所述电容性区域(ZC)的上电极(60)，以便与所述上导电层(51)电接触。
3.根据权利要求1或2所述的装置，其中，所述装置包括覆盖所述下接触区域(ZCI)的下电极(70)，以便在所述下接触区域(ZCI)中电接触所述纳米管或纳米线束(40)的自由端。
4.根据权利要求1到3中任一项所述的装置，其中，所述电容性叠组(50)还包括插入在所述隔离层(52)和所述纳米管或纳米线束(40)之间的下导电层(53)，所述下导电层(53)将所述隔离层(52)围封在所述下接触区域(ZCI)中。
5.根据权利要求3和4所述的装置，其中，所述下电极(70)也与所述下导电层(53)电接触。
6.根据权利要求4或5所述的装置，其中，所述下导电层(53)包括氮化钛。
7.根据权利要求1到6中任一项所述的装置，其中，所述上导电层(51)包括氮化钛。
8.根据权利要求1到7中任一项所述的装置，其中，所述隔离层包括氧化铝。
9.根据权利要求1到8中任一项所述的装置，其中，所述装置还包括插入在所述电容性区域(ZC)和所述下接触区域(ZCI)之间的中性区域(ZN)，并且在所述中性区域中，所述下隔离层(65)被插入在所述金属层(20)和所述纳米管或纳米线束(40)之间。
10.根据权利要求9所述的装置，其中，所述中性区域(ZN)被至少一层(66a，66b)覆盖，所述围封层由绝缘材料制成。
11.根据权利要求10所述的装置，其中，所述至少一层围封层(66a，66b)包括氧化硅层和氮化硅层。
12.根据权利要求1到11中任一项所述的装置，其中，所述纳米管或纳米线束(40)的长度在2μm到40μm之间，并且优选地，所述纳米管或纳米线束(40)的长度在2μm到12μm之间。
13.根据权利要求1到12中任一项所述的装置，其中，所述金属层(20)是厚度在0.5μm到3μm之间的铝层，在所述金属层的所述正面(21)上具有纹理，所述纹理由具有平均深度P和平均横向尺寸D的凹腔的网络形成，所述每个纳米管束从所述凹腔开始延伸。
14.根据权利要求13所述的装置，其中，所述平均横向尺寸D在50nm到500nm之间，有利地，在50nm到300nm之间，并且尤其是，等于150nm。
15.根据权利要求13或14所述的装置，其中，所述平均深度P在10nm到150nm之间。
16.根据权利要求1到15中任一项所述的装置，其中，所述纳米管束(40)是碳纳米管束。
17.根据权利要求1到16中任一项所述的电容性装置，其中，所述金属层(20)通过金属层的与所述正面(21)相对的面中的一个面被支撑在支撑基底(30)上，有利地，介电层(31)被插入在所述支撑基底(30)和所述金属层(20)之间。
18.根据权利要求1到17中任一项所述的制造电容性装置的方法，所述方法包括以下步骤：
a)具有第一厚度E1的金属层(20)的阳极氧化步骤，从所述金属层(20)的所述正面(21)开始，并且经过小于所述第一厚度的第二厚度E2，形成氧化物层；
b)对所述步骤a)中形成的所述氧化物层的刻蚀步骤；
d)所述纳米管束的网络(40)的生长步骤；
所述步骤a)被执行，使得所述步骤b)之后的所述金属层(20)的暴露面具有纹理，所述纹理由具有平均深度P和平均横向尺寸D的所述凹腔的网络形成，所述平均深度P和所述平均横向尺寸D被调整成：使得所述每个纳米管束起始于凹腔中，从所述凹腔延伸并从所述基部(41)朝向所述自由端(42)以基本上垂直于所述金属层的方式延伸；
e)所述电容性区域(ZC)的限定步骤，所述步骤包括形成覆盖所述纳米管束的网络的第一介电层和第二介电层的叠组，以及在所述叠组中形成第一通孔，所述第一通孔界定了接触区域；
f)所述连续的电容性叠组(50)的形成步骤，所述连续的电容性叠组以一致的方式从所述基部(41)到所述自由端42覆盖所述金属层(20)和所述纳米管束(40)，所述叠组包括所述上导电层(51)和所述隔离层(52)，所述隔离层使所述上导电层(51)与所述每个纳米管束以及所述金属层(20)隔离，
所述上导电层(51)将所述纳米管束(40)和所述隔离层(52)围封在所述电容性区域(ZC)中；而在与所述电容性区域(ZC)不同的所述下接触区域(ZCI)中，所述电容性叠组(50)允许所述自由端被暴露，并且所述隔离层(52)围封所述上导电层(51)，
g)在所述电容性区域(ZC)中形成所述上电极(60)，h)在所述下接触区域(ZCI)中形成所述下电极(70)。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR2001481A FR3107372B1 (fr) | 2020-02-14 | 2020-02-14 | Dispositif capacitif |
| FR2001481 | 2020-02-14 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113346019A true CN113346019A (zh) | 2021-09-03 |
Family
ID=70918572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110190049.8A Pending CN113346019A (zh) | 2020-02-14 | 2021-02-18 | 电容性装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11916101B2 (zh) |
| EP (1) | EP3866181A1 (zh) |
| CN (1) | CN113346019A (zh) |
| FR (1) | FR3107372B1 (zh) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7126207B2 (en) * | 2005-03-24 | 2006-10-24 | Intel Corporation | Capacitor with carbon nanotubes |
| KR100771546B1 (ko) * | 2006-06-29 | 2007-10-31 | 주식회사 하이닉스반도체 | 메모리 소자의 커패시터 및 형성 방법 |
| US7645669B2 (en) * | 2007-02-16 | 2010-01-12 | Sharp Laboratories Of America, Inc. | Nanotip capacitor |
| US20100148221A1 (en) * | 2008-11-13 | 2010-06-17 | Zena Technologies, Inc. | Vertical photogate (vpg) pixel structure with nanowires |
| FR2952048B1 (fr) * | 2009-11-03 | 2011-11-18 | Thales Sa | Micro-commutateur capacitif comportant un drain de charges a base de nanotubes orientes sur l'electrode basse et procede de fabrication |
| KR20140138701A (ko) * | 2012-03-22 | 2014-12-04 | 캘리포니아 인스티튜트 오브 테크놀로지 | 세장형 몸체들을 갖는 전도성 엘리먼트들의 어레이를 포함하는 마이크로스케일 및 나노스케일 커패시터들 |
| FR3006237B1 (fr) | 2013-05-28 | 2015-06-26 | Commissariat Energie Atomique | Substrat conducteur electrique sur au moins une de ses faces muni d'un empilement de couches minces pour la croissance de nanotubes de carbone (ntc) |
| US9349789B1 (en) * | 2014-12-09 | 2016-05-24 | International Business Machines Corporation | Coaxial carbon nanotube capacitor for eDRAM |
-
2020
- 2020-02-14 FR FR2001481A patent/FR3107372B1/fr active Active
-
2021
- 2021-02-09 US US17/171,028 patent/US11916101B2/en active Active
- 2021-02-12 EP EP21156852.2A patent/EP3866181A1/fr active Pending
- 2021-02-18 CN CN202110190049.8A patent/CN113346019A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US11916101B2 (en) | 2024-02-27 |
| FR3107372B1 (fr) | 2022-02-04 |
| US20210257445A1 (en) | 2021-08-19 |
| FR3107372A1 (fr) | 2021-08-20 |
| EP3866181A1 (fr) | 2021-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4493686B2 (ja) | コンデンサ及びその製造方法 | |
| US8064189B2 (en) | Capacitor structure to enhance capacitive density and reduce equivalent series inductance | |
| JP4907594B2 (ja) | コンデンサ及びその製造方法 | |
| US9484302B2 (en) | Semiconductor devices and methods of manufacture thereof | |
| JP2005123607A (ja) | エアーギャップを選択的に形成する方法及び当該方法により得られる装置 | |
| US8390987B2 (en) | High energy density storage material device using nanochannel structure | |
| KR20080065996A (ko) | 측방향으로 성장한 나노튜브 및 형성 방법 | |
| JP5474805B2 (ja) | 基板上にｍｅｍｓ素子を製造する方法 | |
| CN113165868B (zh) | 用于堆叠体沉积的增强的纳米线结构 | |
| EP3279932B1 (en) | A semiconductor device and manufacture thereof | |
| US20080096345A1 (en) | Nanoelectrochemical cell | |
| TWI746518B (zh) | 電容器 | |
| JP7391741B2 (ja) | 構造体 | |
| CN113346019A (zh) | 电容性装置 | |
| TWI306306B (en) | Capacitor structure and method for preparing the same | |
| US20220399167A1 (en) | High-density capacitive device having well-defined insulating areas | |
| TW202219997A (zh) | 包括被具有電隔離阻障的溝槽圍繞的陽極多孔區域的裝置以及相應的方法 | |
| US20220301784A1 (en) | High-density capacitive device and method for manufacturing such a device | |
| JP6187008B2 (ja) | 金属充填構造体の製造方法及び金属充填構造体 | |
| US20230138497A1 (en) | Nanowire array structures for integration, products incorporating the structures, and methods of manufacture thereof | |
| US7033887B2 (en) | Process for producing an integrated electronic circuit that includes a capacitor | |
| CN118251121A (zh) | 包括阳极多孔氧化物区域的集成装置及其制造方法 | |
| CN116601729A (zh) | 具有嵌入多孔介质中的通孔的电容器结构 | |
| JPS583259A (ja) | たて型キヤパシタの製造方法 | |
| TW201118983A (en) | Method of reducing wordline shorting |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |