KR20080065996A - 측방향으로 성장한 나노튜브 및 형성 방법 - Google Patents

측방향으로 성장한 나노튜브 및 형성 방법 Download PDF

Info

Publication number
KR20080065996A
KR20080065996A KR1020087010294A KR20087010294A KR20080065996A KR 20080065996 A KR20080065996 A KR 20080065996A KR 1020087010294 A KR1020087010294 A KR 1020087010294A KR 20087010294 A KR20087010294 A KR 20087010294A KR 20080065996 A KR20080065996 A KR 20080065996A
Authority
KR
South Korea
Prior art keywords
nanotubes
lateral opening
forming
metal catalyst
lateral
Prior art date
Application number
KR1020087010294A
Other languages
English (en)
Other versions
KR101354747B1 (ko
Inventor
마리우스 케이. 올로우스키
샤히드 라우프
피터 엘. 지. 벤트제크
Original Assignee
프리스케일 세미컨덕터, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프리스케일 세미컨덕터, 인크. filed Critical 프리스케일 세미컨덕터, 인크.
Publication of KR20080065996A publication Critical patent/KR20080065996A/ko
Application granted granted Critical
Publication of KR101354747B1 publication Critical patent/KR101354747B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/734—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
    • Y10S977/742—Carbon nanotubes, CNTs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/89—Deposition of materials, e.g. coating, cvd, or ald
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/89—Deposition of materials, e.g. coating, cvd, or ald
    • Y10S977/891—Vapor phase deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/939—Electron emitter, e.g. spindt emitter tip coated with nanoparticles

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

반도체 디바이스(10)는 측방향 도전체, 또는 카본과 같은 나노튜브로 형성된 트레이스를 갖는다. 희생층(16)은 기판 위에 놓여서 형성된다. 유전체 층(18)은 희생층 위에 놓여 형성된다. 측방향 개구(34)는 2열의 금속 촉매 사이에 위치하는 유전체 층과 희생층의 일부를 제거함으로써 형성된다. 측방향 개구는 나노튜브를 성장시키는 제약 공간으로서 사용되는 목 부분과 캐비티 부분을 포함한다. 플라즈마(36)는 나노튜브의 형성 방향을 제어하는 전계를 형성하는 전하를 적용하는데 사용된다. 각 열의 금속 촉매로부터의 나노튜브(42, 44)는 측방향으로 성장하여 하나의 나노튜브와 인접하거나 나노튜브로 병합된다. 나노튜브에의 컨택트는 목 부분(24)이나 금속 촉매(20, 22)의 열로부터 만들어질 수 있다.
촉매 라이너, 카본 나노튜브, 절연층, 캐비티

Description

측방향으로 성장한 나노튜브 및 형성 방법{LATERALLY GROWN NANOTUBES AND METHOD OF FORMATION}
본 발명은 일반적으로 집적 회로에 관한 것이며, 좀더 구체적으로는 측방향으로 성장하는 나노튜브에 관한 것이다.
낮은 저항으로 인해서, 구리 상호접속(interconnect)의 사용은 알루미늄보다 훨씬 개선되었다. 리소그래피에서의 계속된 개선 및 더 높은 밀도의 이득으로 구동된 처리로 인해서 치수가 감소함에 따라서, 구리는 상호접속 치수에서의 대응하는 비율에 반대되는 특징을 나타낸다. 이러한 구리의 최종적인 문제점을 극복하는 데 있어서의 전망을 보여주는 한가지 재료가 카본 나노튜브이다. 약 10 나노미터의 지름을 갖는 카본 나노튜브는 성장할 수 있고, 동일한 치수의 구리보다 훨씬 낮은 저항을 갖는다. 카본 나노튜브에서는 묶음(bundle)을 가지거나 보다 큰 지름을 갖도록 함으로써 보다 낮은 저항이 이용가능하다. 니켈 및 실리콘 나노튜브와 같은 일부 논-카본(non-carbon) 나노튜브는 금속이며, 또한 상호접속 도전체 후보일 수 있다. 10 나노미터에서의 구리선은 도전사항이지만, 곧 제조가능하게 될 것으로 기대된다. 그러나, 구리가 단면영역과 10 나노미터의 폭에서의 저항 사이에서 선형 관계를 나타내면, 저항률은 예측되는 것보다 훨씬 큰 치수로 증가한다.
카본 나노튜브에서의 난관 중의 하나는, 반도체 내의 상호접속층을 제조하는데 바람직한, 측방향으로 형성시 어려움이 있다는 것이다. 대부분의 카본 나노튜브들은, 되는대로 임의로 성장된다. 최근에는, 수직으로 성장시키는 방법이 발견되었다. 이들 양쪽 모두 카본 나노튜브의 비아에 대한 유익한 특성을 보여주는데 유용하지만, 어느 것도 요구되는 구리 상호접속층의 대체를 달성하지는 못했다.
따라서, 나노튜브를 이용해서 보다 실행가능하게 반도체의 제조하는 방식으로, 나노튜브, 특히 카본 나노튜브를 측방향으로 만들 수 있도록 하는 요구가 있다.
본 발명은, 첨부되는 도면들의 형태로 제한 방법이 아닌 예시의 방법으로 도시되며, 유사한 참조 번호는 유사한 구성요소를 나타낸다.
도 1은 본 발명의 일 실시예에 따른 프로세스의 한 스테이지에서의 반도체 디바이스의 단면도이다.
도 2는 프로세스에 후속하는 스테이지에서의 도 1의 반도체 디바이스의 단면도이다.
도 3은 프로세스의 후속하는 스테이지에서의 도 2의 반도체 디바이스의 단면도이다.
도 4는 프로세스의 후속하는 스테이지에서의 도 3의 반도체 디바이스의 단면도이다.
도 5는 프로세스의 후속하는 스테이지에서의 도 4의 반도체 디바이스의 단면 도이다.
도 6은 프로세스의 후속하는 스테이지에서의 도 5의 반도체 디바이스의 단면도이다.
도 7은 도 6의 반도체 디바이스의 정면도이다.
도 8은 프로세스의 후속하는 스테이지에서의 도 6의 반도체 디바이스의 단면도이다.
도 9는 프로세스의 후속하는 스테이지에서의 도 8의 반도체 디바이스의 단면도이다.
도 10은 도 9의 반도체 디바이스의 정면도이다.
도 11은 프로세스의 후속하는 스테이지에서의 도 9의 반도체 디바이스의 단면도이다.
일 관점에서, 중간층은 다른 두 층에 대해서 선택적으로 에칭가능한 다른 2 층 사이에 샌드위치된다. 다른 두 층의 상부층 및 중간층을 통해서 일직선으로 3개의 홀이 만들어진다. 하나의 홀은, 단부 홀(end holes)인 다른 2개의 홀 사이의 실질적으로 중간에 있는 중앙 홀이다. 중앙 홀은 촉매 라이너가 단부 홀에 형성되는 동안 커버된다. 이후 단부 홀은 커버되고, 중앙 홀은 노출된다. 촉매를 갖는 2개의 단부 홀 사이에서 중간층의 일부를 제거하는데 등방성 에치가 사용된다. 촉매 라이너가 중간층과 인접하는 측면을 따라서 노출될 때까지 에치가 계속된다. 촉매 라이너의 측면이 노출되면서, 프리커서(precursor)가 중앙 홀을 통해서 촉매 라이너에 도달하도록 함으로써 카본 나노튜브 성장이 달성된다. 성장은 카본 나노튜브가 결합될 때까지 계속된다. 도전성 플러그는, 2개의 카본 나노튜브가 전기적으로 확실히 접속되도록 중앙 홀 내에 형성될 수 있다. 이것은 2개의 단부 홀에 접속하는 측방향 카본 나노튜브 라인을 완성한다. 비아는 중앙 홀뿐만 아니라 단부 홀에도 만들어진다. 이것은 도면과 이하의 설명을 참조하면 보다 잘 이해될 것이다.
도 1에는 능동 회로(12), 절연층(14), 절연층(16), 및 절연층(18)을 갖는 반도체 디바이스(10)가 도시된다. 능동 회로(12)는 반도체 기판에 또한 반도체 기판 상에 형성된 트랜지스터와 다른 회로 소자의 컬렉션이다. 능동 회로(12)는 소정의 기능을 위한 것일 수 있으며, 위에 놓인 상호접속층에 접속되는 비아를 가질 필요가 있다. 절연층(14)은 형성될 상호접속층과 본 예에서의 능동 회로(12) 사이의 층간 유전체로서 기능한다. 대안적으로, 절연층(14)은 다른 상호접속층 위에 놓일 수 있다. 절연층(16)은 절연층(14 및 18)에 관련해서 선택적으로 에치될 수 있는 재료로 되어 있다. 본 예시에서, 절연층(14 및 18)은 실리콘 옥사이드(silicon oxide)이며, 절연층(16)은 실리콘 니트라이드(silicon nitride)이다.
도 2에는, 절연층(18 및 16)을 통해서 개구(20, 22 및 24)를 형성한 후의 반도체 디바이스(10)가 도시된다. 개구(24)는 바람직하게는 실질적으로 개구들(20 및 22) 사이의 중앙에 위치한다.
도 3에는 개구(20 및 22)가 노출된 채 남겨진 개구(24) 위로 마스킹 층(masking layer)(26)을 형성한 후의 반도체 디바이스(10)가 도시된다. 마스킹 층의 형성 후, 촉매 라이너(28)가 개구(20 및 22)에 형성된다. 촉매 라이너(28)는 또한 마스킹 층(26)을 커버한다. 촉매 라이너(28)는, 카본 나노튜브를 성장시키기 위한 씨드 층(seed layer)으로서 작용하는 능력에 대해서 선택된다. 그러한 하나의 재료가 코발트이다. 개별 촉매 재료는 하나이거나 조합일 수 있다. 다른 선택은 철, 몰리브덴, 및 니켈을 포함할 수 있다. 다른 재료는 이러한 목적에도 효과적일 수 있다. 마스킹 층(26)은 바람직하게는 포토레지스트이지만, 다른 마스킹 재료일수 있다. 포토레지스트는, 직접 패터닝될 수 있기 때문에 특히 이롭고, 리프트 오프(lift off) 프로세스에서 포토레지스트 위에 피착된 재료를 제거하는데 유용하다.
도 4에는 촉매 라이너(28) 상의 금속 라이너(30)와 금속 라이너(30) 상의 금속 플러그 층(32)을 형성한 후의 반도체 디바이스(10)가 도시된다. 금속 라이너(30)는 바람직하게는 탄탄륨(tantalum)이다. 다른 재료는 알루미늄, 탄탈륨 니트라이드, 카본 나노튜브, 및 티타늄 니트라이드를 포함한다. 다른 도전 재료들 또한 유효하다. 금속 플러그 층(32)은 바람직하게는 구리이다. 텅스텐 또한 사용될 수 있는 다른 금속이다. 플러그로서 효과적일 수 있는 다른 재료는, 적절한 라이너와 촉매로 개구(20 및 22)에 선택적으로 피착될 수 있는 도전성이 뛰어난 다른 나노튜브이다. 니켈 나노튜브는 이런 식으로 사용될 수 있다. 다른 재료 또한 플러그로서 유효할 수 있다.
도 5에는, 촉매 라이너(28), 금속 라이너(30), 및 마스킹 층(26) 위에 있는 금속 플러그 층(32)을 제거하는 효과를 갖는 리프트 오프 프로세스에 의해서 마스 킹 층(26)을 제거한 후의 반도체 디바이스(10)가 도시된다. CMP(chemical mechnical polishing) 단계는 촉매 라이너(28), 금속 라이너(30), 및 개구(20 및 22)에 존재하지 않는 금속 플러그 층(32)의 잔여물을 제거하는데 사용된다.
도 6에는 개구들(20 및 22) 사이의 영역에서 절연층(16)을 제거하는 등방성 에칭을 적용한 후의 반도체 디바이스(10)가 도시된다. 이는 촉매 라이너(28)의 외측벽을 개구들(20 및 22) 사이의 영역에서 노출시킨다. 이 예시에서 옥사이드인 절연층(14 및 18)과 니트라이드인 층(16)에 있어서는, 습식 에천트(wet echant)가 효과적이다. 예를 들어, 고온 인산(hot phosphoric acid)은 이 경우에서의 효과적인 습식 에천트이다. 건식 에칭은 또한, 예를 들면 제논(xenon) 및 불소 플라즈마를 사용할 수 있다. 이후, 개구(24)는 개구(20 및 22)의 촉매 라이너(28) 사이의 영역 내의 캐비티(34)로 열려있는 목(neck)과 비슷하다.
도 7에는 도 6에 도시된 바와 같은 반도체 디바이스(10)의 정면도가 도시된다. 이것은 등방성 에칭이 실질적으로 원형인 캐비티(34)가 됨을 보여준다. 하나의 대안은 먼저 트렌치(trench)를 형성하고 그 트렌치에 층(16)을 형성하는 것이다. 트렌치 접근법은 개구(20, 22, 및 24)의 형성에서의 트렌치의 정렬을 요구한다. 또한 추가적인 처리 단계를 요구한다.
도 8에는, 촉매 라이너(28)로부터 카본 나노튜브를 형성하는 프리커서를 위한 플라즈마(36)의 적용 후의 반도체 디바이스(10)가 도시된다. 이 예시에서, 프리커서는 바람직하게는 아세틸렌과 수소이다. 다른 예에서 아세틸렌의 대체물은 다른 탄화수소(hydro-carbon)이다. 또한 다른 플라즈마가 가능하다. 수소를 대신 할 수 있는 대체물은 NH3 및 아르곤을 포함한다. 플라즈마는 개구(24)를 따르는 전자로부터의 음 전하 및 개구(24) 아래 캐비티(34)의 바닥 상의 양이온(positively charged ions)으로부터의 양 전하(38)를 확립하는 효과를 갖는다. 이 타입의 충전 배치는 일반적으로 유해한 것으로 간주되는 플라즈마로부터 공지된 효과이다. 그러나, 이 경우, 전하 배치는 양 전하(38)와, 나노튜브 성장을 위한 성장 방향을 설정하는 촉매 라이너(28) 사이에 전계(40)를 설정하는데 유용하다. 더욱이, 플라즈마 피착에 앞서 전하 확립 단계를 제공하는데 편리할 것이다. 예를 들면, 아르곤 만의 플라즈마 단계는 이러한 목적에 효과적일 수 있다.
도 9에는, 심(seam; 46)에서 만나는 카본 나노튜브(42)와 카본 나노튜브(46)를 형성하게 하는 플라즈마(36)를 적용한 효과 후의 반도체 디바이스(10)가 도시된다. 심(46)에서 전기 컨택트를 확립하기 위한 하나의 접근법은 두 카본 나노튜브를 플라즈마로 용접하는 것이다.
도 10에는, 도 9에 도시된 단면도의 정면에서의 반도체 디바이스(10)가 도시된다. 이것은 카본 튜브(42)가 촉매 라이너(28)로부터 개구(24)까지 일직선으로 형성된 것을 보여준다. 이것은 카본 튜브(42 및 44)가 절연층(18) 아래에 있지만 개구(20, 22 및 24)에서 접촉할 수 있음을 보여준다.
도 11에는, 카본 나노튜브(42 및 44)가 전기적으로 접속되어 촉매 라이너(28) 사이에 연속적인 도전성 라인을 형성하는 것을 확보하는 도전성 플러그(48)를 형성한 후의 반도체 디바이스(10)가 도시된다. 나노튜브들(42 및 44) 사이에 신뢰성 높은 컨택트가 만들어지면 도전성 플러그(48)는 필요하지 않을 수 있다. 또한 도전성 플러그(48)는 도전성 라인에 컨택트를 만들기 위해서 비아에 가까운 위치를 제공한다. 개구(20 및 22) 내의 금속 플러그 층의 잔여 부분은 또한 비아를 만들기에 편리한 위치를 만든다. 또한, 능동 회로(12) 또는 아래에 놓인 다른 상호접속층을 만들기 위해서 비아는 절연층(16)의 형성에 앞서 절연층(14)을 통해서 형성될 수 있다.
도시의 목적으로 본 명세서에서 선택된 실시예에 대한 다양한 변형 및 수정을 당업자는 이미 알 것이다. 예를 들면, 카본 나노튜브 이외에 다른 나노튜브가 사용될 수 있다. 실제로는, 도전성 나노튜브보다는, 측방향의 절연 나노튜브를 갖는 것이 바람직할 수 있다. 그러한 경우, 보론 니트라이드 나노튜브가 사용될 수 있다. 그러한 경우에는 적어도 프리커서가 다를 것이다. 그러한 하나의 프리커서가 보라진(borazine)이다. 또한 트렌치가 절연층(16)에 대해서 먼저 형성되면, 나노튜브의 성장을 위해서 플라즈마가 사용될 필요가 없다. 플라즈마는 나노튜브의 저온 형성에 유익한 것과 같은 다른 이유로 여전히 유익할 수 있다. 또한, 긴 상호접속 라인은 상술한 바와 같이 나노튜브의 일부로부터 제조될 수 있다. 그것은 여분의 길이를 넘는 축적된 저항으로 인해서 중대한 신호 지연의 원인이기 때문에, 저항을 줄이는 것은 글로벌 상호접속 라인과 같은 긴 상호접속 라인에 대해서 특히 중요하다. 그러한 수정 및 변형이 본 발명의 취지를 벗어나지 않는 범위에 대해서, 이하의 특허청구범위의 적절한 해석에 의해서만 평가되는 그 범위 내에 포함되도록 의도된다.

Claims (20)

  1. 나노튜브를 측방향으로 성장시키는 방법으로서,
    2개의 금속 촉매들 사이에 확장되는, 목 부분과 캐비티 부분을 포함하는 측방향 개구를 형성하는 단계와,
    상기 측방향 개구의 캐비티 부분을 제약 공간(constrained space)으로서 이용하여, 상기 금속 촉매 각각으로부터 방사상 방향으로 나노튜브를 성장시켜서 상기 2개의 금속 촉매 사이에 연속적인 측방향 전기 도전체를 형성하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서,
    상기 측방향 개구의 목 부분 위에 플라즈마를 형성하여, 상기 나노튜브의 성장을, 상기 2개의 금속 촉매 사이의 실질적인 직선 경로 내로 배타적으로 제한하는 단계를 포함하는 방법.
  3. 제2항에 있어서,
    상기 플라즈마로부터, 상기 측방향 개구의 목 부분을 따라서 상기 목 부분 아래의 캐비티 부분의 하부면상에 전하를 피착하여, 상기 나노튜브의 성장 방향을 제어하는 측방향 개구의 캐비티 부분 내에 방사상의 전계를 유도하는 단계를 더 포함하는 방법.
  4. 제1항에 있어서,
    상기 측방향 개구를 형성하는 단계는,
    기판을 제공하는 단계와,
    상기 기판 위에 놓이는 희생층을 형성하는 단계와,
    상기 희생층 위에 놓이는 절연층을 형성하는 단계와,
    상기 절연층과 희생층을 에칭하여, 상기 두 금속 촉매 사이의 희생층을 제거함으로써 상기 측방향 개구를 형성하는 단계
    를 더 포함하는 방법.
  5. 제1항에 있어서,
    기판을 제공하는 단계와,
    상기 기판 위에 놓이는 희생층을 형성하는 단계와,
    상기 희생층 위에 놓이는 절연층을 형성하는 단계와,
    상기 절연층과 상기 희생층을 에칭하여, 상기 2개의 금속 촉매에 대한 위치를 정의하는 제1 개구 및 제2 개구를 형성하는 단계와,
    제1 개구와 제2 개구의 각각의 일부 내에 금속 촉매 재료층 - 상기 금속 촉매 재료층의 일부는 상기 측방향 개구에 노출됨 - 을 형성하는 단계와,
    상기 측방향 개구 내의 카본 나노튜브의 성장을 촉진하기 위해, 상기 측방향 개구에 노출된 상기 금속 촉매 재료층의 일부를 카본 함유 재료에 노출하는 단계
    를 더 포함하는 방법.
  6. 제1항에 있어서,
    상기 측방향 개구의 목 부분을 상기 측방향 개구의 중심에 실질적으로 형성하는 단계를 더 포함하는 방법.
  7. 제1항에 있어서,
    상기 목 부분을 도전재로 채워서, 상기 연속적인 측방향 전기 도전체와의 전기 컨택트를 위한 비아를 형성하는 단계를 더 포함하는 방법.
  8. 기판과,
    상기 기판 위에 놓이고 금속 촉매 재료의 제1 열과 금속 촉매 재료의 제2 열을 분리하는 금속의 절연층 - 상기 금속의 절연층은 상기 2 금속 촉매들 사이로 확장하는 측방향 영역으로의 개구를 가지며, 상기 측방향 영역으로의 개구는 목 부분과 캐비티 부분을 포함함 - 과,
    적어도 상기 측방향 영역의 캐비티 부분을 충분히 채워서, 금속 촉매 재료의 상기 제1 열과 금속 촉매 재료의 상기 제2 열을 전기적으로 접속시키는 나노튜브
    를 포함하는 반도체.
  9. 제8항에 있어서,
    상기 나노튜브는 카본 나노튜브를 포함하고, 상기 금속 촉매 재료의 제1 열과 상기 금속 촉매 재료의 제2 열은 철, 코발트, 몰리브덴, 니켈 및 플래티늄 중의 하나를 포함하는 반도체.
  10. 제8항에 있어서,
    상기 재료의 절연층의 개구는 금속 촉매 재료의 제1 열과 금속 촉매 재료의 제2 열 간의 실질적으로 중심에 위치하는 반도체.
  11. 제8항에 있어서,
    상기 나노튜브 내의 인터페이스를 더 포함하고, 상기 인터페이스는 금속 촉매 재료의 제1 열로부터 성장하는 제1 나노튜브 부분이 금속 촉매 재료의 상기 제2 열로부터 성장하는 제2 나노튜브 부분에 물리적으로 접촉하는 영역인 반도체.
  12. 제11항에 있어서, 상기 인터페이스는 실질적으로 상기 측방향 영역의 목 부분 아래에 위치하는 반도체.
  13. 제8항에 있어서, 상기 나노튜브는 보론 니트라이드 나노튜브를 더 포함하는 반도체.
  14. 제8항에 있어서, 상기 나노튜브로와의 전기적 컨택트를 만들기 위해, 상기 측방향 개구의 목 부분을 채우는 도전성 비아를 더 포함하는 반도체.
  15. 제8항에 있어서, 각 비아의 일부로서 금속 촉매 재료의 제1 열과 금속 촉매 재료의 제2 열을 이용하여 각각 형성된 제1 및 제2 도전성 비아를 더 포함하고, 상기 제1 및 제2 도전성 비아는 상기 반도체의 오버라잉 레벨(overlying level)에서 상기 나노튜브에 전기 컨택트를 제공하는 반도체.
  16. 나노튜브를 측방향 성장시키는 방법으로서,
    기판 형성 단계와,
    상기 기판 위에 놓이는 희생층 형성 단계와,
    상기 희생층 위에 놓이는 유전층 형성 단계와,
    상기 유전층의 일부와, 금속 촉매의 2열 사이에 위치한 상기 희생층 모두를 제거함으로써 측방향 개구를 형성하는 단계 - 상기 측방향 개구는 제거된 상기 유전층으로부터 형성된 목 부분과 제거된 상기 희생층으로부터 형성된 캐비티 부분을 포함함 - ,
    제약 공간(constrained space)으로서 상기 측방향 개구의 캐비티 부분을 이용하여, 상기 금속 촉매의 2열 각각으로부터 방사상 방향으로 나노튜브를 성장시켜서 상기 금속 촉매의 2열 사이에 연속적인 측방향 전기 도체를 형성하는 단계
    를 포함하는 방법.
  17. 제16항에 있어서,
    상기 측방향 개구의 목 부분 위에 플라즈마를 형성하여, 실질적으로 상기 2 금속 촉매들 사이의 직선 경로 내에 상기 나노튜브의 성장을 배타적으로 제한하는 단계 - 상기 플라즈마는 상기 측방향 개구의 목 부분을 따라서 상기 목 부분 아래의 캐비티 부분의 하부면 상에 전하를 피착시켜서, 상기 나노튜브의 성장 방향을 제어하는 측방향 개구의 캐비티 부분 내의 방사상의 전계를 유도함 - 를 더 포함하는 방법.
  18. 제16항에 있어서,
    상기 목 부분을 도전성 재료로 채워서, 상기 연속적인 측방향 전기 도전체와의 전기 컨택트에 대한 비아를 형성하는 단계를 더 포함하는 방법.
  19. 제16항에 있어서,
    실질적으로 상기 측방향 개구의 중심에 상기 측방향 개구의 목 부분을 형성하는 단계를 더 포함하는 방법.
  20. 제16항에 있어서,
    상기 나노튜브로서 카본 나노튜브를 형성하는 단계를 더 포함하며, 상기 금속 촉매의 2열은 철, 코발트, 플래티늄, 니켈 및 몰리브덴 중의 하나를 포함하는 방법.
KR1020087010294A 2005-09-30 2006-09-27 측방향으로 성장한 나노튜브 및 형성 방법 KR101354747B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/240,241 2005-09-30
US11/240,241 US7371677B2 (en) 2005-09-30 2005-09-30 Laterally grown nanotubes and method of formation
PCT/US2006/037897 WO2008054374A2 (en) 2005-09-30 2006-09-27 Laterally grown nanotubes and method of formation

Publications (2)

Publication Number Publication Date
KR20080065996A true KR20080065996A (ko) 2008-07-15
KR101354747B1 KR101354747B1 (ko) 2014-01-22

Family

ID=38559644

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087010294A KR101354747B1 (ko) 2005-09-30 2006-09-27 측방향으로 성장한 나노튜브 및 형성 방법

Country Status (7)

Country Link
US (2) US7371677B2 (ko)
EP (1) EP1952454A2 (ko)
JP (1) JP5372515B2 (ko)
KR (1) KR101354747B1 (ko)
CN (1) CN101512769B (ko)
TW (2) TWI402888B (ko)
WO (1) WO2008054374A2 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7459013B2 (en) * 2004-11-19 2008-12-02 International Business Machines Corporation Chemical and particulate filters containing chemically modified carbon nanotube structures
FR2925764B1 (fr) * 2007-12-20 2010-05-28 Commissariat Energie Atomique Procede de croissance horizontale de nanotubes/nanofibres.
US9076664B2 (en) 2011-10-07 2015-07-07 Freescale Semiconductor, Inc. Stacked semiconductor die with continuous conductive vias
US8796822B2 (en) 2011-10-07 2014-08-05 Freescale Semiconductor, Inc. Stacked semiconductor devices
US20130181352A1 (en) * 2012-01-16 2013-07-18 Industry-Academic Cooperation Foundation at NamSeoul Unversity Method of Growing Carbon Nanotubes Laterally, and Lateral Interconnections and Effect Transistor Using the Same
JP6031948B2 (ja) * 2012-10-31 2016-11-24 株式会社デンソー 半導体素子の製造方法
US9082757B2 (en) 2013-10-31 2015-07-14 Freescale Semiconductor, Inc. Stacked semiconductor devices
US9246112B2 (en) 2014-01-08 2016-01-26 International Business Machines Corporation Semiconductor device with ballistic gate length structure
US10002653B2 (en) 2014-10-28 2018-06-19 Nxp Usa, Inc. Die stack address bus having a programmable width
US10665798B2 (en) * 2016-07-14 2020-05-26 International Business Machines Corporation Carbon nanotube transistor and logic with end-bonded metal contacts
US10665799B2 (en) * 2016-07-14 2020-05-26 International Business Machines Corporation N-type end-bonded metal contacts for carbon nanotube transistors
US10170304B1 (en) 2017-10-25 2019-01-01 Globalfoundries Inc. Self-aligned nanotube structures

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5227013A (en) * 1991-07-25 1993-07-13 Microelectronics And Computer Technology Corporation Forming via holes in a multilevel substrate in a single step
US6346189B1 (en) * 1998-08-14 2002-02-12 The Board Of Trustees Of The Leland Stanford Junior University Carbon nanotube structures made using catalyst islands
US6420092B1 (en) 1999-07-14 2002-07-16 Cheng-Jer Yang Low dielectric constant nanotube
US6297063B1 (en) * 1999-10-25 2001-10-02 Agere Systems Guardian Corp. In-situ nano-interconnected circuit devices and method for making the same
US6590322B2 (en) * 2000-01-07 2003-07-08 The United States Of America As Represented By The Secretary Of The Navy Low gate current field emitter cell and array with vertical thin-film-edge emitter
JP2002025638A (ja) * 2000-07-11 2002-01-25 Nec Corp 電 池
DE10134866B4 (de) * 2000-07-18 2005-08-11 Lg Electronics Inc. Verfahren zum horizontalen Wachsenlassen von Kohlenstoff-Nanoröhren und Feldeffekttransistor, der die durch das Verfahren gewachsenen Kohlenstoff-Nanoröhren verwendet
WO2002080360A1 (en) * 2001-03-30 2002-10-10 California Institute Of Technology Pattern-aligned carbon nanotube growth and tunable resonator apparatus
DE10123876A1 (de) * 2001-05-16 2002-11-28 Infineon Technologies Ag Nanoröhren-Anordnung und Verfahren zum Herstellen einer Nanoröhren-Anordnung
GB0201600D0 (en) * 2002-01-24 2002-03-13 Univ Cambridge Tech Large- scale plasma synthesis of hollow nanostructures
US6891227B2 (en) * 2002-03-20 2005-05-10 International Business Machines Corporation Self-aligned nanotube field effect transistor and method of fabricating same
US6620724B1 (en) * 2002-05-09 2003-09-16 Infineon Technologies Ag Low resistivity deep trench fill for DRAM and EDRAM applications
JP3782373B2 (ja) * 2002-06-19 2006-06-07 富士通株式会社 カーボンナノチューブ及びその製造方法並びにカーボンナノチューブ製造用触媒
US6720267B1 (en) * 2003-03-19 2004-04-13 United Microelectronics Corp. Method for forming a cantilever beam model micro-electromechanical system
US6680521B1 (en) * 2003-04-09 2004-01-20 Newport Fab, Llc High density composite MIM capacitor with reduced voltage dependence in semiconductor dies
US7208094B2 (en) * 2003-12-17 2007-04-24 Hewlett-Packard Development Company, L.P. Methods of bridging lateral nanowires and device using same
KR100695124B1 (ko) * 2004-02-25 2007-03-14 삼성전자주식회사 카본나노튜브의 수평성장방법
KR100539268B1 (ko) * 2004-06-24 2005-12-27 삼성전자주식회사 반도체 메모리 소자의 제조 방법

Also Published As

Publication number Publication date
US20070231946A1 (en) 2007-10-04
JP5372515B2 (ja) 2013-12-18
CN101512769B (zh) 2010-11-17
US7772584B2 (en) 2010-08-10
JP2009510800A (ja) 2009-03-12
WO2008054374A3 (en) 2008-11-06
TW200947715A (en) 2009-11-16
EP1952454A2 (en) 2008-08-06
CN101512769A (zh) 2009-08-19
TW200717597A (en) 2007-05-01
TWI412139B (zh) 2013-10-11
TWI402888B (zh) 2013-07-21
US20080211102A1 (en) 2008-09-04
US7371677B2 (en) 2008-05-13
KR101354747B1 (ko) 2014-01-22
WO2008054374A2 (en) 2008-05-08

Similar Documents

Publication Publication Date Title
KR101354747B1 (ko) 측방향으로 성장한 나노튜브 및 형성 방법
US7354823B2 (en) Methods of forming integrated circuit devices having carbon nanotube electrodes therein
JP5511746B2 (ja) 垂直型ナノチューブ半導体デバイス構造体の形成方法
JP4521409B2 (ja) 垂直型半導体デバイス構造体、およびその形成方法
CN101506955B (zh) 用于金属互连的电介质间隔体及其形成方法
CN101438388B (zh) 用于金属互连的介电间隔件和形成该介电间隔件的方法
TWI449128B (zh) 積體電路結構及其製造方法
KR100827524B1 (ko) 반도체 소자의 제조 방법
US7217650B1 (en) Metallic nanowire interconnections for integrated circuit fabrication
JP2002530881A (ja) 有機含有材料の２つの層を有する電子装置を製造する方法
TW200822285A (en) Semiconductor devices including fine pitch arrays with staggered contacts and methods for designing and fabricating the same
US9570397B1 (en) Local interconnect structure including non-eroded contact via trenches
KR100874912B1 (ko) 반도체 소자 및 그 제조방법
CN108831859A (zh) 通孔的制造方法
KR100667652B1 (ko) 탄소나노튜브를 이용한 배선 형성 방법
US20080164611A1 (en) Method for making an integrated circuit having a via hole
KR20230108327A (ko) Cmos 호환가능 그래핀 구조, 인터커넥트 및 제조 방법
KR20060134681A (ko) 반도체 소자의 제조 방법 및 반도체 소자
KR20060005643A (ko) 반도체 소자의 금속 배선 형성 방법
KR19990017092A (ko) 반도체 소자의 초미세 콘택 형성 방법
KR20090095983A (ko) 탄소나노튜브 배선이 포함된 반도체 소자 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180110

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee