JP7360974B2 - 半導体コンデンサおよびその製造方法 - Google Patents
半導体コンデンサおよびその製造方法 Download PDFInfo
- Publication number
- JP7360974B2 JP7360974B2 JP2020038930A JP2020038930A JP7360974B2 JP 7360974 B2 JP7360974 B2 JP 7360974B2 JP 2020038930 A JP2020038930 A JP 2020038930A JP 2020038930 A JP2020038930 A JP 2020038930A JP 7360974 B2 JP7360974 B2 JP 7360974B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor substrate
- insulating film
- electrode
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
<第1の実施形態の半導体コンデンサ100の構成>
本発明の第1の実施形態に係る半導体コンデンサ100は、図1に示すように、導電性の半導体基板1に形成された分離領域2と、分離領域2内に形成された第1領域3と、第1絶縁膜4を介して半導体基板1、分離領域2および第1領域3と対向する第2領域5と、第1領域3および分離領域2と接続する第1電極7と、第2領域5と接続する第2電極6を備える。
以下に、図1および図2で示した半導体コンデンサ100の動作について説明する。半導体コンデンサ100は電源と並列に接続し、例えば、電力変換器の平滑コンデンサ用途に使用する。
以上に説明したように、本発明の第1の実施形態に係る半導体コンデンサ100によれば、通常時は、第1薄膜コンデンサ30、反転層31を形成する薄膜コンデンサおよび第2薄膜コンデンサ32によりコンデンサが構成される。即ち、第2電極6が第2領域5と同電位をとり、第1電極7が第1領域3、反転層31および半導体基板1と同電位をとることにより、第2電極6および第1電極7の第2電極6によるコンデンサ動作を実現することができる。
以下に、図面を参照して、第1の実施形態に係る半導体コンデンサ100の製造方法を説明する。なお、以下に述べる半導体コンデンサ100の製造方法は一例であり、この変形例を含めて、これ以外の種々の製造方法により実現可能である。
第1の実施形態の変形例に係る半導体コンデンサ100は、図7に示すように、溝9の内壁面に形成された分離領域2および第1領域3に接する第1絶縁膜4の膜厚が、半導体基板1と接する第1絶縁膜4の膜厚より、厚いことが図1に示した構造と異なる。
<第2の実施形態の半導体コンデンサ100の構成>
本発明の第2の実施形態に係る半導体コンデンサ100は、図12に示すように、溝9が第1領域3を貫通する点が第1の実施形態と異なる。即ち、溝9は、第1主面20から半導体基板1の深さ方向に延伸し、半導体基板1、分離領域2および第1領域3を貫通している。
図12に示した半導体コンデンサ100の基本的な動作は、図1および図2で示した第1の実施形態に係る半導体コンデンサ100と同様である。即ち、通常時は、第1薄膜コンデンサ30、反転層31を形成する薄膜コンデンサおよび第2薄膜コンデンサ32に正の電荷がチャージされ、コンデンサの動作をする。また、異常時は、半導体基板1と接する第1絶縁膜4から流れる短絡電流を反転層31でピンチオフすることで短絡電流を抑制する。
以上に説明したように、本発明の第2の実施形態に係る半導体コンデンサ100によれば、第1の実施形態に係る半導体コンデンサ100と同様のコンデンサ動作を実現することができる。ただし、図1で示した半導体コンデンサ100よりも第1絶縁膜4が半導体基板1、分離領域2および第1領域3を貫通しているため、溝9の深さのばらつきによって発生するコンデンサ容量ばらつきを抑制することができる。
図12に示した半導体コンデンサ100の製造方法は、図13~図17を参照して説明する。なお、以下に述べる半導体コンデンサ100の製造方法は一例であり、この変形例を含めて、これ以外の種々の製造方法により実現可能である。
第2の実施形態の変形例に係る半導体コンデンサ100は、図18に示すように、溝9の内壁面に形成された分離領域2および第1領域3に接する第1絶縁膜4の膜厚が半導体基板1と接する第1絶縁膜4の膜厚より厚いことを更に備える点が図8に示した構造と異なる。
<第3の実施形態の半導体コンデンサ100の構成>
本発明の第3の実施形態に係る半導体コンデンサ100は、図19に示すように、導電性の半導体基板1に形成された分離領域2と、分離領域2内に形成された第1領域3と、第1絶縁膜4を介して半導体基板1、分離領域2および第1領域3と対向する第2領域5と、第1領域3および分離領域2と接続する第1電極7と、第2領域5と接続する第2電極6を備える。
図15に示した半導体コンデンサ100の基本的な動作は、図1および図2で示した第1の実施形態に係る半導体コンデンサ100と同様である。即ち、通常時は、第1薄膜コンデンサ30、反転層31を形成する薄膜コンデンサおよび第2薄膜コンデンサ32に正の電荷がチャージされ、コンデンサの動作をする。また、異常時は、半導体基板1と接する第1絶縁膜4から流れる短絡電流を反転層31でピンチオフすることで短絡電流を抑制する。
以下に、第3の実施形態に係る半導体コンデンサ100の製造方法を説明する。なお、以下に述べる半導体コンデンサ100の製造方法は一例であり、この変形例を含めて、これ以外の種々の製造方法により実現可能である。
第3の実施形態の変形例に係る半導体コンデンサ100は、分離領域2および第1領域3と接する第1絶縁膜4の厚さを、半導体基板1と接する第1絶縁膜4の厚さよりも厚くしてもよい。
上記のように本発明は実施形態によって記載したが、この開示の一部をなす論述および図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例および運用技術が明らかとなろう。
2 分離領域
3 第1領域
4 第1絶縁膜
5 第2領域
6 第2電極
7 第1電極
9 溝
Claims (10)
- 第1導電型の半導体基板と、
前記半導体基板に形成された第2導電型の分離領域と、
前記分離領域内に形成された第1導電型の第1領域と、
前記半導体基板、前記分離領域および前記第1領域に連続して接する第1絶縁膜と、
前記第1絶縁膜を介して前記半導体基板、前記分離領域および前記第1領域と対向する第2領域と、
前記第1領域および前記分離領域と電気的に接続し、かつ、前記分離領域の前記第1絶縁膜が接する領域に形成される反転層と前記第1領域とを介して前記半導体基板と電気的に接続する第1電極と、
前記第2領域と電気的に接続する第2電極と
を備えることを特徴とする半導体コンデンサ。 - 前記第1絶縁膜の膜厚が、前記第1電極および前記第2電極の間に所定の電圧が印加されることにより前記分離領域の前記第1絶縁膜が接する領域に前記反転層が形成される厚さであることを特徴とする請求項1に記載の半導体コンデンサ。
- 前記分離領域および前記第1領域に接する前記第1絶縁膜の厚さが前記半導体基板に接する前記第1絶縁膜の厚さより厚いことを特徴とする請求項1または2に記載の半導体コンデンサ。
- 前記半導体基板の一つの主面から前記半導体基板の深さ方向に延伸する溝を更に備え、
前記溝の内壁面に前記第1絶縁膜が形成され、前記第2領域は前記溝の内部に埋設され前記第1絶縁膜に接し、前記溝は前記分離領域を貫通し、前記第1領域に達する
ことを特徴とする請求項1乃至3のいずれか1項に記載の半導体コンデンサ。 - 前記溝が前記半導体基板に複数形成されていることを特徴とする請求項4に記載の半導体コンデンサ。
- 前記溝が前記第1領域を貫通することを特徴とする請求項4または5に記載の半導体コンデンサ。
- 前記半導体基板の一つの主面の前記第2領域の上に前記第2電極が配置され、前記分離領域の前記半導体基板が接する面と対向する面に露出する前記第1領域および前記分離領域に前記第1電極が配置されていることを特徴とする請求項4乃至6のいずれか1項に記載の半導体コンデンサ。
- 第1主面と前記第1主面と対向する第2主面を有する第1導電型の半導体基板の前記第2主面に第2導電型の分離領域を形成する工程と、
前記分離領域の前記半導体基板が接する面と対向する面に表面の一部が露出し、かつ、前記半導体基板と離間させて、前記分離領域の内部に第1導電型の第1領域を形成する工程と、
前記第1主面から延伸し、前記半導体基板および前記分離領域を貫通して前記第1領域に達する溝を形成する工程と、
前記溝の内壁面に前記半導体基板、前記分離領域および前記第1領域と連続して接する第1絶縁膜を形成する工程と、
前記第1絶縁膜を介して前記半導体基板、前記分離領域および前記第1領域と対向し、前記溝の内側で前記第1絶縁膜が接する第2領域を形成する工程と、
前記第1領域および前記分離領域と接続する第1電極を形成する工程と、
前記第2領域と接続する第2電極を形成する工程と
を含み、
前記第1絶縁膜の膜厚が、前記第1電極および前記第2電極の間に所定の電圧が印加されることにより、前記分離領域の前記第1絶縁膜が接する領域において前記半導体基板と前記第1領域を電気的に接続する反転層が形成される厚さであることを特徴とする半導体コンデンサの製造方法。 - 前記溝を形成する工程において、異方性エッチングを用い、前記第1領域を貫通する前記溝を形成することを特徴とする請求項8記載の半導体コンデンサの製造方法。
- 前記分離領域の前記半導体基板が接する面と対向する面に積層された前記第2領域を酸化して、前記溝の底面に第2絶縁膜を形成する工程を更に含むことが特徴とする請求項9に記載の半導体コンデンサの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020038930A JP7360974B2 (ja) | 2020-03-06 | 2020-03-06 | 半導体コンデンサおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020038930A JP7360974B2 (ja) | 2020-03-06 | 2020-03-06 | 半導体コンデンサおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021141246A JP2021141246A (ja) | 2021-09-16 |
JP7360974B2 true JP7360974B2 (ja) | 2023-10-13 |
Family
ID=77669062
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020038930A Active JP7360974B2 (ja) | 2020-03-06 | 2020-03-06 | 半導体コンデンサおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7360974B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003513478A (ja) | 1999-10-29 | 2003-04-08 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 並列ヒューズを備えるオンチップデカップリングコンデンサシステム |
JP2006303377A (ja) | 2005-04-25 | 2006-11-02 | Renesas Technology Corp | 半導体装置 |
JP2007173339A (ja) | 2005-12-20 | 2007-07-05 | Nec Electronics Corp | 半導体回路 |
JP2010206012A (ja) | 2009-03-04 | 2010-09-16 | Nissan Motor Co Ltd | 半導体装置 |
-
2020
- 2020-03-06 JP JP2020038930A patent/JP7360974B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003513478A (ja) | 1999-10-29 | 2003-04-08 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 並列ヒューズを備えるオンチップデカップリングコンデンサシステム |
JP2006303377A (ja) | 2005-04-25 | 2006-11-02 | Renesas Technology Corp | 半導体装置 |
JP2007173339A (ja) | 2005-12-20 | 2007-07-05 | Nec Electronics Corp | 半導体回路 |
JP2010206012A (ja) | 2009-03-04 | 2010-09-16 | Nissan Motor Co Ltd | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2021141246A (ja) | 2021-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109473433B (zh) | 三维存储器及其制作方法 | |
CN102097322B (zh) | 形成具有屏蔽电极结构的绝缘栅场效应晶体管器件的方法 | |
TW201301366A (zh) | 製造絕緣閘極半導體裝置之方法及結構 | |
WO2018121600A1 (zh) | 超级结功率晶体管及其制备方法 | |
CN102097323A (zh) | 形成具有屏蔽电极结构的绝缘栅场效应晶体管器件的方法 | |
JPS6336566A (ja) | 半導体装置の製造方法 | |
JP2017073500A (ja) | 窒化物半導体装置およびその製造方法 | |
JP2005515614A (ja) | 2回のマスキング工程で製造されるトレンチショットキーダイオード | |
TWI599041B (zh) | 具有底部閘極之金氧半場效電晶體功率元件及其製作方法 | |
JP4607266B2 (ja) | 半絶縁ポリシリコン(sipos)を用いた電力半導体装置及びその製造方法 | |
JP3759145B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
US5202573A (en) | Dual anode mos scr with anti crosstalk collecting region | |
JP5183959B2 (ja) | Mosfet型半導体装置の製造方法 | |
CN112216743A (zh) | 沟槽功率半导体器件及制造方法 | |
JP7360974B2 (ja) | 半導体コンデンサおよびその製造方法 | |
RU2702405C1 (ru) | Полупроводниковое устройство | |
JP4742545B2 (ja) | 炭化珪素半導体装置の製造方法 | |
CN114530504A (zh) | 一种高阈值SiC MOSFET器件及其制造方法 | |
JP4401453B2 (ja) | 半絶縁ポリシリコン(sipos)膜を用いた電力半導体装置の製造方法 | |
KR20070073235A (ko) | 고전압 소자 및 그의 제조방법 | |
JP2739965B2 (ja) | 半導体記憶装置およびその製造方法 | |
TW201114035A (en) | Improved trench termination structure | |
JP2010206096A (ja) | 半導体装置及びその製造方法 | |
JP2000252422A (ja) | 半導体装置及びその製造方法 | |
JPH10150207A (ja) | 高圧素子およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230816 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230905 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231002 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7360974 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |