CN117769350A - 电容器及其制造方法、电子设备 - Google Patents
电容器及其制造方法、电子设备 Download PDFInfo
- Publication number
- CN117769350A CN117769350A CN202410058792.1A CN202410058792A CN117769350A CN 117769350 A CN117769350 A CN 117769350A CN 202410058792 A CN202410058792 A CN 202410058792A CN 117769350 A CN117769350 A CN 117769350A
- Authority
- CN
- China
- Prior art keywords
- capacitor
- dielectric layer
- layer
- dielectric
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 295
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 87
- 239000004020 conductor Substances 0.000 claims description 51
- 238000000034 method Methods 0.000 claims description 39
- 238000002360 preparation method Methods 0.000 claims description 17
- 238000004891 communication Methods 0.000 claims description 9
- 239000010410 layer Substances 0.000 description 446
- 238000010586 diagram Methods 0.000 description 14
- 230000008569 process Effects 0.000 description 13
- 239000000463 material Substances 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- -1 for example Substances 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- 229920000592 inorganic polymer Polymers 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
本申请公开了一种电容器及其制造方法、电子设备，属于电子设备技术领域。所述电容器包括衬底层、第一介质层和电容单元；第一介质层上设置有第一凹槽，第一介质层的数量为多个，多个第一介质层在衬底层上沿第一方向依次布设；电容单元的数量为多个，多个电容单元与多个第一凹槽一一对应设置，电容单元的至少部分位于第一凹槽内，各电容单元电连接。本申请提供的电容器包括多个电容单元，各电容单元分别位于对应的第一凹槽内，从而使得电容器的整体厚度相对较小的情况下提高了电容器的电容密度。
Description
技术领域
本申请涉及电子设备技术领域，特别涉及一种电容器及其制造方法、电子设备。
背景技术
在集成电路中，为了获得稳定的电源，需要在元件的电源端装设去耦电容。芯片级电容由于具有优化感抗、降低电容厚度等多种优势被广泛使用。随着科技的不断进步，电子设备对于电容的电容量的需求不断增高，目前芯片级电容的电容量已无法满足需求，因此，提高芯片级电容的电容量成为亟需解决的技术问题。
发明内容
本申请提供一种电容器及其制造方法、电子设备，此电容器的电容量相对较高。
技术方案如下：
本申请第一方面提供一种电容器，包括：
衬底层；
第一介质层，第一介质层上设置有第一凹槽，第一介质层的数量为多个，多个第一介质层在衬底层上沿第一方向依次布设；
电容单元，电容单元的数量为多个，多个电容单元与多个第一凹槽一一对应设置，电容单元的至少部分位于第一凹槽内，各电容单元电连接。
本申请提供的电容器，通过在衬底层的一侧设置多个第一介质层，各第一介质层上均设置有第一凹槽，第一凹槽内设置有电容单元，由于第一介质层的数量为多个，因此电容单元的数量至少为多个，如此，增大了电容器在单位面积上电极层的数量，使得电容器的电容密度增大，进而使得电容器的电容量也相应增大。同时，由于各第一介质层上分别设置有第一凹槽，电容单元的至少部分结构位于第一凹槽内，因此使得第一介质层与电容单元的总厚度减小，从而使得电容器的整体厚度相对较小的情况下提高了电容器的电容密度。
在一些实现方式中，各第一介质层上分别设置有多个第一凹槽，多个第一凹槽在对应的第一介质层上间隔分布。
在一些实现方式中，在第一介质层中，多个第一凹槽沿第二方向间隔分布，各第一凹槽的长度方向为第三方向，第一方向、第二方向和第三方向两两垂直。
在一些实现方式中，在第一介质层中，多个第一凹槽呈阵列状分布。
在一些实现方式中，第一凹槽在第一介质层上沿第一方向的投影为圆形。
在一些实现方式中，相邻的两个第一介质层中设置的电容单元在第一方向上一一正对设置，且在第一方向上相邻的两个电容单元电连接。
在一些实现方式中，电容器还包括第二介质层，每两个相邻的第一介质层之间设置有一个第二介质层，电容单元的部分位于第二介质层内，位于两个第二介质层之间的第一介质层上设置有第一导通区，各第二介质层上设置有第二导通区，第二导通区与第一导通区连通，第一导通区设置有第一导电体，第二导通区设置有第二导电体，第一导电体与电容单元电连接，第二导电体与相邻的两个第一导电体电连接。
在一些实现方式中，电容单元包括多个电极层，相邻的电极层之间设置有第三介质层，多个电极层包括至少一个第一电极层和至少一个第二电极层，第一电极层和第二电极层的极性相反，在第一方向上相邻电容单元之间的第一电极层连接，且在第一方向上相邻电容单元中的第二电极层电连接。
在一些实现方式中，衬底层设置有第二凹槽，与衬底层相邻的第一介质层的部分位于第二凹槽内，第一凹槽位于第二凹槽内。
本申请第二方面提供一种电子设备，包括如上述任一技术方案提供的电容器。
通过上述技术方案，由于电子设备包括上述电容器，因此至少具备电容器的所有有益效果，在此不再赘述。
本申请第三方面提供一种电容器的制造方法，包括：
提供一衬底层；
制备第一介质层，以使得第一介质层具有第一凹槽，第一介质层位于衬底层在第一方向的一侧；
在第一介质层上制备电容单元，使得电容单元的至少部分位于第一凹槽内；
重复上述制备第一介质层，在第一介质层上形成第一凹槽，以及在第一介质层上制备电容单元的步骤，直至第一介质层的数量达到设定值；并使得在第一方向上正对设置的两个电容单元电连接。
本申请提供的电容器的制造方法制造出的电容器，通过在衬底层的一侧设置多个第一介质层，各介质层上均设置有第一凹槽，第一凹槽内设置有电容单元，由于第一介质层的数量为多个，因此电容单元的数量至少为多个，如此，增大了电容器在单位面积上电极层的数量，使得电容器的电容密度增大，进而使得电容器的电容量也相应增大。同时，由于各第一介质层上分别设置有第一凹槽，电容单元的至少部分结构位于第一凹槽内，因此使得第一介质层与电容单元的总厚度减小，从而使得电容器的整体厚度相对较小的情况下提高了电容器的电容密度。
在一些实现方式中，在第一介质层远离衬底层的一侧制备另一第一介质层之前，方法还包括：
在第一介质层远离衬底层的一侧制备第二介质层，第二介质层包覆在电容单元位于第一凹槽外的区域外侧；
在第二介质层上形成第二导通区；
在第二导通区形成第二导电体，第二导电体与第二介质层内的电容单元电连接；
位于第二介质层远离衬底层一侧的第一介质层的制备方法还包括：
在第一介质层上形成第一导通区，第一导通区与第二导通区连通；
在第一导通区内形成第一导电体，第一导电体与第二导电体电连接。
附图说明
图1是本申请实施例提供的电容器的纵截面示意图；
图2是图1中A处的局部放大图；
图3是本申请实施例提供的电容器中第一介质层中第一凹槽的分布示意图；
图4是本申请实施例提供的电容器中第一介质层中第一凹槽的另一种分布示意图；
图5是本申请另一实施例提供的电容器的纵截面示意图；
图6是图5中B处的局部放大图；
图7是本申请实施例提供的电容器的制备方法的流程图；
图8是本申请实施例提供的电容器的制备方法的步骤图一；
图9是本申请实施例提供的电容器的制备方法的步骤图二；
图10是本申请实施例提供的电容器的制备方法的步骤图三；
图11是本申请实施例提供的电容器的制备方法的步骤图四；
图12是本申请实施例提供的电容器的制备方法的步骤图五；
图13是本申请实施例提供的电容器的制备方法的步骤图六；
图14是本申请实施例提供的电容器的制备方法的步骤图七；
图15是本申请实施例提供的电容器的制备方法的步骤图八；
图16是本申请实施例提供的电容器的制备方法的步骤图九；
图17是本申请实施例提供的电容器的制备方法的步骤图十；
图18是本申请实施例提供的电容器的制备方法的步骤图十一；
图19是本申请实施例提供的电容器的制备方法的步骤图十二。
其中，各附图标号所代表的含义分别为：
10、电容器；
100、衬底层；110、第二凹槽；
210、第一介质层；211、第一凹槽；212、第一导通区；220、第二介质层；221、第二导通区；
310、电容单元；311、第一电极层；312、第二电极层；313、第三介质层；
510、第一导电体；520、第二导电体。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请的实施方式作进一步地详细描述。
应当理解的是，本申请提及的“多个”是指两个或两个以上，而不代表具体的数量，例如多个A和多个B，表示A的数量为两个或两个以上，B的数量为两个或两个以上，并不能代表A的数量与B的数量相同。在本申请的描述中，除非另有说明，“/”表示或的意思，比如，A/B可以表示A或B；本文中的“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，比如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，为了便于清楚描述本申请的技术方案，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。
下面对本申请实施例提供的电容器、电容器的制造方法、电子设备进行详细地解释说明。在本申请各实施例中，电连接指两个电学器件之间通过导体连接，以使两个电学器件之间可以进行电信号的传输。在本申请的各附图中，带有箭头的引线均指向器件的表面，带有圆点的引线均指向器件本身。
在集成电路中，为了获得稳定的电源，需要在元件的电源端装设去耦电容。芯片级电容由于具有优化感抗、降低电容厚度等多种优势被广泛应用于去耦电容。随着科技的不断进步，电子设备对于电容的电容量的需求不断增高。目前的芯片级电容均为单层电容，导致目前的芯片级电容的电容量已无法满足当前大部分电子设备的需求，因此，提高芯片级电容的电容量成为亟需解决的技术问题。
为解决上述技术问题，本申请实施例提供了一种电容器及其制造方法、电子设备，下面对本申请实施例提供的电容器及其制造方法、电子设备进行详细地解释说明。
如图1和图2所示，本实施例提供一种电容器10，包括：衬底层100、第一介质层210和电容单元310。第一介质层210的数量为多个，多个第一介质层210在衬底层100上沿第一方向依次布设。示例性地，第一方向为衬底层100的厚度方向，在附图中，以Z方向示出第一方向。多个第一介质层210位于衬底层100的同一侧。多个第一介质层210可叠设或者间隔分布在衬底层100的一侧。第一介质层210上设置有第一凹槽211，第一凹槽211用于容纳电容单元310的至少部分区域，也即是说，对应各第一凹槽211分别设置有电容单元310，电容单元310的至少部分位于对应的第一凹槽211内。电容器10中电容单元310的数量与多个第一介质层210中第一凹槽211的总数相同，也即是说，在电容器10中，电容单元310与第一凹槽211的数量相同，一个第一凹槽211对应设置有一个电容单元310。不同的第一介质层210中设置的第一凹槽211数量可相同也可不同。每个第一介质层210均设置至少一个第一凹槽211，也即，每个第一介质层210中，第一凹槽211的数量可以为一个或一个以上。
值得说明的是，本实施例提供的电容器10为芯片电容，其可作为去耦电容应用在元件的电源端。
在一些可选的实施例中，衬底层100的材料可以为硅、碳化硅、锗硅或者砷化镓等。
第一介质层210由绝缘材料制成。在一些可选的实施例中，第一介质层210的材料可以为SiO2（二氧化硅）、SiN（氮化硅）、SiON（氮氧化硅）、SiNC（新型的无机非金属材料，表示硅、氮和碳的复合物）或者SiHNC（一种无机聚合物，表示碳氮硅氢化合物）等。
本实施例提供的电容器10通过在衬底层100的一侧设置多个第一介质层210，各第一介质层210上均设置有第一凹槽211，第一凹槽211内设置有电容单元310，由于第一介质层210的数量为多个，因此第一介质层210上设置的电容单元310的数量为多个，如此，增大了电容器10在单位面积上电极层的数量，使得电容器10的电容密度增大，进而使得电容器10的电容量也相应增大。同时，由于各第一介质层210上分别设置有第一凹槽211，电容单元310的至少部分结构位于第一凹槽211内，因此使得第一介质层210与电容单元310的总厚度减小，从而使得电容器10的整体厚度相对较小的情况下提高了电容器10的电容密度。
在一些实施例中，电容单元310包括多个电极层，相邻的电极层之间设置有第三介质层313，多个电极层包括至少一个第一电极层311和至少一个第二电极层312，第一电极层311与第二电极层312的极性相反。各电容单元310中的第一电极层311电连接，且各电容单元310中的第二电极层312电连接。在第一方向相邻的电容单元310之间的第一电极层311连接，且在第一方向上相邻的电容单元310之间的第二电极层312连接。
一个电容单元310可仅包括一个第一电极层311和一个第二电极层312，第一电极层311和第二电极层312之间设置有第三介质层313。或者，一个电容单元310可包括多个第二电极层312和多个第一电极层311。示例性地，第一电极层311和第二电极层312的数量相同。多个第二电极层312可相邻布设，且多个第一电极层311相邻布设，或者，多个第二电极层312和多个第一电极层311交错分布，也即在第一方向上，与第一电极层311相邻的是第二电极层312，与第二电极层312相邻的是第一电极层311。示例性地，第一电极层311和第二电极层312的数量均为三个，则由靠近衬底层100向远离衬底层100方向依次为第一电极层311、第二电极层312、第一电极层311、第二电极层312、第一电极层311和第二电极层312。当然，也可以是上述两种形式的结合，例如当第一电极层311和第二电极层312的数量均为三个时，则由靠近衬底层100向远离衬底层100方向依次为第一电极层311、第二电极层312、第二电极层312、第一电极层311、第一电极层311和第二电极层312。
在一些实施例中，各电容单元310中，第一电极层311和第二电极层312的数量均为多个。多个第一电极层311和第二电极层312沿第一方向依次堆叠设置。可选的，第一电极层311和第二电极层312的数量相等，且多个第一电极层311和多个第二电极层312沿第一方向交错堆叠设置，相邻的第一电极层311和第二电极层312之间设置有第三介质层313。示例性地，每个电容单元310中，第一电极层311和第二电极层312的数量均为两个，两个第一电极层311沿第一方向间隔设置，其中一个第二电极层312位于两个第一电极层311之间，另一个第二电极层312位于两个第一电极层311靠近衬底层100的一侧，或者，另一个第二电极层312也可以位于两个第一电极层311远离衬底层100的一侧。
当两个第一介质层210中的各第一凹槽211在第一方向上一一正对分布时，则两个第一介质层210中位于上述第一凹槽211内的电容单元310在第一方向一一正对且相邻，在第一方向上相邻的两个电容单元310中第一电极层311相互连接，且第二电极层312相互连接。值得说明的是，电极层之间的连接具体为电连接。
第一电极层311和第二电极层312的极性相反，也即是说，第一电极层311和第二电极层312其中一者为正极，另一种为负极。示例性地，第一电极层311为正极，第二电极层312为负极。各电容单元310的第一电极层311电连接，以形成整个电容器10的正极连接端。各电容单元310的第二电极层312电连接，以形成整个电容器10的负极连接端。
本申请实施例提供的电容器10中，第一介质层210用于在相邻的电容单元310之间，以及在最靠近衬底层100的电容单元310与衬底层100之间起到绝缘作用，第三介质层313用于在相邻的电极层之间起到绝缘作用。第三介质层313由绝缘材料制成。在一些可选的实施例中，第三介质层313的材料可以为SiO2、SiN、ZrO（氧化锆）、LaO（氧化镧）、HfO（氧化铪）或者AlO（氧化铝）等。第三介质层313可以为单层结构，也可以为多层结构，例如ZrO-AlO-ZrO的三层结构。
电极层由导电材料制成，也即是说，第一电极层311和第二电极层312均采用导电材料制成。在一些可选的实施例中，电极层的材料可以为金属材料或者多晶硅等，例如TiN（氮化钛）。
在一种示例中，在电容器10中的各第一介质层210的结构相同，也即各第一介质层210中第一凹槽211的数量及设置位置均相同。则将多个第一介质层210沿第一方向依次布设后，相邻的两个第一介质层210中的各第一凹槽211一一正对分布，以使得位于相邻的两个第一介质层210中的电容单元310一一正对分布。
在一些实施例中，各第一介质层210中分别设置有多个第一凹槽211，多个第一凹槽211在对应的第一介质层210上间隔分布。如此设置，在一个第一介质层210中可容置多个电容单元310，在包含多个第一介质层210的电容单元310中可包含更多数量的电容单元310，从而进一步提高电容器10的电容密度。
将沿第一方向依次正对分布的多个电容单元310称为一个电容单元组，在电容器10中，第一介质层210的数量为a1个，每个第一介质层210上设置有a2个第一凹槽211，则在电容器10内有a2个电容单元组，每个电容单元组包括a1个电容单元310，则电容器10中电容单元310的总数为a3，a3=a1+a2。
如图3或图4所示，第一凹槽211为柱状槽，也即第一凹槽211的开口与底壁形状相同且尺寸相等。示例性地，第一凹槽211可以为圆形柱状、方形柱状等槽状结构。各第一凹槽211沿第一方向在第一介质层210上的投影形状可以相同也可以不同。第一凹槽211在第一介质层210的投影形状可以为圆形、多边形、跑道形等形状。示例性地，当第一凹槽211在第一介质层210上的投影形状为圆形时，第一凹槽211为圆柱形槽，第一凹槽211的开口和底壁均为圆形。当第一凹槽211在第一介质层210上的投影形状为矩形时，第一凹槽211为矩形槽，第一凹槽211的开口和底壁均为矩形。
在一种示例中，各第一凹槽211的长度方向均平行于第三方向，多个第一凹槽211沿第二方向间隔分布，第三方向与第二方向呈角度设置。在本申请实施例中，第一方向、第三方向和第二方向两两呈角度设置。可选的，第一方向、第三方向和第二方向两两垂直设置。示例性地，第一方向为电容器10的厚度方向，第三方向为电容器10的长度方向，第二方向为电容器10的宽度方向。值得说明的是，电容器10的长度并非一定大于电容器10的宽度，电容器10的长度可大于、小于或等于电容器10的宽度。在本申请实施例的附图中，第一方向以Z方向示出，第三方向以Y方向示出，第二方向以X方向示出。值得说明的是，X方向、Y方向和Z方向并非指向于单一方向或单一位置的方向，平行于X方向的方向即均称之为X方向，平行于Y方向即均称之为Y方向，平行于Z方向即均称之为Z方向。由于第一凹槽211的长度方向平行于第三方向，因此，将多个第一凹槽211沿与第三方向呈角度设置的第二方向间隔分布，有利于在相同的面积内排布更多的电容单元310，进而有利于提高电容器10的电容密度，提高电容器10的电容量。
在一些可选的实施方式中，如图3所示，第一凹槽211在第一介质层210上的投影可以为矩形，如此，使得第一凹槽211的结构较为简单，生产效率较高。
在一些实现方式中，如图4所示，第一凹槽211的数量为多个，多个第一凹槽211呈阵列状分布。在该种设置方式中，多个第一凹槽211的排布较为整齐，有利于生产制造，便于简化生产制造流程，提高生产制造效率。在一些可选的实施例中，多个第一凹槽211可呈n×m的阵列分布，也即是说，多个第一凹槽211在第三方向上的列数为n，多个第一凹槽211在第二方向上的列数为m，m和n的数值可以相等也可以不相等，在此不做唯一限定。
在一些实现方式中，在垂直于第一方向的投影中，如图4所示，各第一凹槽211的投影均为圆形。在该种设置方式中，各第一凹槽211在垂直于第一方向的投影均为圆形，且各第一凹槽211呈阵列状分布，有利于减小在第二方向相邻的两个第一凹槽211之间的距离，以及有利于减小第三方向上相邻的两个第一凹槽211之间的距离，从而有利于增大一个第一介质层210在单位面积内设置第一凹槽211的数量，进而增大电容器10在单位面积内可容纳的电容单元310的数量，进而提高电容器10的电容密度，以提高电容器10的电容量。
在一些实施例中，电容器10还包括第二介质层220，每两个相邻的第一介质层210之间设置有一个第二介质层220，电容单元310的部分位于第二介质层220内，在第一方向上相邻的两个电容单元310之间的同样极性的电极层通过导电结构电连接，导电结构的部分设置在第一介质层210内，部分设置在第二介质层220内。在一些实施例中，导电结构包括第一导电体510和第二导电体520，导电结构位于第一介质层210内的结构称为第一导电体510，导电结构位于第二介质层220内的结构称为第二导电体520。位于两个第二介质层220之间的第一介质层210上设置有第一导通区212，各第二介质层220上设置有第二导通区221，第二导通区221与第一导通区212连通，第一导通区212设置有第一导电体510，第二导通区221设置有第二导电体520，第二导电体520与电容单元310电连接，第一导电体510与相邻的两个第二导电体520电连接。在该种设置方式中，电容单元310的部分区域位于第一介质层210内，另外部分区域位于第二介质层220内。相邻的电容单元310之间通过第一导电体510和第二导电体520实现电连接。当电容单元310包括多个电极层，电极层包括多个第一电极层311和多个第二电极层312时，在第一方向上相邻的两个电容单元310之间通过两个导电结构连接，其中一个导电结构将两个电容单元310内的各第一电极层311电连接，另一个导电结构将两个电容单元310内的各第二电极层312电连接。示例性地，在第一方向上相邻的两个电容单元310之间通过两个导电结构电连接，两个导电结构分别位于第一凹槽211在第二方向的两侧，或者，两个导电结构分别位于第一凹槽211在第三方向的两侧，其中一个导电结构用于将第一方向上相邻的两个电容单元310的第一电极层311电连接，另一个导电结构用于将第一方向上相邻的两个电容单元310的第二电极层312电连接。
第二介质层220由绝缘材料制成。在一些可选的实施例中，第二介质层220的材料可以与第一介质层210的材料相同，也可以与第一介质层210的材料不同。
第一导电体510和第二导电体520均由导电材料制成，例如金属材料，金属材料例如铜或者铝等。
多个电容单元310在衬底层100的一侧沿第一方向依次叠设，至少存在一个电容单元310完全位于衬底层100沿第一方向的一侧，且与衬底层100之间还设置有其他电容单元310。也即是说明，在第一方向上，可存在部分电容单元310嵌设在衬底层100的内部，但是仍存在部分电容单元310完全位于衬底层100的外部。当然，也可使得全部的电容单元310均完全位于衬底层100沿第一方向的一侧。
示例性地，如图1和图2所示，衬底层100为平板状结构，衬底层100面向第一介质层210的一侧为平面或者大体为平面，也即衬底层100面向第一介质层210的一侧不设置有凹槽。最为靠近于衬底层100的第一介质层210位于衬底层100的第一方向的一侧，在第一介质层210远离衬底层100的一侧设置有第一凹槽211，电容单元310的部分结构位于第一凹槽211中，从而使得电容单元310完全位于衬底层100的外部。
在另一些实施方式中，如图5和图6所示，衬底层100上可开设有第二凹槽110，与衬底层100相邻的第一介质层210的部分位于第二凹槽110内，第一凹槽211位于第二凹槽110内。以使得位于该第一介质层210的电容单元310的至少部分结构伸入到第一凹槽211的内部，同时位于第二凹槽110内，而位于该电容单元310远离衬底层100方向的其他电容单元310并不存在伸入第二凹槽110的部分，也即是说，一个电容单元组中，最靠近衬底层100的电容单元310的部分伸入衬底层100的第二凹槽110中（且位于最靠近衬底层100的第一介质层210的第一凹槽211内），而其他电容单元310完全位于衬底层100的外侧。
在一种具体实施方式中，衬底层100采用硅衬底，第一介质层210采用SiO2，电极层采用TiN，第三介质层313采用ZrO-AlO-ZrO的三层夹层结构，第一导电体510和第二导电体520采用铜，第二介质层220采用SiO2。
第二方面，本实施例提供一种电子设备，包括上述任一技术方案提供的电容器10。由于电子设备包括上述电容器10，因此至少具备电容器10的所有有益效果，在此不再赘述。
电子设备可以为手机、电视、显示器、平板电脑、车载电脑等具有显示界面的终端设备，或者为智能手表、智能手环等智能显示穿戴设备，或者为服务器、存储器、基站等通信设备，或者为智能汽车等。本申请实施例对上述电子设备的具体形式不做特殊限制。
第三方面，如图1至图7所示，本实施例提供一种电容器10的制造方法，用于制造上述第一方面提供的电容器10，电容器10的制造方法包括：
S10、提供一衬底层100。衬底层100为等厚的层状结构，衬底层100的材料可以为硅、碳化硅、锗硅或者砷化镓等。
S30、制备第一介质层210，以使得第一介质层210具有第一凹槽211，第一介质层210位于衬底层100在第一方向的一侧。第一介质层210为绝缘材料制成，例如SiO2、SiN、SiON、SiNC或者SiHNC等。第一介质层210可通过沉积或铺设的方式形成在衬底层100的一侧，第一介质层210沿第一方向的投影形状和尺寸与衬底层100的沿第一方向的投影形状和尺寸相同。例如，衬底层100沿第一方向的投影形状为矩形，则第一介质层210沿第一方向的投影形状为矩形，且衬底层100的投影的长和宽分别与第一介质层210的投影的长和宽对应相等。第一介质层210上的第一凹槽211可由深槽光刻、刻蚀的步骤形成。示例性地，当各第一介质层210上形成的第一凹槽211的数量为多个时，步骤S30可包括：S31、沉积形成第一介质层210；S32、在第一介质层210上通过光刻、刻蚀形成多个第一凹槽211。
在步骤S30后，还包括：
S50、在第一介质层210上制备电容单元310，使得电容单元310的至少部分位于第一凹槽211内。当第一凹槽211的数量为一个时，在该第一介质层210上制备的电容单元310的数量为一个，当第一凹槽211的数量为多个时，在该第一介质层210上制备的电容单元310的数量与第一凹槽211的数量相等，也即一个第一凹槽211对应设置有一个电容单元310。电容单元310包括多个电极层，多个电极层包括至少一个第一电极层311和至少一个第二电极层312，相邻的电极层之间设置有第三介质层313，第三介质层313用于分隔相邻的两个电极层，且使得相邻的两个电极层绝缘。第一电极层311和第二电极层312的极性相反。电容单元310的制备过程包括电极层的沉积和第三介质层313的沉积。在进行电极层的沉积过程中，电极层的两端位于第一介质层210远离衬底层100的一侧，电极层的中部区域位于第一凹槽211内，且电极层在第一凹槽211内沿第一凹槽211的内壁仿形分布，示例性地，第一凹槽211为矩形槽，至少包括在第二方向上相对设置的两个侧壁和底壁，两个侧壁位于底壁的两侧，电极层由第一凹槽211的开口沿其中一个侧壁延伸至底壁，并沿底壁延伸至另一侧壁，再经由另一侧壁延伸至第一凹槽211的外侧。同样地，第三介质层313的形状与电极层的形状相仿。在完成多个电极层和第三介质层313的沉积过程后，进行光刻和刻蚀操作，以使得电容单元310中位于第一凹槽211外侧的两端分别形成台阶形结构，以使得每层电极层均露出连接区，以便于后续进行电极层与第二导电体520的连接操作。值得说明的是，至少使得电容单元310中的各第一电极层311的连接区都位于同一侧，各第二电极层312的连接区都位于另一侧，也即第一电极层311的连接区和第二电极层312的连接区分别位于第一凹槽211的两侧。
S70、重复上述制备第一介质层210，在第一介质层210上形成第一凹槽211，以及在第一介质层210上制备电容单元310的步骤，直至第一介质层210的数量达到设定值，该设定值即为电容器10中第一介质层210的数量，例如，电容器10包括a1个第一介质层210，则需进行a1次第一介质层210的制备操作，且每层第一介质层210上均制备有电容单元310。
在进行上述S70的步骤过程中，使得在第一方向相邻的两个电容单元310电连接。使得相邻的两个电容单元310电连接的步骤可分为几次完成，例如，在制备一个电容单元310后，进行将该电容单元310与导电结构电连接的操作，在制备完成与该电容单元310在第一方向上相邻的另一个电容单元310后，进行将该电容单元310与导电结构电连接的操作，并将与该电容单元310电连接的导电结构与相邻的电容单元310连接的导电结构电连接，从而通过两个导电结构将相邻两个电容单元310电连接。值得说明的是，当电容单元310包括极性相反的第一电极层311和多个第二电极层312时，相邻的电容单元310的电连接表示：同一电容单元310内的第一电极层311电连接，且与相邻的电容单元310内的第一电极层311电连接；同一电容单元310内的第二电极层312电连接，且与相邻的电容单元310内的第二电极层312电连接。则，在相邻的两个电容单元310之间，需设置两个导电结构，其中一个导电结构用于进行第一电极层311的电连接，另一导电结构用于进行第二电极层312的电连接。
以相邻的两个电容单元310之间的第一电极层311的电连接为例，当每个电容单元310分别包括多个第一电极层311时，可通过设置三个导电结构进行电连接。示例性地，三个导电结构包括一个第一导电体510和两个第二导电体520，第二导电体520用于将同一电容单元310内的多个第一电极层311电连接，第一导电体510用于将相邻的两个第二导电体520电连接，从而使得两个电容单元310内的多个第一电极层311电连接。为便于称呼，将在第一方向上相邻的两个电容单元310中，先制备完成的电容单元310称为前一个电容单元310，将后制备完成的电容单元310称为后一个电容单元310，则在前一个电容单元310制备完成后，进行制备第二导电体520的步骤，以使得该第二导电体520与前一个电容单元310中的各第一电极层311电连接；而在后一个电容单元310制备完成后，进行与后一个电容单元310对应的第二导电体520的制备步骤，以使得该第二导电体520与后一个电容单元310中的各第一电极层311电连接。第一导电体510的制备步骤，位于两个第二导电体520的制备步骤之间进行。在第一导电体510的制备过程中，第一导电体510与前一个电容单元310对应的第二导电体520电连接，在后一个电容单元310对应的第二导电体520的制备过程中，后一个电容单元310对应的第二导电体520与第一导电体510电连接，也即在完成后一个电容单元310对应的第二导电体520的制备的同时，也即完成了相邻的两个电容单元310之间的各第一电极层311的电连接操作。
值得说明的是，相邻的两个电容单元310之间的各第二电极层312的电连接操作与各第一电极层311之间的电连接操作步骤相同。相邻的两个电容单元310之间的各第一电极层311的电连接操作，与相邻的两个电容单元310之间的各第二电极层312的电连接操作可同步进行。
为便于进行第二导电体520的制备，在一些实施例中，在第一介质层210远离衬底层100的一侧制备另一第一介质层210之前，电容器10的制造方法还包括：
S71、在第一介质层210远离衬底层100的一侧制备第二介质层220，第二介质层220包覆在电容单元310位于第一凹槽211外的区域外侧；
S72、在第二介质层220上形成第二导通区221；
S73、在第二导通区221形成第二导电体520，第二导电体520与第二介质层220内的电容单元310电连接；
位于第二介质层220远离衬底层100一侧的第一介质层210的制备方法还包括：
S74、在第一介质层210上形成第一导通区212，第一导通区212与第二导通区221连通；
S75、在第一导通区212内形成第一导电体510，第一导电体510与第二导电体520电连接。
在该种制造方法中，第二导电体520设置在第二介质层220中，第二介质层220便于形成第二导通区221，从而便于第二导电体520的制造。
位于第二介质层220远离衬底层100一侧的第一介质层210的制备方法还包括S74和S75，也即最为靠近于衬底层100的第一介质层210的制备方法不包括S74和S75。
在进行第一导通区212的制备操作时，可在该第一介质层210远离衬底层100一侧的第二介质层220中的第二导通区221制备过程中进行，也即在第二介质层220制备完成后，在第二介质层220上打孔，该孔贯穿第二介质层220且贯穿第一介质层210，该孔与第一介质层210与衬底层100之间的第二介质层220中的第二导通区221连通。该孔位于第二介质层220的部分成为第二导通区221的一部分，且与第二介质层220中第二导通区221的其他部分连通，该孔位于第一介质层210的部分形成第一导通区212。
在第二介质层220上形成第二导通区221的过程中，对应每个电容单元310设置有两个第二导通区221，两个第二导通区221分别与该电容单元310伸出第一凹槽211的两侧区域相对连通。
在第二导通区221形成第二导电体520的过程中，在一个第二介质层220中，对应每个电容单元310设置有两个第二导电体520，其中一个第二导电体520与该电容单元310中的各第一电极层311电连接，另一个第二导电体520与该电容单元310中的各第二电极层312电连接。
在第一介质层210上形成第一导通区212的过程中，在一个第一介质层210中对应一个电容单元310设置有两个第一导通区212，两个第一导通区212分别用于与该电容单元310对应的两个第二导通区221一一对应连通。
在第一导通区212内形成第一导电体510的过程中，在一个第一介质层210中，对应每个电容单元310分别设置有两个第一导电体510，其中一个第一导电体510用于将相邻两个用于连接电容单元310的第一电极层311的第二导电体520连接，另一个第一导电体510用于将相邻两个用于连接电容单元310的第二电极层312的第二导电体520连接。
在一种具体实施方式中，以制备一个包括a1个第一介质层210的电容器10的制造方法包括：
如图8所示，提供一衬底层100。
如图9所示，在衬底层100上沉积形成第一个第一介质层210。
如图10所示，在第一介质层210上通过光刻、刻蚀形成多个第一凹槽211。值得说明的是，图10中仅以两个第一凹槽211作为示例，实际可设置更多个第一凹槽211。
如图11所示，在第一个第一介质层210上对应每个第一凹槽211分别制备电容单元310，使得电容单元310的至少部分位于对应的第一凹槽211内。
如图12所示，在第一个第一介质层210远离衬底层100的一侧制备第一个第二介质层220，第一个第二介质层220包覆在第一个第一介质层210的电容单元310位于第一凹槽211外的区域外侧。
如图13所示，在第一个第二介质层220上形成第二导通区221，并在第二导通区221形成第二导电体520，第二导电体520与第二介质层220内的电容单元310电连接，对应每个电容单元310分别设置两个第二导电体520，其中一个第二导电体520与电容单元310中各第一电极层311电连接，另一个第二导电体520与电容单元310中各第二电极层312电连接。第二导电体520可为铜制成，第二导电体520的形成可包括铜生长过程，在完成铜生长后，对于露出在第二导通区221外侧的第二导电体520的表面采用CMP（Chemical MechanicalPolishing，化学机械研磨）工艺打磨。
如图14所示，在第一个第二介质层220远离衬底层100一侧沉积第二个第一介质层210。
如图15所示，在第二个第一介质层210上对应每个第一凹槽211分别制备电容单元310，使得电容单元310的至少部分位于对应的第一凹槽211内。
如图16所示，在第二个第一介质层210远离衬底层100的一侧制备第二个第二介质层220，第二个第二介质层220包覆在第二个第一介质层210的电容单元310位于第一凹槽211外的区域外侧。
如图17所示，在第二个第二介质层220上形成第二导通区221，对应每个电容单元310分别设置两个第二导通区221，其中一个第二导通区221与电容单元310中各第一电极层311连通，另一个第二导通区221与电容单元310中各第二电极层312连通。
如图18所示，在第二介质层220一侧打孔，该孔贯穿第二个第二介质层220和第二个第一介质层210，该孔位于第二介质层220的部分成为第二导通区221的部分，该孔位于第一介质层210的部分成为第一导通区212。
如图19所示，在第二个第二介质层220的第二导通区221和第二个第一介质层210的第一导通区212进行金属生长，以在第二个第一介质层210内的第一导通区212内形成第一导电体510，并在第二个介质层的第二导通区221内形成第二导电体520，该第一导电体510与位于其第一方向两个的两个第二导电体520连通，从而使得第一个第一介质层210内的电容单元310，与第二个介质层内在第一方向上正对的另一个电容单元310电连接，由于对应一个电容单元310设置有两组导电体，因此可使得在第一方向上正对的两个电容单元310中的各第一电极层311电连接，且各第二电极层312电连接。该步骤中的第一导电体510和第二导电体520的形成可包括铜生长过程，在完成铜生长后，对于露出在第二导通区221外侧的第二导电体520的表面采用CMP工艺打磨。
重复上述图14至图19对应的步骤，即可实现更多电容单元310的制备，最终使得电容器10内具有a1个第一介质层210（如图1所示）。
上述方法中，衬底层100未设置有第二凹槽110，电容单元310均位于第一凹槽211内，因此，形成槽体的操作均在第一介质层210上进行，由于各第一介质层210的材料相同，因此可采用相同的工艺流程进行槽体的制备操作，以形成第一凹槽211。
值得说明的是，当电容器10为图5中的结构，也即衬底层100设置有第二凹槽110时，电容器10的制备方法中，提供衬底层100之后，并在制备第一个第一介质层210之前还包括：在衬底层100上制备形成多个第二凹槽110。第二凹槽110的制备可通过光刻、刻蚀操作实现。在衬底层100上形成第二凹槽110后，在沉积形成第一介质层210时，在衬底层100上沉积等厚的膜层，该膜层在对应第二凹槽110处位于第二凹槽110内，并贴合第二凹槽110的内壁，该膜层形成第一介质层210，该第一介质层210在第二凹槽110处在沉积过程中即形成第一凹槽211，无需单独再次进行第一介质层210上的第一凹槽211制备工艺。值得说明的是，该种第一凹槽211的形成方式仅适用于制备的第一个第一介质层210，在其他第一介质层210的制备过程中，还需采用上述S32的步骤形成第一凹槽211。图5中的电容器10的制备过程的其他步骤均与上述图12至图19相同，在此不再赘述。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。
Claims (12)
1.一种电容器，其特征在于，包括：
衬底层；
第一介质层，所述第一介质层上设置有第一凹槽，所述第一介质层的数量为多个，多个所述第一介质层在所述衬底层上沿第一方向依次布设；
电容单元，所述电容单元的数量为多个，多个所述电容单元与多个所述第一凹槽一一对应设置，所述电容单元的至少部分位于所述第一凹槽内，各所述电容单元电连接。
2.如权利要求1所述的电容器，其特征在于，各所述第一介质层上分别设置有多个所述第一凹槽，多个所述第一凹槽在对应的所述第一介质层上间隔分布。
3.如权利要求2所述的电容器，其特征在于，在所述第一介质层中，多个所述第一凹槽沿第二方向间隔分布，各所述第一凹槽的长度方向为第三方向，所述第一方向、所述第二方向和所述第三方向两两垂直。
4.如权利要求2所述的电容器，其特征在于，在所述第一介质层中，多个所述第一凹槽呈阵列状分布。
5.如权利要求4所述的电容器，其特征在于，所述第一凹槽在所述第一介质层上沿所述第一方向的投影为圆形。
6.如权利要求1所述的电容器，其特征在于，相邻的两个所述第一介质层中设置的电容单元在所述第一方向上一一正对设置，且在所述第一方向上相邻的两个所述电容单元电连接。
7.如权利要求6所述的电容器，其特征在于，所述电容器还包括第二介质层，每两个相邻的所述第一介质层之间设置有一个所述第二介质层，所述电容单元的部分位于所述第二介质层内，位于两个所述第二介质层之间的所述第一介质层上设置有第一导通区，各所述第二介质层上设置有第二导通区，所述第二导通区与所述第一导通区连通，所述第一导通区设置有第一导电体，所述第二导通区设置有第二导电体，所述第一导电体与所述电容单元电连接，所述第二导电体与相邻的两个第一导电体电连接。
8.如权利要求6所述的电容器，其特征在于，所述电容单元包括多个电极层，相邻的所述电极层之间设置有第三介质层，多个所述电极层包括至少一个第一电极层和至少一个第二电极层，所述第一电极层和所述第二电极层的极性相反，在所述第一方向上相邻所述电容单元之间的所述第一电极层连接，且在所述第一方向上相邻所述电容单元中的所述第二电极层电连接。
9.如权利要求1-8任一项所述的电容器，其特征在于，所述衬底层设置有第二凹槽，与所述衬底层相邻的所述第一介质层的部分位于所述第二凹槽内，所述第一凹槽位于所述第二凹槽内。
10.一种电子设备，其特征在于，包括如权利要求1-9任一项所述的电容器。
11.一种电容器的制造方法，其特征在于，所述方法包括：
提供一衬底层；
制备第一介质层，以使得所述第一介质层具有第一凹槽，所述第一介质层位于所述衬底层在第一方向的一侧；
在所述第一介质层上制备电容单元，使得所述电容单元的至少部分位于所述第一凹槽内；
重复上述制备所述第一介质层，在所述第一介质层上形成所述第一凹槽，以及在所述第一介质层上制备所述电容单元的步骤，直至所述第一介质层的数量达到设定值；并使得在所述第一方向上正对设置的两个所述电容单元电连接。
12.如权利要求11所述的方法，其特征在于，在所述第一介质层远离所述衬底层的一侧制备另一所述第一介质层之前，所述方法还包括：
在所述第一介质层远离所述衬底层的一侧制备第二介质层，所述第二介质层包覆在所述电容单元位于所述第一凹槽外的区域外侧；
在所述第二介质层上形成第二导通区；
在所述第二导通区形成第二导电体，所述第二导电体与所述第二介质层内的电容单元电连接；
位于所述第二介质层远离所述衬底层一侧的所述第一介质层的制备方法还包括：
在所述第一介质层上形成第一导通区，所述第一导通区与所述第二导通区连通；
在所述第一导通区内形成第一导电体，所述第一导电体与所述第二导电体电连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410058792.1A CN117769350A (zh) | 2024-01-16 | 2024-01-16 | 电容器及其制造方法、电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410058792.1A CN117769350A (zh) | 2024-01-16 | 2024-01-16 | 电容器及其制造方法、电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117769350A true CN117769350A (zh) | 2024-03-26 |
Family
ID=90320084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410058792.1A Pending CN117769350A (zh) | 2024-01-16 | 2024-01-16 | 电容器及其制造方法、电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117769350A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101521120A (zh) * | 2009-03-31 | 2009-09-02 | 杨明 | 高密度能量存储器及其制造方法 |
| CN102569250A (zh) * | 2012-01-06 | 2012-07-11 | 无锡纳能科技有限公司 | 高密度电容器及其电极引出方法 |
| CN102683318A (zh) * | 2012-05-25 | 2012-09-19 | 无锡纳能科技有限公司 | 硅电容器内部多层电极连接结构及连接方法 |
| CN113130746A (zh) * | 2019-12-30 | 2021-07-16 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
| CN115116965A (zh) * | 2022-06-23 | 2022-09-27 | 长鑫存储技术有限公司 | 半导体器件的制作方法以及半导体器件 |
| CN117276274A (zh) * | 2023-11-10 | 2023-12-22 | 荣耀终端有限公司 | 半导体器件及电路板 |
-
2024
- 2024-01-16 CN CN202410058792.1A patent/CN117769350A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101521120A (zh) * | 2009-03-31 | 2009-09-02 | 杨明 | 高密度能量存储器及其制造方法 |
| CN102569250A (zh) * | 2012-01-06 | 2012-07-11 | 无锡纳能科技有限公司 | 高密度电容器及其电极引出方法 |
| CN102683318A (zh) * | 2012-05-25 | 2012-09-19 | 无锡纳能科技有限公司 | 硅电容器内部多层电极连接结构及连接方法 |
| CN113130746A (zh) * | 2019-12-30 | 2021-07-16 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
| CN115116965A (zh) * | 2022-06-23 | 2022-09-27 | 长鑫存储技术有限公司 | 半导体器件的制作方法以及半导体器件 |
| CN117276274A (zh) * | 2023-11-10 | 2023-12-22 | 荣耀终端有限公司 | 半导体器件及电路板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6495283B1 (en) | Battery with trench structure and fabrication method thereof | |
| CN108735719B (zh) | 电容器及制造该电容器的方法 | |
| US11038012B2 (en) | Capacitor device and manufacturing method therefor | |
| CN111615750B (zh) | 双面电容器及其制作方法 | |
| CN110164851B (zh) | 三维固态电容器的制造方法、三维固态电容器及电子设备 | |
| CN105390480A (zh) | 基于硅通孔阵列的三维高值集成电容器及其制作方法 | |
| CN101299428B (zh) | 集成电路的电容器 | |
| US7030457B2 (en) | Capacitor and method for producing a capacitor | |
| CN102420102A (zh) | 一种形成mim电容器结构的方法及mim电容器 | |
| CN116209352B (zh) | 半导体器件及其制造方法、存储器、电子设备 | |
| CN117769350A (zh) | 电容器及其制造方法、电子设备 | |
| US10199166B2 (en) | Capacitor | |
| CN115588577A (zh) | 一种端电极电容器及其制备方法 | |
| CN112908992B (zh) | 三维集成结构及其制造方法 | |
| KR20230002353A (ko) | 적층 스택을 갖는 금속-절연체-금속(mim) 에너지 저장장치 및 제조 방법 | |
| CN102446709B (zh) | 一种金属-氮化硅-金属电容的制造方法 | |
| CN113809080B (zh) | 一种叠层电容器及其制作方法 | |
| KR102004806B1 (ko) | 커패시터 및 그 제조 방법 | |
| CN104022015A (zh) | Mim双电容器结构及其制造方法 | |
| CN117651480A (zh) | 电容器的制备方法、电容器及电子设备 | |
| KR100306183B1 (ko) | 반도체장치및그제조방법 | |
| CN100454550C (zh) | 电容结构 | |
| CN218456649U (zh) | 一种电子元件、电子设备 | |
| CN115241158A (zh) | 高电容密度的半导体电容器及其制备方法 | |
| CN117577449B (zh) | 一种三维结构电容器及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |