CN117976610B - 一种三维结构 - Google Patents
一种三维结构 Download PDFInfo
- Publication number
- CN117976610B CN117976610B CN202410383919.7A CN202410383919A CN117976610B CN 117976610 B CN117976610 B CN 117976610B CN 202410383919 A CN202410383919 A CN 202410383919A CN 117976610 B CN117976610 B CN 117976610B
- Authority
- CN
- China
- Prior art keywords
- material layer
- layer
- periodic material
- isolation
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000463 material Substances 0.000 claims abstract description 172
- 230000000737 periodic effect Effects 0.000 claims abstract description 147
- 238000002955 isolation Methods 0.000 claims abstract description 101
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 230000001174 ascending effect Effects 0.000 claims description 10
- 238000012876 topography Methods 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 230000000630 rising effect Effects 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 2
- 239000000395 magnesium oxide Substances 0.000 claims description 2
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 claims description 2
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 claims description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 23
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229920005570 flexible polymer Polymers 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本申请提供的三维结构,包括基底、隔离结构、第一周期性材料层、第一隔离层、第二周期性材料层、第二隔离层、第一电极和第二电极;隔离结构形成于基底上,隔离结构具有至少一个凹槽;第一周期性材料层形成于凹槽内,并与隔离结构形成一个平面;第一隔离层形成于平面上;第二周期性材料层形成于第一隔离层上的特定位置,第二周期性材料层沿凹槽的短边方向的两个侧面中的至少一个侧面呈台阶状结构;第二隔离层形成于第一隔离层之上;第一隔离层和第二隔离层内部形成有第一导线组及第二导线组,第一电极,形成于对应第一导线组的第二隔离层上;第二电极,形成于对应第二导线组的第二隔离层上。
Description
技术领域
本申请涉及电子电器技术领域,尤其涉及一种三维结构。
背景技术
电容器在电子元件家族中扮演着至关重要的角色,广泛应用于各种电路和设备。以其存储和释放电荷的特性而闻名,电容器为电子系统提供了不可或缺的功能。为了增加电容器的容量,研究人员进行了多种尝试。一种常见的策略是使用高介电常数的材料作为电容器的介电层。但是,采用高介电常数材料虽然能够提升电容器的容量,可高介电常数的材料在高压下会产生明显的形变,进而影响电容器的稳定性。
发明内容
有鉴于此,本申请提供一种三维结构,以在保证电容器稳定的前提下,有效提升电容器的容量。
具体地,本申请是通过如下技术方案实现的:
本申请第一方面提供一种三维结构,包括基底、隔离结构、第一周期性材料层、第一隔离层、第二周期性材料层、第二隔离层、第一电极和第二电极;所述第一周期性材料层和所述第二周期性材料层均包括交替层叠的n+1层电极层和n层介电层,所述n为正整数;其中,
所述隔离结构形成于所述基底上,所述隔离结构具有至少一个凹槽;从远离所述基底的方向来看,所述凹槽至少在短边方向上呈现为下小上大的形貌;
所述第一周期性材料层形成于所述凹槽内,以填充所述凹槽、并与所述隔离结构形成一个平面;所述第一隔离层形成于所述平面上;
所述第二周期性材料层形成于所述第一隔离层上的特定位置,所述第二周期性材料层沿所述凹槽的短边方向的两个侧面中的至少一个侧面呈台阶状结构;所述特定位置为所述第一周期性材料层中的最后一层电极层正对的位置;
所述第二隔离层形成于所述第一隔离层之上,以覆盖所述第一隔离层和所述第二周期性材料层;
所述第一隔离层和所述第二隔离层内部形成有第一导线组及第二导线组,所述第一导线组连接所述第一周期性材料层和所述第二周期性材料层中的奇数级电极层,所述第二导线组连接所述第一周期性材料层和所述第二周期性材料层中的偶数级电极层;
所述第一电极,形成于对应所述第一导线组的第二隔离层上,以通过所述第一导线组与所述奇数级电极层连接;
所述第二电极,形成于对应所述第二导线组的第二隔离层上,以通过所述第二导线组与所述偶数级电极层连接。
本申请提供的三维结构,通过堆叠结构不同的第一周期性材料层和第二周期性材料层,在各周期性材料层扩大电容的基础上,通过共享第一电极和第二电极进行连接,可进一步增加三维结构的电容量。
本实施例提供的三维结构,通过在基底上形成第一周期性层和第二周期性材料层,进而令第一导线组连接所述第一周期性材料层和所述第二周期性材料层中的奇数级电极层,所述第二导线组连接所述第一周期性材料层和所述第二周期性材料层中的偶数级电极层,这样,将第一周期性材料层和第二周期性材料层并联,可以增加三维电容器结构的电容量。此外,通过在隔离结构中形成下小上大的凹槽,进而形成与凹槽匹配的第一周期性材料层,这样,可以增加介电层的面积,实现非常高的电容密度,提高电容器的电容量,且并不必须采用高介电常数的材料来做介电层,可保证电容器的稳定性。第二方面,通过让隔离结构上的凹槽在短边方向上呈现为下小上大的形貌,并且令第二周期性材料层沿凹槽的短边方向的两个侧面中的至少一个侧面呈台阶状结构,这样,可以使电流流向沿着凹槽的短边,电流流过的路径较短,等效串联电阻较小。
此外,本申请中,第一周期性材料层不仅作为第一电容器,还同时作为堆叠在其上方的第二周期性材料的基底,使得第一周期性材料同时实现储存电量及结构支撑的效果,其以同一结构实现了两种功能,与现有技术中相同高度的电容器相比,具有更高的电容密度,与现有技术中相近电容密度的电容器相比,具有更低的高度。从而,本申请因在基底中叠加了电容器结构,极大的提高了器件的紧凑性。
附图说明
图1为本申请一示例性实施例示出的三维结构的示意图;
图2为本申请一示例性实施例示出的隔离结构的示意图;
图3为本申请另一示例性实施例示出的隔离结构的示意图;
图4为本申请再一示例性实施例示出的隔离结构示意图;
图5本申请又一示例性实施例示出的隔离结构的示意图;
图6为本申请一示例性实施例示出的三维结构的局部示意图;
图7为本申请另一示例性实施例示出的三维结构的局部示意图;
图8为本申请再一示例性实施例示出的三维结构的局部示意图;
图9为本申请一示例性实施例示出的三维结构的局部示意图;
图10为本申请另一示例性实施例示出的三维结构的局部示意图;
图11为本申请再一示例性实施例示出的三维结构的局部示意图。
附图标记说明:
1:基底;
2:隔离结构;
201:凹槽;
3:第一周期性材料层;
4:第一隔离层;
5:第二周期性材料层;
6:第二隔离层;
7:第一电极;
8:第二电极;
9:电极层;
10:介电层。
具体实施方式
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。
在本申请使用的术语是仅仅出于描述特定实施例的目的,而非旨在限制本申请。在本申请中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式,除非上下文清楚地表示其他含义。还应当理解,本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
应当理解,尽管在本申请可能采用术语第一、第二、第三等来描述各种信息,但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如,在不脱离本申请范围的情况下,第一信息也可以被称为第二信息,类似地,第二信息也可以被称为第一信息。取决于语境,如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。
下面给出具体的实施例,用以详细介绍本申请的技术方案。
图1为本申请一示例性实施例示出的三维结构的示意图。请参照图1,本实施例提供的三维结构,包括:基底1、隔离结构2、第一周期性材料层3、第一隔离层4、第二周期性材料层5、第二隔离层6、第一电极7和第二电极8;所述第一周期性材料层3和所述第二周期性材料层5均包括交替层叠的n+1层电极层9和n层介电层10,所述n为正整数;其中,
所述隔离结构2形成于所述基底1上,所述隔离结构2具有至少一个凹槽;从远离所述基底1的方向来看,所述凹槽至少在短边方向上呈现为下小上大的形貌;
所述第一周期性材料层3形成于所述凹槽内,以填充所述凹槽、并与所述隔离结构2形成一个平面;所述第一隔离层4形成于所述平面上;
所述第二周期性材料层5形成于所述第一隔离层4上的特定位置,所述第二周期性材料层5沿所述凹槽的短边方向的两个侧面中的至少一个侧面呈台阶状结构;所述特定位置为所述第一周期性材料层4中的最后一层电极层正对的位置;
所述第二隔离层6形成于所述第一隔离层4材料之上,以覆盖所述第一隔离层4和所述第二周期性材料层5;
所述第一隔离层4和所述第二隔离层6内部形成有第一导线组及第二导线组,所述第一导线组连接所述第一周期性材料层3和所述第二周期性材料层5中的奇数级电极层,所述第二导线组连接所述第一周期性材料层3和所述第二周期性材料层5中的偶数级电极层;
所述第一电极7,形成于对应所述第一导线组的第二隔离层6上,以通过所述第一导线组与所述奇数级电极层连接;
所述第二电极8,形成于对应所述第二导线组的第二隔离层6上,以通过所述第二导线组与所述偶数级电极层连接。
需要说明的是,基底1可以为半导体材料衬底,如硅衬底、Ge衬底、SiGe衬底、SOI衬底或GOI衬底等;也可以为绝缘衬底,如氮化硅、二氧化硅、氮氧化硅、柔性聚合物衬底、玻璃衬底、蓝宝石衬底、碳化硅衬底等;还可以为Ⅲ-Ⅴ族衬底,如氮化镓衬底、砷化镓衬底等,本实施例中,不对此进行限定。具体实现时,可以依据三维结构的实际需求,选择合适的材料作为基底,在此不作限定。
具体的,隔离结构2形成于基底1上。需要说明的是,基底1和隔离结构2的材料可以相同,也可以不同,本实施例中,不对其进行限定。
图2为本申请一示例性实施例示出的隔离结构的示意图,请参照图2,所述隔离结构2具有至少一个凹槽201;从远离所述基底1的方向来看,所述凹槽201至少在短边方向上呈现为下小上大的形貌。
需要说明的是,请参照图2,通过让凹槽在短边方向上呈现为下小上大的形貌,这样,可以使得第一周期性材料层在短边方向呈现下小上大的形貌,对于第一周期性材料层来说,这样,可以在其长边上布置奇数级电极层和偶数级电极层,可以使得电流流向沿着短边,电流流过的路径较短,串联电阻较小。
图3为本申请另一示例性实施例示出的隔离结构的示意图,图4为本申请再一示例性实施例示出的隔离结构示意图,图5本申请又一示例性实施例示出的隔离结构的示意图。请同时参照图3、图4和图5,所述凹槽201在长边上的两个侧面中的至少一个侧面为上升的斜坡或上升的阶梯,以使该凹槽在短边方向上呈现为下小上大的形貌。例如,在图3所示示例中,凹槽201在长边的两个侧面均为上升的斜坡,以使凹槽在短边方向上呈现为下小上大的形貌;再例如,在图4和图5所示示例中,凹槽201在长边上的两个侧面均为上升的阶梯,以使凹槽在短边上呈现为下小上大的形貌。
需要说明的是,请同时参照图4和图5,当凹槽201在长边上的两个侧面中的至少一个侧面为上升的阶梯时,如图5所示,该阶梯可以为倾斜的阶梯(即该阶梯的台阶的侧面与台阶所在的平面不垂直);再例如,如图4所示,该阶梯可以为垂直的阶梯(即该阶梯的台阶的侧面与台阶所在的平面垂直),本申请中,不对此进行限定。
可选的,在一种可能的实现方式中,凹槽在长边上的两个侧面中的任一个侧面可以为上升的斜坡或上升的阶梯,以使凹槽在短边上呈现为下小上大的形貌。例如,一实施例中,凹槽在长边上的两个侧面中的任一个侧面为上升的斜坡。需要说明的是,该斜坡可以是平面型斜坡,也可以为曲面型斜坡,本实施例中,不对其进行限定。
具体的,请继续参照图1,第一周期性材料层3形成于所述凹槽内,以填充所述凹槽、并与所述隔离结构2形成一个平面。由此可知,第一周期性材料层3的形貌与凹槽的形貌一致,都为下小上大的形貌。
通过形成下小上大的凹槽,进而形成与凹槽匹配的第一周期性材料层,可以增加介电层的面积,实现非常高的电容密度,提高电容器的电容量,且并不必须采用高介电常数的材料来做介电层,可保证电容器的稳定性。
具体的,所述第一周期性材料层3包括交替层叠的n+1层电极层9和n层介电层10,所述n为正整数。其中,n的具体值是根据实际需要设定的,本实施例中,不对n的具体值进行限定。具体实现时,通过控制堆叠的层数,可以实现非常高的电容密度。
具体的,电极层9的材料由掺杂多晶硅、TiN、TaN、Ti、Ta、Al、Cu、Au、Ag、W中的一种或多种组合而成,介电层10的材料由氧化硅、氮化硅、氮氧化硅、氧化镁、氧化铝、氧化铪、氧化钽中的一种或多种组合而成。
需要说明的是,介电层10的厚度由电容器耐压值决定,通常高耐压电容器需要更厚的介电层。电极层9的厚度决定电容器等效串联电阻和等效串联电感,可根据不同需要选择不同的材料和厚度,本实施例中不对电极层9的材料及厚度、以及介电层10的材料及厚度进行限定。例如,一实施例中,电极层9的厚度为5nm到1mm,介电层10的厚度为1nm到10μm。
请继续参照图1,所述第一隔离层4形成于上述平面上。第二周期性材料层5形成于所述第一隔离层4上的特定位置。
具体的,所述特定位置为所述第一周期性材料层3中的最后一层电极层正对的位置,以不阻挡第一导线组和第二导线组的引出。其中,最后一层电极层指的是最后形成的一层电极层。
参见前面的描述,所述第二周期性材料层5也包括交替层叠的n+1层电极层9和n层介电层10,所述n为正整数。其中,n的具体值是根据实际需要设定的,本实施例中,不对n的具体值进行限定。具体实现时,通过控制堆叠的层数,可以实现非常高的电容密度。
有关电极层和介电层的具体介绍参见前面的描述,此处不再赘述。
具体的,请继续参照图1,第二周期性材料层5沿所述凹槽的短边方向的两个侧面中的至少一个侧面呈台阶状结构。例如,在一种可能的实现方式中,第二周期性材料层5沿凹槽的短边方向的两个侧面中的任一个侧面呈台阶状结构;再例如,在另一种可能的实现方式中,第二周期性材料5沿凹槽的短边方向的两个侧面均呈台阶状结构。
所述第二隔离层6形成于所述第一隔离层之上,以覆盖所述第一隔离层4和所述第二周期性材料层5。
需要说明的是,第一隔离层4和第二隔离层6通常采用介电常数较低的材料,以防止不同层之间发生电磁干扰。具体的,第一隔离层4和第二隔离层6的材料可根据实际需要选择,本实施例中不做限定。例如,在一实施例中,第一隔离层4和第二隔离层6的材料可以为介电常数较底的SiO2材料。
请继续参照图1,在本实施例一种可能的实现方式中,可以通过通孔工艺,在第一隔离层4和第二隔离层6内部形成有第一导线组及第二导线组,其中,第一导线组连接第一周期性材料层3和第二周期性材料层5中的奇数级电极层,第二导线组连接第一周期性材料层3和第二周期性材料层5中的偶数级电极层。
具体的,第一电极7,形成于对应第一导线组的第二隔离层6上,以通过第一导线组与第一周期性材料3和第二周期性材料层5的奇数级电极层连接。第二电极8,形成于对应第二导线组的第二隔离层6上,以通过第二导线组与第一周期性材料3和第二周期性材料5的偶数级电极层连接。
需要说明的是,与一层电极层连接的导线组可以为一条线状的连接线构成的导线组,也可以为由多个点状的连接孔构成的导线组,本实施例中,不对其进行限定。
进一步地,第一电极7和第二电极8可以采用如蒸镀、溅射、化学气相沉积等工艺形成,第一电极7和第二电极8的材料可以为Cu、Al、Au、Ag等材料。
需要说明的是,图6为本申请一示例性实施例示出的三维结构的局部示意图;图7为本申请另一示例性实施例示出的三维结构的局部示意图。图6和图7主要是为了用于说明第一周期性材料层的具体形貌,请同时参照图6和图7,当凹槽在长边上的两个侧面均为上升的斜坡或上升的阶梯时,所述第一周期性材料层中的奇数级电极层和偶数级电极层位于所述第一周期性材料层中的不同侧或同一侧。
请参照图6,例如,在图6所示示例中,凹槽在长边上的两个侧面均为上升的阶梯或上升的台阶时,第一周期性材料层中的奇数级电极层和偶数级电极层位于第一周期性材料层中的不同侧。请参照图7,例如,在图7所示示例中,凹槽在长边上的两个侧面均为上升的阶梯或上升的台阶时,第一周期性材料层中的奇数级电极层和偶数级电极层位于第一周期性材料层中的同一侧。
图8为本申请再一示例性实施例示出的三维结构的局部示意图,图8主要是为了用于说明第一周期性材料层的具体形貌,请参照图8,在凹槽在长边上的两个侧面中的第一指定侧面为上升的斜坡或上升的阶梯,所述第一周期性材料层中的奇数级电极层和偶数级电极层均位于所述第一指定侧面。其中,第一指定侧面为凹槽在长边上的两个侧面中的任一个侧面,此外,第一指定侧面是根据实际需要选择的,本实施例中不对其进行限定。
进一步的,图9为本申请一示例性实施例示出的三维结构的局部示意图,图10为本申请另一示例性实施例示出三维结构的局部示意图。图9和图10主要是为了说明第二周期性材料层的具体形貌。请参照图9和图10,第二周期性材料层沿所述凹槽的短边方向的两个侧面均呈台阶状结构,所述第二周期性材料层中的奇数级电极层和偶数级电极层位于所述第二周期性材料层中的不同侧或同一侧。例如,请参照图9,在图9所示示例中,第二周期性材料层沿所述凹槽的短边方向的两个侧面均呈台阶状结构,所述第二周期性材料层中的奇数级电极层和偶数级电极层位于所述第二周期性材料层中的不同侧。再例如,请参照图10,在图10所示示例中,第二周期性材料层沿所述凹槽的短边方向的两个侧面均呈台阶状结构,所述第二周期性材料层中的奇数级电极层和偶数级电极层位于所述第二周期性材料层中的同一侧。
进一步的,图11为本申请再一示例性实施例示出的三维结构的局部示意图。图11主要是为了说明第二周期性材料层的具体形貌,请参照图11,可选的,在一种可能的实现方式中,所述第二周期性材料层沿所述凹槽的短边方向的两个侧面中的第二指定侧面呈台阶状结构,所述第二周期性材料层中的奇数级电极层和偶数级电极层位于所述第二指定侧面。其中,第二指定侧面为第二周期性材料层沿凹槽的短边方向的两个侧面中的任一个侧面。其中,第二指定侧面具体位于哪一侧是根据实际需要选择,本实施例中,不对其进行限定。
参见前面的描述,可以理解的是,本申请提供的三维结构,第一周期性材料层的具体形貌可以如图6、图7和图8所示,换言之,第一周期性材料层的具体形貌可以是图6、图7和图8中的任一种;类似的,第二周期性材料层的具体形貌可以如图9、图10和图11所示,换言之,第二周期性材料层的具体形貌可以是图9、图10和图11中的任一种。在具体形成三维结构时,可以从图6、图7和图8中选任一种作第一周期性材料层,从图9、图10和图11中选一种作第二周期性材料层,本实施例中,不对其进行限定。例如,一实施例中,形成的三维结构中,第一周期性材料层如图6所示,第二周期性材料层如图9所示;再例如,另一实施例中,第一周期性材料层如图8所示,第二周期性材料层如图10所示。
本实施例提供的三维结构,通过在基底上形成第一周期性层和第二周期性材料层,进而令第一导线组连接所述第一周期性材料层和所述第二周期性材料层中的奇数级电极层,所述第二导线组连接所述第一周期性材料层和所述第二周期性材料层中的偶数级电极层,这样,将第一周期性材料层和第二周期性材料层并联,可以增加三维电容器结构的电容量。此外,通过在隔离结构中形成下小上大的凹槽,进而形成与凹槽匹配的第一周期性材料层,这样,可以增加介电层的面积,实现非常高的电容密度,提高电容器的电容量,且并不必须采用高介电常数的材料来做介电层,可保证电容器的稳定性。第二方面,通过让隔离结构上的凹槽在短边方向上呈现为下小上大的形貌,并且令第二周期性材料层沿凹槽的短边方向的两个侧面中的至少一个侧面呈台阶状结构,这样,可以使电流流向沿着凹槽的短边,电流流过的路径较短,等效串联电阻较小。
此外,本申请中,第一周期性材料层不仅作为第一电容器,还同时作为堆叠在其上方的第二周期性材料的基底,使得第一周期性材料同时实现储存电量及结构支撑的效果,其以同一结构实现了两种功能,与现有技术中相同高度的电容器相比,具有更高的电容密度,与现有技术中相近电容密度的电容器相比,具有更低的高度。从而,本申请因在基底中叠加了电容器结构,极大的提高了器件的紧凑性。
可选的,一实施例中,所述第二周期性材料层的短边方向与所述凹槽的短边方向一致。
参见前面的描述,在第二周期性材料层的短边方向与凹槽的短边方向一致时,第二周期性材料层在其短边方向的两个侧面中的至少一个侧面呈台阶状结构,这样,对于第二周期性材料层来说,其在短边上的两个侧面中的至少一个侧面呈台阶状结构时,可以在长边方向设置奇数级电极层和偶数级电极层,可以令电流的流向沿着短边的方向,可以减少串联电阻。
可选的,所述基底和所述隔离结构的材料不同;其中,
所述基底的电阻率小于第一指定值,所述隔离结构为绝缘材料,且所述凹槽的槽底的厚度大于第二指定值。
具体的,第一指定值是根据实际需要设定的,本实施例中,不对第一指定值的具体值进行限定。例如,在一种可能的实现方式中,第一指定值为0.1Ω·m,具体实现时,例如,基底为低阻硅(成本较低)。
进一步的,在基底的电阻率小于第一指定值时,为了隔断,令隔离结构为绝缘材料,且凹槽的槽底的厚度大于第二指定值。其中,第二指定值是根据实际需要设定的,本实施例中,不对其进行限定。例如,在一可能的实现方式中,第二指定值大于2μm。
本实施例提供的三维结构,通过令所述基底的电阻率小于第一指定值,并令目隔离结构为绝缘材料,且隔离结构的凹槽的槽底的厚度大于第二指定值。这样,在实现隔绝的情况下,可以降低成本。
以上所述仅为本申请的较佳实施例而已,并不用以限制本申请,凡在本申请的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本申请保护的范围之内。
Claims (11)
1.一种三维结构,其特征在于,所述三维结构包括基底、隔离结构、第一周期性材料层、第一隔离层、第二周期性材料层、第二隔离层、第一电极和第二电极;所述第一周期性材料层和所述第二周期性材料层均包括交替层叠的n+1层电极层和n层介电层,所述n为正整数;其中,
所述隔离结构形成于所述基底上,所述隔离结构具有至少一个凹槽;从远离所述基底的方向来看,所述凹槽至少在短边方向上呈现为下小上大的形貌;
所述第一周期性材料层形成于所述凹槽内,以填充所述凹槽、并与所述隔离结构形成一个平面;所述第一隔离层形成于所述平面上;
所述第二周期性材料层形成于所述第一隔离层上的特定位置,所述第二周期性材料层沿所述凹槽的短边方向的两个侧面中的至少一个侧面呈台阶状结构;所述特定位置为所述第一周期性材料层中的最后一层电极层正对的位置;
所述第二隔离层形成于所述第一隔离层之上,以覆盖所述第一隔离层和所述第二周期性材料层;
所述第一隔离层和所述第二隔离层内部形成有第一导线组及第二导线组,所述第一导线组连接所述第一周期性材料层和所述第二周期性材料层中的奇数级电极层,所述第二导线组连接所述第一周期性材料层和所述第二周期性材料层中的偶数级电极层;
所述第一电极,形成于对应所述第一导线组的第二隔离层上,以通过所述第一导线组与所述奇数级电极层连接;
所述第二电极,形成于对应所述第二导线组的第二隔离层上,以通过所述第二导线组与所述偶数级电极层连接。
2.根据权利要求1所述的三维结构,其特征在于,所述凹槽在长边上的两个侧面中的至少一个侧面为上升的斜坡,以使所述凹槽在短边方向上呈现为下小上大的形貌;
或者,
所述凹槽在长边上的两个侧面中的至少一个侧面为上升的阶梯,以使所述凹槽在短边方向上呈现为下小上大的形貌。
3.根据权利要求1所述的三维结构,其特征在于,所述第二周期性材料层的短边方向与所述凹槽的短边方向一致。
4.根据权利要求1所述的三维结构,其特征在于,与一层电极层连接的导线组为一条线状的连接线构成的导线组;
或者,
与一层电极层连接的导线组为由多个点状的连接孔构成的导线组。
5.根据权利要求1所述的三维结构,其特征在于,所述凹槽在长边上的两个侧面均为上升的斜坡或上升的阶梯;所述第一周期性材料层中的奇数级电极层和偶数级电极层位于所述第一周期性材料层中的不同侧或同一侧。
6.根据权利要求1所述的三维结构,其特征在于,所述凹槽在长边上的两个侧面中的第一指定侧面为上升的斜坡或上升的阶梯;所述第一周期性材料层中的奇数级电极层和偶数级电极层均位于所述第一指定侧面。
7.根据权利要求1所述的三维结构,其特征在于,所述第二周期性材料层沿所述凹槽的短边方向的两个侧面均呈台阶状结构;所述第二周期性材料层中的奇数级电极层和偶数级电极层位于所述第二周期性材料层中的不同侧或同一侧。
8.根据权利要求1所述的三维结构,其特征在于,所述第二周期性材料层沿所述凹槽的短边方向的两个侧面中的第二指定侧面呈台阶状结构;所述第二周期性材料层中的奇数级电极层和偶数级电极层位于所述第二指定侧面。
9.根据权利要求1所述的三维结构,其特征在于,所述基底和所述隔离结构的材料相同;
或者,
所述基底和所述隔离结构的材料不同。
10.根据权利要求1所述的三维结构,其特征在于,所述基底和所述隔离结构的材料不同;其中,
所述基底的电阻率小于第一指定值,所述隔离结构为绝缘材料,且所述凹槽的槽底的厚度大于第二指定值;其中,所述第二指定值大于2μm。
11.根据权利要求1所述的三维结构,其特征在于,所述电极层由掺杂多晶硅、TiN、TaN、Ti、Ta、Al、Cu、Au、Ag、W中的一种或多种组合而成;
所述介电层由氧化硅、氮化硅、氮氧化硅、氧化镁、氧化铝、氧化铪、氧化钽中的一种或多种组合而成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410383919.7A CN117976610B (zh) | 2024-04-01 | 2024-04-01 | 一种三维结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410383919.7A CN117976610B (zh) | 2024-04-01 | 2024-04-01 | 一种三维结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117976610A CN117976610A (zh) | 2024-05-03 |
CN117976610B true CN117976610B (zh) | 2024-05-28 |
Family
ID=90858150
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410383919.7A Active CN117976610B (zh) | 2024-04-01 | 2024-04-01 | 一种三维结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117976610B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9922987B1 (en) * | 2017-03-24 | 2018-03-20 | Sandisk Technologies Llc | Three-dimensional memory device containing separately formed drain select transistors and method of making thereof |
CN109716522A (zh) * | 2016-11-17 | 2019-05-03 | 桑迪士克科技有限责任公司 | 具有自对准漏极侧选择栅极电极的三维存储器器件及其制造方法 |
CN110770913A (zh) * | 2017-07-25 | 2020-02-07 | 闪迪技术有限公司 | 用于三维存储器件的对齐漏极选择层级隔离结构及其制造方法 |
CN113228252A (zh) * | 2019-05-07 | 2021-08-06 | 桑迪士克科技有限责任公司 | 包括延伸穿过介电区的信号线和电源连接线的三维存储器器件及其制造方法 |
CN116322026A (zh) * | 2021-12-20 | 2023-06-23 | 南亚科技股份有限公司 | 具有改良电阻的字元线的存储器元件 |
CN117337488A (zh) * | 2021-07-29 | 2024-01-02 | 桑迪士克科技有限责任公司 | 具有列存储器开口布置的三维存储器器件及其制造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080203459A1 (en) * | 2007-02-27 | 2008-08-28 | Dirk Caspary | Method of manufacturing a semiconductor device and semiconductor device |
-
2024
- 2024-04-01 CN CN202410383919.7A patent/CN117976610B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109716522A (zh) * | 2016-11-17 | 2019-05-03 | 桑迪士克科技有限责任公司 | 具有自对准漏极侧选择栅极电极的三维存储器器件及其制造方法 |
US9922987B1 (en) * | 2017-03-24 | 2018-03-20 | Sandisk Technologies Llc | Three-dimensional memory device containing separately formed drain select transistors and method of making thereof |
CN108934183A (zh) * | 2017-03-24 | 2018-12-04 | 桑迪士克科技有限责任公司 | 含有分开形成的漏极侧选择晶体管的三维存储器器件及其制造方法 |
CN110770913A (zh) * | 2017-07-25 | 2020-02-07 | 闪迪技术有限公司 | 用于三维存储器件的对齐漏极选择层级隔离结构及其制造方法 |
CN113228252A (zh) * | 2019-05-07 | 2021-08-06 | 桑迪士克科技有限责任公司 | 包括延伸穿过介电区的信号线和电源连接线的三维存储器器件及其制造方法 |
CN117337488A (zh) * | 2021-07-29 | 2024-01-02 | 桑迪士克科技有限责任公司 | 具有列存储器开口布置的三维存储器器件及其制造方法 |
CN116322026A (zh) * | 2021-12-20 | 2023-06-23 | 南亚科技股份有限公司 | 具有改良电阻的字元线的存储器元件 |
Also Published As
Publication number | Publication date |
---|---|
CN117976610A (zh) | 2024-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100873542B1 (ko) | 반도체 다이 내 전압 의존도가 낮은 고밀도 합성 mim커패시터 | |
JP5033807B2 (ja) | 極めて高いキャパシタンス値のための集積キャパシタの配置 | |
CN102456665B (zh) | 用于金属-氧化物-金属电容器的保护结构 | |
US6525427B2 (en) | BEOL decoupling capacitor | |
KR100793200B1 (ko) | 집적 회로를 위한 개선된 서로 맞물린 용량성 구조 | |
US8729665B2 (en) | Integration substrate with a ultra-high-density capacitor and a through-substrate via | |
US7989919B2 (en) | Capacitor arrangement and method for making same | |
CN1992268A (zh) | 半导体电容装置 | |
CN101414606A (zh) | 半导体器件中的叠层电容器及其制造方法 | |
US11309134B2 (en) | Capacitor | |
CN104051233B (zh) | 集成电路中的电容器及其制造方法 | |
CN102569250A (zh) | 高密度电容器及其电极引出方法 | |
CN104347617B (zh) | 在芯片背侧具有组合无源器件的半导体器件 | |
US11942431B2 (en) | Semiconductor device and manufacturing method thereof | |
CN102412310A (zh) | 一种提高电容密度的多层堆叠结构及其制造方法 | |
US20220302384A1 (en) | Manufacturing method of resistive memory device | |
US7630191B2 (en) | MIM capacitor | |
US20120057270A1 (en) | Capacitor and method for making same | |
US8536677B2 (en) | Capacitor structure | |
US7511939B2 (en) | Layered capacitor architecture and fabrication method | |
TW200843083A (en) | Capacitor in an integrated circuit | |
CN117976610B (zh) | 一种三维结构 | |
CN117976611B (zh) | 一种三维结构 | |
CN112018241A (zh) | 半导体结构及其形成方法 | |
US20030113974A1 (en) | Stacked metal-insulator-metal capacitor structures in between interconnection layers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |